Branch data Line data Source code
1 : : /* Copyright (C) 1988-2024 Free Software Foundation, Inc.
2 : :
3 : : This file is part of GCC.
4 : :
5 : : GCC is free software; you can redistribute it and/or modify
6 : : it under the terms of the GNU General Public License as published by
7 : : the Free Software Foundation; either version 3, or (at your option)
8 : : any later version.
9 : :
10 : : GCC is distributed in the hope that it will be useful,
11 : : but WITHOUT ANY WARRANTY; without even the implied warranty of
12 : : MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
13 : : GNU General Public License for more details.
14 : :
15 : : You should have received a copy of the GNU General Public License
16 : : along with GCC; see the file COPYING3. If not see
17 : : <http://www.gnu.org/licenses/>. */
18 : :
19 : : #define IN_TARGET_CODE 1
20 : :
21 : : #include "config.h"
22 : : #include "system.h"
23 : : #include "coretypes.h"
24 : : #include "backend.h"
25 : : #include "rtl.h"
26 : : #include "tree.h"
27 : : #include "memmodel.h"
28 : : #include "gimple.h"
29 : : #include "cfghooks.h"
30 : : #include "cfgloop.h"
31 : : #include "df.h"
32 : : #include "tm_p.h"
33 : : #include "stringpool.h"
34 : : #include "expmed.h"
35 : : #include "optabs.h"
36 : : #include "regs.h"
37 : : #include "emit-rtl.h"
38 : : #include "recog.h"
39 : : #include "cgraph.h"
40 : : #include "diagnostic.h"
41 : : #include "cfgbuild.h"
42 : : #include "alias.h"
43 : : #include "fold-const.h"
44 : : #include "attribs.h"
45 : : #include "calls.h"
46 : : #include "stor-layout.h"
47 : : #include "varasm.h"
48 : : #include "output.h"
49 : : #include "insn-attr.h"
50 : : #include "flags.h"
51 : : #include "except.h"
52 : : #include "explow.h"
53 : : #include "expr.h"
54 : : #include "cfgrtl.h"
55 : : #include "common/common-target.h"
56 : : #include "langhooks.h"
57 : : #include "reload.h"
58 : : #include "gimplify.h"
59 : : #include "dwarf2.h"
60 : : #include "tm-constrs.h"
61 : : #include "cselib.h"
62 : : #include "sched-int.h"
63 : : #include "opts.h"
64 : : #include "tree-pass.h"
65 : : #include "context.h"
66 : : #include "pass_manager.h"
67 : : #include "target-globals.h"
68 : : #include "gimple-iterator.h"
69 : : #include "shrink-wrap.h"
70 : : #include "builtins.h"
71 : : #include "rtl-iter.h"
72 : : #include "tree-iterator.h"
73 : : #include "dbgcnt.h"
74 : : #include "case-cfn-macros.h"
75 : : #include "dojump.h"
76 : : #include "fold-const-call.h"
77 : : #include "tree-vrp.h"
78 : : #include "tree-ssanames.h"
79 : : #include "selftest.h"
80 : : #include "selftest-rtl.h"
81 : : #include "print-rtl.h"
82 : : #include "intl.h"
83 : : #include "ifcvt.h"
84 : : #include "symbol-summary.h"
85 : : #include "sreal.h"
86 : : #include "ipa-cp.h"
87 : : #include "ipa-prop.h"
88 : : #include "ipa-fnsummary.h"
89 : : #include "wide-int-bitmask.h"
90 : : #include "tree-vector-builder.h"
91 : : #include "debug.h"
92 : : #include "dwarf2out.h"
93 : : #include "i386-options.h"
94 : : #include "i386-builtins.h"
95 : : #include "i386-expand.h"
96 : : #include "asan.h"
97 : :
98 : : /* Split one or more double-mode RTL references into pairs of half-mode
99 : : references. The RTL can be REG, offsettable MEM, integer constant, or
100 : : CONST_DOUBLE. "operands" is a pointer to an array of double-mode RTLs to
101 : : split and "num" is its length. lo_half and hi_half are output arrays
102 : : that parallel "operands". */
103 : :
104 : : void
105 : 4085842 : split_double_mode (machine_mode mode, rtx operands[],
106 : : int num, rtx lo_half[], rtx hi_half[])
107 : : {
108 : 4085842 : machine_mode half_mode;
109 : 4085842 : unsigned int byte;
110 : 4085842 : rtx mem_op = NULL_RTX;
111 : 4085842 : int mem_num = 0;
112 : :
113 : 4085842 : switch (mode)
114 : : {
115 : : case E_TImode:
116 : : half_mode = DImode;
117 : : break;
118 : 584530 : case E_DImode:
119 : 584530 : half_mode = SImode;
120 : 584530 : break;
121 : 6 : case E_P2HImode:
122 : 6 : half_mode = HImode;
123 : 6 : break;
124 : 30 : case E_P2QImode:
125 : 30 : half_mode = QImode;
126 : 30 : break;
127 : 0 : default:
128 : 0 : gcc_unreachable ();
129 : : }
130 : :
131 : 4085842 : byte = GET_MODE_SIZE (half_mode);
132 : :
133 : 8359740 : while (num--)
134 : : {
135 : 4273898 : rtx op = operands[num];
136 : :
137 : : /* simplify_subreg refuse to split volatile memory addresses,
138 : : but we still have to handle it. */
139 : 4273898 : if (MEM_P (op))
140 : : {
141 : 1671411 : if (mem_op && rtx_equal_p (op, mem_op))
142 : : {
143 : 1831 : lo_half[num] = lo_half[mem_num];
144 : 1831 : hi_half[num] = hi_half[mem_num];
145 : : }
146 : : else
147 : : {
148 : 1669580 : mem_op = op;
149 : 1669580 : mem_num = num;
150 : 1669580 : lo_half[num] = adjust_address (op, half_mode, 0);
151 : 1669580 : hi_half[num] = adjust_address (op, half_mode, byte);
152 : : }
153 : : }
154 : : else
155 : : {
156 : 2602487 : lo_half[num] = simplify_gen_subreg (half_mode, op,
157 : 2602487 : GET_MODE (op) == VOIDmode
158 : 2602487 : ? mode : GET_MODE (op), 0);
159 : :
160 : 2602487 : rtx tmp = simplify_gen_subreg (half_mode, op,
161 : 2602487 : GET_MODE (op) == VOIDmode
162 : : ? mode : GET_MODE (op), byte);
163 : : /* simplify_gen_subreg will return NULL RTX for the
164 : : high half of the paradoxical subreg. */
165 : 2602487 : hi_half[num] = tmp ? tmp : gen_reg_rtx (half_mode);
166 : : }
167 : : }
168 : 4085842 : }
169 : :
170 : : /* Emit the double word assignment DST = { LO, HI }. */
171 : :
172 : : void
173 : 111381 : split_double_concat (machine_mode mode, rtx dst, rtx lo, rtx hi)
174 : : {
175 : 111381 : rtx dlo, dhi;
176 : 111381 : int deleted_move_count = 0;
177 : 111381 : split_double_mode (mode, &dst, 1, &dlo, &dhi);
178 : : /* Constraints ensure that if both lo and hi are MEMs, then
179 : : dst has early-clobber and thus addresses of MEMs don't use
180 : : dlo/dhi registers. Otherwise if at least one of li and hi are MEMs,
181 : : dlo/dhi are registers. */
182 : 111381 : if (MEM_P (lo)
183 : 7197 : && rtx_equal_p (dlo, hi)
184 : 112338 : && reg_overlap_mentioned_p (dhi, lo))
185 : : {
186 : : /* If dlo is same as hi and lo's address uses dhi register,
187 : : code below would first emit_move_insn (dhi, hi)
188 : : and then emit_move_insn (dlo, lo). But the former
189 : : would invalidate lo's address. Load into dhi first,
190 : : then swap. */
191 : 163 : emit_move_insn (dhi, lo);
192 : 163 : lo = dhi;
193 : : }
194 : 111218 : else if (MEM_P (hi)
195 : 13219 : && !MEM_P (lo)
196 : 8684 : && !rtx_equal_p (dlo, lo)
197 : 113829 : && reg_overlap_mentioned_p (dlo, hi))
198 : : {
199 : : /* In this case, code below would first emit_move_insn (dlo, lo)
200 : : and then emit_move_insn (dhi, hi). But the former would
201 : : invalidate hi's address. */
202 : 20 : if (rtx_equal_p (dhi, lo))
203 : : {
204 : : /* We can't load into dhi first, so load into dlo
205 : : first and we'll swap. */
206 : 6 : emit_move_insn (dlo, hi);
207 : 6 : hi = dlo;
208 : : }
209 : : else
210 : : {
211 : : /* Load into dhi first. */
212 : 14 : emit_move_insn (dhi, hi);
213 : 14 : hi = dhi;
214 : : }
215 : : }
216 : 111381 : if (!rtx_equal_p (dlo, hi))
217 : : {
218 : 96900 : if (!rtx_equal_p (dlo, lo))
219 : 42994 : emit_move_insn (dlo, lo);
220 : : else
221 : : deleted_move_count++;
222 : 96900 : if (!rtx_equal_p (dhi, hi))
223 : 89038 : emit_move_insn (dhi, hi);
224 : : else
225 : 7862 : deleted_move_count++;
226 : : }
227 : 14481 : else if (!rtx_equal_p (lo, dhi))
228 : : {
229 : 7552 : if (!rtx_equal_p (dhi, hi))
230 : 7552 : emit_move_insn (dhi, hi);
231 : : else
232 : : deleted_move_count++;
233 : 7552 : if (!rtx_equal_p (dlo, lo))
234 : 7447 : emit_move_insn (dlo, lo);
235 : : else
236 : 105 : deleted_move_count++;
237 : : }
238 : 6929 : else if (mode == TImode)
239 : 6910 : emit_insn (gen_swapdi (dlo, dhi));
240 : : else
241 : 19 : emit_insn (gen_swapsi (dlo, dhi));
242 : :
243 : 111381 : if (deleted_move_count == 2)
244 : 4505 : emit_note (NOTE_INSN_DELETED);
245 : 111381 : }
246 : :
247 : :
248 : : /* Generate either "mov $0, reg" or "xor reg, reg", as appropriate
249 : : for the target. */
250 : :
251 : : void
252 : 106354 : ix86_expand_clear (rtx dest)
253 : : {
254 : 106354 : rtx tmp;
255 : :
256 : : /* We play register width games, which are only valid after reload. */
257 : 106354 : gcc_assert (reload_completed);
258 : :
259 : : /* Avoid HImode and its attendant prefix byte. */
260 : 212708 : if (GET_MODE_SIZE (GET_MODE (dest)) < 4)
261 : 994 : dest = gen_rtx_REG (SImode, REGNO (dest));
262 : 106354 : tmp = gen_rtx_SET (dest, const0_rtx);
263 : :
264 : 106354 : if (!TARGET_USE_MOV0 || optimize_insn_for_size_p ())
265 : : {
266 : 106354 : rtx clob = gen_rtx_CLOBBER (VOIDmode, gen_rtx_REG (CCmode, FLAGS_REG));
267 : 106354 : tmp = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, tmp, clob));
268 : : }
269 : :
270 : 106354 : emit_insn (tmp);
271 : 106354 : }
272 : :
273 : : /* Return true if V can be broadcasted from an integer of WIDTH bits
274 : : which is returned in VAL_BROADCAST. Otherwise, return false. */
275 : :
276 : : static bool
277 : 4646 : ix86_broadcast (HOST_WIDE_INT v, unsigned int width,
278 : : HOST_WIDE_INT &val_broadcast)
279 : : {
280 : 4646 : wide_int val = wi::uhwi (v, HOST_BITS_PER_WIDE_INT);
281 : 4646 : val_broadcast = wi::extract_uhwi (val, 0, width);
282 : 6247 : for (unsigned int i = width; i < HOST_BITS_PER_WIDE_INT; i += width)
283 : : {
284 : 4856 : HOST_WIDE_INT each = wi::extract_uhwi (val, i, width);
285 : 4856 : if (val_broadcast != each)
286 : : return false;
287 : : }
288 : 1391 : val_broadcast = sext_hwi (val_broadcast, width);
289 : 1391 : return true;
290 : 4646 : }
291 : :
292 : : /* Convert the CONST_WIDE_INT operand OP to broadcast in MODE. */
293 : :
294 : : rtx
295 : 35282 : ix86_convert_const_wide_int_to_broadcast (machine_mode mode, rtx op)
296 : : {
297 : : /* Don't use integer vector broadcast if we can't move from GPR to SSE
298 : : register directly. */
299 : 35282 : if (!TARGET_INTER_UNIT_MOVES_TO_VEC)
300 : : return nullptr;
301 : :
302 : 35282 : unsigned int msize = GET_MODE_SIZE (mode);
303 : :
304 : : /* Only optimized for vpbroadcast[bwsd]/vbroadcastss with xmm/ymm/zmm. */
305 : 35282 : if (msize != 16 && msize != 32 && msize != 64)
306 : : return nullptr;
307 : :
308 : : /* Convert CONST_WIDE_INT to a non-standard SSE constant integer
309 : : broadcast only if vector broadcast is available. */
310 : 35282 : if (!TARGET_AVX
311 : 1545 : || !CONST_WIDE_INT_P (op)
312 : 1538 : || standard_sse_constant_p (op, mode)
313 : 36820 : || (CONST_WIDE_INT_NUNITS (op) * HOST_BITS_PER_WIDE_INT
314 : 1538 : != GET_MODE_BITSIZE (mode)))
315 : 33750 : return nullptr;
316 : :
317 : 1532 : HOST_WIDE_INT val = CONST_WIDE_INT_ELT (op, 0);
318 : 1532 : HOST_WIDE_INT val_broadcast;
319 : 1532 : scalar_int_mode broadcast_mode;
320 : : /* vpbroadcastb zmm requires TARGET_AVX512BW. */
321 : 680 : if ((msize == 64 ? TARGET_AVX512BW : TARGET_AVX2)
322 : 1994 : && ix86_broadcast (val, GET_MODE_BITSIZE (QImode),
323 : : val_broadcast))
324 : : broadcast_mode = QImode;
325 : 627 : else if ((msize == 64 ? TARGET_AVX512BW : TARGET_AVX2)
326 : 1883 : && ix86_broadcast (val, GET_MODE_BITSIZE (HImode),
327 : : val_broadcast))
328 : : broadcast_mode = HImode;
329 : : /* vbroadcasts[sd] only support memory operand w/o AVX2.
330 : : When msize == 16, pshufs is used for vec_duplicate.
331 : : when msize == 64, vpbroadcastd is used, and TARGET_AVX512F must be existed. */
332 : 385 : else if ((msize != 32 || TARGET_AVX2)
333 : 1683 : && ix86_broadcast (val, GET_MODE_BITSIZE (SImode),
334 : : val_broadcast))
335 : : broadcast_mode = SImode;
336 : 1337 : else if (TARGET_64BIT && (msize != 32 || TARGET_AVX2)
337 : 2533 : && ix86_broadcast (val, GET_MODE_BITSIZE (DImode),
338 : : val_broadcast))
339 : : broadcast_mode = DImode;
340 : : else
341 : 141 : return nullptr;
342 : :
343 : : /* Check if OP can be broadcasted from VAL. */
344 : 1713 : for (int i = 1; i < CONST_WIDE_INT_NUNITS (op); i++)
345 : 1498 : if (val != CONST_WIDE_INT_ELT (op, i))
346 : : return nullptr;
347 : :
348 : 215 : unsigned int nunits = (GET_MODE_SIZE (mode)
349 : 215 : / GET_MODE_SIZE (broadcast_mode));
350 : 215 : machine_mode vector_mode;
351 : 215 : if (!mode_for_vector (broadcast_mode, nunits).exists (&vector_mode))
352 : 0 : gcc_unreachable ();
353 : 215 : rtx target = gen_reg_rtx (vector_mode);
354 : 215 : bool ok = ix86_expand_vector_init_duplicate (false, vector_mode,
355 : : target,
356 : : GEN_INT (val_broadcast));
357 : 215 : if (!ok)
358 : : return nullptr;
359 : 215 : target = lowpart_subreg (mode, target, vector_mode);
360 : 215 : return target;
361 : : }
362 : :
363 : : void
364 : 71941353 : ix86_expand_move (machine_mode mode, rtx operands[])
365 : : {
366 : 71941353 : rtx op0, op1;
367 : 71941353 : rtx tmp, addend = NULL_RTX;
368 : 71941353 : enum tls_model model;
369 : :
370 : 71941353 : op0 = operands[0];
371 : 71941353 : op1 = operands[1];
372 : :
373 : : /* Avoid complex sets of likely spilled hard registers before reload. */
374 : 71941353 : if (!ix86_hardreg_mov_ok (op0, op1))
375 : : {
376 : 136890 : tmp = gen_reg_rtx (mode);
377 : 136890 : operands[0] = tmp;
378 : 136890 : ix86_expand_move (mode, operands);
379 : 136890 : operands[0] = op0;
380 : 136890 : operands[1] = tmp;
381 : 136890 : op1 = tmp;
382 : : }
383 : :
384 : 71941353 : switch (GET_CODE (op1))
385 : : {
386 : 340811 : case CONST:
387 : 340811 : tmp = XEXP (op1, 0);
388 : :
389 : 340811 : if (GET_CODE (tmp) != PLUS
390 : 329158 : || GET_CODE (XEXP (tmp, 0)) != SYMBOL_REF)
391 : : break;
392 : :
393 : 326524 : op1 = XEXP (tmp, 0);
394 : 326524 : addend = XEXP (tmp, 1);
395 : : /* FALLTHRU */
396 : :
397 : 4750523 : case SYMBOL_REF:
398 : 4750523 : model = SYMBOL_REF_TLS_MODEL (op1);
399 : :
400 : 4750523 : if (model)
401 : 9624 : op1 = legitimize_tls_address (op1, model, true);
402 : 4740899 : else if (ix86_force_load_from_GOT_p (op1))
403 : : {
404 : : /* Load the external function address via GOT slot to avoid PLT. */
405 : 12 : op1 = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, op1),
406 : : (TARGET_64BIT
407 : : ? UNSPEC_GOTPCREL
408 : : : UNSPEC_GOT));
409 : 12 : op1 = gen_rtx_CONST (Pmode, op1);
410 : 12 : op1 = gen_const_mem (Pmode, op1);
411 : 12 : set_mem_alias_set (op1, GOT_ALIAS_SET);
412 : : }
413 : : else
414 : : {
415 : : #if TARGET_PECOFF
416 : : tmp = legitimize_pe_coff_symbol (op1, addend != NULL_RTX);
417 : :
418 : : if (tmp)
419 : : {
420 : : op1 = tmp;
421 : : if (!addend)
422 : : break;
423 : : }
424 : : else
425 : : #endif
426 : 4740887 : {
427 : 4740887 : op1 = operands[1];
428 : 4740887 : break;
429 : : }
430 : : }
431 : :
432 : 9636 : if (addend)
433 : : {
434 : 2786 : op1 = force_operand (op1, NULL_RTX);
435 : 2786 : op1 = expand_simple_binop (Pmode, PLUS, op1, addend,
436 : : op0, 1, OPTAB_DIRECT);
437 : : }
438 : : else
439 : 6850 : op1 = force_operand (op1, op0);
440 : :
441 : 9636 : if (op1 == op0)
442 : : return;
443 : :
444 : 4521 : op1 = convert_to_mode (mode, op1, 1);
445 : :
446 : : default:
447 : : break;
448 : :
449 : 1612447 : case SUBREG:
450 : : /* Transform TImode paradoxical SUBREG into zero_extendditi2. */
451 : 1612447 : if (TARGET_64BIT
452 : 1363544 : && mode == TImode
453 : : && SUBREG_P (op1)
454 : 72034 : && GET_MODE (SUBREG_REG (op1)) == DImode
455 : 1655927 : && SUBREG_BYTE (op1) == 0)
456 : 43480 : op1 = gen_rtx_ZERO_EXTEND (TImode, SUBREG_REG (op1));
457 : : /* As not all values in XFmode are representable in real_value,
458 : : we might be called with unfoldable SUBREGs of constants. */
459 : 1612447 : if (mode == XFmode
460 : 2603 : && CONSTANT_P (SUBREG_REG (op1))
461 : 2 : && can_create_pseudo_p ())
462 : : {
463 : 2 : machine_mode imode = GET_MODE (SUBREG_REG (op1));
464 : 2 : rtx r = force_const_mem (imode, SUBREG_REG (op1));
465 : 2 : if (r)
466 : 2 : r = validize_mem (r);
467 : : else
468 : 0 : r = force_reg (imode, SUBREG_REG (op1));
469 : 2 : op1 = simplify_gen_subreg (mode, r, imode, SUBREG_BYTE (op1));
470 : : }
471 : : break;
472 : : }
473 : :
474 : 71936238 : if ((flag_pic || MACHOPIC_INDIRECT)
475 : 71936238 : && symbolic_operand (op1, mode))
476 : : {
477 : : #if TARGET_MACHO
478 : : if (TARGET_MACHO && !TARGET_64BIT)
479 : : {
480 : : /* dynamic-no-pic */
481 : : if (MACHOPIC_INDIRECT)
482 : : {
483 : : tmp = (op0 && REG_P (op0) && mode == Pmode)
484 : : ? op0 : gen_reg_rtx (Pmode);
485 : : op1 = machopic_indirect_data_reference (op1, tmp);
486 : : if (MACHOPIC_PURE)
487 : : op1 = machopic_legitimize_pic_address (op1, mode,
488 : : tmp == op1 ? 0 : tmp);
489 : : }
490 : : if (op0 != op1 && GET_CODE (op0) != MEM)
491 : : {
492 : : rtx insn = gen_rtx_SET (op0, op1);
493 : : emit_insn (insn);
494 : : return;
495 : : }
496 : : }
497 : : #endif
498 : :
499 : 327656 : if (MEM_P (op0))
500 : 85361 : op1 = force_reg (mode, op1);
501 : 242295 : else if (!(TARGET_64BIT && x86_64_movabs_operand (op1, DImode)))
502 : : {
503 : 242257 : rtx reg = can_create_pseudo_p () ? NULL_RTX : op0;
504 : 242257 : op1 = legitimize_pic_address (op1, reg);
505 : 242257 : if (op0 == op1)
506 : : return;
507 : 242257 : op1 = convert_to_mode (mode, op1, 1);
508 : : }
509 : : }
510 : : else
511 : : {
512 : 71608582 : if (MEM_P (op0)
513 : 96695963 : && (PUSH_ROUNDING (GET_MODE_SIZE (mode)) != GET_MODE_SIZE (mode)
514 : 10232658 : || !push_operand (op0, mode))
515 : 83194305 : && MEM_P (op1))
516 : 2166689 : op1 = force_reg (mode, op1);
517 : :
518 : 71608582 : if (push_operand (op0, mode)
519 : 71608582 : && ! general_no_elim_operand (op1, mode))
520 : 1002 : op1 = copy_to_mode_reg (mode, op1);
521 : :
522 : : /* Force large constants in 64bit compilation into register
523 : : to get them CSEed. */
524 : 71608582 : if (can_create_pseudo_p ()
525 : 66344408 : && (mode == DImode) && TARGET_64BIT
526 : 33772032 : && immediate_operand (op1, mode)
527 : 8153285 : && !x86_64_zext_immediate_operand (op1, VOIDmode)
528 : 790843 : && !register_operand (op0, mode)
529 : 71771444 : && optimize)
530 : 112889 : op1 = copy_to_mode_reg (mode, op1);
531 : :
532 : 71608582 : if (can_create_pseudo_p ())
533 : : {
534 : 66344408 : if (CONST_DOUBLE_P (op1))
535 : : {
536 : : /* If we are loading a floating point constant to a
537 : : register, force the value to memory now, since we'll
538 : : get better code out the back end. */
539 : :
540 : 877008 : op1 = validize_mem (force_const_mem (mode, op1));
541 : 877008 : if (!register_operand (op0, mode))
542 : : {
543 : 119146 : tmp = gen_reg_rtx (mode);
544 : 119146 : emit_insn (gen_rtx_SET (tmp, op1));
545 : 119146 : emit_move_insn (op0, tmp);
546 : 119146 : return;
547 : : }
548 : : }
549 : : }
550 : : }
551 : :
552 : : /* Special case inserting 64-bit values into a TImode register. */
553 : 71817092 : if (TARGET_64BIT
554 : : /* Disable for -O0 (see PR110587) unless naked (PR110533). */
555 : 61855521 : && (optimize || ix86_function_naked (current_function_decl))
556 : 42048374 : && (mode == DImode || mode == DFmode)
557 : 28214202 : && SUBREG_P (op0)
558 : 466271 : && GET_MODE (SUBREG_REG (op0)) == TImode
559 : 466271 : && REG_P (SUBREG_REG (op0))
560 : 72204777 : && REG_P (op1))
561 : : {
562 : : /* Use *insvti_lowpart_1 to set lowpart. */
563 : 186859 : if (SUBREG_BYTE (op0) == 0)
564 : : {
565 : 53015 : wide_int mask = wi::mask (64, true, 128);
566 : 53015 : tmp = immed_wide_int_const (mask, TImode);
567 : 53015 : op0 = SUBREG_REG (op0);
568 : 53015 : tmp = gen_rtx_AND (TImode, copy_rtx (op0), tmp);
569 : 53015 : if (mode == DFmode)
570 : 341 : op1 = gen_lowpart (DImode, op1);
571 : 53015 : op1 = gen_rtx_ZERO_EXTEND (TImode, op1);
572 : 53015 : op1 = gen_rtx_IOR (TImode, tmp, op1);
573 : 53015 : }
574 : : /* Use *insvti_highpart_1 to set highpart. */
575 : 133844 : else if (SUBREG_BYTE (op0) == 8)
576 : : {
577 : 133844 : wide_int mask = wi::mask (64, false, 128);
578 : 133844 : tmp = immed_wide_int_const (mask, TImode);
579 : 133844 : op0 = SUBREG_REG (op0);
580 : 133844 : tmp = gen_rtx_AND (TImode, copy_rtx (op0), tmp);
581 : 133844 : if (mode == DFmode)
582 : 189 : op1 = gen_lowpart (DImode, op1);
583 : 133844 : op1 = gen_rtx_ZERO_EXTEND (TImode, op1);
584 : 133844 : op1 = gen_rtx_ASHIFT (TImode, op1, GEN_INT (64));
585 : 133844 : op1 = gen_rtx_IOR (TImode, tmp, op1);
586 : 133844 : }
587 : : }
588 : :
589 : 71817092 : emit_insn (gen_rtx_SET (op0, op1));
590 : : }
591 : :
592 : : /* OP is a memref of CONST_VECTOR, return scalar constant mem
593 : : if CONST_VECTOR is a vec_duplicate, else return NULL. */
594 : : rtx
595 : 2221629 : ix86_broadcast_from_constant (machine_mode mode, rtx op)
596 : : {
597 : 2221629 : int nunits = GET_MODE_NUNITS (mode);
598 : 2221629 : if (nunits < 2)
599 : : return nullptr;
600 : :
601 : : /* Don't use integer vector broadcast if we can't move from GPR to SSE
602 : : register directly. */
603 : 2079977 : if (!TARGET_INTER_UNIT_MOVES_TO_VEC
604 : 8002 : && INTEGRAL_MODE_P (mode))
605 : : return nullptr;
606 : :
607 : : /* Convert CONST_VECTOR to a non-standard SSE constant integer
608 : : broadcast only if vector broadcast is available. */
609 : 2074592 : if (standard_sse_constant_p (op, mode))
610 : : return nullptr;
611 : :
612 : 4149178 : if (GET_MODE_INNER (mode) == TImode)
613 : : return nullptr;
614 : :
615 : 2074479 : rtx constant = get_pool_constant (XEXP (op, 0));
616 : 2074479 : if (!CONST_VECTOR_P (constant))
617 : : return nullptr;
618 : :
619 : : /* There could be some rtx like
620 : : (mem/u/c:V16QI (symbol_ref/u:DI ("*.LC1")))
621 : : but with "*.LC1" refer to V2DI constant vector. */
622 : 2074479 : if (GET_MODE (constant) != mode)
623 : : {
624 : 1050 : constant = simplify_subreg (mode, constant, GET_MODE (constant),
625 : 525 : 0);
626 : 525 : if (constant == nullptr || !CONST_VECTOR_P (constant))
627 : : return nullptr;
628 : : }
629 : :
630 : 2074479 : rtx first = XVECEXP (constant, 0, 0);
631 : :
632 : 5248093 : for (int i = 1; i < nunits; ++i)
633 : : {
634 : 4811663 : rtx tmp = XVECEXP (constant, 0, i);
635 : : /* Vector duplicate value. */
636 : 4811663 : if (!rtx_equal_p (tmp, first))
637 : : return nullptr;
638 : : }
639 : :
640 : : return first;
641 : : }
642 : :
643 : : void
644 : 4254081 : ix86_expand_vector_move (machine_mode mode, rtx operands[])
645 : : {
646 : 4254081 : rtx op0 = operands[0], op1 = operands[1];
647 : : /* Use GET_MODE_BITSIZE instead of GET_MODE_ALIGNMENT for IA MCU
648 : : psABI since the biggest alignment is 4 byte for IA MCU psABI. */
649 : 4254081 : unsigned int align = (TARGET_IAMCU
650 : 4254081 : ? GET_MODE_BITSIZE (mode)
651 : 4254081 : : GET_MODE_ALIGNMENT (mode));
652 : :
653 : 4254081 : if (push_operand (op0, VOIDmode))
654 : 2875 : op0 = emit_move_resolve_push (mode, op0);
655 : :
656 : : /* Force constants other than zero into memory. We do not know how
657 : : the instructions used to build constants modify the upper 64 bits
658 : : of the register, once we have that information we may be able
659 : : to handle some of them more efficiently. */
660 : 4254081 : if (can_create_pseudo_p ()
661 : 4054930 : && (CONSTANT_P (op1)
662 : 3779274 : || (SUBREG_P (op1)
663 : 297044 : && CONSTANT_P (SUBREG_REG (op1))))
664 : 4529751 : && ((register_operand (op0, mode)
665 : 225975 : && !standard_sse_constant_p (op1, mode))
666 : : /* ix86_expand_vector_move_misalign() does not like constants. */
667 : : || (SSE_REG_MODE_P (mode)
668 : 223162 : && MEM_P (op0)
669 : 36205 : && MEM_ALIGN (op0) < align)))
670 : : {
671 : 2128 : if (SUBREG_P (op1))
672 : : {
673 : 14 : machine_mode imode = GET_MODE (SUBREG_REG (op1));
674 : 14 : rtx r = force_const_mem (imode, SUBREG_REG (op1));
675 : 14 : if (r)
676 : 14 : r = validize_mem (r);
677 : : else
678 : 0 : r = force_reg (imode, SUBREG_REG (op1));
679 : 14 : op1 = simplify_gen_subreg (mode, r, imode, SUBREG_BYTE (op1));
680 : : }
681 : : else
682 : : {
683 : 2114 : machine_mode mode = GET_MODE (op0);
684 : 2114 : rtx tmp = ix86_convert_const_wide_int_to_broadcast
685 : 2114 : (mode, op1);
686 : 2114 : if (tmp == nullptr)
687 : 2093 : op1 = validize_mem (force_const_mem (mode, op1));
688 : : else
689 : : op1 = tmp;
690 : : }
691 : : }
692 : :
693 : 4254081 : if (can_create_pseudo_p ()
694 : 4054930 : && GET_MODE_SIZE (mode) >= 16
695 : 3358963 : && VECTOR_MODE_P (mode)
696 : 7385178 : && (MEM_P (op1)
697 : 659962 : && SYMBOL_REF_P (XEXP (op1, 0))
698 : 476295 : && CONSTANT_POOL_ADDRESS_P (XEXP (op1, 0))))
699 : : {
700 : 459914 : rtx first = ix86_broadcast_from_constant (mode, op1);
701 : 459914 : if (first != nullptr)
702 : : {
703 : : /* Broadcast to XMM/YMM/ZMM register from an integer
704 : : constant or scalar mem. */
705 : 116501 : rtx tmp = gen_reg_rtx (mode);
706 : 116501 : if (FLOAT_MODE_P (mode))
707 : 27614 : first = force_const_mem (GET_MODE_INNER (mode), first);
708 : 116501 : bool ok = ix86_expand_vector_init_duplicate (false, mode,
709 : : tmp, first);
710 : 116501 : if (!ok && !TARGET_64BIT && GET_MODE_INNER (mode) == DImode)
711 : : {
712 : 0 : first = force_const_mem (GET_MODE_INNER (mode), first);
713 : 0 : ok = ix86_expand_vector_init_duplicate (false, mode,
714 : : tmp, first);
715 : : }
716 : 116501 : if (ok)
717 : : {
718 : 116501 : emit_move_insn (op0, tmp);
719 : 116501 : return;
720 : : }
721 : : }
722 : : }
723 : :
724 : : /* We need to check memory alignment for SSE mode since attribute
725 : : can make operands unaligned. */
726 : 4137580 : if (can_create_pseudo_p ()
727 : : && SSE_REG_MODE_P (mode)
728 : 8192977 : && ((MEM_P (op0) && (MEM_ALIGN (op0) < align))
729 : 3703929 : || (MEM_P (op1) && (MEM_ALIGN (op1) < align))))
730 : : {
731 : 250497 : rtx tmp[2];
732 : :
733 : : /* ix86_expand_vector_move_misalign() does not like both
734 : : arguments in memory. */
735 : 250497 : if (!register_operand (op0, mode)
736 : 250497 : && !register_operand (op1, mode))
737 : : {
738 : 92083 : rtx scratch = gen_reg_rtx (mode);
739 : 92083 : emit_move_insn (scratch, op1);
740 : 92083 : op1 = scratch;
741 : : }
742 : :
743 : 250497 : tmp[0] = op0; tmp[1] = op1;
744 : 250497 : ix86_expand_vector_move_misalign (mode, tmp);
745 : 250497 : return;
746 : : }
747 : :
748 : : /* Special case TImode to 128-bit vector conversions via V2DI. */
749 : 1132245 : if (VECTOR_MODE_P (mode)
750 : 3834827 : && GET_MODE_SIZE (mode) == 16
751 : 2639856 : && SUBREG_P (op1)
752 : 233128 : && GET_MODE (SUBREG_REG (op1)) == TImode
753 : 2631 : && TARGET_64BIT && TARGET_SSE
754 : 3889114 : && ix86_pre_reload_split ())
755 : : {
756 : 1966 : rtx tmp = gen_reg_rtx (V2DImode);
757 : 1966 : rtx lo = gen_reg_rtx (DImode);
758 : 1966 : rtx hi = gen_reg_rtx (DImode);
759 : 1966 : emit_move_insn (lo, gen_lowpart (DImode, SUBREG_REG (op1)));
760 : 1966 : emit_move_insn (hi, gen_highpart (DImode, SUBREG_REG (op1)));
761 : 1966 : emit_insn (gen_vec_concatv2di (tmp, lo, hi));
762 : 1966 : emit_move_insn (op0, gen_lowpart (mode, tmp));
763 : 1966 : return;
764 : : }
765 : :
766 : : /* If operand0 is a hard register, make operand1 a pseudo. */
767 : 3885117 : if (can_create_pseudo_p ()
768 : 7571083 : && !ix86_hardreg_mov_ok (op0, op1))
769 : : {
770 : 130 : rtx tmp = gen_reg_rtx (GET_MODE (op0));
771 : 130 : emit_move_insn (tmp, op1);
772 : 130 : emit_move_insn (op0, tmp);
773 : 130 : return;
774 : : }
775 : :
776 : : /* Make operand1 a register if it isn't already. */
777 : 3884987 : if (can_create_pseudo_p ()
778 : 3685836 : && !register_operand (op0, mode)
779 : 4895476 : && !register_operand (op1, mode))
780 : : {
781 : 201911 : rtx tmp = gen_reg_rtx (GET_MODE (op0));
782 : 201911 : emit_move_insn (tmp, op1);
783 : 201911 : emit_move_insn (op0, tmp);
784 : 201911 : return;
785 : : }
786 : :
787 : 3683076 : emit_insn (gen_rtx_SET (op0, op1));
788 : : }
789 : :
790 : : /* Split 32-byte AVX unaligned load and store if needed. */
791 : :
792 : : static void
793 : 10188 : ix86_avx256_split_vector_move_misalign (rtx op0, rtx op1)
794 : : {
795 : 10188 : rtx m;
796 : 10188 : rtx (*extract) (rtx, rtx, rtx);
797 : 10188 : machine_mode mode;
798 : :
799 : 10188 : if ((MEM_P (op1) && !TARGET_AVX256_SPLIT_UNALIGNED_LOAD)
800 : 3370 : || (MEM_P (op0) && !TARGET_AVX256_SPLIT_UNALIGNED_STORE))
801 : : {
802 : 10138 : emit_insn (gen_rtx_SET (op0, op1));
803 : 10138 : return;
804 : : }
805 : :
806 : 50 : rtx orig_op0 = NULL_RTX;
807 : 50 : mode = GET_MODE (op0);
808 : 50 : switch (GET_MODE_CLASS (mode))
809 : : {
810 : 33 : case MODE_VECTOR_INT:
811 : 33 : case MODE_INT:
812 : 33 : if (mode != V32QImode)
813 : : {
814 : 7 : if (!MEM_P (op0))
815 : : {
816 : 3 : orig_op0 = op0;
817 : 3 : op0 = gen_reg_rtx (V32QImode);
818 : : }
819 : : else
820 : 4 : op0 = gen_lowpart (V32QImode, op0);
821 : 7 : op1 = gen_lowpart (V32QImode, op1);
822 : 7 : mode = V32QImode;
823 : : }
824 : : break;
825 : : case MODE_VECTOR_FLOAT:
826 : : break;
827 : 0 : default:
828 : 0 : gcc_unreachable ();
829 : : }
830 : :
831 : 50 : switch (mode)
832 : : {
833 : 0 : default:
834 : 0 : gcc_unreachable ();
835 : : case E_V32QImode:
836 : : extract = gen_avx_vextractf128v32qi;
837 : : mode = V16QImode;
838 : : break;
839 : 1 : case E_V16BFmode:
840 : 1 : extract = gen_avx_vextractf128v16bf;
841 : 1 : mode = V8BFmode;
842 : 1 : break;
843 : 0 : case E_V16HFmode:
844 : 0 : extract = gen_avx_vextractf128v16hf;
845 : 0 : mode = V8HFmode;
846 : 0 : break;
847 : 8 : case E_V8SFmode:
848 : 8 : extract = gen_avx_vextractf128v8sf;
849 : 8 : mode = V4SFmode;
850 : 8 : break;
851 : 8 : case E_V4DFmode:
852 : 8 : extract = gen_avx_vextractf128v4df;
853 : 8 : mode = V2DFmode;
854 : 8 : break;
855 : : }
856 : :
857 : 50 : if (MEM_P (op1))
858 : : {
859 : 9 : rtx r = gen_reg_rtx (mode);
860 : 9 : m = adjust_address (op1, mode, 0);
861 : 9 : emit_move_insn (r, m);
862 : 9 : m = adjust_address (op1, mode, 16);
863 : 9 : r = gen_rtx_VEC_CONCAT (GET_MODE (op0), r, m);
864 : 9 : emit_move_insn (op0, r);
865 : : }
866 : 41 : else if (MEM_P (op0))
867 : : {
868 : 41 : m = adjust_address (op0, mode, 0);
869 : 41 : emit_insn (extract (m, op1, const0_rtx));
870 : 41 : m = adjust_address (op0, mode, 16);
871 : 41 : emit_insn (extract (m, copy_rtx (op1), const1_rtx));
872 : : }
873 : : else
874 : 0 : gcc_unreachable ();
875 : :
876 : 50 : if (orig_op0)
877 : 3 : emit_move_insn (orig_op0, gen_lowpart (GET_MODE (orig_op0), op0));
878 : : }
879 : :
880 : : /* Implement the movmisalign patterns for SSE. Non-SSE modes go
881 : : straight to ix86_expand_vector_move. */
882 : : /* Code generation for scalar reg-reg moves of single and double precision data:
883 : : if (x86_sse_partial_reg_dependency == true | x86_sse_split_regs == true)
884 : : movaps reg, reg
885 : : else
886 : : movss reg, reg
887 : : if (x86_sse_partial_reg_dependency == true)
888 : : movapd reg, reg
889 : : else
890 : : movsd reg, reg
891 : :
892 : : Code generation for scalar loads of double precision data:
893 : : if (x86_sse_split_regs == true)
894 : : movlpd mem, reg (gas syntax)
895 : : else
896 : : movsd mem, reg
897 : :
898 : : Code generation for unaligned packed loads of single precision data
899 : : (x86_sse_unaligned_move_optimal overrides x86_sse_partial_reg_dependency):
900 : : if (x86_sse_unaligned_move_optimal)
901 : : movups mem, reg
902 : :
903 : : if (x86_sse_partial_reg_dependency == true)
904 : : {
905 : : xorps reg, reg
906 : : movlps mem, reg
907 : : movhps mem+8, reg
908 : : }
909 : : else
910 : : {
911 : : movlps mem, reg
912 : : movhps mem+8, reg
913 : : }
914 : :
915 : : Code generation for unaligned packed loads of double precision data
916 : : (x86_sse_unaligned_move_optimal overrides x86_sse_split_regs):
917 : : if (x86_sse_unaligned_move_optimal)
918 : : movupd mem, reg
919 : :
920 : : if (x86_sse_split_regs == true)
921 : : {
922 : : movlpd mem, reg
923 : : movhpd mem+8, reg
924 : : }
925 : : else
926 : : {
927 : : movsd mem, reg
928 : : movhpd mem+8, reg
929 : : }
930 : : */
931 : :
932 : : void
933 : 558534 : ix86_expand_vector_move_misalign (machine_mode mode, rtx operands[])
934 : : {
935 : 558534 : rtx op0, op1, m;
936 : :
937 : 558534 : op0 = operands[0];
938 : 558534 : op1 = operands[1];
939 : :
940 : : /* Use unaligned load/store for AVX512 or when optimizing for size. */
941 : 1117068 : if (GET_MODE_SIZE (mode) == 64 || optimize_insn_for_size_p ())
942 : : {
943 : 16121 : emit_insn (gen_rtx_SET (op0, op1));
944 : 16121 : return;
945 : : }
946 : :
947 : 542413 : if (TARGET_AVX)
948 : : {
949 : 53504 : if (GET_MODE_SIZE (mode) == 32)
950 : 10188 : ix86_avx256_split_vector_move_misalign (op0, op1);
951 : : else
952 : : /* Always use 128-bit mov<mode>_internal pattern for AVX. */
953 : 16564 : emit_insn (gen_rtx_SET (op0, op1));
954 : 26752 : return;
955 : : }
956 : :
957 : 515661 : if (TARGET_SSE_UNALIGNED_LOAD_OPTIMAL
958 : 99 : || TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL)
959 : : {
960 : 515562 : emit_insn (gen_rtx_SET (op0, op1));
961 : 515562 : return;
962 : : }
963 : :
964 : : /* ??? If we have typed data, then it would appear that using
965 : : movdqu is the only way to get unaligned data loaded with
966 : : integer type. */
967 : 99 : if (TARGET_SSE2 && GET_MODE_CLASS (mode) == MODE_VECTOR_INT)
968 : : {
969 : 85 : emit_insn (gen_rtx_SET (op0, op1));
970 : 85 : return;
971 : : }
972 : :
973 : 14 : if (MEM_P (op1))
974 : : {
975 : 6 : if (TARGET_SSE2 && mode == V2DFmode)
976 : : {
977 : 2 : rtx zero;
978 : :
979 : : /* When SSE registers are split into halves, we can avoid
980 : : writing to the top half twice. */
981 : 2 : if (TARGET_SSE_SPLIT_REGS)
982 : : {
983 : 2 : emit_clobber (op0);
984 : 2 : zero = op0;
985 : : }
986 : : else
987 : : {
988 : : /* ??? Not sure about the best option for the Intel chips.
989 : : The following would seem to satisfy; the register is
990 : : entirely cleared, breaking the dependency chain. We
991 : : then store to the upper half, with a dependency depth
992 : : of one. A rumor has it that Intel recommends two movsd
993 : : followed by an unpacklpd, but this is unconfirmed. And
994 : : given that the dependency depth of the unpacklpd would
995 : : still be one, I'm not sure why this would be better. */
996 : 0 : zero = CONST0_RTX (V2DFmode);
997 : : }
998 : :
999 : 2 : m = adjust_address (op1, DFmode, 0);
1000 : 2 : emit_insn (gen_sse2_loadlpd (op0, zero, m));
1001 : 2 : m = adjust_address (op1, DFmode, 8);
1002 : 2 : emit_insn (gen_sse2_loadhpd (op0, op0, m));
1003 : 2 : }
1004 : : else
1005 : : {
1006 : 4 : rtx t;
1007 : :
1008 : 4 : if (mode != V4SFmode)
1009 : 0 : t = gen_reg_rtx (V4SFmode);
1010 : : else
1011 : : t = op0;
1012 : :
1013 : 4 : if (TARGET_SSE_PARTIAL_REG_DEPENDENCY)
1014 : 2 : emit_move_insn (t, CONST0_RTX (V4SFmode));
1015 : : else
1016 : 2 : emit_clobber (t);
1017 : :
1018 : 4 : m = adjust_address (op1, V2SFmode, 0);
1019 : 4 : emit_insn (gen_sse_loadlps (t, t, m));
1020 : 4 : m = adjust_address (op1, V2SFmode, 8);
1021 : 4 : emit_insn (gen_sse_loadhps (t, t, m));
1022 : 4 : if (mode != V4SFmode)
1023 : 0 : emit_move_insn (op0, gen_lowpart (mode, t));
1024 : : }
1025 : : }
1026 : 8 : else if (MEM_P (op0))
1027 : : {
1028 : 8 : if (TARGET_SSE2 && mode == V2DFmode)
1029 : : {
1030 : 2 : m = adjust_address (op0, DFmode, 0);
1031 : 2 : emit_insn (gen_sse2_storelpd (m, op1));
1032 : 2 : m = adjust_address (op0, DFmode, 8);
1033 : 2 : emit_insn (gen_sse2_storehpd (m, op1));
1034 : : }
1035 : : else
1036 : : {
1037 : 6 : if (mode != V4SFmode)
1038 : 0 : op1 = gen_lowpart (V4SFmode, op1);
1039 : :
1040 : 6 : m = adjust_address (op0, V2SFmode, 0);
1041 : 6 : emit_insn (gen_sse_storelps (m, op1));
1042 : 6 : m = adjust_address (op0, V2SFmode, 8);
1043 : 6 : emit_insn (gen_sse_storehps (m, copy_rtx (op1)));
1044 : : }
1045 : : }
1046 : : else
1047 : 0 : gcc_unreachable ();
1048 : : }
1049 : :
1050 : : /* Move bits 64:95 to bits 32:63. */
1051 : :
1052 : : void
1053 : 876 : ix86_move_vector_high_sse_to_mmx (rtx op)
1054 : : {
1055 : 876 : rtx mask = gen_rtx_PARALLEL (VOIDmode,
1056 : : gen_rtvec (4, GEN_INT (0), GEN_INT (2),
1057 : : GEN_INT (0), GEN_INT (0)));
1058 : 876 : rtx dest = lowpart_subreg (V4SImode, op, GET_MODE (op));
1059 : 876 : op = gen_rtx_VEC_SELECT (V4SImode, dest, mask);
1060 : 876 : rtx insn = gen_rtx_SET (dest, op);
1061 : 876 : emit_insn (insn);
1062 : 876 : }
1063 : :
1064 : : /* Split MMX pack with signed/unsigned saturation with SSE/SSE2. */
1065 : :
1066 : : void
1067 : 786 : ix86_split_mmx_pack (rtx operands[], enum rtx_code code)
1068 : : {
1069 : 786 : rtx op0 = operands[0];
1070 : 786 : rtx op1 = operands[1];
1071 : 786 : rtx op2 = operands[2];
1072 : 786 : rtx src;
1073 : :
1074 : 786 : machine_mode dmode = GET_MODE (op0);
1075 : 786 : machine_mode smode = GET_MODE (op1);
1076 : 786 : machine_mode inner_dmode = GET_MODE_INNER (dmode);
1077 : 786 : machine_mode inner_smode = GET_MODE_INNER (smode);
1078 : :
1079 : : /* Get the corresponding SSE mode for destination. */
1080 : 786 : int nunits = 16 / GET_MODE_SIZE (inner_dmode);
1081 : 1572 : machine_mode sse_dmode = mode_for_vector (GET_MODE_INNER (dmode),
1082 : 786 : nunits).require ();
1083 : 786 : machine_mode sse_half_dmode = mode_for_vector (GET_MODE_INNER (dmode),
1084 : 1572 : nunits / 2).require ();
1085 : :
1086 : : /* Get the corresponding SSE mode for source. */
1087 : 786 : nunits = 16 / GET_MODE_SIZE (inner_smode);
1088 : 1572 : machine_mode sse_smode = mode_for_vector (GET_MODE_INNER (smode),
1089 : 786 : nunits).require ();
1090 : :
1091 : : /* Generate SSE pack with signed/unsigned saturation. */
1092 : 786 : rtx dest = lowpart_subreg (sse_dmode, op0, GET_MODE (op0));
1093 : 786 : op1 = lowpart_subreg (sse_smode, op1, GET_MODE (op1));
1094 : 786 : op2 = lowpart_subreg (sse_smode, op2, GET_MODE (op2));
1095 : :
1096 : : /* paskusdw/packuswb does unsigned saturation of a signed source
1097 : : which is different from generic us_truncate RTX. */
1098 : 786 : if (code == US_TRUNCATE)
1099 : 684 : src = gen_rtx_UNSPEC (sse_dmode,
1100 : : gen_rtvec (2, op1, op2),
1101 : : UNSPEC_US_TRUNCATE);
1102 : : else
1103 : : {
1104 : 102 : op1 = gen_rtx_fmt_e (code, sse_half_dmode, op1);
1105 : 102 : op2 = gen_rtx_fmt_e (code, sse_half_dmode, op2);
1106 : 102 : src = gen_rtx_VEC_CONCAT (sse_dmode, op1, op2);
1107 : : }
1108 : :
1109 : 786 : emit_move_insn (dest, src);
1110 : :
1111 : 786 : ix86_move_vector_high_sse_to_mmx (op0);
1112 : 786 : }
1113 : :
1114 : : /* Split MMX punpcklXX/punpckhXX with SSE punpcklXX. This is also used
1115 : : for a full unpack of OPERANDS[1] and OPERANDS[2] into a wider
1116 : : OPERANDS[0]. */
1117 : :
1118 : : void
1119 : 5336 : ix86_split_mmx_punpck (rtx operands[], bool high_p)
1120 : : {
1121 : 5336 : rtx op0 = operands[0];
1122 : 5336 : rtx op1 = operands[1];
1123 : 5336 : rtx op2 = operands[2];
1124 : 5336 : machine_mode mode = GET_MODE (op1);
1125 : 5336 : rtx mask;
1126 : : /* The corresponding SSE mode. */
1127 : 5336 : machine_mode sse_mode, double_sse_mode;
1128 : :
1129 : 5336 : switch (mode)
1130 : : {
1131 : 1212 : case E_V8QImode:
1132 : 1212 : case E_V4QImode:
1133 : 1212 : case E_V2QImode:
1134 : 1212 : sse_mode = V16QImode;
1135 : 1212 : double_sse_mode = V32QImode;
1136 : 1212 : mask = gen_rtx_PARALLEL (VOIDmode,
1137 : : gen_rtvec (16,
1138 : : GEN_INT (0), GEN_INT (16),
1139 : : GEN_INT (1), GEN_INT (17),
1140 : : GEN_INT (2), GEN_INT (18),
1141 : : GEN_INT (3), GEN_INT (19),
1142 : : GEN_INT (4), GEN_INT (20),
1143 : : GEN_INT (5), GEN_INT (21),
1144 : : GEN_INT (6), GEN_INT (22),
1145 : : GEN_INT (7), GEN_INT (23)));
1146 : 1212 : break;
1147 : :
1148 : 2969 : case E_V4HImode:
1149 : 2969 : case E_V2HImode:
1150 : 2969 : sse_mode = V8HImode;
1151 : 2969 : double_sse_mode = V16HImode;
1152 : 2969 : mask = gen_rtx_PARALLEL (VOIDmode,
1153 : : gen_rtvec (8,
1154 : : GEN_INT (0), GEN_INT (8),
1155 : : GEN_INT (1), GEN_INT (9),
1156 : : GEN_INT (2), GEN_INT (10),
1157 : : GEN_INT (3), GEN_INT (11)));
1158 : 2969 : break;
1159 : :
1160 : 915 : case E_V2SImode:
1161 : 915 : sse_mode = V4SImode;
1162 : 915 : double_sse_mode = V8SImode;
1163 : 915 : mask = gen_rtx_PARALLEL (VOIDmode,
1164 : : gen_rtvec (4,
1165 : : GEN_INT (0), GEN_INT (4),
1166 : : GEN_INT (1), GEN_INT (5)));
1167 : 915 : break;
1168 : :
1169 : 240 : case E_V2SFmode:
1170 : 240 : sse_mode = V4SFmode;
1171 : 240 : double_sse_mode = V8SFmode;
1172 : 240 : mask = gen_rtx_PARALLEL (VOIDmode,
1173 : : gen_rtvec (4,
1174 : : GEN_INT (0), GEN_INT (4),
1175 : : GEN_INT (1), GEN_INT (5)));
1176 : 240 : break;
1177 : :
1178 : 0 : default:
1179 : 0 : gcc_unreachable ();
1180 : : }
1181 : :
1182 : : /* Generate SSE punpcklXX. */
1183 : 5336 : rtx dest = lowpart_subreg (sse_mode, op0, GET_MODE (op0));
1184 : 5336 : op1 = lowpart_subreg (sse_mode, op1, GET_MODE (op1));
1185 : 5336 : op2 = lowpart_subreg (sse_mode, op2, GET_MODE (op2));
1186 : :
1187 : 5336 : op1 = gen_rtx_VEC_CONCAT (double_sse_mode, op1, op2);
1188 : 5336 : op2 = gen_rtx_VEC_SELECT (sse_mode, op1, mask);
1189 : 5336 : rtx insn = gen_rtx_SET (dest, op2);
1190 : 5336 : emit_insn (insn);
1191 : :
1192 : : /* Move high bits to low bits. */
1193 : 5336 : if (high_p)
1194 : : {
1195 : 2071 : if (sse_mode == V4SFmode)
1196 : : {
1197 : 111 : mask = gen_rtx_PARALLEL (VOIDmode,
1198 : : gen_rtvec (4, GEN_INT (2), GEN_INT (3),
1199 : : GEN_INT (4), GEN_INT (5)));
1200 : 111 : op2 = gen_rtx_VEC_CONCAT (V8SFmode, dest, dest);
1201 : 111 : op1 = gen_rtx_VEC_SELECT (V4SFmode, op2, mask);
1202 : : }
1203 : : else
1204 : : {
1205 : 1960 : int sz = GET_MODE_SIZE (mode);
1206 : :
1207 : 1960 : if (sz == 4)
1208 : 185 : mask = gen_rtx_PARALLEL (VOIDmode,
1209 : : gen_rtvec (4, GEN_INT (1), GEN_INT (0),
1210 : : GEN_INT (0), GEN_INT (1)));
1211 : 1775 : else if (sz == 8)
1212 : 1775 : mask = gen_rtx_PARALLEL (VOIDmode,
1213 : : gen_rtvec (4, GEN_INT (2), GEN_INT (3),
1214 : : GEN_INT (0), GEN_INT (1)));
1215 : : else
1216 : 0 : gcc_unreachable ();
1217 : :
1218 : 1960 : dest = lowpart_subreg (V4SImode, dest, GET_MODE (dest));
1219 : 1960 : op1 = gen_rtx_VEC_SELECT (V4SImode, dest, mask);
1220 : : }
1221 : :
1222 : 2071 : insn = gen_rtx_SET (dest, op1);
1223 : 2071 : emit_insn (insn);
1224 : : }
1225 : 5336 : }
1226 : :
1227 : : /* Helper function of ix86_fixup_binary_operands to canonicalize
1228 : : operand order. Returns true if the operands should be swapped. */
1229 : :
1230 : : static bool
1231 : 161780777 : ix86_swap_binary_operands_p (enum rtx_code code, machine_mode mode,
1232 : : rtx operands[])
1233 : : {
1234 : 161780777 : rtx dst = operands[0];
1235 : 161780777 : rtx src1 = operands[1];
1236 : 161780777 : rtx src2 = operands[2];
1237 : :
1238 : : /* If the operation is not commutative, we can't do anything. */
1239 : 161780777 : if (GET_RTX_CLASS (code) != RTX_COMM_ARITH
1240 : 24174761 : && GET_RTX_CLASS (code) != RTX_COMM_COMPARE)
1241 : : return false;
1242 : :
1243 : : /* Highest priority is that src1 should match dst. */
1244 : 137616142 : if (rtx_equal_p (dst, src1))
1245 : : return false;
1246 : 98991071 : if (rtx_equal_p (dst, src2))
1247 : : return true;
1248 : :
1249 : : /* Next highest priority is that immediate constants come second. */
1250 : 98910198 : if (immediate_operand (src2, mode))
1251 : : return false;
1252 : 23151374 : if (immediate_operand (src1, mode))
1253 : : return true;
1254 : :
1255 : : /* Lowest priority is that memory references should come second. */
1256 : 23151374 : if (MEM_P (src2))
1257 : : return false;
1258 : 21765714 : if (MEM_P (src1))
1259 : : return true;
1260 : :
1261 : : return false;
1262 : : }
1263 : :
1264 : : /* Fix up OPERANDS to satisfy ix86_binary_operator_ok. Return the
1265 : : destination to use for the operation. If different from the true
1266 : : destination in operands[0], a copy operation will be required except
1267 : : under TARGET_APX_NDD. */
1268 : :
1269 : : rtx
1270 : 12717673 : ix86_fixup_binary_operands (enum rtx_code code, machine_mode mode,
1271 : : rtx operands[], bool use_ndd)
1272 : : {
1273 : 12717673 : rtx dst = operands[0];
1274 : 12717673 : rtx src1 = operands[1];
1275 : 12717673 : rtx src2 = operands[2];
1276 : :
1277 : : /* Canonicalize operand order. */
1278 : 12717673 : if (ix86_swap_binary_operands_p (code, mode, operands))
1279 : : {
1280 : : /* It is invalid to swap operands of different modes. */
1281 : 81426 : gcc_assert (GET_MODE (src1) == GET_MODE (src2));
1282 : :
1283 : : std::swap (src1, src2);
1284 : : }
1285 : :
1286 : : /* Both source operands cannot be in memory. */
1287 : 12717673 : if (MEM_P (src1) && MEM_P (src2))
1288 : : {
1289 : : /* Optimization: Only read from memory once. */
1290 : 80317 : if (rtx_equal_p (src1, src2))
1291 : : {
1292 : 9 : src2 = force_reg (mode, src2);
1293 : 9 : src1 = src2;
1294 : : }
1295 : 80308 : else if (rtx_equal_p (dst, src1))
1296 : 3098 : src2 = force_reg (mode, src2);
1297 : : else
1298 : 77210 : src1 = force_reg (mode, src1);
1299 : : }
1300 : :
1301 : : /* If the destination is memory, and we do not have matching source
1302 : : operands, do things in registers. */
1303 : 12717673 : if (MEM_P (dst) && !rtx_equal_p (dst, src1))
1304 : 464393 : dst = gen_reg_rtx (mode);
1305 : :
1306 : : /* Source 1 cannot be a constant. */
1307 : 12717673 : if (CONSTANT_P (src1))
1308 : 631 : src1 = force_reg (mode, src1);
1309 : :
1310 : : /* Source 1 cannot be a non-matching memory. */
1311 : 12717673 : if (!use_ndd && MEM_P (src1) && !rtx_equal_p (dst, src1))
1312 : 427685 : src1 = force_reg (mode, src1);
1313 : :
1314 : : /* Improve address combine. */
1315 : 12717673 : if (code == PLUS
1316 : 9330216 : && GET_MODE_CLASS (mode) == MODE_INT
1317 : 9218534 : && MEM_P (src2))
1318 : 179667 : src2 = force_reg (mode, src2);
1319 : :
1320 : 12717673 : operands[1] = src1;
1321 : 12717673 : operands[2] = src2;
1322 : 12717673 : return dst;
1323 : : }
1324 : :
1325 : : /* Similarly, but assume that the destination has already been
1326 : : set up properly. */
1327 : :
1328 : : void
1329 : 266114 : ix86_fixup_binary_operands_no_copy (enum rtx_code code,
1330 : : machine_mode mode, rtx operands[],
1331 : : bool use_ndd)
1332 : : {
1333 : 266114 : rtx dst = ix86_fixup_binary_operands (code, mode, operands, use_ndd);
1334 : 266114 : gcc_assert (dst == operands[0]);
1335 : 266114 : }
1336 : :
1337 : : /* Attempt to expand a binary operator. Make the expansion closer to the
1338 : : actual machine, then just general_operand, which will allow 3 separate
1339 : : memory references (one output, two input) in a single insn. */
1340 : :
1341 : : void
1342 : 12451430 : ix86_expand_binary_operator (enum rtx_code code, machine_mode mode,
1343 : : rtx operands[], bool use_ndd)
1344 : : {
1345 : 12451430 : rtx src1, src2, dst, op, clob;
1346 : :
1347 : 12451430 : dst = ix86_fixup_binary_operands (code, mode, operands, use_ndd);
1348 : 12451430 : src1 = operands[1];
1349 : 12451430 : src2 = operands[2];
1350 : :
1351 : : /* Emit the instruction. */
1352 : :
1353 : 12451430 : op = gen_rtx_SET (dst, gen_rtx_fmt_ee (code, mode, src1, src2));
1354 : :
1355 : 12451430 : if (reload_completed
1356 : 80587 : && code == PLUS
1357 : 833 : && !rtx_equal_p (dst, src1)
1358 : 12451430 : && !use_ndd)
1359 : : {
1360 : : /* This is going to be an LEA; avoid splitting it later. */
1361 : 0 : emit_insn (op);
1362 : : }
1363 : : else
1364 : : {
1365 : 12451430 : clob = gen_rtx_CLOBBER (VOIDmode, gen_rtx_REG (CCmode, FLAGS_REG));
1366 : 12451430 : emit_insn (gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, op, clob)));
1367 : : }
1368 : :
1369 : : /* Fix up the destination if needed. */
1370 : 12451430 : if (dst != operands[0])
1371 : 464384 : emit_move_insn (operands[0], dst);
1372 : 12451430 : }
1373 : :
1374 : : /* Expand vector logical operation CODE (AND, IOR, XOR) in MODE with
1375 : : the given OPERANDS. */
1376 : :
1377 : : void
1378 : 65230 : ix86_expand_vector_logical_operator (enum rtx_code code, machine_mode mode,
1379 : : rtx operands[])
1380 : : {
1381 : 65230 : rtx op1 = NULL_RTX, op2 = NULL_RTX;
1382 : 65230 : if (SUBREG_P (operands[1]))
1383 : : {
1384 : 312 : op1 = operands[1];
1385 : 312 : op2 = operands[2];
1386 : : }
1387 : 64918 : else if (SUBREG_P (operands[2]))
1388 : : {
1389 : : op1 = operands[2];
1390 : : op2 = operands[1];
1391 : : }
1392 : : /* Optimize (__m128i) d | (__m128i) e and similar code
1393 : : when d and e are float vectors into float vector logical
1394 : : insn. In C/C++ without using intrinsics there is no other way
1395 : : to express vector logical operation on float vectors than
1396 : : to cast them temporarily to integer vectors. */
1397 : 2495 : if (op1
1398 : 2495 : && !TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL
1399 : 2495 : && (SUBREG_P (op2) || GET_CODE (op2) == CONST_VECTOR)
1400 : 298 : && GET_MODE_CLASS (GET_MODE (SUBREG_REG (op1))) == MODE_VECTOR_FLOAT
1401 : 303 : && GET_MODE_SIZE (GET_MODE (SUBREG_REG (op1))) == GET_MODE_SIZE (mode)
1402 : 101 : && SUBREG_BYTE (op1) == 0
1403 : 101 : && (GET_CODE (op2) == CONST_VECTOR
1404 : 1 : || (GET_MODE (SUBREG_REG (op1)) == GET_MODE (SUBREG_REG (op2))
1405 : 1 : && SUBREG_BYTE (op2) == 0))
1406 : 101 : && can_create_pseudo_p ())
1407 : : {
1408 : 101 : rtx dst;
1409 : 101 : switch (GET_MODE (SUBREG_REG (op1)))
1410 : : {
1411 : 17 : case E_V4SFmode:
1412 : 17 : case E_V8SFmode:
1413 : 17 : case E_V16SFmode:
1414 : 17 : case E_V2DFmode:
1415 : 17 : case E_V4DFmode:
1416 : 17 : case E_V8DFmode:
1417 : 17 : dst = gen_reg_rtx (GET_MODE (SUBREG_REG (op1)));
1418 : 17 : if (GET_CODE (op2) == CONST_VECTOR)
1419 : : {
1420 : 16 : op2 = gen_lowpart (GET_MODE (dst), op2);
1421 : 16 : op2 = force_reg (GET_MODE (dst), op2);
1422 : : }
1423 : : else
1424 : : {
1425 : 1 : op1 = operands[1];
1426 : 1 : op2 = SUBREG_REG (operands[2]);
1427 : 1 : if (!vector_operand (op2, GET_MODE (dst)))
1428 : 0 : op2 = force_reg (GET_MODE (dst), op2);
1429 : : }
1430 : 17 : op1 = SUBREG_REG (op1);
1431 : 17 : if (!vector_operand (op1, GET_MODE (dst)))
1432 : 0 : op1 = force_reg (GET_MODE (dst), op1);
1433 : 17 : emit_insn (gen_rtx_SET (dst,
1434 : : gen_rtx_fmt_ee (code, GET_MODE (dst),
1435 : : op1, op2)));
1436 : 17 : emit_move_insn (operands[0], gen_lowpart (mode, dst));
1437 : 17 : return;
1438 : : default:
1439 : : break;
1440 : : }
1441 : : }
1442 : 65213 : if (!vector_operand (operands[1], mode))
1443 : 0 : operands[1] = force_reg (mode, operands[1]);
1444 : 65213 : if (!vector_operand (operands[2], mode))
1445 : 10451 : operands[2] = force_reg (mode, operands[2]);
1446 : 65213 : ix86_fixup_binary_operands_no_copy (code, mode, operands);
1447 : 65213 : emit_insn (gen_rtx_SET (operands[0],
1448 : : gen_rtx_fmt_ee (code, mode, operands[1],
1449 : : operands[2])));
1450 : : }
1451 : :
1452 : : /* Return TRUE or FALSE depending on whether the binary operator meets the
1453 : : appropriate constraints. */
1454 : :
1455 : : bool
1456 : 149910288 : ix86_binary_operator_ok (enum rtx_code code, machine_mode mode,
1457 : : rtx operands[3], bool use_ndd)
1458 : : {
1459 : 149910288 : rtx dst = operands[0];
1460 : 149910288 : rtx src1 = operands[1];
1461 : 149910288 : rtx src2 = operands[2];
1462 : :
1463 : : /* Both source operands cannot be in memory. */
1464 : 143164805 : if ((MEM_P (src1) || bcst_mem_operand (src1, mode))
1465 : 149910688 : && (MEM_P (src2) || bcst_mem_operand (src2, mode)))
1466 : 847184 : return false;
1467 : :
1468 : : /* Canonicalize operand order for commutative operators. */
1469 : 149063104 : if (ix86_swap_binary_operands_p (code, mode, operands))
1470 : 530480 : std::swap (src1, src2);
1471 : :
1472 : : /* If the destination is memory, we must have a matching source operand. */
1473 : 149063104 : if (MEM_P (dst) && !rtx_equal_p (dst, src1))
1474 : : return false;
1475 : :
1476 : : /* Source 1 cannot be a constant. */
1477 : 144632604 : if (CONSTANT_P (src1))
1478 : : return false;
1479 : :
1480 : : /* Source 1 cannot be a non-matching memory. */
1481 : 144629807 : if (!use_ndd && MEM_P (src1) && !rtx_equal_p (dst, src1))
1482 : : /* Support "andhi/andsi/anddi" as a zero-extending move. */
1483 : 4054622 : return (code == AND
1484 : 506464 : && (mode == HImode
1485 : 506464 : || mode == SImode
1486 : 281982 : || (TARGET_64BIT && mode == DImode))
1487 : 4360522 : && satisfies_constraint_L (src2));
1488 : :
1489 : : return true;
1490 : : }
1491 : :
1492 : : /* Attempt to expand a unary operator. Make the expansion closer to the
1493 : : actual machine, then just general_operand, which will allow 2 separate
1494 : : memory references (one output, one input) in a single insn. */
1495 : :
1496 : : void
1497 : 113104 : ix86_expand_unary_operator (enum rtx_code code, machine_mode mode,
1498 : : rtx operands[], bool use_ndd)
1499 : : {
1500 : 113104 : bool matching_memory = false;
1501 : 113104 : rtx src, dst, op, clob;
1502 : :
1503 : 113104 : dst = operands[0];
1504 : 113104 : src = operands[1];
1505 : :
1506 : : /* If the destination is memory, and we do not have matching source
1507 : : operands, do things in registers. */
1508 : 113104 : if (MEM_P (dst))
1509 : : {
1510 : 2842 : if (rtx_equal_p (dst, src))
1511 : : matching_memory = true;
1512 : : else
1513 : 2550 : dst = gen_reg_rtx (mode);
1514 : : }
1515 : :
1516 : : /* When source operand is memory, destination must match. */
1517 : 113104 : if (!use_ndd && MEM_P (src) && !matching_memory)
1518 : 3632 : src = force_reg (mode, src);
1519 : :
1520 : : /* Emit the instruction. */
1521 : :
1522 : 113104 : op = gen_rtx_SET (dst, gen_rtx_fmt_e (code, mode, src));
1523 : :
1524 : 113104 : if (code == NOT)
1525 : 63327 : emit_insn (op);
1526 : : else
1527 : : {
1528 : 49777 : clob = gen_rtx_CLOBBER (VOIDmode, gen_rtx_REG (CCmode, FLAGS_REG));
1529 : 49777 : emit_insn (gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, op, clob)));
1530 : : }
1531 : :
1532 : : /* Fix up the destination if needed. */
1533 : 113104 : if (dst != operands[0])
1534 : 2550 : emit_move_insn (operands[0], dst);
1535 : 113104 : }
1536 : :
1537 : : /* Return TRUE or FALSE depending on whether the unary operator meets the
1538 : : appropriate constraints. */
1539 : :
1540 : : bool
1541 : 1612772 : ix86_unary_operator_ok (enum rtx_code,
1542 : : machine_mode,
1543 : : rtx operands[2],
1544 : : bool use_ndd)
1545 : : {
1546 : : /* If one of operands is memory, source and destination must match. */
1547 : 1612772 : if ((MEM_P (operands[0])
1548 : 1571819 : || (!use_ndd && MEM_P (operands[1])))
1549 : 1639847 : && ! rtx_equal_p (operands[0], operands[1]))
1550 : : return false;
1551 : : return true;
1552 : : }
1553 : :
1554 : : /* Predict just emitted jump instruction to be taken with probability PROB. */
1555 : :
1556 : : static void
1557 : 35513 : predict_jump (int prob)
1558 : : {
1559 : 35513 : rtx_insn *insn = get_last_insn ();
1560 : 35513 : gcc_assert (JUMP_P (insn));
1561 : 35513 : add_reg_br_prob_note (insn, profile_probability::from_reg_br_prob_base (prob));
1562 : 35513 : }
1563 : :
1564 : : /* Split 32bit/64bit divmod with 8bit unsigned divmod if dividend and
1565 : : divisor are within the range [0-255]. */
1566 : :
1567 : : void
1568 : 27 : ix86_split_idivmod (machine_mode mode, rtx operands[],
1569 : : bool unsigned_p)
1570 : : {
1571 : 27 : rtx_code_label *end_label, *qimode_label;
1572 : 27 : rtx div, mod;
1573 : 27 : rtx_insn *insn;
1574 : 27 : rtx scratch, tmp0, tmp1, tmp2;
1575 : 27 : rtx (*gen_divmod4_1) (rtx, rtx, rtx, rtx);
1576 : :
1577 : 27 : operands[2] = force_reg (mode, operands[2]);
1578 : 27 : operands[3] = force_reg (mode, operands[3]);
1579 : :
1580 : 27 : switch (mode)
1581 : : {
1582 : 20 : case E_SImode:
1583 : 20 : if (GET_MODE (operands[0]) == SImode)
1584 : : {
1585 : 16 : if (GET_MODE (operands[1]) == SImode)
1586 : 14 : gen_divmod4_1 = unsigned_p ? gen_udivmodsi4_1 : gen_divmodsi4_1;
1587 : : else
1588 : 2 : gen_divmod4_1
1589 : 2 : = unsigned_p ? gen_udivmodsi4_zext_2 : gen_divmodsi4_zext_2;
1590 : : }
1591 : : else
1592 : 4 : gen_divmod4_1
1593 : 4 : = unsigned_p ? gen_udivmodsi4_zext_1 : gen_divmodsi4_zext_1;
1594 : : break;
1595 : :
1596 : 7 : case E_DImode:
1597 : 7 : gen_divmod4_1 = unsigned_p ? gen_udivmoddi4_1 : gen_divmoddi4_1;
1598 : : break;
1599 : :
1600 : 0 : default:
1601 : 0 : gcc_unreachable ();
1602 : : }
1603 : :
1604 : 27 : end_label = gen_label_rtx ();
1605 : 27 : qimode_label = gen_label_rtx ();
1606 : :
1607 : 27 : scratch = gen_reg_rtx (mode);
1608 : :
1609 : : /* Use 8bit unsigned divimod if dividend and divisor are within
1610 : : the range [0-255]. */
1611 : 27 : emit_move_insn (scratch, operands[2]);
1612 : 27 : scratch = expand_simple_binop (mode, IOR, scratch, operands[3],
1613 : : scratch, 1, OPTAB_DIRECT);
1614 : 27 : emit_insn (gen_test_ccno_1 (mode, scratch, GEN_INT (-0x100)));
1615 : 27 : tmp0 = gen_rtx_REG (CCNOmode, FLAGS_REG);
1616 : 27 : tmp0 = gen_rtx_EQ (VOIDmode, tmp0, const0_rtx);
1617 : 27 : tmp0 = gen_rtx_IF_THEN_ELSE (VOIDmode, tmp0,
1618 : : gen_rtx_LABEL_REF (VOIDmode, qimode_label),
1619 : : pc_rtx);
1620 : 27 : insn = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp0));
1621 : 27 : predict_jump (REG_BR_PROB_BASE * 50 / 100);
1622 : 27 : JUMP_LABEL (insn) = qimode_label;
1623 : :
1624 : : /* Generate original signed/unsigned divimod. */
1625 : 27 : emit_insn (gen_divmod4_1 (operands[0], operands[1],
1626 : : operands[2], operands[3]));
1627 : :
1628 : : /* Branch to the end. */
1629 : 27 : emit_jump_insn (gen_jump (end_label));
1630 : 27 : emit_barrier ();
1631 : :
1632 : : /* Generate 8bit unsigned divide. */
1633 : 27 : emit_label (qimode_label);
1634 : : /* Don't use operands[0] for result of 8bit divide since not all
1635 : : registers support QImode ZERO_EXTRACT. */
1636 : 27 : tmp0 = lowpart_subreg (HImode, scratch, mode);
1637 : 27 : tmp1 = lowpart_subreg (HImode, operands[2], mode);
1638 : 27 : tmp2 = lowpart_subreg (QImode, operands[3], mode);
1639 : 27 : emit_insn (gen_udivmodhiqi3 (tmp0, tmp1, tmp2));
1640 : :
1641 : 27 : if (unsigned_p)
1642 : : {
1643 : 12 : div = gen_rtx_UDIV (mode, operands[2], operands[3]);
1644 : 12 : mod = gen_rtx_UMOD (mode, operands[2], operands[3]);
1645 : : }
1646 : : else
1647 : : {
1648 : 15 : div = gen_rtx_DIV (mode, operands[2], operands[3]);
1649 : 15 : mod = gen_rtx_MOD (mode, operands[2], operands[3]);
1650 : : }
1651 : 27 : if (mode == SImode)
1652 : : {
1653 : 20 : if (GET_MODE (operands[0]) != SImode)
1654 : 4 : div = gen_rtx_ZERO_EXTEND (DImode, div);
1655 : 20 : if (GET_MODE (operands[1]) != SImode)
1656 : 2 : mod = gen_rtx_ZERO_EXTEND (DImode, mod);
1657 : : }
1658 : :
1659 : : /* Extract remainder from AH. */
1660 : 27 : scratch = gen_lowpart (GET_MODE (operands[1]), scratch);
1661 : 27 : tmp1 = gen_rtx_ZERO_EXTRACT (GET_MODE (operands[1]), scratch,
1662 : : GEN_INT (8), GEN_INT (8));
1663 : 27 : insn = emit_move_insn (operands[1], tmp1);
1664 : 27 : set_unique_reg_note (insn, REG_EQUAL, mod);
1665 : :
1666 : : /* Zero extend quotient from AL. */
1667 : 27 : tmp1 = gen_lowpart (QImode, tmp0);
1668 : 27 : insn = emit_insn (gen_extend_insn
1669 : 27 : (operands[0], tmp1,
1670 : 27 : GET_MODE (operands[0]), QImode, 1));
1671 : 27 : set_unique_reg_note (insn, REG_EQUAL, div);
1672 : :
1673 : 27 : emit_label (end_label);
1674 : 27 : }
1675 : :
1676 : : /* Emit x86 binary operand CODE in mode MODE, where the first operand
1677 : : matches destination. RTX includes clobber of FLAGS_REG. */
1678 : :
1679 : : void
1680 : 6628 : ix86_emit_binop (enum rtx_code code, machine_mode mode,
1681 : : rtx dst, rtx src)
1682 : : {
1683 : 6628 : rtx op, clob;
1684 : :
1685 : 6628 : op = gen_rtx_SET (dst, gen_rtx_fmt_ee (code, mode, dst, src));
1686 : 6628 : clob = gen_rtx_CLOBBER (VOIDmode, gen_rtx_REG (CCmode, FLAGS_REG));
1687 : :
1688 : 6628 : emit_insn (gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, op, clob)));
1689 : 6628 : }
1690 : :
1691 : : /* Return true if regno1 def is nearest to the insn. */
1692 : :
1693 : : static bool
1694 : 15 : find_nearest_reg_def (rtx_insn *insn, int regno1, int regno2)
1695 : : {
1696 : 15 : rtx_insn *prev = insn;
1697 : 15 : rtx_insn *start = BB_HEAD (BLOCK_FOR_INSN (insn));
1698 : :
1699 : 15 : if (insn == start)
1700 : : return false;
1701 : 40 : while (prev && prev != start)
1702 : : {
1703 : 30 : if (!INSN_P (prev) || !NONDEBUG_INSN_P (prev))
1704 : : {
1705 : 10 : prev = PREV_INSN (prev);
1706 : 10 : continue;
1707 : : }
1708 : 20 : if (insn_defines_reg (regno1, INVALID_REGNUM, prev))
1709 : : return true;
1710 : 15 : else if (insn_defines_reg (regno2, INVALID_REGNUM, prev))
1711 : : return false;
1712 : 15 : prev = PREV_INSN (prev);
1713 : : }
1714 : :
1715 : : /* None of the regs is defined in the bb. */
1716 : : return false;
1717 : : }
1718 : :
1719 : : /* INSN_UID of the last insn emitted by zero store peephole2s. */
1720 : : int ix86_last_zero_store_uid;
1721 : :
1722 : : /* Split lea instructions into a sequence of instructions
1723 : : which are executed on ALU to avoid AGU stalls.
1724 : : It is assumed that it is allowed to clobber flags register
1725 : : at lea position. */
1726 : :
1727 : : void
1728 : 4818 : ix86_split_lea_for_addr (rtx_insn *insn, rtx operands[], machine_mode mode)
1729 : : {
1730 : 4818 : unsigned int regno0, regno1, regno2;
1731 : 4818 : struct ix86_address parts;
1732 : 4818 : rtx target, tmp;
1733 : 4818 : int ok, adds;
1734 : :
1735 : 4818 : ok = ix86_decompose_address (operands[1], &parts);
1736 : 4818 : gcc_assert (ok);
1737 : :
1738 : 4818 : target = gen_lowpart (mode, operands[0]);
1739 : :
1740 : 4818 : regno0 = true_regnum (target);
1741 : 4818 : regno1 = INVALID_REGNUM;
1742 : 4818 : regno2 = INVALID_REGNUM;
1743 : :
1744 : 4818 : if (parts.base)
1745 : : {
1746 : 4808 : parts.base = gen_lowpart (mode, parts.base);
1747 : 4808 : regno1 = true_regnum (parts.base);
1748 : : }
1749 : :
1750 : 4818 : if (parts.index)
1751 : : {
1752 : 4817 : parts.index = gen_lowpart (mode, parts.index);
1753 : 4817 : regno2 = true_regnum (parts.index);
1754 : : }
1755 : :
1756 : 4818 : if (parts.disp)
1757 : 169 : parts.disp = gen_lowpart (mode, parts.disp);
1758 : :
1759 : 4818 : if (parts.scale > 1)
1760 : : {
1761 : : /* Case r1 = r1 + ... */
1762 : 13 : if (regno1 == regno0)
1763 : : {
1764 : : /* If we have a case r1 = r1 + C * r2 then we
1765 : : should use multiplication which is very
1766 : : expensive. Assume cost model is wrong if we
1767 : : have such case here. */
1768 : 0 : gcc_assert (regno2 != regno0);
1769 : :
1770 : 0 : for (adds = parts.scale; adds > 0; adds--)
1771 : 0 : ix86_emit_binop (PLUS, mode, target, parts.index);
1772 : : }
1773 : : else
1774 : : {
1775 : : /* r1 = r2 + r3 * C case. Need to move r3 into r1. */
1776 : 13 : if (regno0 != regno2)
1777 : 9 : emit_insn (gen_rtx_SET (target, parts.index));
1778 : :
1779 : : /* Use shift for scaling, but emit it as MULT instead
1780 : : to avoid it being immediately peephole2 optimized back
1781 : : into lea. */
1782 : 13 : ix86_emit_binop (MULT, mode, target, GEN_INT (parts.scale));
1783 : :
1784 : 13 : if (parts.base)
1785 : 3 : ix86_emit_binop (PLUS, mode, target, parts.base);
1786 : :
1787 : 13 : if (parts.disp && parts.disp != const0_rtx)
1788 : 3 : ix86_emit_binop (PLUS, mode, target, parts.disp);
1789 : : }
1790 : : }
1791 : 4805 : else if (!parts.base && !parts.index)
1792 : : {
1793 : 0 : gcc_assert(parts.disp);
1794 : 0 : emit_insn (gen_rtx_SET (target, parts.disp));
1795 : : }
1796 : : else
1797 : : {
1798 : 4805 : if (!parts.base)
1799 : : {
1800 : 0 : if (regno0 != regno2)
1801 : 0 : emit_insn (gen_rtx_SET (target, parts.index));
1802 : : }
1803 : 4805 : else if (!parts.index)
1804 : : {
1805 : 1 : if (regno0 != regno1)
1806 : 1 : emit_insn (gen_rtx_SET (target, parts.base));
1807 : : }
1808 : : else
1809 : : {
1810 : 4804 : if (regno0 == regno1)
1811 : : tmp = parts.index;
1812 : 2425 : else if (regno0 == regno2)
1813 : : tmp = parts.base;
1814 : : else
1815 : : {
1816 : 15 : rtx tmp1;
1817 : :
1818 : : /* Find better operand for SET instruction, depending
1819 : : on which definition is farther from the insn. */
1820 : 15 : if (find_nearest_reg_def (insn, regno1, regno2))
1821 : 5 : tmp = parts.index, tmp1 = parts.base;
1822 : : else
1823 : 10 : tmp = parts.base, tmp1 = parts.index;
1824 : :
1825 : 15 : emit_insn (gen_rtx_SET (target, tmp));
1826 : :
1827 : 15 : if (parts.disp && parts.disp != const0_rtx)
1828 : 0 : ix86_emit_binop (PLUS, mode, target, parts.disp);
1829 : :
1830 : 15 : ix86_emit_binop (PLUS, mode, target, tmp1);
1831 : 15 : return;
1832 : : }
1833 : :
1834 : 4789 : ix86_emit_binop (PLUS, mode, target, tmp);
1835 : : }
1836 : :
1837 : 4790 : if (parts.disp && parts.disp != const0_rtx)
1838 : 2 : ix86_emit_binop (PLUS, mode, target, parts.disp);
1839 : : }
1840 : : }
1841 : :
1842 : : /* Post-reload splitter for converting an SF or DFmode value in an
1843 : : SSE register into an unsigned SImode. */
1844 : :
1845 : : void
1846 : 0 : ix86_split_convert_uns_si_sse (rtx operands[])
1847 : : {
1848 : 0 : machine_mode vecmode;
1849 : 0 : rtx value, large, zero_or_two31, input, two31, x;
1850 : :
1851 : 0 : large = operands[1];
1852 : 0 : zero_or_two31 = operands[2];
1853 : 0 : input = operands[3];
1854 : 0 : two31 = operands[4];
1855 : 0 : vecmode = GET_MODE (large);
1856 : 0 : value = gen_rtx_REG (vecmode, REGNO (operands[0]));
1857 : :
1858 : : /* Load up the value into the low element. We must ensure that the other
1859 : : elements are valid floats -- zero is the easiest such value. */
1860 : 0 : if (MEM_P (input))
1861 : : {
1862 : 0 : if (vecmode == V4SFmode)
1863 : 0 : emit_insn (gen_vec_setv4sf_0 (value, CONST0_RTX (V4SFmode), input));
1864 : : else
1865 : 0 : emit_insn (gen_sse2_loadlpd (value, CONST0_RTX (V2DFmode), input));
1866 : : }
1867 : : else
1868 : : {
1869 : 0 : input = gen_rtx_REG (vecmode, REGNO (input));
1870 : 0 : emit_move_insn (value, CONST0_RTX (vecmode));
1871 : 0 : if (vecmode == V4SFmode)
1872 : 0 : emit_insn (gen_sse_movss_v4sf (value, value, input));
1873 : : else
1874 : 0 : emit_insn (gen_sse2_movsd_v2df (value, value, input));
1875 : : }
1876 : :
1877 : 0 : emit_move_insn (large, two31);
1878 : 0 : emit_move_insn (zero_or_two31, MEM_P (two31) ? large : two31);
1879 : :
1880 : 0 : x = gen_rtx_fmt_ee (LE, vecmode, large, value);
1881 : 0 : emit_insn (gen_rtx_SET (large, x));
1882 : :
1883 : 0 : x = gen_rtx_AND (vecmode, zero_or_two31, large);
1884 : 0 : emit_insn (gen_rtx_SET (zero_or_two31, x));
1885 : :
1886 : 0 : x = gen_rtx_MINUS (vecmode, value, zero_or_two31);
1887 : 0 : emit_insn (gen_rtx_SET (value, x));
1888 : :
1889 : 0 : large = gen_rtx_REG (V4SImode, REGNO (large));
1890 : 0 : emit_insn (gen_ashlv4si3 (large, large, GEN_INT (31)));
1891 : :
1892 : 0 : x = gen_rtx_REG (V4SImode, REGNO (value));
1893 : 0 : if (vecmode == V4SFmode)
1894 : 0 : emit_insn (gen_fix_truncv4sfv4si2 (x, value));
1895 : : else
1896 : 0 : emit_insn (gen_sse2_cvttpd2dq (x, value));
1897 : 0 : value = x;
1898 : :
1899 : 0 : emit_insn (gen_xorv4si3 (value, value, large));
1900 : 0 : }
1901 : :
1902 : : /* Convert an unsigned DImode value into a DFmode, using only SSE.
1903 : : Expects the 64-bit DImode to be supplied in a pair of integral
1904 : : registers. Requires SSE2; will use SSE3 if available. For x86_32,
1905 : : -mfpmath=sse, !optimize_size only. */
1906 : :
1907 : : void
1908 : 0 : ix86_expand_convert_uns_didf_sse (rtx target, rtx input)
1909 : : {
1910 : 0 : REAL_VALUE_TYPE bias_lo_rvt, bias_hi_rvt;
1911 : 0 : rtx int_xmm, fp_xmm;
1912 : 0 : rtx biases, exponents;
1913 : 0 : rtx x;
1914 : :
1915 : 0 : int_xmm = gen_reg_rtx (V4SImode);
1916 : 0 : if (TARGET_INTER_UNIT_MOVES_TO_VEC)
1917 : 0 : emit_insn (gen_movdi_to_sse (int_xmm, input));
1918 : 0 : else if (TARGET_SSE_SPLIT_REGS)
1919 : : {
1920 : 0 : emit_clobber (int_xmm);
1921 : 0 : emit_move_insn (gen_lowpart (DImode, int_xmm), input);
1922 : : }
1923 : : else
1924 : : {
1925 : 0 : x = gen_reg_rtx (V2DImode);
1926 : 0 : ix86_expand_vector_init_one_nonzero (false, V2DImode, x, input, 0);
1927 : 0 : emit_move_insn (int_xmm, gen_lowpart (V4SImode, x));
1928 : : }
1929 : :
1930 : 0 : x = gen_rtx_CONST_VECTOR (V4SImode,
1931 : : gen_rtvec (4, GEN_INT (0x43300000UL),
1932 : : GEN_INT (0x45300000UL),
1933 : : const0_rtx, const0_rtx));
1934 : 0 : exponents = validize_mem (force_const_mem (V4SImode, x));
1935 : :
1936 : : /* int_xmm = {0x45300000UL, fp_xmm/hi, 0x43300000, fp_xmm/lo } */
1937 : 0 : emit_insn (gen_vec_interleave_lowv4si (int_xmm, int_xmm, exponents));
1938 : :
1939 : : /* Concatenating (juxtaposing) (0x43300000UL ## fp_value_low_xmm)
1940 : : yields a valid DF value equal to (0x1.0p52 + double(fp_value_lo_xmm)).
1941 : : Similarly (0x45300000UL ## fp_value_hi_xmm) yields
1942 : : (0x1.0p84 + double(fp_value_hi_xmm)).
1943 : : Note these exponents differ by 32. */
1944 : :
1945 : 0 : fp_xmm = copy_to_mode_reg (V2DFmode, gen_lowpart (V2DFmode, int_xmm));
1946 : :
1947 : : /* Subtract off those 0x1.0p52 and 0x1.0p84 biases, to produce values
1948 : : in [0,2**32-1] and [0]+[2**32,2**64-1] respectively. */
1949 : 0 : real_ldexp (&bias_lo_rvt, &dconst1, 52);
1950 : 0 : real_ldexp (&bias_hi_rvt, &dconst1, 84);
1951 : 0 : biases = const_double_from_real_value (bias_lo_rvt, DFmode);
1952 : 0 : x = const_double_from_real_value (bias_hi_rvt, DFmode);
1953 : 0 : biases = gen_rtx_CONST_VECTOR (V2DFmode, gen_rtvec (2, biases, x));
1954 : 0 : biases = validize_mem (force_const_mem (V2DFmode, biases));
1955 : 0 : emit_insn (gen_subv2df3 (fp_xmm, fp_xmm, biases));
1956 : :
1957 : : /* Add the upper and lower DFmode values together. */
1958 : 0 : if (TARGET_SSE3)
1959 : 0 : emit_insn (gen_sse3_haddv2df3 (fp_xmm, fp_xmm, fp_xmm));
1960 : : else
1961 : : {
1962 : 0 : x = copy_to_mode_reg (V2DFmode, fp_xmm);
1963 : 0 : emit_insn (gen_vec_interleave_highv2df (fp_xmm, fp_xmm, fp_xmm));
1964 : 0 : emit_insn (gen_addv2df3 (fp_xmm, fp_xmm, x));
1965 : : }
1966 : :
1967 : 0 : ix86_expand_vector_extract (false, target, fp_xmm, 0);
1968 : 0 : }
1969 : :
1970 : : /* Not used, but eases macroization of patterns. */
1971 : : void
1972 : 0 : ix86_expand_convert_uns_sixf_sse (rtx, rtx)
1973 : : {
1974 : 0 : gcc_unreachable ();
1975 : : }
1976 : :
1977 : : static rtx ix86_expand_sse_fabs (rtx op0, rtx *smask);
1978 : :
1979 : : /* Convert an unsigned SImode value into a DFmode. Only currently used
1980 : : for SSE, but applicable anywhere. */
1981 : :
1982 : : void
1983 : 0 : ix86_expand_convert_uns_sidf_sse (rtx target, rtx input)
1984 : : {
1985 : 0 : REAL_VALUE_TYPE TWO31r;
1986 : 0 : rtx x, fp;
1987 : :
1988 : 0 : x = expand_simple_binop (SImode, PLUS, input, GEN_INT (-2147483647 - 1),
1989 : : NULL, 1, OPTAB_DIRECT);
1990 : :
1991 : 0 : fp = gen_reg_rtx (DFmode);
1992 : 0 : emit_insn (gen_floatsidf2 (fp, x));
1993 : :
1994 : 0 : real_ldexp (&TWO31r, &dconst1, 31);
1995 : 0 : x = const_double_from_real_value (TWO31r, DFmode);
1996 : :
1997 : 0 : x = expand_simple_binop (DFmode, PLUS, fp, x, target, 0, OPTAB_DIRECT);
1998 : :
1999 : : /* Remove the sign with FE_DOWNWARD, where x - x = -0.0. */
2000 : 0 : if (HONOR_SIGNED_ZEROS (DFmode) && flag_rounding_math)
2001 : 0 : x = ix86_expand_sse_fabs (x, NULL);
2002 : :
2003 : 0 : if (x != target)
2004 : 0 : emit_move_insn (target, x);
2005 : 0 : }
2006 : :
2007 : : /* Convert a signed DImode value into a DFmode. Only used for SSE in
2008 : : 32-bit mode; otherwise we have a direct convert instruction. */
2009 : :
2010 : : void
2011 : 0 : ix86_expand_convert_sign_didf_sse (rtx target, rtx input)
2012 : : {
2013 : 0 : REAL_VALUE_TYPE TWO32r;
2014 : 0 : rtx fp_lo, fp_hi, x;
2015 : :
2016 : 0 : fp_lo = gen_reg_rtx (DFmode);
2017 : 0 : fp_hi = gen_reg_rtx (DFmode);
2018 : :
2019 : 0 : emit_insn (gen_floatsidf2 (fp_hi, gen_highpart (SImode, input)));
2020 : :
2021 : 0 : real_ldexp (&TWO32r, &dconst1, 32);
2022 : 0 : x = const_double_from_real_value (TWO32r, DFmode);
2023 : 0 : fp_hi = expand_simple_binop (DFmode, MULT, fp_hi, x, fp_hi, 0, OPTAB_DIRECT);
2024 : :
2025 : 0 : ix86_expand_convert_uns_sidf_sse (fp_lo, gen_lowpart (SImode, input));
2026 : :
2027 : 0 : x = expand_simple_binop (DFmode, PLUS, fp_hi, fp_lo, target,
2028 : : 0, OPTAB_DIRECT);
2029 : 0 : if (x != target)
2030 : 0 : emit_move_insn (target, x);
2031 : 0 : }
2032 : :
2033 : : /* Convert an unsigned SImode value into a SFmode, using only SSE.
2034 : : For x86_32, -mfpmath=sse, !optimize_size only. */
2035 : : void
2036 : 0 : ix86_expand_convert_uns_sisf_sse (rtx target, rtx input)
2037 : : {
2038 : 0 : REAL_VALUE_TYPE ONE16r;
2039 : 0 : rtx fp_hi, fp_lo, int_hi, int_lo, x;
2040 : :
2041 : 0 : real_ldexp (&ONE16r, &dconst1, 16);
2042 : 0 : x = const_double_from_real_value (ONE16r, SFmode);
2043 : 0 : int_lo = expand_simple_binop (SImode, AND, input, GEN_INT(0xffff),
2044 : : NULL, 0, OPTAB_DIRECT);
2045 : 0 : int_hi = expand_simple_binop (SImode, LSHIFTRT, input, GEN_INT(16),
2046 : : NULL, 0, OPTAB_DIRECT);
2047 : 0 : fp_hi = gen_reg_rtx (SFmode);
2048 : 0 : fp_lo = gen_reg_rtx (SFmode);
2049 : 0 : emit_insn (gen_floatsisf2 (fp_hi, int_hi));
2050 : 0 : emit_insn (gen_floatsisf2 (fp_lo, int_lo));
2051 : 0 : if (TARGET_FMA)
2052 : : {
2053 : 0 : x = validize_mem (force_const_mem (SFmode, x));
2054 : 0 : fp_hi = gen_rtx_FMA (SFmode, fp_hi, x, fp_lo);
2055 : 0 : emit_move_insn (target, fp_hi);
2056 : : }
2057 : : else
2058 : : {
2059 : 0 : fp_hi = expand_simple_binop (SFmode, MULT, fp_hi, x, fp_hi,
2060 : : 0, OPTAB_DIRECT);
2061 : 0 : fp_hi = expand_simple_binop (SFmode, PLUS, fp_hi, fp_lo, target,
2062 : : 0, OPTAB_DIRECT);
2063 : 0 : if (!rtx_equal_p (target, fp_hi))
2064 : 0 : emit_move_insn (target, fp_hi);
2065 : : }
2066 : 0 : }
2067 : :
2068 : : /* floatunsv{4,8}siv{4,8}sf2 expander. Expand code to convert
2069 : : a vector of unsigned ints VAL to vector of floats TARGET. */
2070 : :
2071 : : void
2072 : 48 : ix86_expand_vector_convert_uns_vsivsf (rtx target, rtx val)
2073 : : {
2074 : 48 : rtx tmp[8];
2075 : 48 : REAL_VALUE_TYPE TWO16r;
2076 : 48 : machine_mode intmode = GET_MODE (val);
2077 : 48 : machine_mode fltmode = GET_MODE (target);
2078 : 48 : rtx (*cvt) (rtx, rtx);
2079 : :
2080 : 48 : if (intmode == V4SImode)
2081 : : cvt = gen_floatv4siv4sf2;
2082 : : else
2083 : 2 : cvt = gen_floatv8siv8sf2;
2084 : 48 : tmp[0] = ix86_build_const_vector (intmode, 1, GEN_INT (0xffff));
2085 : 48 : tmp[0] = force_reg (intmode, tmp[0]);
2086 : 48 : tmp[1] = expand_simple_binop (intmode, AND, val, tmp[0], NULL_RTX, 1,
2087 : : OPTAB_DIRECT);
2088 : 48 : tmp[2] = expand_simple_binop (intmode, LSHIFTRT, val, GEN_INT (16),
2089 : : NULL_RTX, 1, OPTAB_DIRECT);
2090 : 48 : tmp[3] = gen_reg_rtx (fltmode);
2091 : 48 : emit_insn (cvt (tmp[3], tmp[1]));
2092 : 48 : tmp[4] = gen_reg_rtx (fltmode);
2093 : 48 : emit_insn (cvt (tmp[4], tmp[2]));
2094 : 48 : real_ldexp (&TWO16r, &dconst1, 16);
2095 : 48 : tmp[5] = const_double_from_real_value (TWO16r, SFmode);
2096 : 48 : tmp[5] = force_reg (fltmode, ix86_build_const_vector (fltmode, 1, tmp[5]));
2097 : 48 : if (TARGET_FMA)
2098 : : {
2099 : 1 : tmp[6] = gen_rtx_FMA (fltmode, tmp[4], tmp[5], tmp[3]);
2100 : 1 : emit_move_insn (target, tmp[6]);
2101 : : }
2102 : : else
2103 : : {
2104 : 47 : tmp[6] = expand_simple_binop (fltmode, MULT, tmp[4], tmp[5],
2105 : : NULL_RTX, 1, OPTAB_DIRECT);
2106 : 47 : tmp[7] = expand_simple_binop (fltmode, PLUS, tmp[3], tmp[6],
2107 : : target, 1, OPTAB_DIRECT);
2108 : 47 : if (tmp[7] != target)
2109 : 0 : emit_move_insn (target, tmp[7]);
2110 : : }
2111 : 48 : }
2112 : :
2113 : : /* Adjust a V*SFmode/V*DFmode value VAL so that *sfix_trunc* resp. fix_trunc*
2114 : : pattern can be used on it instead of fixuns_trunc*.
2115 : : This is done by doing just signed conversion if < 0x1p31, and otherwise by
2116 : : subtracting 0x1p31 first and xoring in 0x80000000 from *XORP afterwards. */
2117 : :
2118 : : rtx
2119 : 246 : ix86_expand_adjust_ufix_to_sfix_si (rtx val, rtx *xorp)
2120 : : {
2121 : 246 : REAL_VALUE_TYPE TWO31r;
2122 : 246 : rtx two31r, tmp[4];
2123 : 246 : machine_mode mode = GET_MODE (val);
2124 : 246 : machine_mode scalarmode = GET_MODE_INNER (mode);
2125 : 492 : machine_mode intmode = GET_MODE_SIZE (mode) == 32 ? V8SImode : V4SImode;
2126 : 246 : rtx (*cmp) (rtx, rtx, rtx, rtx);
2127 : 246 : int i;
2128 : :
2129 : 984 : for (i = 0; i < 3; i++)
2130 : 738 : tmp[i] = gen_reg_rtx (mode);
2131 : 246 : real_ldexp (&TWO31r, &dconst1, 31);
2132 : 246 : two31r = const_double_from_real_value (TWO31r, scalarmode);
2133 : 246 : two31r = ix86_build_const_vector (mode, 1, two31r);
2134 : 246 : two31r = force_reg (mode, two31r);
2135 : 246 : switch (mode)
2136 : : {
2137 : : case E_V8SFmode: cmp = gen_avx_maskcmpv8sf3; break;
2138 : 10 : case E_V4SFmode: cmp = gen_sse_maskcmpv4sf3; break;
2139 : 2 : case E_V4DFmode: cmp = gen_avx_maskcmpv4df3; break;
2140 : 234 : case E_V2DFmode: cmp = gen_sse2_maskcmpv2df3; break;
2141 : 0 : default: gcc_unreachable ();
2142 : : }
2143 : 246 : tmp[3] = gen_rtx_LE (mode, two31r, val);
2144 : 246 : emit_insn (cmp (tmp[0], two31r, val, tmp[3]));
2145 : 246 : tmp[1] = expand_simple_binop (mode, AND, tmp[0], two31r, tmp[1],
2146 : : 0, OPTAB_DIRECT);
2147 : 246 : if (intmode == V4SImode || TARGET_AVX2)
2148 : 492 : *xorp = expand_simple_binop (intmode, ASHIFT,
2149 : 246 : gen_lowpart (intmode, tmp[0]),
2150 : : GEN_INT (31), NULL_RTX, 0,
2151 : : OPTAB_DIRECT);
2152 : : else
2153 : : {
2154 : 0 : rtx two31 = gen_int_mode (HOST_WIDE_INT_1U << 31, SImode);
2155 : 0 : two31 = ix86_build_const_vector (intmode, 1, two31);
2156 : 0 : *xorp = expand_simple_binop (intmode, AND,
2157 : 0 : gen_lowpart (intmode, tmp[0]),
2158 : : two31, NULL_RTX, 0,
2159 : : OPTAB_DIRECT);
2160 : : }
2161 : 246 : return expand_simple_binop (mode, MINUS, val, tmp[1], tmp[2],
2162 : 246 : 0, OPTAB_DIRECT);
2163 : : }
2164 : :
2165 : : /* Generate code for floating point ABS or NEG. */
2166 : :
2167 : : void
2168 : 32966 : ix86_expand_fp_absneg_operator (enum rtx_code code, machine_mode mode,
2169 : : rtx operands[])
2170 : : {
2171 : 32966 : rtx set, dst, src;
2172 : 32966 : bool use_sse = false;
2173 : 32966 : bool vector_mode = VECTOR_MODE_P (mode);
2174 : 32966 : machine_mode vmode = mode;
2175 : 32966 : rtvec par;
2176 : :
2177 : 32966 : switch (mode)
2178 : : {
2179 : : case E_HFmode:
2180 : : use_sse = true;
2181 : : vmode = V8HFmode;
2182 : : break;
2183 : 0 : case E_BFmode:
2184 : 0 : use_sse = true;
2185 : 0 : vmode = V8BFmode;
2186 : 0 : break;
2187 : 9293 : case E_SFmode:
2188 : 9293 : use_sse = TARGET_SSE_MATH && TARGET_SSE;
2189 : : vmode = V4SFmode;
2190 : : break;
2191 : 14987 : case E_DFmode:
2192 : 14987 : use_sse = TARGET_SSE_MATH && TARGET_SSE2;
2193 : : vmode = V2DFmode;
2194 : : break;
2195 : 8587 : default:
2196 : 8587 : use_sse = vector_mode || mode == TFmode;
2197 : 8587 : break;
2198 : : }
2199 : :
2200 : 32966 : dst = operands[0];
2201 : 32966 : src = operands[1];
2202 : :
2203 : 32966 : set = gen_rtx_fmt_e (code, mode, src);
2204 : 32966 : set = gen_rtx_SET (dst, set);
2205 : :
2206 : 32966 : if (use_sse)
2207 : : {
2208 : 27618 : rtx mask, use, clob;
2209 : :
2210 : : /* NEG and ABS performed with SSE use bitwise mask operations.
2211 : : Create the appropriate mask now. */
2212 : 27618 : mask = ix86_build_signbit_mask (vmode, vector_mode, code == ABS);
2213 : 27618 : use = gen_rtx_USE (VOIDmode, mask);
2214 : 27618 : if (vector_mode || mode == TFmode)
2215 : 4556 : par = gen_rtvec (2, set, use);
2216 : : else
2217 : : {
2218 : 23062 : clob = gen_rtx_CLOBBER (VOIDmode, gen_rtx_REG (CCmode, FLAGS_REG));
2219 : 23062 : par = gen_rtvec (3, set, use, clob);
2220 : : }
2221 : : }
2222 : : else
2223 : : {
2224 : 5348 : rtx clob;
2225 : :
2226 : : /* Changing of sign for FP values is doable using integer unit too. */
2227 : 5348 : clob = gen_rtx_CLOBBER (VOIDmode, gen_rtx_REG (CCmode, FLAGS_REG));
2228 : 5348 : par = gen_rtvec (2, set, clob);
2229 : : }
2230 : :
2231 : 32966 : emit_insn (gen_rtx_PARALLEL (VOIDmode, par));
2232 : 32966 : }
2233 : :
2234 : : /* Deconstruct a floating point ABS or NEG operation
2235 : : with integer registers into integer operations. */
2236 : :
2237 : : void
2238 : 24 : ix86_split_fp_absneg_operator (enum rtx_code code, machine_mode mode,
2239 : : rtx operands[])
2240 : : {
2241 : 24 : enum rtx_code absneg_op;
2242 : 24 : rtx dst, set;
2243 : :
2244 : 24 : gcc_assert (operands_match_p (operands[0], operands[1]));
2245 : :
2246 : 24 : switch (mode)
2247 : : {
2248 : 0 : case E_SFmode:
2249 : 0 : dst = gen_lowpart (SImode, operands[0]);
2250 : :
2251 : 0 : if (code == ABS)
2252 : : {
2253 : 0 : set = gen_int_mode (0x7fffffff, SImode);
2254 : 0 : absneg_op = AND;
2255 : : }
2256 : : else
2257 : : {
2258 : 0 : set = gen_int_mode (0x80000000, SImode);
2259 : 0 : absneg_op = XOR;
2260 : : }
2261 : 0 : set = gen_rtx_fmt_ee (absneg_op, SImode, dst, set);
2262 : 0 : break;
2263 : :
2264 : 1 : case E_DFmode:
2265 : 1 : if (TARGET_64BIT)
2266 : : {
2267 : 1 : dst = gen_lowpart (DImode, operands[0]);
2268 : 1 : dst = gen_rtx_ZERO_EXTRACT (DImode, dst, const1_rtx, GEN_INT (63));
2269 : :
2270 : 1 : if (code == ABS)
2271 : 0 : set = const0_rtx;
2272 : : else
2273 : 1 : set = gen_rtx_NOT (DImode, dst);
2274 : : }
2275 : : else
2276 : : {
2277 : 0 : dst = gen_highpart (SImode, operands[0]);
2278 : :
2279 : 0 : if (code == ABS)
2280 : : {
2281 : 0 : set = gen_int_mode (0x7fffffff, SImode);
2282 : 0 : absneg_op = AND;
2283 : : }
2284 : : else
2285 : : {
2286 : 0 : set = gen_int_mode (0x80000000, SImode);
2287 : 0 : absneg_op = XOR;
2288 : : }
2289 : 0 : set = gen_rtx_fmt_ee (absneg_op, SImode, dst, set);
2290 : : }
2291 : : break;
2292 : :
2293 : 23 : case E_XFmode:
2294 : 23 : dst = gen_rtx_REG (SImode,
2295 : 23 : REGNO (operands[0]) + (TARGET_64BIT ? 1 : 2));
2296 : 23 : if (code == ABS)
2297 : : {
2298 : 1 : set = GEN_INT (0x7fff);
2299 : 1 : absneg_op = AND;
2300 : : }
2301 : : else
2302 : : {
2303 : 22 : set = GEN_INT (0x8000);
2304 : 22 : absneg_op = XOR;
2305 : : }
2306 : 23 : set = gen_rtx_fmt_ee (absneg_op, SImode, dst, set);
2307 : 23 : break;
2308 : :
2309 : 0 : default:
2310 : 0 : gcc_unreachable ();
2311 : : }
2312 : :
2313 : 24 : set = gen_rtx_SET (dst, set);
2314 : :
2315 : 24 : rtx clob = gen_rtx_CLOBBER (VOIDmode, gen_rtx_REG (CCmode, FLAGS_REG));
2316 : 24 : rtvec par = gen_rtvec (2, set, clob);
2317 : :
2318 : 24 : emit_insn (gen_rtx_PARALLEL (VOIDmode, par));
2319 : 24 : }
2320 : :
2321 : : /* Expand a copysign operation. Special case operand 0 being a constant. */
2322 : :
2323 : : void
2324 : 23217 : ix86_expand_copysign (rtx operands[])
2325 : : {
2326 : 23217 : machine_mode mode, vmode;
2327 : 23217 : rtx dest, vdest, op0, op1, mask, op2, op3;
2328 : :
2329 : 23217 : mode = GET_MODE (operands[0]);
2330 : :
2331 : 23217 : switch (mode)
2332 : : {
2333 : : case E_HFmode:
2334 : : vmode = V8HFmode;
2335 : : break;
2336 : 0 : case E_BFmode:
2337 : 0 : vmode = V8BFmode;
2338 : 0 : break;
2339 : 11574 : case E_SFmode:
2340 : 11574 : vmode = V4SFmode;
2341 : 11574 : break;
2342 : 11517 : case E_DFmode:
2343 : 11517 : vmode = V2DFmode;
2344 : 11517 : break;
2345 : 114 : case E_TFmode:
2346 : 114 : vmode = mode;
2347 : 114 : break;
2348 : 0 : default:
2349 : 0 : gcc_unreachable();
2350 : : }
2351 : :
2352 : 23217 : if (rtx_equal_p (operands[1], operands[2]))
2353 : : {
2354 : 0 : emit_move_insn (operands[0], operands[1]);
2355 : 0 : return;
2356 : : }
2357 : :
2358 : 23217 : dest = operands[0];
2359 : 23217 : vdest = lowpart_subreg (vmode, dest, mode);
2360 : 23217 : if (vdest == NULL_RTX)
2361 : 0 : vdest = gen_reg_rtx (vmode);
2362 : : else
2363 : : dest = NULL_RTX;
2364 : 23217 : op1 = lowpart_subreg (vmode, force_reg (mode, operands[2]), mode);
2365 : 46419 : mask = ix86_build_signbit_mask (vmode, TARGET_AVX512F && mode != HFmode, 0);
2366 : :
2367 : 23217 : if (CONST_DOUBLE_P (operands[1]))
2368 : : {
2369 : 22741 : op0 = simplify_unary_operation (ABS, mode, operands[1], mode);
2370 : : /* Optimize for 0, simplify b = copy_signf (0.0f, a) to b = mask & a. */
2371 : 22741 : if (op0 == CONST0_RTX (mode))
2372 : : {
2373 : 109 : emit_move_insn (vdest, gen_rtx_AND (vmode, mask, op1));
2374 : 109 : if (dest)
2375 : 0 : emit_move_insn (dest, lowpart_subreg (mode, vdest, vmode));
2376 : 109 : return;
2377 : : }
2378 : :
2379 : 45264 : if (GET_MODE_SIZE (mode) < 16)
2380 : 22620 : op0 = ix86_build_const_vector (vmode, false, op0);
2381 : 22632 : op0 = force_reg (vmode, op0);
2382 : : }
2383 : : else
2384 : 476 : op0 = lowpart_subreg (vmode, force_reg (mode, operands[1]), mode);
2385 : :
2386 : 23108 : op2 = gen_reg_rtx (vmode);
2387 : 23108 : op3 = gen_reg_rtx (vmode);
2388 : 23108 : emit_move_insn (op2, gen_rtx_AND (vmode,
2389 : : gen_rtx_NOT (vmode, mask),
2390 : : op0));
2391 : 23108 : emit_move_insn (op3, gen_rtx_AND (vmode, mask, op1));
2392 : 23108 : emit_move_insn (vdest, gen_rtx_IOR (vmode, op2, op3));
2393 : 23108 : if (dest)
2394 : 0 : emit_move_insn (dest, lowpart_subreg (mode, vdest, vmode));
2395 : : }
2396 : :
2397 : : /* Expand an xorsign operation. */
2398 : :
2399 : : void
2400 : 32 : ix86_expand_xorsign (rtx operands[])
2401 : : {
2402 : 32 : machine_mode mode, vmode;
2403 : 32 : rtx dest, vdest, op0, op1, mask, x, temp;
2404 : :
2405 : 32 : dest = operands[0];
2406 : 32 : op0 = operands[1];
2407 : 32 : op1 = operands[2];
2408 : :
2409 : 32 : mode = GET_MODE (dest);
2410 : :
2411 : 32 : switch (mode)
2412 : : {
2413 : : case E_HFmode:
2414 : : vmode = V8HFmode;
2415 : : break;
2416 : : case E_BFmode:
2417 : : vmode = V8BFmode;
2418 : : break;
2419 : : case E_SFmode:
2420 : : vmode = V4SFmode;
2421 : : break;
2422 : : case E_DFmode:
2423 : : vmode = V2DFmode;
2424 : : break;
2425 : 0 : default:
2426 : 0 : gcc_unreachable ();
2427 : 32 : break;
2428 : : }
2429 : :
2430 : 32 : temp = gen_reg_rtx (vmode);
2431 : 32 : mask = ix86_build_signbit_mask (vmode, 0, 0);
2432 : :
2433 : 32 : op1 = lowpart_subreg (vmode, force_reg (mode, op1), mode);
2434 : 32 : x = gen_rtx_AND (vmode, op1, mask);
2435 : 32 : emit_insn (gen_rtx_SET (temp, x));
2436 : :
2437 : 32 : op0 = lowpart_subreg (vmode, force_reg (mode, op0), mode);
2438 : 32 : x = gen_rtx_XOR (vmode, temp, op0);
2439 : :
2440 : 32 : vdest = lowpart_subreg (vmode, dest, mode);
2441 : 32 : if (vdest == NULL_RTX)
2442 : 0 : vdest = gen_reg_rtx (vmode);
2443 : : else
2444 : : dest = NULL_RTX;
2445 : 32 : emit_insn (gen_rtx_SET (vdest, x));
2446 : :
2447 : 32 : if (dest)
2448 : 0 : emit_move_insn (dest, lowpart_subreg (mode, vdest, vmode));
2449 : 32 : }
2450 : :
2451 : : static rtx ix86_expand_compare (enum rtx_code code, rtx op0, rtx op1);
2452 : :
2453 : : void
2454 : 6169248 : ix86_expand_branch (enum rtx_code code, rtx op0, rtx op1, rtx label)
2455 : : {
2456 : 6169248 : machine_mode mode = GET_MODE (op0);
2457 : 6169248 : rtx tmp;
2458 : :
2459 : : /* Handle special case - vector comparsion with boolean result, transform
2460 : : it using ptest instruction or vpcmpeq + kortest. */
2461 : 6169248 : if (GET_MODE_CLASS (mode) == MODE_VECTOR_INT
2462 : 6164662 : || (mode == TImode && !TARGET_64BIT)
2463 : 6164662 : || mode == OImode
2464 : 12333910 : || GET_MODE_SIZE (mode) == 64)
2465 : : {
2466 : 4586 : unsigned msize = GET_MODE_SIZE (mode);
2467 : 10736 : machine_mode p_mode
2468 : 4586 : = msize == 64 ? V16SImode : msize == 32 ? V4DImode : V2DImode;
2469 : : /* kortest set CF when result is 0xFFFF (op0 == op1). */
2470 : 4586 : rtx flag = gen_rtx_REG (msize == 64 ? CCCmode : CCZmode, FLAGS_REG);
2471 : :
2472 : 4586 : gcc_assert (code == EQ || code == NE);
2473 : :
2474 : : /* Using vpcmpeq zmm zmm k + kortest for 512-bit vectors. */
2475 : 4586 : if (msize == 64)
2476 : : {
2477 : 1356 : if (mode != V16SImode)
2478 : : {
2479 : 1356 : op0 = lowpart_subreg (p_mode, force_reg (mode, op0), mode);
2480 : 1356 : op1 = lowpart_subreg (p_mode, force_reg (mode, op1), mode);
2481 : : }
2482 : :
2483 : 1356 : tmp = gen_reg_rtx (HImode);
2484 : 1356 : emit_insn (gen_avx512f_cmpv16si3 (tmp, op0, op1, GEN_INT (0)));
2485 : 1356 : emit_insn (gen_kortesthi_ccc (tmp, tmp));
2486 : : }
2487 : : /* Using ptest for 128/256-bit vectors. */
2488 : : else
2489 : : {
2490 : 3230 : if (GET_MODE_CLASS (mode) != MODE_VECTOR_INT)
2491 : : {
2492 : 0 : op0 = lowpart_subreg (p_mode, force_reg (mode, op0), mode);
2493 : 0 : op1 = lowpart_subreg (p_mode, force_reg (mode, op1), mode);
2494 : 0 : mode = p_mode;
2495 : : }
2496 : :
2497 : : /* Generate XOR since we can't check that one operand is zero
2498 : : vector. */
2499 : 3230 : tmp = gen_reg_rtx (mode);
2500 : 3230 : rtx ops[3] = { tmp, op0, op1 };
2501 : 3230 : ix86_expand_vector_logical_operator (XOR, mode, ops);
2502 : 3230 : tmp = gen_lowpart (p_mode, tmp);
2503 : 3230 : emit_insn (gen_rtx_SET (gen_rtx_REG (CCZmode, FLAGS_REG),
2504 : : gen_rtx_UNSPEC (CCZmode,
2505 : : gen_rtvec (2, tmp, tmp),
2506 : : UNSPEC_PTEST)));
2507 : : }
2508 : 4586 : tmp = gen_rtx_fmt_ee (code, VOIDmode, flag, const0_rtx);
2509 : 4586 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode, tmp,
2510 : : gen_rtx_LABEL_REF (VOIDmode, label),
2511 : : pc_rtx);
2512 : 4586 : emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
2513 : 4586 : return;
2514 : : }
2515 : :
2516 : 6164662 : switch (mode)
2517 : : {
2518 : 6132004 : case E_HFmode:
2519 : 6132004 : case E_SFmode:
2520 : 6132004 : case E_DFmode:
2521 : 6132004 : case E_XFmode:
2522 : 6132004 : case E_QImode:
2523 : 6132004 : case E_HImode:
2524 : 6132004 : case E_SImode:
2525 : 6132004 : simple:
2526 : 6132004 : tmp = ix86_expand_compare (code, op0, op1);
2527 : 6132004 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode, tmp,
2528 : : gen_rtx_LABEL_REF (VOIDmode, label),
2529 : : pc_rtx);
2530 : 6132004 : emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
2531 : 6132004 : return;
2532 : :
2533 : 6 : case E_BFmode:
2534 : 6 : gcc_assert (TARGET_AVX10_2_256 && !flag_trapping_math);
2535 : 6 : goto simple;
2536 : :
2537 : 2380539 : case E_DImode:
2538 : 2380539 : if (TARGET_64BIT)
2539 : 2353138 : goto simple;
2540 : : /* FALLTHRU */
2541 : 76758 : case E_TImode:
2542 : : /* DI and TI mode equality/inequality comparisons may be performed
2543 : : on SSE registers. Avoid splitting them, except when optimizing
2544 : : for size. */
2545 : 76758 : if ((code == EQ || code == NE)
2546 : 76758 : && !optimize_insn_for_size_p ())
2547 : 44100 : goto simple;
2548 : :
2549 : : /* Expand DImode branch into multiple compare+branch. */
2550 : 32658 : {
2551 : 32658 : rtx lo[2], hi[2];
2552 : 32658 : rtx_code_label *label2;
2553 : 32658 : enum rtx_code code1, code2, code3;
2554 : 32658 : machine_mode submode;
2555 : :
2556 : 32658 : if (CONSTANT_P (op0) && !CONSTANT_P (op1))
2557 : : {
2558 : 0 : std::swap (op0, op1);
2559 : 0 : code = swap_condition (code);
2560 : : }
2561 : :
2562 : 32658 : split_double_mode (mode, &op0, 1, lo+0, hi+0);
2563 : 32658 : split_double_mode (mode, &op1, 1, lo+1, hi+1);
2564 : :
2565 : 32658 : submode = mode == DImode ? SImode : DImode;
2566 : :
2567 : : /* If we are doing less-than or greater-or-equal-than,
2568 : : op1 is a constant and the low word is zero, then we can just
2569 : : examine the high word. Similarly for low word -1 and
2570 : : less-or-equal-than or greater-than. */
2571 : :
2572 : 32658 : if (CONST_INT_P (hi[1]))
2573 : 22508 : switch (code)
2574 : : {
2575 : 11449 : case LT: case LTU: case GE: case GEU:
2576 : 11449 : if (lo[1] == const0_rtx)
2577 : : {
2578 : 11042 : ix86_expand_branch (code, hi[0], hi[1], label);
2579 : 11042 : return;
2580 : : }
2581 : : break;
2582 : 9846 : case LE: case LEU: case GT: case GTU:
2583 : 9846 : if (lo[1] == constm1_rtx)
2584 : : {
2585 : 529 : ix86_expand_branch (code, hi[0], hi[1], label);
2586 : 529 : return;
2587 : : }
2588 : : break;
2589 : : default:
2590 : : break;
2591 : : }
2592 : :
2593 : : /* Emulate comparisons that do not depend on Zero flag with
2594 : : double-word subtraction. Note that only Overflow, Sign
2595 : : and Carry flags are valid, so swap arguments and condition
2596 : : of comparisons that would otherwise test Zero flag. */
2597 : :
2598 : 21087 : switch (code)
2599 : : {
2600 : 14397 : case LE: case LEU: case GT: case GTU:
2601 : 14397 : std::swap (lo[0], lo[1]);
2602 : 14397 : std::swap (hi[0], hi[1]);
2603 : 14397 : code = swap_condition (code);
2604 : : /* FALLTHRU */
2605 : :
2606 : 18715 : case LT: case LTU: case GE: case GEU:
2607 : 18715 : {
2608 : 18715 : bool uns = (code == LTU || code == GEU);
2609 : 37430 : rtx (*sbb_insn) (machine_mode, rtx, rtx, rtx)
2610 : 18715 : = uns ? gen_sub3_carry_ccc : gen_sub3_carry_ccgz;
2611 : :
2612 : 18715 : if (!nonimmediate_operand (lo[0], submode))
2613 : 9317 : lo[0] = force_reg (submode, lo[0]);
2614 : 18715 : if (!x86_64_general_operand (lo[1], submode))
2615 : 0 : lo[1] = force_reg (submode, lo[1]);
2616 : :
2617 : 18715 : if (!register_operand (hi[0], submode))
2618 : 10070 : hi[0] = force_reg (submode, hi[0]);
2619 : 14758 : if ((uns && !nonimmediate_operand (hi[1], submode))
2620 : 18715 : || (!uns && !x86_64_general_operand (hi[1], submode)))
2621 : 315 : hi[1] = force_reg (submode, hi[1]);
2622 : :
2623 : 18715 : emit_insn (gen_cmp_1 (submode, lo[0], lo[1]));
2624 : :
2625 : 18715 : tmp = gen_rtx_SCRATCH (submode);
2626 : 18715 : emit_insn (sbb_insn (submode, tmp, hi[0], hi[1]));
2627 : :
2628 : 22672 : tmp = gen_rtx_REG (uns ? CCCmode : CCGZmode, FLAGS_REG);
2629 : 18715 : ix86_expand_branch (code, tmp, const0_rtx, label);
2630 : 18715 : return;
2631 : : }
2632 : :
2633 : 2372 : default:
2634 : 2372 : break;
2635 : : }
2636 : :
2637 : : /* Otherwise, we need two or three jumps. */
2638 : :
2639 : 2372 : label2 = gen_label_rtx ();
2640 : :
2641 : 2372 : code1 = code;
2642 : 2372 : code2 = swap_condition (code);
2643 : 2372 : code3 = unsigned_condition (code);
2644 : :
2645 : 2372 : switch (code)
2646 : : {
2647 : : case LT: case GT: case LTU: case GTU:
2648 : : break;
2649 : :
2650 : : case LE: code1 = LT; code2 = GT; break;
2651 : : case GE: code1 = GT; code2 = LT; break;
2652 : 0 : case LEU: code1 = LTU; code2 = GTU; break;
2653 : 0 : case GEU: code1 = GTU; code2 = LTU; break;
2654 : :
2655 : : case EQ: code1 = UNKNOWN; code2 = NE; break;
2656 : : case NE: code2 = UNKNOWN; break;
2657 : :
2658 : 0 : default:
2659 : 0 : gcc_unreachable ();
2660 : : }
2661 : :
2662 : : /*
2663 : : * a < b =>
2664 : : * if (hi(a) < hi(b)) goto true;
2665 : : * if (hi(a) > hi(b)) goto false;
2666 : : * if (lo(a) < lo(b)) goto true;
2667 : : * false:
2668 : : */
2669 : :
2670 : 0 : if (code1 != UNKNOWN)
2671 : 1720 : ix86_expand_branch (code1, hi[0], hi[1], label);
2672 : 2372 : if (code2 != UNKNOWN)
2673 : 652 : ix86_expand_branch (code2, hi[0], hi[1], label2);
2674 : :
2675 : 2372 : ix86_expand_branch (code3, lo[0], lo[1], label);
2676 : :
2677 : 2372 : if (code2 != UNKNOWN)
2678 : 652 : emit_label (label2);
2679 : : return;
2680 : : }
2681 : :
2682 : 19109 : default:
2683 : 19109 : gcc_assert (GET_MODE_CLASS (GET_MODE (op0)) == MODE_CC);
2684 : 19109 : goto simple;
2685 : : }
2686 : : }
2687 : :
2688 : : /* Figure out whether to use unordered fp comparisons. */
2689 : :
2690 : : static bool
2691 : 1166022 : ix86_unordered_fp_compare (enum rtx_code code)
2692 : : {
2693 : 1166022 : if (!TARGET_IEEE_FP)
2694 : : return false;
2695 : :
2696 : 1161750 : switch (code)
2697 : : {
2698 : : case LT:
2699 : : case LE:
2700 : : case GT:
2701 : : case GE:
2702 : : case LTGT:
2703 : : return false;
2704 : :
2705 : : case EQ:
2706 : : case NE:
2707 : :
2708 : : case UNORDERED:
2709 : : case ORDERED:
2710 : : case UNLT:
2711 : : case UNLE:
2712 : : case UNGT:
2713 : : case UNGE:
2714 : : case UNEQ:
2715 : : return true;
2716 : :
2717 : 0 : default:
2718 : 0 : gcc_unreachable ();
2719 : : }
2720 : : }
2721 : :
2722 : : /* Return a comparison we can do and that it is equivalent to
2723 : : swap_condition (code) apart possibly from orderedness.
2724 : : But, never change orderedness if TARGET_IEEE_FP, returning
2725 : : UNKNOWN in that case if necessary. */
2726 : :
2727 : : static enum rtx_code
2728 : 37370 : ix86_fp_swap_condition (enum rtx_code code)
2729 : : {
2730 : 37370 : switch (code)
2731 : : {
2732 : 2038 : case GT: /* GTU - CF=0 & ZF=0 */
2733 : 2038 : return TARGET_IEEE_FP ? UNKNOWN : UNLT;
2734 : 559 : case GE: /* GEU - CF=0 */
2735 : 559 : return TARGET_IEEE_FP ? UNKNOWN : UNLE;
2736 : 381 : case UNLT: /* LTU - CF=1 */
2737 : 381 : return TARGET_IEEE_FP ? UNKNOWN : GT;
2738 : 6662 : case UNLE: /* LEU - CF=1 | ZF=1 */
2739 : 6662 : return TARGET_IEEE_FP ? UNKNOWN : GE;
2740 : 27730 : default:
2741 : 27730 : return swap_condition (code);
2742 : : }
2743 : : }
2744 : :
2745 : : /* Return cost of comparison CODE using the best strategy for performance.
2746 : : All following functions do use number of instructions as a cost metrics.
2747 : : In future this should be tweaked to compute bytes for optimize_size and
2748 : : take into account performance of various instructions on various CPUs. */
2749 : :
2750 : : static int
2751 : 1165034 : ix86_fp_comparison_cost (enum rtx_code code)
2752 : : {
2753 : 1165034 : int arith_cost;
2754 : :
2755 : : /* The cost of code using bit-twiddling on %ah. */
2756 : 1165034 : switch (code)
2757 : : {
2758 : : case UNLE:
2759 : : case UNLT:
2760 : : case LTGT:
2761 : : case GT:
2762 : : case GE:
2763 : : case UNORDERED:
2764 : : case ORDERED:
2765 : : case UNEQ:
2766 : : arith_cost = 4;
2767 : : break;
2768 : 94614 : case LT:
2769 : 94614 : case NE:
2770 : 94614 : case EQ:
2771 : 94614 : case UNGE:
2772 : 94614 : arith_cost = TARGET_IEEE_FP ? 5 : 4;
2773 : : break;
2774 : 25869 : case LE:
2775 : 25869 : case UNGT:
2776 : 25869 : arith_cost = TARGET_IEEE_FP ? 6 : 4;
2777 : : break;
2778 : 0 : default:
2779 : 0 : gcc_unreachable ();
2780 : : }
2781 : :
2782 : 1165034 : switch (ix86_fp_comparison_strategy (code))
2783 : : {
2784 : 1165034 : case IX86_FPCMP_COMI:
2785 : 1165034 : return arith_cost > 4 ? 3 : 2;
2786 : 0 : case IX86_FPCMP_SAHF:
2787 : 0 : return arith_cost > 4 ? 4 : 3;
2788 : : default:
2789 : : return arith_cost;
2790 : : }
2791 : : }
2792 : :
2793 : : /* Swap, force into registers, or otherwise massage the two operands
2794 : : to a fp comparison. The operands are updated in place; the new
2795 : : comparison code is returned. */
2796 : :
2797 : : static enum rtx_code
2798 : 582517 : ix86_prepare_fp_compare_args (enum rtx_code code, rtx *pop0, rtx *pop1)
2799 : : {
2800 : 582611 : bool unordered_compare = ix86_unordered_fp_compare (code);
2801 : 582611 : rtx op0 = *pop0, op1 = *pop1;
2802 : 582611 : machine_mode op_mode = GET_MODE (op0);
2803 : 582611 : bool is_sse = SSE_FLOAT_MODE_SSEMATH_OR_HFBF_P (op_mode);
2804 : :
2805 : 580669 : if (op_mode == BFmode && (!TARGET_AVX10_2_256 || flag_trapping_math))
2806 : : {
2807 : 94 : rtx op = gen_lowpart (HImode, op0);
2808 : 94 : if (CONST_INT_P (op))
2809 : 0 : op = simplify_const_unary_operation (FLOAT_EXTEND, SFmode,
2810 : : op0, BFmode);
2811 : : else
2812 : : {
2813 : 94 : rtx t1 = gen_reg_rtx (SImode);
2814 : 94 : emit_insn (gen_zero_extendhisi2 (t1, op));
2815 : 94 : emit_insn (gen_ashlsi3 (t1, t1, GEN_INT (16)));
2816 : 94 : op = gen_lowpart (SFmode, t1);
2817 : : }
2818 : 94 : *pop0 = op;
2819 : 94 : op = gen_lowpart (HImode, op1);
2820 : 94 : if (CONST_INT_P (op))
2821 : 6 : op = simplify_const_unary_operation (FLOAT_EXTEND, SFmode,
2822 : : op1, BFmode);
2823 : : else
2824 : : {
2825 : 88 : rtx t1 = gen_reg_rtx (SImode);
2826 : 88 : emit_insn (gen_zero_extendhisi2 (t1, op));
2827 : 88 : emit_insn (gen_ashlsi3 (t1, t1, GEN_INT (16)));
2828 : 88 : op = gen_lowpart (SFmode, t1);
2829 : : }
2830 : 94 : *pop1 = op;
2831 : 94 : return ix86_prepare_fp_compare_args (code, pop0, pop1);
2832 : : }
2833 : :
2834 : : /* All of the unordered compare instructions only work on registers.
2835 : : The same is true of the fcomi compare instructions. The XFmode
2836 : : compare instructions require registers except when comparing
2837 : : against zero or when converting operand 1 from fixed point to
2838 : : floating point. */
2839 : :
2840 : 582517 : if (!is_sse
2841 : 582517 : && (unordered_compare
2842 : 9048 : || (op_mode == XFmode
2843 : 10497 : && ! (standard_80387_constant_p (op0) == 1
2844 : 5246 : || standard_80387_constant_p (op1) == 1)
2845 : 4892 : && GET_CODE (op1) != FLOAT)
2846 : 4156 : || ix86_fp_comparison_strategy (code) == IX86_FPCMP_COMI))
2847 : : {
2848 : 148490 : op0 = force_reg (op_mode, op0);
2849 : 148490 : op1 = force_reg (op_mode, op1);
2850 : : }
2851 : : else
2852 : : {
2853 : : /* %%% We only allow op1 in memory; op0 must be st(0). So swap
2854 : : things around if they appear profitable, otherwise force op0
2855 : : into a register. */
2856 : :
2857 : 434027 : if (standard_80387_constant_p (op0) == 0
2858 : 434027 : || (MEM_P (op0)
2859 : 54141 : && ! (standard_80387_constant_p (op1) == 0
2860 : 38859 : || MEM_P (op1))))
2861 : : {
2862 : 37370 : enum rtx_code new_code = ix86_fp_swap_condition (code);
2863 : 37370 : if (new_code != UNKNOWN)
2864 : : {
2865 : : std::swap (op0, op1);
2866 : 434027 : code = new_code;
2867 : : }
2868 : : }
2869 : :
2870 : 434027 : if (!REG_P (op0))
2871 : 51900 : op0 = force_reg (op_mode, op0);
2872 : :
2873 : 434027 : if (CONSTANT_P (op1))
2874 : : {
2875 : 193257 : int tmp = standard_80387_constant_p (op1);
2876 : 193257 : if (tmp == 0)
2877 : 74538 : op1 = validize_mem (force_const_mem (op_mode, op1));
2878 : 118719 : else if (tmp == 1)
2879 : : {
2880 : 64704 : if (TARGET_CMOVE)
2881 : 64704 : op1 = force_reg (op_mode, op1);
2882 : : }
2883 : : else
2884 : 54015 : op1 = force_reg (op_mode, op1);
2885 : : }
2886 : : }
2887 : :
2888 : : /* Try to rearrange the comparison to make it cheaper. */
2889 : 582517 : if (ix86_fp_comparison_cost (code)
2890 : 582517 : > ix86_fp_comparison_cost (swap_condition (code))
2891 : 582517 : && (REG_P (op1) || can_create_pseudo_p ()))
2892 : : {
2893 : 2 : std::swap (op0, op1);
2894 : 2 : code = swap_condition (code);
2895 : 2 : if (!REG_P (op0))
2896 : 0 : op0 = force_reg (op_mode, op0);
2897 : : }
2898 : :
2899 : 582517 : *pop0 = op0;
2900 : 582517 : *pop1 = op1;
2901 : 582517 : return code;
2902 : : }
2903 : :
2904 : : /* Generate insn patterns to do a floating point compare of OPERANDS. */
2905 : :
2906 : : static rtx
2907 : 582517 : ix86_expand_fp_compare (enum rtx_code code, rtx op0, rtx op1)
2908 : : {
2909 : 582517 : bool unordered_compare = ix86_unordered_fp_compare (code);
2910 : 582517 : machine_mode cmp_mode;
2911 : 582517 : rtx tmp, scratch;
2912 : :
2913 : 582517 : code = ix86_prepare_fp_compare_args (code, &op0, &op1);
2914 : :
2915 : 582517 : tmp = gen_rtx_COMPARE (CCFPmode, op0, op1);
2916 : 582517 : if (unordered_compare)
2917 : 498700 : tmp = gen_rtx_UNSPEC (CCFPmode, gen_rtvec (1, tmp), UNSPEC_NOTRAP);
2918 : :
2919 : : /* Do fcomi/sahf based test when profitable. */
2920 : 582517 : switch (ix86_fp_comparison_strategy (code))
2921 : : {
2922 : 582517 : case IX86_FPCMP_COMI:
2923 : 582517 : tmp = gen_rtx_COMPARE (CCFPmode, op0, op1);
2924 : : /* We only have vcomsbf16, No vcomubf16 nor vcomxbf16 */
2925 : 582517 : if (GET_MODE (op0) != E_BFmode)
2926 : : {
2927 : 582503 : if (TARGET_AVX10_2_256 && (code == EQ || code == NE))
2928 : 12 : tmp = gen_rtx_UNSPEC (CCFPmode, gen_rtvec (1, tmp), UNSPEC_OPTCOMX);
2929 : 582503 : if (unordered_compare)
2930 : 498696 : tmp = gen_rtx_UNSPEC (CCFPmode, gen_rtvec (1, tmp), UNSPEC_NOTRAP);
2931 : : }
2932 : 582517 : cmp_mode = CCFPmode;
2933 : 582517 : emit_insn (gen_rtx_SET (gen_rtx_REG (CCFPmode, FLAGS_REG), tmp));
2934 : 582517 : break;
2935 : :
2936 : 0 : case IX86_FPCMP_SAHF:
2937 : 0 : cmp_mode = CCFPmode;
2938 : 0 : tmp = gen_rtx_UNSPEC (HImode, gen_rtvec (1, tmp), UNSPEC_FNSTSW);
2939 : 0 : scratch = gen_reg_rtx (HImode);
2940 : 0 : emit_insn (gen_rtx_SET (scratch, tmp));
2941 : 0 : emit_insn (gen_x86_sahf_1 (scratch));
2942 : 0 : break;
2943 : :
2944 : 0 : case IX86_FPCMP_ARITH:
2945 : 0 : cmp_mode = CCNOmode;
2946 : 0 : tmp = gen_rtx_UNSPEC (HImode, gen_rtvec (1, tmp), UNSPEC_FNSTSW);
2947 : 0 : scratch = gen_reg_rtx (HImode);
2948 : 0 : emit_insn (gen_rtx_SET (scratch, tmp));
2949 : :
2950 : : /* In the unordered case, we have to check C2 for NaN's, which
2951 : : doesn't happen to work out to anything nice combination-wise.
2952 : : So do some bit twiddling on the value we've got in AH to come
2953 : : up with an appropriate set of condition codes. */
2954 : :
2955 : 0 : switch (code)
2956 : : {
2957 : 0 : case GT:
2958 : 0 : case UNGT:
2959 : 0 : if (code == GT || !TARGET_IEEE_FP)
2960 : : {
2961 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x45)));
2962 : 0 : code = EQ;
2963 : : }
2964 : : else
2965 : : {
2966 : 0 : emit_insn (gen_andqi_ext_1 (scratch, scratch, GEN_INT (0x45)));
2967 : 0 : emit_insn (gen_addqi_ext_1 (scratch, scratch, constm1_rtx));
2968 : 0 : emit_insn (gen_cmpqi_ext_3 (scratch, GEN_INT (0x44)));
2969 : 0 : cmp_mode = CCmode;
2970 : 0 : code = GEU;
2971 : : }
2972 : : break;
2973 : 0 : case LT:
2974 : 0 : case UNLT:
2975 : 0 : if (code == LT && TARGET_IEEE_FP)
2976 : : {
2977 : 0 : emit_insn (gen_andqi_ext_1 (scratch, scratch, GEN_INT (0x45)));
2978 : 0 : emit_insn (gen_cmpqi_ext_3 (scratch, const1_rtx));
2979 : 0 : cmp_mode = CCmode;
2980 : 0 : code = EQ;
2981 : : }
2982 : : else
2983 : : {
2984 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, const1_rtx));
2985 : 0 : code = NE;
2986 : : }
2987 : : break;
2988 : 0 : case GE:
2989 : 0 : case UNGE:
2990 : 0 : if (code == GE || !TARGET_IEEE_FP)
2991 : : {
2992 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x05)));
2993 : 0 : code = EQ;
2994 : : }
2995 : : else
2996 : : {
2997 : 0 : emit_insn (gen_andqi_ext_1 (scratch, scratch, GEN_INT (0x45)));
2998 : 0 : emit_insn (gen_xorqi_ext_1_cc (scratch, scratch, const1_rtx));
2999 : 0 : code = NE;
3000 : : }
3001 : : break;
3002 : 0 : case LE:
3003 : 0 : case UNLE:
3004 : 0 : if (code == LE && TARGET_IEEE_FP)
3005 : : {
3006 : 0 : emit_insn (gen_andqi_ext_1 (scratch, scratch, GEN_INT (0x45)));
3007 : 0 : emit_insn (gen_addqi_ext_1 (scratch, scratch, constm1_rtx));
3008 : 0 : emit_insn (gen_cmpqi_ext_3 (scratch, GEN_INT (0x40)));
3009 : 0 : cmp_mode = CCmode;
3010 : 0 : code = LTU;
3011 : : }
3012 : : else
3013 : : {
3014 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x45)));
3015 : 0 : code = NE;
3016 : : }
3017 : : break;
3018 : 0 : case EQ:
3019 : 0 : case UNEQ:
3020 : 0 : if (code == EQ && TARGET_IEEE_FP)
3021 : : {
3022 : 0 : emit_insn (gen_andqi_ext_1 (scratch, scratch, GEN_INT (0x45)));
3023 : 0 : emit_insn (gen_cmpqi_ext_3 (scratch, GEN_INT (0x40)));
3024 : 0 : cmp_mode = CCmode;
3025 : 0 : code = EQ;
3026 : : }
3027 : : else
3028 : : {
3029 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x40)));
3030 : 0 : code = NE;
3031 : : }
3032 : : break;
3033 : 0 : case NE:
3034 : 0 : case LTGT:
3035 : 0 : if (code == NE && TARGET_IEEE_FP)
3036 : : {
3037 : 0 : emit_insn (gen_andqi_ext_1 (scratch, scratch, GEN_INT (0x45)));
3038 : 0 : emit_insn (gen_xorqi_ext_1_cc (scratch, scratch,
3039 : : GEN_INT (0x40)));
3040 : 0 : code = NE;
3041 : : }
3042 : : else
3043 : : {
3044 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x40)));
3045 : 0 : code = EQ;
3046 : : }
3047 : : break;
3048 : :
3049 : 0 : case UNORDERED:
3050 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x04)));
3051 : 0 : code = NE;
3052 : 0 : break;
3053 : 0 : case ORDERED:
3054 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x04)));
3055 : 0 : code = EQ;
3056 : 0 : break;
3057 : :
3058 : 0 : default:
3059 : 0 : gcc_unreachable ();
3060 : : }
3061 : : break;
3062 : :
3063 : 0 : default:
3064 : 0 : gcc_unreachable();
3065 : : }
3066 : :
3067 : : /* Return the test that should be put into the flags user, i.e.
3068 : : the bcc, scc, or cmov instruction. */
3069 : 582517 : return gen_rtx_fmt_ee (code, VOIDmode,
3070 : : gen_rtx_REG (cmp_mode, FLAGS_REG),
3071 : : const0_rtx);
3072 : : }
3073 : :
3074 : : /* Generate insn patterns to do an integer compare of OPERANDS. */
3075 : :
3076 : : static rtx
3077 : 6439402 : ix86_expand_int_compare (enum rtx_code code, rtx op0, rtx op1)
3078 : : {
3079 : 6439402 : machine_mode cmpmode;
3080 : 6439402 : rtx tmp, flags;
3081 : :
3082 : : /* Swap operands to emit carry flag comparison. */
3083 : 6439402 : if ((code == GTU || code == LEU)
3084 : 6439402 : && nonimmediate_operand (op1, VOIDmode))
3085 : : {
3086 : 118184 : std::swap (op0, op1);
3087 : 118184 : code = swap_condition (code);
3088 : : }
3089 : :
3090 : 6439402 : cmpmode = SELECT_CC_MODE (code, op0, op1);
3091 : 6439402 : flags = gen_rtx_REG (cmpmode, FLAGS_REG);
3092 : :
3093 : : /* Attempt to use PTEST, if available, when testing vector modes for
3094 : : equality/inequality against zero. */
3095 : 6439402 : if (op1 == const0_rtx
3096 : 2728074 : && SUBREG_P (op0)
3097 : 27181 : && cmpmode == CCZmode
3098 : 13752 : && SUBREG_BYTE (op0) == 0
3099 : 11966 : && REG_P (SUBREG_REG (op0))
3100 : 11966 : && VECTOR_MODE_P (GET_MODE (SUBREG_REG (op0)))
3101 : 7 : && TARGET_SSE4_1
3102 : 1 : && GET_MODE (op0) == TImode
3103 : 6439404 : && GET_MODE_SIZE (GET_MODE (SUBREG_REG (op0))) == 16)
3104 : : {
3105 : 1 : tmp = SUBREG_REG (op0);
3106 : 1 : if (GET_MODE (tmp) == V8HFmode || GET_MODE (tmp) == V8BFmode)
3107 : 1 : tmp = gen_lowpart (V8HImode, tmp);
3108 : 1 : tmp = gen_rtx_UNSPEC (CCZmode, gen_rtvec (2, tmp, tmp), UNSPEC_PTEST);
3109 : : }
3110 : : else
3111 : 6439401 : tmp = gen_rtx_COMPARE (cmpmode, op0, op1);
3112 : :
3113 : : /* This is very simple, but making the interface the same as in the
3114 : : FP case makes the rest of the code easier. */
3115 : 6439402 : emit_insn (gen_rtx_SET (flags, tmp));
3116 : :
3117 : : /* Return the test that should be put into the flags user, i.e.
3118 : : the bcc, scc, or cmov instruction. */
3119 : 6439402 : return gen_rtx_fmt_ee (code, VOIDmode, flags, const0_rtx);
3120 : : }
3121 : :
3122 : : static rtx
3123 : 7179653 : ix86_expand_compare (enum rtx_code code, rtx op0, rtx op1)
3124 : : {
3125 : 7179653 : rtx ret;
3126 : :
3127 : 7179653 : if (GET_MODE_CLASS (GET_MODE (op0)) == MODE_CC)
3128 : 161572 : ret = gen_rtx_fmt_ee (code, VOIDmode, op0, op1);
3129 : :
3130 : 7018081 : else if (SCALAR_FLOAT_MODE_P (GET_MODE (op0)))
3131 : : {
3132 : 578679 : gcc_assert (!DECIMAL_FLOAT_MODE_P (GET_MODE (op0)));
3133 : 578679 : ret = ix86_expand_fp_compare (code, op0, op1);
3134 : : }
3135 : : else
3136 : 6439402 : ret = ix86_expand_int_compare (code, op0, op1);
3137 : :
3138 : 7179653 : return ret;
3139 : : }
3140 : :
3141 : : void
3142 : 504088 : ix86_expand_setcc (rtx dest, enum rtx_code code, rtx op0, rtx op1)
3143 : : {
3144 : 504088 : rtx ret;
3145 : :
3146 : 504088 : gcc_assert (GET_MODE (dest) == QImode);
3147 : :
3148 : 504088 : ret = ix86_expand_compare (code, op0, op1);
3149 : 504088 : PUT_MODE (ret, QImode);
3150 : 504088 : emit_insn (gen_rtx_SET (dest, ret));
3151 : 504088 : }
3152 : :
3153 : : /* Expand floating point op0 <=> op1, i.e.
3154 : : dest = op0 == op1 ? 0 : op0 < op1 ? -1 : op0 > op1 ? 1 : 2. */
3155 : :
3156 : : void
3157 : 322 : ix86_expand_fp_spaceship (rtx dest, rtx op0, rtx op1, rtx op2)
3158 : : {
3159 : 322 : gcc_checking_assert (ix86_fp_comparison_strategy (GT) != IX86_FPCMP_ARITH);
3160 : 322 : rtx zero = NULL_RTX;
3161 : 322 : if (op2 != const0_rtx
3162 : 52 : && (TARGET_IEEE_FP || TARGET_ZERO_EXTEND_WITH_AND)
3163 : 34 : && GET_MODE (dest) == SImode)
3164 : 34 : zero = force_reg (SImode, const0_rtx);
3165 : 322 : rtx gt = ix86_expand_fp_compare (GT, op0, op1);
3166 : 322 : rtx l0 = op2 == const0_rtx ? gen_label_rtx () : NULL_RTX;
3167 : 322 : rtx l1 = op2 == const0_rtx ? gen_label_rtx () : NULL_RTX;
3168 : 322 : rtx l2 = TARGET_IEEE_FP ? gen_label_rtx () : NULL_RTX;
3169 : 322 : rtx lend = gen_label_rtx ();
3170 : 322 : rtx tmp;
3171 : 322 : rtx_insn *jmp;
3172 : 322 : if (l2)
3173 : : {
3174 : 285 : rtx un = gen_rtx_fmt_ee (UNORDERED, VOIDmode,
3175 : : gen_rtx_REG (CCFPmode, FLAGS_REG), const0_rtx);
3176 : 285 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode, un,
3177 : : gen_rtx_LABEL_REF (VOIDmode, l2), pc_rtx);
3178 : 285 : jmp = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
3179 : 285 : add_reg_br_prob_note (jmp, profile_probability:: very_unlikely ());
3180 : : }
3181 : 322 : if (op2 == const0_rtx)
3182 : : {
3183 : 270 : rtx eq = gen_rtx_fmt_ee (UNEQ, VOIDmode,
3184 : : gen_rtx_REG (CCFPmode, FLAGS_REG), const0_rtx);
3185 : 270 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode, eq,
3186 : : gen_rtx_LABEL_REF (VOIDmode, l0), pc_rtx);
3187 : 270 : jmp = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
3188 : 270 : add_reg_br_prob_note (jmp, profile_probability::unlikely ());
3189 : 270 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode, gt,
3190 : : gen_rtx_LABEL_REF (VOIDmode, l1), pc_rtx);
3191 : 270 : jmp = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
3192 : 270 : add_reg_br_prob_note (jmp, profile_probability::even ());
3193 : 270 : emit_move_insn (dest, constm1_rtx);
3194 : 270 : emit_jump (lend);
3195 : 270 : emit_label (l0);
3196 : 270 : emit_move_insn (dest, const0_rtx);
3197 : 270 : emit_jump (lend);
3198 : 270 : emit_label (l1);
3199 : 270 : emit_move_insn (dest, const1_rtx);
3200 : : }
3201 : : else
3202 : : {
3203 : 52 : rtx lt_tmp = NULL_RTX;
3204 : 52 : if (GET_MODE (dest) != SImode || !TARGET_ZERO_EXTEND_WITH_AND)
3205 : : {
3206 : 52 : lt_tmp = gen_reg_rtx (QImode);
3207 : 52 : ix86_expand_setcc (lt_tmp, UNLT, gen_rtx_REG (CCFPmode, FLAGS_REG),
3208 : : const0_rtx);
3209 : 52 : if (GET_MODE (dest) != QImode)
3210 : : {
3211 : 52 : tmp = gen_reg_rtx (GET_MODE (dest));
3212 : 52 : emit_insn (gen_rtx_SET (tmp,
3213 : : gen_rtx_ZERO_EXTEND (GET_MODE (dest),
3214 : : lt_tmp)));
3215 : 52 : lt_tmp = tmp;
3216 : : }
3217 : : }
3218 : 52 : rtx gt_tmp;
3219 : 52 : if (zero)
3220 : : {
3221 : : /* If TARGET_IEEE_FP and dest has SImode, emit SImode clear
3222 : : before the floating point comparison and use setcc_si_slp
3223 : : pattern to hide it from the combiner, so that it doesn't
3224 : : undo it. Similarly for TARGET_ZERO_EXTEND_WITH_AND, where
3225 : : the ZERO_EXTEND normally emitted would need to be AND
3226 : : with flags clobber. */
3227 : 34 : tmp = ix86_expand_compare (GT, XEXP (gt, 0), const0_rtx);
3228 : 34 : PUT_MODE (tmp, QImode);
3229 : 34 : emit_insn (gen_setcc_si_slp (zero, tmp, zero));
3230 : 34 : gt_tmp = zero;
3231 : : }
3232 : : else
3233 : : {
3234 : 18 : gt_tmp = gen_reg_rtx (QImode);
3235 : 18 : ix86_expand_setcc (gt_tmp, GT, XEXP (gt, 0), const0_rtx);
3236 : 18 : if (GET_MODE (dest) != QImode)
3237 : : {
3238 : 18 : tmp = gen_reg_rtx (GET_MODE (dest));
3239 : 18 : emit_insn (gen_rtx_SET (tmp,
3240 : : gen_rtx_ZERO_EXTEND (GET_MODE (dest),
3241 : : gt_tmp)));
3242 : 18 : gt_tmp = tmp;
3243 : : }
3244 : : }
3245 : 52 : if (lt_tmp)
3246 : : {
3247 : 52 : tmp = expand_simple_binop (GET_MODE (dest), MINUS, gt_tmp, lt_tmp,
3248 : : dest, 0, OPTAB_DIRECT);
3249 : 52 : if (!rtx_equal_p (tmp, dest))
3250 : 0 : emit_move_insn (dest, tmp);
3251 : : }
3252 : : else
3253 : : {
3254 : : /* For TARGET_ZERO_EXTEND_WITH_AND emit sbb directly, as we can't
3255 : : do ZERO_EXTEND without clobbering flags. */
3256 : 0 : tmp = ix86_expand_compare (UNLT, XEXP (gt, 0), const0_rtx);
3257 : 0 : PUT_MODE (tmp, SImode);
3258 : 0 : emit_insn (gen_subsi3_carry (dest, gt_tmp,
3259 : 0 : force_reg (GET_MODE (dest), const0_rtx),
3260 : : XEXP (gt, 0), tmp));
3261 : : }
3262 : : }
3263 : 322 : emit_jump (lend);
3264 : 322 : if (l2)
3265 : : {
3266 : 285 : emit_label (l2);
3267 : 285 : emit_move_insn (dest, op2 == const0_rtx ? const2_rtx : op2);
3268 : : }
3269 : 322 : emit_label (lend);
3270 : 322 : }
3271 : :
3272 : : /* Expand integral op0 <=> op1, i.e.
3273 : : dest = op0 == op1 ? 0 : op0 < op1 ? -1 : 1. */
3274 : :
3275 : : void
3276 : 27 : ix86_expand_int_spaceship (rtx dest, rtx op0, rtx op1, rtx op2)
3277 : : {
3278 : 27 : gcc_assert (INTVAL (op2));
3279 : 27 : rtx zero1 = NULL_RTX, zero2 = NULL_RTX;
3280 : 27 : if (TARGET_ZERO_EXTEND_WITH_AND && GET_MODE (dest) == SImode)
3281 : : {
3282 : 0 : zero1 = force_reg (SImode, const0_rtx);
3283 : 0 : if (INTVAL (op2) != 1)
3284 : 0 : zero2 = force_reg (SImode, const0_rtx);
3285 : : }
3286 : :
3287 : : /* Not using ix86_expand_int_compare here, so that it doesn't swap
3288 : : operands nor optimize CC mode - we need a mode usable for both
3289 : : LT and GT resp. LTU and GTU comparisons with the same unswapped
3290 : : operands. */
3291 : 39 : rtx flags = gen_rtx_REG (INTVAL (op2) != 1 ? CCGCmode : CCmode, FLAGS_REG);
3292 : 27 : rtx tmp = gen_rtx_COMPARE (GET_MODE (flags), op0, op1);
3293 : 27 : emit_insn (gen_rtx_SET (flags, tmp));
3294 : 27 : rtx lt_tmp = NULL_RTX;
3295 : 27 : if (zero2)
3296 : : {
3297 : : /* For TARGET_ZERO_EXTEND_WITH_AND, emit setcc_si_slp to avoid
3298 : : ZERO_EXTEND. */
3299 : 0 : tmp = ix86_expand_compare (LT, flags, const0_rtx);
3300 : 0 : PUT_MODE (tmp, QImode);
3301 : 0 : emit_insn (gen_setcc_si_slp (zero2, tmp, zero2));
3302 : 0 : lt_tmp = zero2;
3303 : : }
3304 : 27 : else if (!zero1)
3305 : : {
3306 : 27 : lt_tmp = gen_reg_rtx (QImode);
3307 : 39 : ix86_expand_setcc (lt_tmp, INTVAL (op2) != 1 ? LT : LTU, flags,
3308 : : const0_rtx);
3309 : 27 : if (GET_MODE (dest) != QImode)
3310 : : {
3311 : 27 : tmp = gen_reg_rtx (GET_MODE (dest));
3312 : 27 : emit_insn (gen_rtx_SET (tmp, gen_rtx_ZERO_EXTEND (GET_MODE (dest),
3313 : : lt_tmp)));
3314 : 27 : lt_tmp = tmp;
3315 : : }
3316 : : }
3317 : 27 : rtx gt_tmp;
3318 : 27 : if (zero1)
3319 : : {
3320 : : /* For TARGET_ZERO_EXTEND_WITH_AND, emit setcc_si_slp to avoid
3321 : : ZERO_EXTEND. */
3322 : 0 : tmp = ix86_expand_compare (INTVAL (op2) != 1 ? GT : GTU, flags,
3323 : : const0_rtx);
3324 : 0 : PUT_MODE (tmp, QImode);
3325 : 0 : emit_insn (gen_setcc_si_slp (zero1, tmp, zero1));
3326 : 0 : gt_tmp = zero1;
3327 : : }
3328 : : else
3329 : : {
3330 : 27 : gt_tmp = gen_reg_rtx (QImode);
3331 : 39 : ix86_expand_setcc (gt_tmp, INTVAL (op2) != 1 ? GT : GTU, flags,
3332 : : const0_rtx);
3333 : 27 : if (GET_MODE (dest) != QImode)
3334 : : {
3335 : 27 : tmp = gen_reg_rtx (GET_MODE (dest));
3336 : 27 : emit_insn (gen_rtx_SET (tmp, gen_rtx_ZERO_EXTEND (GET_MODE (dest),
3337 : : gt_tmp)));
3338 : 27 : gt_tmp = tmp;
3339 : : }
3340 : : }
3341 : 27 : if (lt_tmp)
3342 : : {
3343 : 27 : tmp = expand_simple_binop (GET_MODE (dest), MINUS, gt_tmp, lt_tmp, dest,
3344 : : 0, OPTAB_DIRECT);
3345 : 27 : if (!rtx_equal_p (tmp, dest))
3346 : 0 : emit_move_insn (dest, tmp);
3347 : : }
3348 : : else
3349 : : {
3350 : : /* For TARGET_ZERO_EXTEND_WITH_AND emit sbb directly, as we can't
3351 : : do ZERO_EXTEND without clobbering flags. */
3352 : 0 : tmp = ix86_expand_compare (LTU, flags, const0_rtx);
3353 : 0 : PUT_MODE (tmp, SImode);
3354 : 0 : emit_insn (gen_subsi3_carry (dest, gt_tmp,
3355 : 0 : force_reg (GET_MODE (dest), const0_rtx),
3356 : : flags, tmp));
3357 : : }
3358 : 27 : }
3359 : :
3360 : : /* Expand comparison setting or clearing carry flag. Return true when
3361 : : successful and set pop for the operation. */
3362 : : static bool
3363 : 29855 : ix86_expand_carry_flag_compare (enum rtx_code code, rtx op0, rtx op1, rtx *pop)
3364 : : {
3365 : 59710 : machine_mode mode
3366 : 29855 : = GET_MODE (op0) != VOIDmode ? GET_MODE (op0) : GET_MODE (op1);
3367 : :
3368 : : /* Do not handle double-mode compares that go through special path. */
3369 : 29855 : if (mode == (TARGET_64BIT ? TImode : DImode))
3370 : : return false;
3371 : :
3372 : 29853 : if (SCALAR_FLOAT_MODE_P (mode))
3373 : : {
3374 : 3518 : rtx compare_op;
3375 : 3518 : rtx_insn *compare_seq;
3376 : :
3377 : 3518 : gcc_assert (!DECIMAL_FLOAT_MODE_P (mode));
3378 : :
3379 : : /* Shortcut: following common codes never translate
3380 : : into carry flag compares. */
3381 : 3518 : if (code == EQ || code == NE || code == UNEQ || code == LTGT
3382 : : || code == ORDERED || code == UNORDERED)
3383 : : return false;
3384 : :
3385 : : /* These comparisons require zero flag; swap operands so they won't. */
3386 : : if ((code == GT || code == UNLE || code == LE || code == UNGT)
3387 : 3445 : && !TARGET_IEEE_FP)
3388 : : {
3389 : 2 : std::swap (op0, op1);
3390 : 2 : code = swap_condition (code);
3391 : : }
3392 : :
3393 : : /* Try to expand the comparison and verify that we end up with
3394 : : carry flag based comparison. This fails to be true only when
3395 : : we decide to expand comparison using arithmetic that is not
3396 : : too common scenario. */
3397 : 3516 : start_sequence ();
3398 : 3516 : compare_op = ix86_expand_fp_compare (code, op0, op1);
3399 : 3516 : compare_seq = get_insns ();
3400 : 3516 : end_sequence ();
3401 : :
3402 : 3516 : if (GET_MODE (XEXP (compare_op, 0)) == CCFPmode)
3403 : 3516 : code = ix86_fp_compare_code_to_integer (GET_CODE (compare_op));
3404 : : else
3405 : 0 : code = GET_CODE (compare_op);
3406 : :
3407 : 3516 : if (code != LTU && code != GEU)
3408 : : return false;
3409 : :
3410 : 71 : emit_insn (compare_seq);
3411 : 71 : *pop = compare_op;
3412 : 71 : return true;
3413 : : }
3414 : :
3415 : 26335 : if (!INTEGRAL_MODE_P (mode))
3416 : : return false;
3417 : :
3418 : 26267 : switch (code)
3419 : : {
3420 : : case LTU:
3421 : : case GEU:
3422 : : break;
3423 : :
3424 : : /* Convert a==0 into (unsigned)a<1. */
3425 : 22363 : case EQ:
3426 : 22363 : case NE:
3427 : 22363 : if (op1 != const0_rtx)
3428 : : return false;
3429 : 8749 : op1 = const1_rtx;
3430 : 8749 : code = (code == EQ ? LTU : GEU);
3431 : : break;
3432 : :
3433 : : /* Convert a>b into b<a or a>=b-1. */
3434 : 604 : case GTU:
3435 : 604 : case LEU:
3436 : 604 : if (CONST_INT_P (op1))
3437 : : {
3438 : 596 : op1 = gen_int_mode (INTVAL (op1) + 1, GET_MODE (op0));
3439 : : /* Bail out on overflow. We still can swap operands but that
3440 : : would force loading of the constant into register. */
3441 : 596 : if (op1 == const0_rtx
3442 : 596 : || !x86_64_immediate_operand (op1, GET_MODE (op1)))
3443 : 0 : return false;
3444 : 596 : code = (code == GTU ? GEU : LTU);
3445 : : }
3446 : : else
3447 : : {
3448 : 8 : std::swap (op0, op1);
3449 : 8 : code = (code == GTU ? LTU : GEU);
3450 : : }
3451 : : break;
3452 : :
3453 : : /* Convert a>=0 into (unsigned)a<0x80000000. */
3454 : 1931 : case LT:
3455 : 1931 : case GE:
3456 : 1931 : if (mode == DImode || op1 != const0_rtx)
3457 : : return false;
3458 : 230 : op1 = gen_int_mode (1 << (GET_MODE_BITSIZE (mode) - 1), mode);
3459 : 115 : code = (code == LT ? GEU : LTU);
3460 : : break;
3461 : 751 : case LE:
3462 : 751 : case GT:
3463 : 751 : if (mode == DImode || op1 != constm1_rtx)
3464 : : return false;
3465 : 0 : op1 = gen_int_mode (1 << (GET_MODE_BITSIZE (mode) - 1), mode);
3466 : 0 : code = (code == LE ? GEU : LTU);
3467 : : break;
3468 : :
3469 : : default:
3470 : : return false;
3471 : : }
3472 : : /* Swapping operands may cause constant to appear as first operand. */
3473 : 10086 : if (!nonimmediate_operand (op0, VOIDmode))
3474 : : {
3475 : 0 : if (!can_create_pseudo_p ())
3476 : : return false;
3477 : 0 : op0 = force_reg (mode, op0);
3478 : : }
3479 : 10086 : *pop = ix86_expand_compare (code, op0, op1);
3480 : 10086 : gcc_assert (GET_CODE (*pop) == LTU || GET_CODE (*pop) == GEU);
3481 : : return true;
3482 : : }
3483 : :
3484 : : /* Expand conditional increment or decrement using adb/sbb instructions.
3485 : : The default case using setcc followed by the conditional move can be
3486 : : done by generic code. */
3487 : : bool
3488 : 8272 : ix86_expand_int_addcc (rtx operands[])
3489 : : {
3490 : 8272 : enum rtx_code code = GET_CODE (operands[1]);
3491 : 8272 : rtx flags;
3492 : 8272 : rtx (*insn) (machine_mode, rtx, rtx, rtx, rtx, rtx);
3493 : 8272 : rtx compare_op;
3494 : 8272 : rtx val = const0_rtx;
3495 : 8272 : bool fpcmp = false;
3496 : 8272 : machine_mode mode;
3497 : 8272 : rtx op0 = XEXP (operands[1], 0);
3498 : 8272 : rtx op1 = XEXP (operands[1], 1);
3499 : :
3500 : 8272 : if (operands[3] != const1_rtx
3501 : 4760 : && operands[3] != constm1_rtx)
3502 : : return false;
3503 : 5018 : if (!ix86_expand_carry_flag_compare (code, op0, op1, &compare_op))
3504 : : return false;
3505 : 908 : code = GET_CODE (compare_op);
3506 : :
3507 : 908 : flags = XEXP (compare_op, 0);
3508 : :
3509 : 908 : if (GET_MODE (flags) == CCFPmode)
3510 : : {
3511 : 4 : fpcmp = true;
3512 : 4 : code = ix86_fp_compare_code_to_integer (code);
3513 : : }
3514 : :
3515 : 908 : if (code != LTU)
3516 : : {
3517 : 499 : val = constm1_rtx;
3518 : 499 : if (fpcmp)
3519 : 4 : PUT_CODE (compare_op,
3520 : : reverse_condition_maybe_unordered
3521 : : (GET_CODE (compare_op)));
3522 : : else
3523 : 495 : PUT_CODE (compare_op, reverse_condition (GET_CODE (compare_op)));
3524 : : }
3525 : :
3526 : 908 : mode = GET_MODE (operands[0]);
3527 : :
3528 : : /* Construct either adc or sbb insn. */
3529 : 908 : if ((code == LTU) == (operands[3] == constm1_rtx))
3530 : : insn = gen_sub3_carry;
3531 : : else
3532 : 405 : insn = gen_add3_carry;
3533 : :
3534 : 908 : emit_insn (insn (mode, operands[0], operands[2], val, flags, compare_op));
3535 : :
3536 : 908 : return true;
3537 : : }
3538 : :
3539 : : bool
3540 : 519442 : ix86_expand_int_movcc (rtx operands[])
3541 : : {
3542 : 519442 : enum rtx_code code = GET_CODE (operands[1]), compare_code;
3543 : 519442 : rtx_insn *compare_seq;
3544 : 519442 : rtx compare_op;
3545 : 519442 : machine_mode mode = GET_MODE (operands[0]);
3546 : 519442 : bool sign_bit_compare_p = false;
3547 : 519442 : bool negate_cc_compare_p = false;
3548 : 519442 : rtx op0 = XEXP (operands[1], 0);
3549 : 519442 : rtx op1 = XEXP (operands[1], 1);
3550 : 519442 : rtx op2 = operands[2];
3551 : 519442 : rtx op3 = operands[3];
3552 : :
3553 : 519442 : if (GET_MODE (op0) == TImode
3554 : 503904 : || (GET_MODE (op0) == DImode
3555 : 108559 : && !TARGET_64BIT))
3556 : : return false;
3557 : :
3558 : 502708 : if (GET_MODE (op0) == BFmode
3559 : 502708 : && !ix86_fp_comparison_operator (operands[1], VOIDmode))
3560 : : return false;
3561 : :
3562 : 502707 : start_sequence ();
3563 : 502707 : compare_op = ix86_expand_compare (code, op0, op1);
3564 : 502707 : compare_seq = get_insns ();
3565 : 502707 : end_sequence ();
3566 : :
3567 : 502707 : compare_code = GET_CODE (compare_op);
3568 : :
3569 : 502707 : if ((op1 == const0_rtx && (code == GE || code == LT))
3570 : 448165 : || (op1 == constm1_rtx && (code == GT || code == LE)))
3571 : : sign_bit_compare_p = true;
3572 : :
3573 : : /* op0 == op1 ? op0 : op3 is equivalent to op0 == op1 ? op1 : op3,
3574 : : but if op1 is a constant, the latter form allows more optimizations,
3575 : : either through the last 2 ops being constant handling, or the one
3576 : : constant and one variable cases. On the other side, for cmov the
3577 : : former might be better as we don't need to load the constant into
3578 : : another register. */
3579 : 448165 : if (code == EQ && CONST_INT_P (op1) && rtx_equal_p (op0, op2))
3580 : : op2 = op1;
3581 : : /* Similarly for op0 != op1 ? op2 : op0 and op0 != op1 ? op2 : op1. */
3582 : 502218 : else if (code == NE && CONST_INT_P (op1) && rtx_equal_p (op0, op3))
3583 : : op3 = op1;
3584 : :
3585 : : /* Don't attempt mode expansion here -- if we had to expand 5 or 6
3586 : : HImode insns, we'd be swallowed in word prefix ops. */
3587 : :
3588 : 4054 : if ((mode != HImode || TARGET_FAST_PREFIX)
3589 : 502707 : && (mode != (TARGET_64BIT ? TImode : DImode))
3590 : 502707 : && CONST_INT_P (op2)
3591 : 536909 : && CONST_INT_P (op3))
3592 : : {
3593 : 26277 : rtx out = operands[0];
3594 : 26277 : HOST_WIDE_INT ct = INTVAL (op2);
3595 : 26277 : HOST_WIDE_INT cf = INTVAL (op3);
3596 : 26277 : HOST_WIDE_INT diff;
3597 : :
3598 : 26277 : if ((mode == SImode
3599 : 13871 : || (TARGET_64BIT && mode == DImode))
3600 : 19314 : && (GET_MODE (op0) == SImode
3601 : 14828 : || (TARGET_64BIT && GET_MODE (op0) == DImode)))
3602 : : {
3603 : : /* Special case x != 0 ? -1 : y. */
3604 : 12355 : if (code == NE && op1 == const0_rtx && ct == -1)
3605 : : {
3606 : : negate_cc_compare_p = true;
3607 : : std::swap (ct, cf);
3608 : : code = EQ;
3609 : : }
3610 : 12212 : else if (code == EQ && op1 == const0_rtx && cf == -1)
3611 : 26277 : negate_cc_compare_p = true;
3612 : : }
3613 : :
3614 : 26277 : diff = ct - cf;
3615 : : /* Sign bit compares are better done using shifts than we do by using
3616 : : sbb. */
3617 : 26277 : if (sign_bit_compare_p
3618 : 26277 : || negate_cc_compare_p
3619 : 26277 : || ix86_expand_carry_flag_compare (code, op0, op1, &compare_op))
3620 : : {
3621 : : /* Detect overlap between destination and compare sources. */
3622 : 10689 : rtx tmp = out;
3623 : :
3624 : 10689 : if (negate_cc_compare_p)
3625 : : {
3626 : 314 : if (GET_MODE (op0) == DImode)
3627 : 120 : emit_insn (gen_x86_negdi_ccc (gen_reg_rtx (DImode), op0));
3628 : : else
3629 : 194 : emit_insn (gen_x86_negsi_ccc (gen_reg_rtx (SImode),
3630 : 194 : gen_lowpart (SImode, op0)));
3631 : :
3632 : 314 : tmp = gen_reg_rtx (mode);
3633 : 314 : if (mode == DImode)
3634 : 126 : emit_insn (gen_x86_movdicc_0_m1_neg (tmp));
3635 : : else
3636 : 188 : emit_insn (gen_x86_movsicc_0_m1_neg (gen_lowpart (SImode,
3637 : : tmp)));
3638 : : }
3639 : 10375 : else if (!sign_bit_compare_p)
3640 : : {
3641 : 9249 : rtx flags;
3642 : 9249 : bool fpcmp = false;
3643 : :
3644 : 9249 : compare_code = GET_CODE (compare_op);
3645 : :
3646 : 9249 : flags = XEXP (compare_op, 0);
3647 : :
3648 : 9249 : if (GET_MODE (flags) == CCFPmode)
3649 : : {
3650 : 67 : fpcmp = true;
3651 : 67 : compare_code
3652 : 67 : = ix86_fp_compare_code_to_integer (compare_code);
3653 : : }
3654 : :
3655 : : /* To simplify rest of code, restrict to the GEU case. */
3656 : 9249 : if (compare_code == LTU)
3657 : : {
3658 : 5051 : std::swap (ct, cf);
3659 : 5051 : compare_code = reverse_condition (compare_code);
3660 : 5051 : code = reverse_condition (code);
3661 : : }
3662 : : else
3663 : : {
3664 : 4198 : if (fpcmp)
3665 : 67 : PUT_CODE (compare_op,
3666 : : reverse_condition_maybe_unordered
3667 : : (GET_CODE (compare_op)));
3668 : : else
3669 : 4131 : PUT_CODE (compare_op,
3670 : : reverse_condition (GET_CODE (compare_op)));
3671 : : }
3672 : 9249 : diff = ct - cf;
3673 : :
3674 : 9249 : if (reg_overlap_mentioned_p (out, compare_op))
3675 : 0 : tmp = gen_reg_rtx (mode);
3676 : :
3677 : 9249 : if (mode == DImode)
3678 : 1946 : emit_insn (gen_x86_movdicc_0_m1 (tmp, flags, compare_op));
3679 : : else
3680 : 7303 : emit_insn (gen_x86_movsicc_0_m1 (gen_lowpart (SImode, tmp),
3681 : : flags, compare_op));
3682 : : }
3683 : : else
3684 : : {
3685 : 1126 : if (code == GT || code == GE)
3686 : 154 : code = reverse_condition (code);
3687 : : else
3688 : : {
3689 : 972 : std::swap (ct, cf);
3690 : 972 : diff = ct - cf;
3691 : : }
3692 : 1126 : tmp = emit_store_flag (tmp, code, op0, op1, VOIDmode, 0, -1);
3693 : : }
3694 : :
3695 : 10689 : if (diff == 1)
3696 : : {
3697 : : /*
3698 : : * cmpl op0,op1
3699 : : * sbbl dest,dest
3700 : : * [addl dest, ct]
3701 : : *
3702 : : * Size 5 - 8.
3703 : : */
3704 : 1390 : if (ct)
3705 : 1250 : tmp = expand_simple_binop (mode, PLUS,
3706 : : tmp, GEN_INT (ct),
3707 : : copy_rtx (tmp), 1, OPTAB_DIRECT);
3708 : : }
3709 : 9299 : else if (cf == -1)
3710 : : {
3711 : : /*
3712 : : * cmpl op0,op1
3713 : : * sbbl dest,dest
3714 : : * orl $ct, dest
3715 : : *
3716 : : * Size 8.
3717 : : */
3718 : 710 : tmp = expand_simple_binop (mode, IOR,
3719 : : tmp, GEN_INT (ct),
3720 : : copy_rtx (tmp), 1, OPTAB_DIRECT);
3721 : : }
3722 : 8589 : else if (diff == -1 && ct)
3723 : : {
3724 : : /*
3725 : : * cmpl op0,op1
3726 : : * sbbl dest,dest
3727 : : * notl dest
3728 : : * [addl dest, cf]
3729 : : *
3730 : : * Size 8 - 11.
3731 : : */
3732 : 856 : tmp = expand_simple_unop (mode, NOT, tmp, copy_rtx (tmp), 1);
3733 : 856 : if (cf)
3734 : 840 : tmp = expand_simple_binop (mode, PLUS,
3735 : : copy_rtx (tmp), GEN_INT (cf),
3736 : : copy_rtx (tmp), 1, OPTAB_DIRECT);
3737 : : }
3738 : : else
3739 : : {
3740 : : /*
3741 : : * cmpl op0,op1
3742 : : * sbbl dest,dest
3743 : : * [notl dest]
3744 : : * andl cf - ct, dest
3745 : : * [addl dest, ct]
3746 : : *
3747 : : * Size 8 - 11.
3748 : : */
3749 : :
3750 : 7733 : if (cf == 0)
3751 : : {
3752 : 844 : cf = ct;
3753 : 844 : ct = 0;
3754 : 844 : tmp = expand_simple_unop (mode, NOT, tmp, copy_rtx (tmp), 1);
3755 : : }
3756 : :
3757 : 7733 : tmp = expand_simple_binop (mode, AND,
3758 : : copy_rtx (tmp),
3759 : 7733 : gen_int_mode (cf - ct, mode),
3760 : : copy_rtx (tmp), 1, OPTAB_DIRECT);
3761 : 7733 : if (ct)
3762 : 5579 : tmp = expand_simple_binop (mode, PLUS,
3763 : : copy_rtx (tmp), GEN_INT (ct),
3764 : : copy_rtx (tmp), 1, OPTAB_DIRECT);
3765 : : }
3766 : :
3767 : 10689 : if (!rtx_equal_p (tmp, out))
3768 : 409 : emit_move_insn (copy_rtx (out), copy_rtx (tmp));
3769 : :
3770 : 10689 : return true;
3771 : : }
3772 : :
3773 : 15588 : if (diff < 0)
3774 : : {
3775 : 5317 : machine_mode cmp_mode = GET_MODE (op0);
3776 : 5317 : enum rtx_code new_code;
3777 : :
3778 : 5317 : if (SCALAR_FLOAT_MODE_P (cmp_mode))
3779 : : {
3780 : 41 : gcc_assert (!DECIMAL_FLOAT_MODE_P (cmp_mode));
3781 : :
3782 : : /* We may be reversing a non-trapping
3783 : : comparison to a trapping comparison. */
3784 : 78 : if (HONOR_NANS (cmp_mode) && flag_trapping_math
3785 : 29 : && code != EQ && code != NE
3786 : 70 : && code != ORDERED && code != UNORDERED)
3787 : : new_code = UNKNOWN;
3788 : : else
3789 : 12 : new_code = reverse_condition_maybe_unordered (code);
3790 : : }
3791 : : else
3792 : 5276 : new_code = ix86_reverse_condition (code, cmp_mode);
3793 : 5288 : if (new_code != UNKNOWN)
3794 : : {
3795 : 5288 : std::swap (ct, cf);
3796 : 5288 : diff = -diff;
3797 : 5288 : code = new_code;
3798 : : }
3799 : : }
3800 : :
3801 : 15588 : compare_code = UNKNOWN;
3802 : 15588 : if (GET_MODE_CLASS (GET_MODE (op0)) == MODE_INT
3803 : 12223 : && CONST_INT_P (op1))
3804 : : {
3805 : 7415 : if (op1 == const0_rtx
3806 : 92 : && (code == LT || code == GE))
3807 : : compare_code = code;
3808 : 7415 : else if (op1 == constm1_rtx)
3809 : : {
3810 : 289 : if (code == LE)
3811 : : compare_code = LT;
3812 : 289 : else if (code == GT)
3813 : : compare_code = GE;
3814 : : }
3815 : : }
3816 : :
3817 : : /* Optimize dest = (op0 < 0) ? -1 : cf. */
3818 : : if (compare_code != UNKNOWN
3819 : 0 : && GET_MODE (op0) == GET_MODE (out)
3820 : 0 : && (cf == -1 || ct == -1))
3821 : : {
3822 : : /* If lea code below could be used, only optimize
3823 : : if it results in a 2 insn sequence. */
3824 : :
3825 : 0 : if (! (diff == 1 || diff == 2 || diff == 4 || diff == 8
3826 : 0 : || diff == 3 || diff == 5 || diff == 9)
3827 : 0 : || (compare_code == LT && ct == -1)
3828 : 0 : || (compare_code == GE && cf == -1))
3829 : : {
3830 : : /*
3831 : : * notl op1 (if necessary)
3832 : : * sarl $31, op1
3833 : : * orl cf, op1
3834 : : */
3835 : 0 : if (ct != -1)
3836 : : {
3837 : 0 : cf = ct;
3838 : 0 : ct = -1;
3839 : 0 : code = reverse_condition (code);
3840 : : }
3841 : :
3842 : 0 : out = emit_store_flag (out, code, op0, op1, VOIDmode, 0, -1);
3843 : :
3844 : 0 : out = expand_simple_binop (mode, IOR,
3845 : : out, GEN_INT (cf),
3846 : : out, 1, OPTAB_DIRECT);
3847 : 0 : if (out != operands[0])
3848 : 0 : emit_move_insn (operands[0], out);
3849 : :
3850 : 0 : return true;
3851 : : }
3852 : : }
3853 : :
3854 : :
3855 : 23143 : if ((diff == 1 || diff == 2 || diff == 4 || diff == 8
3856 : 7555 : || diff == 3 || diff == 5 || diff == 9)
3857 : 8312 : && ((mode != QImode && mode != HImode) || !TARGET_PARTIAL_REG_STALL)
3858 : 23900 : && (mode != DImode
3859 : 3668 : || x86_64_immediate_operand (GEN_INT (cf), VOIDmode)))
3860 : : {
3861 : : /*
3862 : : * xorl dest,dest
3863 : : * cmpl op1,op2
3864 : : * setcc dest
3865 : : * lea cf(dest*(ct-cf)),dest
3866 : : *
3867 : : * Size 14.
3868 : : *
3869 : : * This also catches the degenerate setcc-only case.
3870 : : */
3871 : :
3872 : 8312 : rtx tmp;
3873 : 8312 : int nops;
3874 : :
3875 : 8312 : out = emit_store_flag (out, code, op0, op1, VOIDmode, 0, 1);
3876 : :
3877 : 8312 : nops = 0;
3878 : : /* On x86_64 the lea instruction operates on Pmode, so we need
3879 : : to get arithmetics done in proper mode to match. */
3880 : 8312 : if (diff == 1)
3881 : 7252 : tmp = copy_rtx (out);
3882 : : else
3883 : : {
3884 : 1060 : rtx out1;
3885 : 1060 : out1 = copy_rtx (out);
3886 : 1060 : tmp = gen_rtx_MULT (mode, out1, GEN_INT (diff & ~1));
3887 : 1060 : nops++;
3888 : 1060 : if (diff & 1)
3889 : : {
3890 : 235 : tmp = gen_rtx_PLUS (mode, tmp, out1);
3891 : 235 : nops++;
3892 : : }
3893 : : }
3894 : 8312 : if (cf != 0)
3895 : : {
3896 : 7515 : tmp = plus_constant (mode, tmp, cf);
3897 : 7515 : nops++;
3898 : : }
3899 : 8312 : if (!rtx_equal_p (tmp, out))
3900 : : {
3901 : 7686 : if (nops == 1)
3902 : 6656 : out = force_operand (tmp, copy_rtx (out));
3903 : : else
3904 : 1030 : emit_insn (gen_rtx_SET (copy_rtx (out), copy_rtx (tmp)));
3905 : : }
3906 : 8312 : if (!rtx_equal_p (out, operands[0]))
3907 : 734 : emit_move_insn (operands[0], copy_rtx (out));
3908 : :
3909 : 8312 : return true;
3910 : : }
3911 : :
3912 : : /*
3913 : : * General case: Jumpful:
3914 : : * xorl dest,dest cmpl op1, op2
3915 : : * cmpl op1, op2 movl ct, dest
3916 : : * setcc dest jcc 1f
3917 : : * decl dest movl cf, dest
3918 : : * andl (cf-ct),dest 1:
3919 : : * addl ct,dest
3920 : : *
3921 : : * Size 20. Size 14.
3922 : : *
3923 : : * This is reasonably steep, but branch mispredict costs are
3924 : : * high on modern cpus, so consider failing only if optimizing
3925 : : * for space.
3926 : : */
3927 : :
3928 : 7276 : if ((!TARGET_CMOVE || (mode == QImode && TARGET_PARTIAL_REG_STALL))
3929 : 7276 : && BRANCH_COST (optimize_insn_for_speed_p (),
3930 : : false) >= 2)
3931 : : {
3932 : 0 : if (cf == 0)
3933 : : {
3934 : 0 : machine_mode cmp_mode = GET_MODE (op0);
3935 : 0 : enum rtx_code new_code;
3936 : :
3937 : 0 : if (SCALAR_FLOAT_MODE_P (cmp_mode))
3938 : : {
3939 : 0 : gcc_assert (!DECIMAL_FLOAT_MODE_P (cmp_mode));
3940 : :
3941 : : /* We may be reversing a non-trapping
3942 : : comparison to a trapping comparison. */
3943 : 0 : if (HONOR_NANS (cmp_mode) && flag_trapping_math
3944 : 0 : && code != EQ && code != NE
3945 : 0 : && code != ORDERED && code != UNORDERED)
3946 : : new_code = UNKNOWN;
3947 : : else
3948 : 0 : new_code = reverse_condition_maybe_unordered (code);
3949 : :
3950 : : }
3951 : : else
3952 : : {
3953 : 0 : new_code = ix86_reverse_condition (code, cmp_mode);
3954 : 0 : if (compare_code != UNKNOWN && new_code != UNKNOWN)
3955 : 0 : compare_code = reverse_condition (compare_code);
3956 : : }
3957 : :
3958 : 0 : if (new_code != UNKNOWN)
3959 : : {
3960 : 0 : cf = ct;
3961 : 0 : ct = 0;
3962 : 0 : code = new_code;
3963 : : }
3964 : : }
3965 : :
3966 : 0 : if (compare_code != UNKNOWN)
3967 : : {
3968 : : /* notl op1 (if needed)
3969 : : sarl $31, op1
3970 : : andl (cf-ct), op1
3971 : : addl ct, op1
3972 : :
3973 : : For x < 0 (resp. x <= -1) there will be no notl,
3974 : : so if possible swap the constants to get rid of the
3975 : : complement.
3976 : : True/false will be -1/0 while code below (store flag
3977 : : followed by decrement) is 0/-1, so the constants need
3978 : : to be exchanged once more. */
3979 : :
3980 : 0 : if (compare_code == GE || !cf)
3981 : : {
3982 : 0 : code = reverse_condition (code);
3983 : 0 : compare_code = LT;
3984 : : }
3985 : : else
3986 : : std::swap (ct, cf);
3987 : :
3988 : 0 : out = emit_store_flag (out, code, op0, op1, VOIDmode, 0, -1);
3989 : : }
3990 : : else
3991 : : {
3992 : 0 : out = emit_store_flag (out, code, op0, op1, VOIDmode, 0, 1);
3993 : :
3994 : 0 : out = expand_simple_binop (mode, PLUS, copy_rtx (out),
3995 : : constm1_rtx,
3996 : : copy_rtx (out), 1, OPTAB_DIRECT);
3997 : : }
3998 : :
3999 : 0 : out = expand_simple_binop (mode, AND, copy_rtx (out),
4000 : 0 : gen_int_mode (cf - ct, mode),
4001 : : copy_rtx (out), 1, OPTAB_DIRECT);
4002 : 0 : if (ct)
4003 : 0 : out = expand_simple_binop (mode, PLUS, copy_rtx (out), GEN_INT (ct),
4004 : : copy_rtx (out), 1, OPTAB_DIRECT);
4005 : 0 : if (!rtx_equal_p (out, operands[0]))
4006 : 0 : emit_move_insn (operands[0], copy_rtx (out));
4007 : :
4008 : 0 : return true;
4009 : : }
4010 : : }
4011 : :
4012 : 483706 : if (!TARGET_CMOVE || (mode == QImode && TARGET_PARTIAL_REG_STALL))
4013 : : {
4014 : : /* Try a few things more with specific constants and a variable. */
4015 : :
4016 : 0 : optab op;
4017 : 0 : rtx var, orig_out, out, tmp;
4018 : :
4019 : 0 : if (BRANCH_COST (optimize_insn_for_speed_p (), false) <= 2)
4020 : : return false;
4021 : :
4022 : 0 : operands[2] = op2;
4023 : 0 : operands[3] = op3;
4024 : :
4025 : : /* If one of the two operands is an interesting constant, load a
4026 : : constant with the above and mask it in with a logical operation. */
4027 : :
4028 : 0 : if (CONST_INT_P (operands[2]))
4029 : : {
4030 : 0 : var = operands[3];
4031 : 0 : if (INTVAL (operands[2]) == 0 && operands[3] != constm1_rtx)
4032 : 0 : operands[3] = constm1_rtx, op = and_optab;
4033 : 0 : else if (INTVAL (operands[2]) == -1 && operands[3] != const0_rtx)
4034 : 0 : operands[3] = const0_rtx, op = ior_optab;
4035 : : else
4036 : : return false;
4037 : : }
4038 : 0 : else if (CONST_INT_P (operands[3]))
4039 : : {
4040 : 0 : var = operands[2];
4041 : 0 : if (INTVAL (operands[3]) == 0 && operands[2] != constm1_rtx)
4042 : : {
4043 : : /* For smin (x, 0), expand as "x < 0 ? x : 0" instead of
4044 : : "x <= 0 ? x : 0" to enable sign_bit_compare_p. */
4045 : 0 : if (code == LE && op1 == const0_rtx && rtx_equal_p (op0, var))
4046 : 0 : operands[1] = simplify_gen_relational (LT, VOIDmode,
4047 : 0 : GET_MODE (op0),
4048 : : op0, const0_rtx);
4049 : :
4050 : 0 : operands[2] = constm1_rtx;
4051 : 0 : op = and_optab;
4052 : : }
4053 : 0 : else if (INTVAL (operands[3]) == -1 && operands[3] != const0_rtx)
4054 : 0 : operands[2] = const0_rtx, op = ior_optab;
4055 : : else
4056 : : return false;
4057 : : }
4058 : : else
4059 : : return false;
4060 : :
4061 : 0 : orig_out = operands[0];
4062 : 0 : tmp = gen_reg_rtx (mode);
4063 : 0 : operands[0] = tmp;
4064 : :
4065 : : /* Recurse to get the constant loaded. */
4066 : 0 : if (!ix86_expand_int_movcc (operands))
4067 : : return false;
4068 : :
4069 : : /* Mask in the interesting variable. */
4070 : 0 : out = expand_binop (mode, op, var, tmp, orig_out, 0,
4071 : : OPTAB_WIDEN);
4072 : 0 : if (!rtx_equal_p (out, orig_out))
4073 : 0 : emit_move_insn (copy_rtx (orig_out), copy_rtx (out));
4074 : :
4075 : 0 : return true;
4076 : : }
4077 : :
4078 : : /*
4079 : : * For comparison with above,
4080 : : *
4081 : : * movl cf,dest
4082 : : * movl ct,tmp
4083 : : * cmpl op1,op2
4084 : : * cmovcc tmp,dest
4085 : : *
4086 : : * Size 15.
4087 : : */
4088 : :
4089 : 483706 : if (! nonimmediate_operand (operands[2], mode))
4090 : 24120 : operands[2] = force_reg (mode, operands[2]);
4091 : 483706 : if (! nonimmediate_operand (operands[3], mode))
4092 : 209909 : operands[3] = force_reg (mode, operands[3]);
4093 : :
4094 : 483706 : if (! register_operand (operands[2], VOIDmode)
4095 : 483706 : && (mode == QImode
4096 : 1093 : || ! register_operand (operands[3], VOIDmode)))
4097 : 1561 : operands[2] = force_reg (mode, operands[2]);
4098 : :
4099 : 483706 : if (mode == QImode
4100 : 483706 : && ! register_operand (operands[3], VOIDmode))
4101 : 592 : operands[3] = force_reg (mode, operands[3]);
4102 : :
4103 : 483706 : emit_insn (compare_seq);
4104 : 483706 : emit_insn (gen_rtx_SET (operands[0],
4105 : : gen_rtx_IF_THEN_ELSE (mode,
4106 : : compare_op, operands[2],
4107 : : operands[3])));
4108 : 483706 : return true;
4109 : : }
4110 : :
4111 : : /* Detect conditional moves that exactly match min/max operational
4112 : : semantics. Note that this is IEEE safe, as long as we don't
4113 : : interchange the operands.
4114 : :
4115 : : Returns FALSE if this conditional move doesn't match a MIN/MAX,
4116 : : and TRUE if the operation is successful and instructions are emitted. */
4117 : :
4118 : : static bool
4119 : 11040 : ix86_expand_sse_fp_minmax (rtx dest, enum rtx_code code, rtx cmp_op0,
4120 : : rtx cmp_op1, rtx if_true, rtx if_false)
4121 : : {
4122 : 11040 : machine_mode mode;
4123 : 11040 : bool is_min;
4124 : 11040 : rtx tmp;
4125 : :
4126 : 11040 : if (code == LT)
4127 : : ;
4128 : 3197 : else if (code == UNGE)
4129 : : std::swap (if_true, if_false);
4130 : : else
4131 : : return false;
4132 : :
4133 : 10041 : if (rtx_equal_p (cmp_op0, if_true) && rtx_equal_p (cmp_op1, if_false))
4134 : : is_min = true;
4135 : 4835 : else if (rtx_equal_p (cmp_op1, if_true) && rtx_equal_p (cmp_op0, if_false))
4136 : : is_min = false;
4137 : : else
4138 : 1050 : return false;
4139 : :
4140 : 8991 : mode = GET_MODE (dest);
4141 : :
4142 : : /* We want to check HONOR_NANS and HONOR_SIGNED_ZEROS here,
4143 : : but MODE may be a vector mode and thus not appropriate. */
4144 : 8991 : if (!flag_finite_math_only || flag_signed_zeros)
4145 : : {
4146 : 8991 : int u = is_min ? UNSPEC_IEEE_MIN : UNSPEC_IEEE_MAX;
4147 : 8991 : rtvec v;
4148 : :
4149 : 8991 : if_true = force_reg (mode, if_true);
4150 : 8991 : v = gen_rtvec (2, if_true, if_false);
4151 : 8991 : tmp = gen_rtx_UNSPEC (mode, v, u);
4152 : 8991 : }
4153 : : else
4154 : : {
4155 : 0 : code = is_min ? SMIN : SMAX;
4156 : 0 : if (MEM_P (if_true) && MEM_P (if_false))
4157 : 0 : if_true = force_reg (mode, if_true);
4158 : 0 : tmp = gen_rtx_fmt_ee (code, mode, if_true, if_false);
4159 : : }
4160 : :
4161 : 8991 : emit_insn (gen_rtx_SET (dest, tmp));
4162 : 8991 : return true;
4163 : : }
4164 : :
4165 : : /* Return true if MODE is valid for vector compare to mask register,
4166 : : Same result for conditionl vector move with mask register. */
4167 : : static bool
4168 : 12718 : ix86_valid_mask_cmp_mode (machine_mode mode)
4169 : : {
4170 : : /* XOP has its own vector conditional movement. */
4171 : 12718 : if (TARGET_XOP && !TARGET_AVX512F)
4172 : : return false;
4173 : :
4174 : : /* HFmode only supports vcmpsh whose dest is mask register. */
4175 : 12712 : if (TARGET_AVX512FP16 && mode == HFmode)
4176 : : return true;
4177 : :
4178 : : /* AVX512F is needed for mask operation. */
4179 : 12708 : if (!(TARGET_AVX512F && VECTOR_MODE_P (mode)))
4180 : : return false;
4181 : :
4182 : : /* AVX512BW is needed for vector QI/HImode,
4183 : : AVX512VL is needed for 128/256-bit vector. */
4184 : 194 : machine_mode inner_mode = GET_MODE_INNER (mode);
4185 : 194 : int vector_size = GET_MODE_SIZE (mode);
4186 : 194 : if ((inner_mode == QImode || inner_mode == HImode) && !TARGET_AVX512BW)
4187 : : return false;
4188 : :
4189 : 174 : return (vector_size == 64 && TARGET_EVEX512) || TARGET_AVX512VL;
4190 : : }
4191 : :
4192 : : /* Return true if integer mask comparison should be used. */
4193 : : static bool
4194 : 47174 : ix86_use_mask_cmp_p (machine_mode mode, machine_mode cmp_mode,
4195 : : rtx op_true, rtx op_false)
4196 : : {
4197 : 47174 : int vector_size = GET_MODE_SIZE (mode);
4198 : :
4199 : 47174 : if (cmp_mode == HFmode)
4200 : : return true;
4201 : 47170 : else if (vector_size < 16)
4202 : : return false;
4203 : 41601 : else if (vector_size == 64)
4204 : : return true;
4205 : 83086 : else if (GET_MODE_INNER (cmp_mode) == HFmode)
4206 : : return true;
4207 : 83086 : else if (GET_MODE_INNER (cmp_mode) == BFmode)
4208 : : return true;
4209 : :
4210 : : /* When op_true is NULL, op_false must be NULL, or vice versa. */
4211 : 41543 : gcc_assert (!op_true == !op_false);
4212 : :
4213 : : /* When op_true/op_false is NULL or cmp_mode is not valid mask cmp mode,
4214 : : vector dest is required. */
4215 : 41543 : if (!op_true || !ix86_valid_mask_cmp_mode (cmp_mode))
4216 : : return false;
4217 : :
4218 : : /* Exclude those that could be optimized in ix86_expand_sse_movcc. */
4219 : 48 : if (op_false == CONST0_RTX (mode)
4220 : 48 : || op_true == CONST0_RTX (mode)
4221 : 48 : || (INTEGRAL_MODE_P (mode)
4222 : 40 : && (op_true == CONSTM1_RTX (mode)
4223 : 40 : || op_false == CONSTM1_RTX (mode))))
4224 : 0 : return false;
4225 : :
4226 : : return true;
4227 : : }
4228 : :
4229 : : /* Expand an SSE comparison. Return the register with the result. */
4230 : :
4231 : : static rtx
4232 : 31796 : ix86_expand_sse_cmp (rtx dest, enum rtx_code code, rtx cmp_op0, rtx cmp_op1,
4233 : : rtx op_true, rtx op_false)
4234 : : {
4235 : 31796 : machine_mode mode = GET_MODE (dest);
4236 : 31796 : machine_mode cmp_ops_mode = GET_MODE (cmp_op0);
4237 : :
4238 : : /* In general case result of comparison can differ from operands' type. */
4239 : 31796 : machine_mode cmp_mode;
4240 : :
4241 : : /* In AVX512F the result of comparison is an integer mask. */
4242 : 31796 : bool maskcmp = false;
4243 : 31796 : rtx x;
4244 : :
4245 : 31796 : if (ix86_use_mask_cmp_p (mode, cmp_ops_mode, op_true, op_false))
4246 : : {
4247 : 57 : unsigned int nbits = GET_MODE_NUNITS (cmp_ops_mode);
4248 : 57 : maskcmp = true;
4249 : 57 : cmp_mode = nbits > 8 ? int_mode_for_size (nbits, 0).require () : E_QImode;
4250 : : }
4251 : : else
4252 : : cmp_mode = cmp_ops_mode;
4253 : :
4254 : 31796 : cmp_op0 = force_reg (cmp_ops_mode, cmp_op0);
4255 : :
4256 : 63592 : bool (*op1_predicate)(rtx, machine_mode)
4257 : 31796 : = VECTOR_MODE_P (cmp_ops_mode) ? vector_operand : nonimmediate_operand;
4258 : :
4259 : 31796 : if (!op1_predicate (cmp_op1, cmp_ops_mode))
4260 : 0 : cmp_op1 = force_reg (cmp_ops_mode, cmp_op1);
4261 : :
4262 : 31796 : if (optimize
4263 : 503 : || (maskcmp && cmp_mode != mode)
4264 : 503 : || (op_true && reg_overlap_mentioned_p (dest, op_true))
4265 : 32299 : || (op_false && reg_overlap_mentioned_p (dest, op_false)))
4266 : 62529 : dest = gen_reg_rtx (maskcmp ? cmp_mode : mode);
4267 : :
4268 : 31796 : if (maskcmp)
4269 : : {
4270 : 57 : bool ok = ix86_expand_mask_vec_cmp (dest, code, cmp_op0, cmp_op1);
4271 : 57 : gcc_assert (ok);
4272 : : return dest;
4273 : : }
4274 : :
4275 : 31739 : x = gen_rtx_fmt_ee (code, cmp_mode, cmp_op0, cmp_op1);
4276 : :
4277 : 31739 : if (cmp_mode != mode)
4278 : : {
4279 : 7303 : x = force_reg (cmp_ops_mode, x);
4280 : 7303 : convert_move (dest, x, false);
4281 : : }
4282 : : else
4283 : 24436 : emit_insn (gen_rtx_SET (dest, x));
4284 : :
4285 : : return dest;
4286 : : }
4287 : :
4288 : : /* Emit x86 binary operand CODE in mode MODE for SSE vector
4289 : : instructions that can be performed using GP registers. */
4290 : :
4291 : : static void
4292 : 6834 : ix86_emit_vec_binop (enum rtx_code code, machine_mode mode,
4293 : : rtx dst, rtx src1, rtx src2)
4294 : : {
4295 : 6834 : rtx tmp;
4296 : :
4297 : 6834 : tmp = gen_rtx_SET (dst, gen_rtx_fmt_ee (code, mode, src1, src2));
4298 : :
4299 : 13668 : if (GET_MODE_SIZE (mode) <= GET_MODE_SIZE (SImode)
4300 : 6834 : && GET_MODE_CLASS (mode) == MODE_VECTOR_INT)
4301 : : {
4302 : 48 : rtx clob = gen_rtx_CLOBBER (VOIDmode, gen_rtx_REG (CCmode, FLAGS_REG));
4303 : 48 : tmp = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, tmp, clob));
4304 : : }
4305 : :
4306 : 6834 : emit_insn (tmp);
4307 : 6834 : }
4308 : :
4309 : : /* Expand DEST = CMP ? OP_TRUE : OP_FALSE into a sequence of logical
4310 : : operations. This is used for both scalar and vector conditional moves. */
4311 : :
4312 : : void
4313 : 8679 : ix86_expand_sse_movcc (rtx dest, rtx cmp, rtx op_true, rtx op_false)
4314 : : {
4315 : 8679 : machine_mode mode = GET_MODE (dest);
4316 : 8679 : machine_mode cmpmode = GET_MODE (cmp);
4317 : 8679 : rtx x;
4318 : :
4319 : : /* Simplify trivial VEC_COND_EXPR to avoid ICE in pr97506. */
4320 : 8679 : if (rtx_equal_p (op_true, op_false))
4321 : : {
4322 : 0 : emit_move_insn (dest, op_true);
4323 : 0 : return;
4324 : : }
4325 : :
4326 : : /* If we have an integer mask and FP value then we need
4327 : : to cast mask to FP mode. */
4328 : 8679 : if (mode != cmpmode && VECTOR_MODE_P (cmpmode))
4329 : : {
4330 : 974 : cmp = force_reg (cmpmode, cmp);
4331 : 974 : cmp = gen_rtx_SUBREG (mode, cmp, 0);
4332 : : }
4333 : :
4334 : : /* In AVX512F the result of comparison is an integer mask. */
4335 : 8679 : if (mode != cmpmode
4336 : 1031 : && GET_MODE_CLASS (cmpmode) == MODE_INT)
4337 : : {
4338 : 57 : gcc_assert (ix86_valid_mask_cmp_mode (mode));
4339 : : /* Using scalar/vector move with mask register. */
4340 : 57 : cmp = force_reg (cmpmode, cmp);
4341 : : /* Optimize for mask zero. */
4342 : 114 : op_true = (op_true != CONST0_RTX (mode)
4343 : 57 : ? force_reg (mode, op_true) : op_true);
4344 : 114 : op_false = (op_false != CONST0_RTX (mode)
4345 : 57 : ? force_reg (mode, op_false) : op_false);
4346 : 57 : if (op_true == CONST0_RTX (mode))
4347 : : {
4348 : 0 : if (cmpmode == E_DImode && !TARGET_64BIT)
4349 : : {
4350 : 0 : x = gen_reg_rtx (cmpmode);
4351 : 0 : emit_insn (gen_knotdi (x, cmp));
4352 : : }
4353 : : else
4354 : 0 : x = expand_simple_unop (cmpmode, NOT, cmp, NULL, 1);
4355 : : cmp = x;
4356 : : /* Reverse op_true op_false. */
4357 : : std::swap (op_true, op_false);
4358 : : }
4359 : :
4360 : 57 : if (mode == HFmode)
4361 : 4 : emit_insn (gen_movhf_mask (dest, op_true, op_false, cmp));
4362 : : else
4363 : 53 : emit_insn (gen_rtx_SET (dest,
4364 : : gen_rtx_VEC_MERGE (mode,
4365 : : op_true, op_false, cmp)));
4366 : 57 : return;
4367 : : }
4368 : :
4369 : 8622 : if (vector_all_ones_operand (op_true, mode)
4370 : 8622 : && op_false == CONST0_RTX (mode))
4371 : : {
4372 : 0 : emit_move_insn (dest, cmp);
4373 : 0 : return;
4374 : : }
4375 : 8622 : else if (op_false == CONST0_RTX (mode))
4376 : : {
4377 : 256 : x = expand_simple_binop (mode, AND, cmp, op_true,
4378 : : dest, 1, OPTAB_DIRECT);
4379 : 256 : if (x != dest)
4380 : 0 : emit_move_insn (dest, x);
4381 : 256 : return;
4382 : : }
4383 : 8366 : else if (op_true == CONST0_RTX (mode))
4384 : : {
4385 : 0 : op_false = force_reg (mode, op_false);
4386 : 0 : x = gen_rtx_NOT (mode, cmp);
4387 : 0 : ix86_emit_vec_binop (AND, mode, dest, x, op_false);
4388 : 0 : return;
4389 : : }
4390 : 8366 : else if (vector_all_ones_operand (op_true, mode))
4391 : : {
4392 : 0 : x = expand_simple_binop (mode, IOR, cmp, op_false,
4393 : : dest, 1, OPTAB_DIRECT);
4394 : 0 : if (x != dest)
4395 : 0 : emit_move_insn (dest, x);
4396 : 0 : return;
4397 : : }
4398 : :
4399 : 8366 : if (TARGET_XOP)
4400 : : {
4401 : 66 : op_true = force_reg (mode, op_true);
4402 : :
4403 : 66 : if (GET_MODE_SIZE (mode) < 16
4404 : 66 : || !nonimmediate_operand (op_false, mode))
4405 : 49 : op_false = force_reg (mode, op_false);
4406 : :
4407 : 66 : emit_insn (gen_rtx_SET (dest,
4408 : : gen_rtx_IF_THEN_ELSE (mode, cmp,
4409 : : op_true, op_false)));
4410 : 66 : return;
4411 : : }
4412 : :
4413 : 8300 : rtx (*gen) (rtx, rtx, rtx, rtx) = NULL;
4414 : 8300 : machine_mode blend_mode = mode;
4415 : :
4416 : 8300 : if (GET_MODE_SIZE (mode) < 16
4417 : 8300 : || !vector_operand (op_true, mode))
4418 : 2362 : op_true = force_reg (mode, op_true);
4419 : :
4420 : 8300 : op_false = force_reg (mode, op_false);
4421 : :
4422 : 8300 : switch (mode)
4423 : : {
4424 : 29 : case E_V2SFmode:
4425 : 29 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4426 : : gen = gen_mmx_blendvps;
4427 : : break;
4428 : 290 : case E_V4SFmode:
4429 : 290 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4430 : : gen = gen_sse4_1_blendvps;
4431 : : break;
4432 : 190 : case E_V2DFmode:
4433 : 190 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4434 : : gen = gen_sse4_1_blendvpd;
4435 : : break;
4436 : 1144 : case E_SFmode:
4437 : 1144 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4438 : : gen = gen_sse4_1_blendvss;
4439 : : break;
4440 : 897 : case E_DFmode:
4441 : 897 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4442 : : gen = gen_sse4_1_blendvsd;
4443 : : break;
4444 : 179 : case E_V8QImode:
4445 : 179 : case E_V4HImode:
4446 : 179 : case E_V4HFmode:
4447 : 179 : case E_V4BFmode:
4448 : 179 : case E_V2SImode:
4449 : 179 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4450 : : {
4451 : : gen = gen_mmx_pblendvb_v8qi;
4452 : : blend_mode = V8QImode;
4453 : : }
4454 : : break;
4455 : 77 : case E_V4QImode:
4456 : 77 : case E_V2HImode:
4457 : 77 : case E_V2HFmode:
4458 : 77 : case E_V2BFmode:
4459 : 77 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4460 : : {
4461 : : gen = gen_mmx_pblendvb_v4qi;
4462 : : blend_mode = V4QImode;
4463 : : }
4464 : : break;
4465 : 36 : case E_V2QImode:
4466 : 36 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4467 : : gen = gen_mmx_pblendvb_v2qi;
4468 : : break;
4469 : 5087 : case E_V16QImode:
4470 : 5087 : case E_V8HImode:
4471 : 5087 : case E_V8HFmode:
4472 : 5087 : case E_V8BFmode:
4473 : 5087 : case E_V4SImode:
4474 : 5087 : case E_V2DImode:
4475 : 5087 : case E_V1TImode:
4476 : 5087 : if (TARGET_SSE_MOVCC_USE_BLENDV && TARGET_SSE4_1)
4477 : : {
4478 : : gen = gen_sse4_1_pblendvb;
4479 : : blend_mode = V16QImode;
4480 : : }
4481 : : break;
4482 : 76 : case E_V8SFmode:
4483 : 76 : if (TARGET_AVX && TARGET_SSE_MOVCC_USE_BLENDV)
4484 : : gen = gen_avx_blendvps256;
4485 : : break;
4486 : 89 : case E_V4DFmode:
4487 : 89 : if (TARGET_AVX && TARGET_SSE_MOVCC_USE_BLENDV)
4488 : : gen = gen_avx_blendvpd256;
4489 : : break;
4490 : 206 : case E_V32QImode:
4491 : 206 : case E_V16HImode:
4492 : 206 : case E_V16HFmode:
4493 : 206 : case E_V16BFmode:
4494 : 206 : case E_V8SImode:
4495 : 206 : case E_V4DImode:
4496 : 206 : if (TARGET_AVX2 && TARGET_SSE_MOVCC_USE_BLENDV)
4497 : : {
4498 : : gen = gen_avx2_pblendvb;
4499 : : blend_mode = V32QImode;
4500 : : }
4501 : : break;
4502 : :
4503 : 0 : case E_V64QImode:
4504 : 0 : gen = gen_avx512bw_blendmv64qi;
4505 : 0 : break;
4506 : 0 : case E_V32HImode:
4507 : 0 : gen = gen_avx512bw_blendmv32hi;
4508 : 0 : break;
4509 : 0 : case E_V32HFmode:
4510 : 0 : gen = gen_avx512bw_blendmv32hf;
4511 : 0 : break;
4512 : 0 : case E_V32BFmode:
4513 : 0 : gen = gen_avx512bw_blendmv32bf;
4514 : 0 : break;
4515 : 0 : case E_V16SImode:
4516 : 0 : gen = gen_avx512f_blendmv16si;
4517 : 0 : break;
4518 : 0 : case E_V8DImode:
4519 : 0 : gen = gen_avx512f_blendmv8di;
4520 : 0 : break;
4521 : 0 : case E_V8DFmode:
4522 : 0 : gen = gen_avx512f_blendmv8df;
4523 : 0 : break;
4524 : : case E_V16SFmode:
4525 : : gen = gen_avx512f_blendmv16sf;
4526 : : break;
4527 : :
4528 : : default:
4529 : : break;
4530 : : }
4531 : :
4532 : 0 : if (gen != NULL)
4533 : : {
4534 : 1531 : if (blend_mode == mode)
4535 : : x = dest;
4536 : : else
4537 : : {
4538 : 775 : x = gen_reg_rtx (blend_mode);
4539 : 775 : op_false = gen_lowpart (blend_mode, op_false);
4540 : 775 : op_true = gen_lowpart (blend_mode, op_true);
4541 : 775 : cmp = gen_lowpart (blend_mode, cmp);
4542 : : }
4543 : :
4544 : 1531 : emit_insn (gen (x, op_false, op_true, cmp));
4545 : :
4546 : 1531 : if (x != dest)
4547 : 775 : emit_move_insn (dest, gen_lowpart (mode, x));
4548 : : }
4549 : : else
4550 : : {
4551 : 6769 : rtx t2, t3;
4552 : :
4553 : 6769 : t2 = expand_simple_binop (mode, AND, op_true, cmp,
4554 : : NULL, 1, OPTAB_DIRECT);
4555 : :
4556 : 6769 : t3 = gen_reg_rtx (mode);
4557 : 6769 : x = gen_rtx_NOT (mode, cmp);
4558 : 6769 : ix86_emit_vec_binop (AND, mode, t3, x, op_false);
4559 : :
4560 : 6769 : x = expand_simple_binop (mode, IOR, t3, t2,
4561 : : dest, 1, OPTAB_DIRECT);
4562 : 6769 : if (x != dest)
4563 : 0 : emit_move_insn (dest, x);
4564 : : }
4565 : : }
4566 : :
4567 : : /* Swap, force into registers, or otherwise massage the two operands
4568 : : to an sse comparison with a mask result. Thus we differ a bit from
4569 : : ix86_prepare_fp_compare_args which expects to produce a flags result.
4570 : :
4571 : : The DEST operand exists to help determine whether to commute commutative
4572 : : operators. The POP0/POP1 operands are updated in place. The new
4573 : : comparison code is returned, or UNKNOWN if not implementable. */
4574 : :
4575 : : static enum rtx_code
4576 : 18344 : ix86_prepare_sse_fp_compare_args (rtx dest, enum rtx_code code,
4577 : : rtx *pop0, rtx *pop1)
4578 : : {
4579 : 18344 : switch (code)
4580 : : {
4581 : 65 : case LTGT:
4582 : 65 : case UNEQ:
4583 : : /* AVX supports all the needed comparisons. */
4584 : 65 : if (TARGET_AVX)
4585 : : break;
4586 : : /* We have no LTGT as an operator. We could implement it with
4587 : : NE & ORDERED, but this requires an extra temporary. It's
4588 : : not clear that it's worth it. */
4589 : : return UNKNOWN;
4590 : :
4591 : : case LT:
4592 : : case LE:
4593 : : case UNGT:
4594 : : case UNGE:
4595 : : /* These are supported directly. */
4596 : : break;
4597 : :
4598 : 5744 : case EQ:
4599 : 5744 : case NE:
4600 : 5744 : case UNORDERED:
4601 : 5744 : case ORDERED:
4602 : : /* AVX has 3 operand comparisons, no need to swap anything. */
4603 : 5744 : if (TARGET_AVX)
4604 : : break;
4605 : : /* For commutative operators, try to canonicalize the destination
4606 : : operand to be first in the comparison - this helps reload to
4607 : : avoid extra moves. */
4608 : 407 : if (!dest || !rtx_equal_p (dest, *pop1))
4609 : : break;
4610 : : /* FALLTHRU */
4611 : :
4612 : 11600 : case GE:
4613 : 11600 : case GT:
4614 : 11600 : case UNLE:
4615 : 11600 : case UNLT:
4616 : : /* These are not supported directly before AVX, and furthermore
4617 : : ix86_expand_sse_fp_minmax only optimizes LT/UNGE. Swap the
4618 : : comparison operands to transform into something that is
4619 : : supported. */
4620 : 11600 : std::swap (*pop0, *pop1);
4621 : 11600 : code = swap_condition (code);
4622 : 11600 : break;
4623 : :
4624 : 0 : default:
4625 : 0 : gcc_unreachable ();
4626 : : }
4627 : :
4628 : : return code;
4629 : : }
4630 : :
4631 : : /* Expand a floating-point conditional move. Return true if successful. */
4632 : :
4633 : : bool
4634 : 102275 : ix86_expand_fp_movcc (rtx operands[])
4635 : : {
4636 : 102275 : machine_mode mode = GET_MODE (operands[0]);
4637 : 102275 : enum rtx_code code = GET_CODE (operands[1]);
4638 : 102275 : rtx tmp, compare_op;
4639 : 102275 : rtx op0 = XEXP (operands[1], 0);
4640 : 102275 : rtx op1 = XEXP (operands[1], 1);
4641 : :
4642 : 102275 : if (GET_MODE (op0) == BFmode
4643 : 102275 : && !ix86_fp_comparison_operator (operands[1], VOIDmode))
4644 : : return false;
4645 : :
4646 : 102275 : if (SSE_FLOAT_MODE_SSEMATH_OR_HFBF_P (mode))
4647 : : {
4648 : 71648 : machine_mode cmode;
4649 : :
4650 : : /* Since we've no cmove for sse registers, don't force bad register
4651 : : allocation just to gain access to it. Deny movcc when the
4652 : : comparison mode doesn't match the move mode. */
4653 : 71648 : cmode = GET_MODE (op0);
4654 : 71648 : if (cmode == VOIDmode)
4655 : 0 : cmode = GET_MODE (op1);
4656 : 71648 : if (cmode != mode)
4657 : : return false;
4658 : :
4659 : 11060 : code = ix86_prepare_sse_fp_compare_args (operands[0], code, &op0, &op1);
4660 : 11060 : if (code == UNKNOWN)
4661 : : return false;
4662 : :
4663 : 11040 : if (ix86_expand_sse_fp_minmax (operands[0], code, op0, op1,
4664 : : operands[2], operands[3]))
4665 : : return true;
4666 : :
4667 : 2049 : tmp = ix86_expand_sse_cmp (operands[0], code, op0, op1,
4668 : : operands[2], operands[3]);
4669 : 2049 : ix86_expand_sse_movcc (operands[0], tmp, operands[2], operands[3]);
4670 : 2049 : return true;
4671 : : }
4672 : :
4673 : 30627 : if (GET_MODE (op0) == TImode
4674 : 30627 : || (GET_MODE (op0) == DImode
4675 : 72 : && !TARGET_64BIT))
4676 : : return false;
4677 : :
4678 : : /* The floating point conditional move instructions don't directly
4679 : : support conditions resulting from a signed integer comparison. */
4680 : :
4681 : 30555 : compare_op = ix86_expand_compare (code, op0, op1);
4682 : 30555 : if (!fcmov_comparison_operator (compare_op, VOIDmode))
4683 : : {
4684 : 143 : tmp = gen_reg_rtx (QImode);
4685 : 143 : ix86_expand_setcc (tmp, code, op0, op1);
4686 : :
4687 : 143 : compare_op = ix86_expand_compare (NE, tmp, const0_rtx);
4688 : : }
4689 : :
4690 : 30555 : emit_insn (gen_rtx_SET (operands[0],
4691 : : gen_rtx_IF_THEN_ELSE (mode, compare_op,
4692 : : operands[2], operands[3])));
4693 : :
4694 : 30555 : return true;
4695 : : }
4696 : :
4697 : : /* Helper for ix86_cmp_code_to_pcmp_immediate for int modes. */
4698 : :
4699 : : static int
4700 : 3794 : ix86_int_cmp_code_to_pcmp_immediate (enum rtx_code code)
4701 : : {
4702 : 3794 : switch (code)
4703 : : {
4704 : : case EQ:
4705 : : return 0;
4706 : 353 : case LT:
4707 : 353 : case LTU:
4708 : 353 : return 1;
4709 : 186 : case LE:
4710 : 186 : case LEU:
4711 : 186 : return 2;
4712 : 2091 : case NE:
4713 : 2091 : return 4;
4714 : 281 : case GE:
4715 : 281 : case GEU:
4716 : 281 : return 5;
4717 : 419 : case GT:
4718 : 419 : case GTU:
4719 : 419 : return 6;
4720 : 0 : default:
4721 : 0 : gcc_unreachable ();
4722 : : }
4723 : : }
4724 : :
4725 : : /* Helper for ix86_cmp_code_to_pcmp_immediate for fp modes. */
4726 : :
4727 : : static int
4728 : 2199 : ix86_fp_cmp_code_to_pcmp_immediate (enum rtx_code code)
4729 : : {
4730 : 2199 : switch (code)
4731 : : {
4732 : : case EQ:
4733 : : return 0x00;
4734 : 850 : case NE:
4735 : 850 : return 0x04;
4736 : 503 : case GT:
4737 : 503 : return 0x0e;
4738 : 45 : case LE:
4739 : 45 : return 0x02;
4740 : 52 : case GE:
4741 : 52 : return 0x0d;
4742 : 653 : case LT:
4743 : 653 : return 0x01;
4744 : 1 : case UNLE:
4745 : 1 : return 0x0a;
4746 : 1 : case UNLT:
4747 : 1 : return 0x09;
4748 : 4 : case UNGE:
4749 : 4 : return 0x05;
4750 : 1 : case UNGT:
4751 : 1 : return 0x06;
4752 : 1 : case UNEQ:
4753 : 1 : return 0x18;
4754 : 0 : case LTGT:
4755 : 0 : return 0x0c;
4756 : 1 : case ORDERED:
4757 : 1 : return 0x07;
4758 : 1 : case UNORDERED:
4759 : 1 : return 0x03;
4760 : 0 : default:
4761 : 0 : gcc_unreachable ();
4762 : : }
4763 : : }
4764 : :
4765 : : /* Return immediate value to be used in UNSPEC_PCMP
4766 : : for comparison CODE in MODE. */
4767 : :
4768 : : static int
4769 : 5993 : ix86_cmp_code_to_pcmp_immediate (enum rtx_code code, machine_mode mode)
4770 : : {
4771 : 5993 : if (FLOAT_MODE_P (mode))
4772 : 2199 : return ix86_fp_cmp_code_to_pcmp_immediate (code);
4773 : 3794 : return ix86_int_cmp_code_to_pcmp_immediate (code);
4774 : : }
4775 : :
4776 : : /* Expand AVX-512 vector comparison. */
4777 : :
4778 : : bool
4779 : 5993 : ix86_expand_mask_vec_cmp (rtx dest, enum rtx_code code, rtx cmp_op0, rtx cmp_op1)
4780 : : {
4781 : 5993 : machine_mode mask_mode = GET_MODE (dest);
4782 : 5993 : machine_mode cmp_mode = GET_MODE (cmp_op0);
4783 : 5993 : rtx imm = GEN_INT (ix86_cmp_code_to_pcmp_immediate (code, cmp_mode));
4784 : 5993 : int unspec_code;
4785 : 5993 : rtx unspec;
4786 : :
4787 : 5993 : switch (code)
4788 : : {
4789 : : case LEU:
4790 : : case GTU:
4791 : : case GEU:
4792 : : case LTU:
4793 : : unspec_code = UNSPEC_UNSIGNED_PCMP;
4794 : : break;
4795 : :
4796 : 5679 : default:
4797 : 5679 : unspec_code = UNSPEC_PCMP;
4798 : : }
4799 : :
4800 : 5993 : unspec = gen_rtx_UNSPEC (mask_mode, gen_rtvec (3, cmp_op0, cmp_op1, imm),
4801 : : unspec_code);
4802 : 5993 : emit_insn (gen_rtx_SET (dest, unspec));
4803 : :
4804 : 5993 : return true;
4805 : : }
4806 : :
4807 : : /* Expand fp vector comparison. */
4808 : :
4809 : : bool
4810 : 7284 : ix86_expand_fp_vec_cmp (rtx operands[])
4811 : : {
4812 : 7284 : enum rtx_code code = GET_CODE (operands[1]);
4813 : 7284 : rtx cmp;
4814 : :
4815 : 7284 : code = ix86_prepare_sse_fp_compare_args (operands[0], code,
4816 : : &operands[2], &operands[3]);
4817 : 7284 : if (code == UNKNOWN)
4818 : : {
4819 : 19 : rtx temp;
4820 : 19 : switch (GET_CODE (operands[1]))
4821 : : {
4822 : 2 : case LTGT:
4823 : 2 : temp = ix86_expand_sse_cmp (operands[0], ORDERED, operands[2],
4824 : : operands[3], NULL, NULL);
4825 : 2 : cmp = ix86_expand_sse_cmp (operands[0], NE, operands[2],
4826 : : operands[3], NULL, NULL);
4827 : 2 : code = AND;
4828 : 2 : break;
4829 : 17 : case UNEQ:
4830 : 17 : temp = ix86_expand_sse_cmp (operands[0], UNORDERED, operands[2],
4831 : : operands[3], NULL, NULL);
4832 : 17 : cmp = ix86_expand_sse_cmp (operands[0], EQ, operands[2],
4833 : : operands[3], NULL, NULL);
4834 : 17 : code = IOR;
4835 : 17 : break;
4836 : 0 : default:
4837 : 0 : gcc_unreachable ();
4838 : : }
4839 : 19 : cmp = expand_simple_binop (GET_MODE (cmp), code, temp, cmp, cmp, 1,
4840 : : OPTAB_DIRECT);
4841 : : }
4842 : : else
4843 : 7265 : cmp = ix86_expand_sse_cmp (operands[0], code, operands[2], operands[3],
4844 : : NULL, NULL);
4845 : :
4846 : 7284 : if (operands[0] != cmp)
4847 : 7201 : emit_move_insn (operands[0], cmp);
4848 : :
4849 : 7284 : return true;
4850 : : }
4851 : :
4852 : : static rtx
4853 : 15560 : ix86_expand_int_sse_cmp (rtx dest, enum rtx_code code, rtx cop0, rtx cop1,
4854 : : rtx op_true, rtx op_false, bool *negate)
4855 : : {
4856 : 15560 : machine_mode data_mode = GET_MODE (dest);
4857 : 15560 : machine_mode mode = GET_MODE (cop0);
4858 : 15560 : rtx x;
4859 : :
4860 : 15560 : *negate = false;
4861 : :
4862 : : /* XOP supports all of the comparisons on all 128-bit vector int types. */
4863 : 15560 : if (TARGET_XOP
4864 : 185 : && GET_MODE_CLASS (mode) == MODE_VECTOR_INT
4865 : 15745 : && GET_MODE_SIZE (mode) <= 16)
4866 : : ;
4867 : : /* AVX512F supports all of the comparsions
4868 : : on all 128/256/512-bit vector int types. */
4869 : 15378 : else if (ix86_use_mask_cmp_p (data_mode, mode, op_true, op_false))
4870 : : ;
4871 : : else
4872 : : {
4873 : : /* Canonicalize the comparison to EQ, GT, GTU. */
4874 : 15325 : switch (code)
4875 : : {
4876 : : case EQ:
4877 : : case GT:
4878 : : case GTU:
4879 : : break;
4880 : :
4881 : 654 : case LE:
4882 : 654 : case LEU:
4883 : : /* x <= cst can be handled as x < cst + 1 unless there is
4884 : : wrap around in cst + 1. */
4885 : 654 : if (GET_CODE (cop1) == CONST_VECTOR
4886 : 1099 : && GET_MODE_INNER (mode) != TImode)
4887 : : {
4888 : 445 : unsigned int n_elts = GET_MODE_NUNITS (mode), i;
4889 : 445 : machine_mode eltmode = GET_MODE_INNER (mode);
4890 : 2810 : for (i = 0; i < n_elts; ++i)
4891 : : {
4892 : 2366 : rtx elt = CONST_VECTOR_ELT (cop1, i);
4893 : 2366 : if (!CONST_INT_P (elt))
4894 : : break;
4895 : 2366 : if (code == LE)
4896 : : {
4897 : : /* For LE punt if some element is signed maximum. */
4898 : 1526 : if ((INTVAL (elt) & (GET_MODE_MASK (eltmode) >> 1))
4899 : : == (GET_MODE_MASK (eltmode) >> 1))
4900 : : break;
4901 : : }
4902 : : /* For LEU punt if some element is unsigned maximum. */
4903 : 840 : else if (elt == constm1_rtx)
4904 : : break;
4905 : : }
4906 : 445 : if (i == n_elts)
4907 : : {
4908 : 444 : rtvec v = rtvec_alloc (n_elts);
4909 : 3252 : for (i = 0; i < n_elts; ++i)
4910 : 2364 : RTVEC_ELT (v, i)
4911 : 2364 : = gen_int_mode (INTVAL (CONST_VECTOR_ELT (cop1, i)) + 1,
4912 : : eltmode);
4913 : 444 : cop1 = gen_rtx_CONST_VECTOR (mode, v);
4914 : 444 : std::swap (cop0, cop1);
4915 : 444 : code = code == LE ? GT : GTU;
4916 : : break;
4917 : : }
4918 : : }
4919 : : /* FALLTHRU */
4920 : 3545 : case NE:
4921 : 3545 : code = reverse_condition (code);
4922 : 3545 : *negate = true;
4923 : 3545 : break;
4924 : :
4925 : 367 : case GE:
4926 : 367 : case GEU:
4927 : : /* x >= cst can be handled as x > cst - 1 unless there is
4928 : : wrap around in cst - 1. */
4929 : 367 : if (GET_CODE (cop1) == CONST_VECTOR
4930 : 537 : && GET_MODE_INNER (mode) != TImode)
4931 : : {
4932 : 170 : unsigned int n_elts = GET_MODE_NUNITS (mode), i;
4933 : 170 : machine_mode eltmode = GET_MODE_INNER (mode);
4934 : 1104 : for (i = 0; i < n_elts; ++i)
4935 : : {
4936 : 982 : rtx elt = CONST_VECTOR_ELT (cop1, i);
4937 : 982 : if (!CONST_INT_P (elt))
4938 : : break;
4939 : 982 : if (code == GE)
4940 : : {
4941 : : /* For GE punt if some element is signed minimum. */
4942 : 934 : if (INTVAL (elt) < 0
4943 : 136 : && ((INTVAL (elt) & (GET_MODE_MASK (eltmode) >> 1))
4944 : : == 0))
4945 : : break;
4946 : : }
4947 : : /* For GEU punt if some element is zero. */
4948 : 48 : else if (elt == const0_rtx)
4949 : : break;
4950 : : }
4951 : 170 : if (i == n_elts)
4952 : : {
4953 : 122 : rtvec v = rtvec_alloc (n_elts);
4954 : 1178 : for (i = 0; i < n_elts; ++i)
4955 : 934 : RTVEC_ELT (v, i)
4956 : 934 : = gen_int_mode (INTVAL (CONST_VECTOR_ELT (cop1, i)) - 1,
4957 : : eltmode);
4958 : 122 : cop1 = gen_rtx_CONST_VECTOR (mode, v);
4959 : 122 : code = code == GE ? GT : GTU;
4960 : : break;
4961 : : }
4962 : : }
4963 : 245 : code = reverse_condition (code);
4964 : 245 : *negate = true;
4965 : : /* FALLTHRU */
4966 : :
4967 : 1458 : case LT:
4968 : 1458 : case LTU:
4969 : 1458 : std::swap (cop0, cop1);
4970 : 1458 : code = swap_condition (code);
4971 : 1458 : break;
4972 : :
4973 : 0 : default:
4974 : 0 : gcc_unreachable ();
4975 : : }
4976 : :
4977 : : /* Only SSE4.1/SSE4.2 supports V2DImode. */
4978 : 15325 : if (mode == V2DImode)
4979 : : {
4980 : 1071 : switch (code)
4981 : : {
4982 : 865 : case EQ:
4983 : : /* SSE4.1 supports EQ. */
4984 : 865 : if (!TARGET_SSE4_1)
4985 : 15560 : return NULL;
4986 : : break;
4987 : :
4988 : 206 : case GT:
4989 : 206 : case GTU:
4990 : : /* SSE4.2 supports GT/GTU. */
4991 : 206 : if (!TARGET_SSE4_2)
4992 : : return NULL;
4993 : : break;
4994 : :
4995 : 0 : default:
4996 : 0 : gcc_unreachable ();
4997 : : }
4998 : : }
4999 : :
5000 : 15325 : if (GET_CODE (cop0) == CONST_VECTOR)
5001 : 973 : cop0 = force_reg (mode, cop0);
5002 : 14352 : else if (GET_CODE (cop1) == CONST_VECTOR)
5003 : 6623 : cop1 = force_reg (mode, cop1);
5004 : :
5005 : 15325 : rtx optrue = op_true ? op_true : CONSTM1_RTX (data_mode);
5006 : 15325 : rtx opfalse = op_false ? op_false : CONST0_RTX (data_mode);
5007 : 15325 : if (*negate)
5008 : 3790 : std::swap (optrue, opfalse);
5009 : :
5010 : : /* Transform x > y ? 0 : -1 (i.e. x <= y ? -1 : 0 or x <= y) when
5011 : : not using integer masks into min (x, y) == x ? -1 : 0 (i.e.
5012 : : min (x, y) == x). While we add one instruction (the minimum),
5013 : : we remove the need for two instructions in the negation, as the
5014 : : result is done this way.
5015 : : When using masks, do it for SI/DImode element types, as it is shorter
5016 : : than the two subtractions. */
5017 : 15325 : if ((code != EQ
5018 : 6417 : && GET_MODE_SIZE (mode) != 64
5019 : 6417 : && vector_all_ones_operand (opfalse, data_mode)
5020 : 455 : && optrue == CONST0_RTX (data_mode))
5021 : 21287 : || (code == GTU
5022 : 1634 : && GET_MODE_SIZE (GET_MODE_INNER (mode)) >= 4
5023 : : /* Don't do it if not using integer masks and we'd end up with
5024 : : the right values in the registers though. */
5025 : 501 : && ((GET_MODE_SIZE (mode) == 64 && TARGET_EVEX512)
5026 : 501 : || !vector_all_ones_operand (optrue, data_mode)
5027 : 392 : || opfalse != CONST0_RTX (data_mode))))
5028 : : {
5029 : 564 : rtx (*gen) (rtx, rtx, rtx) = NULL;
5030 : :
5031 : 564 : switch (mode)
5032 : : {
5033 : 0 : case E_V16SImode:
5034 : 0 : gen = (code == GTU) ? gen_uminv16si3 : gen_sminv16si3;
5035 : : break;
5036 : 0 : case E_V8DImode:
5037 : 0 : gen = (code == GTU) ? gen_uminv8di3 : gen_sminv8di3;
5038 : 0 : cop0 = force_reg (mode, cop0);
5039 : 0 : cop1 = force_reg (mode, cop1);
5040 : 0 : break;
5041 : 16 : case E_V32QImode:
5042 : 16 : if (TARGET_AVX2)
5043 : 16 : gen = (code == GTU) ? gen_uminv32qi3 : gen_sminv32qi3;
5044 : : break;
5045 : 16 : case E_V16HImode:
5046 : 16 : if (TARGET_AVX2)
5047 : 16 : gen = (code == GTU) ? gen_uminv16hi3 : gen_sminv16hi3;
5048 : : break;
5049 : 20 : case E_V8SImode:
5050 : 20 : if (TARGET_AVX2)
5051 : 20 : gen = (code == GTU) ? gen_uminv8si3 : gen_sminv8si3;
5052 : : break;
5053 : 20 : case E_V4DImode:
5054 : 20 : if (TARGET_AVX512VL)
5055 : : {
5056 : 0 : gen = (code == GTU) ? gen_uminv4di3 : gen_sminv4di3;
5057 : 0 : cop0 = force_reg (mode, cop0);
5058 : 0 : cop1 = force_reg (mode, cop1);
5059 : : }
5060 : : break;
5061 : 55 : case E_V16QImode:
5062 : 55 : if (code == GTU && TARGET_SSE2)
5063 : : gen = gen_uminv16qi3;
5064 : 18 : else if (code == GT && TARGET_SSE4_1)
5065 : : gen = gen_sminv16qi3;
5066 : : break;
5067 : 40 : case E_V8QImode:
5068 : 40 : if (code == GTU && TARGET_SSE2)
5069 : : gen = gen_uminv8qi3;
5070 : 38 : else if (code == GT && TARGET_SSE4_1)
5071 : : gen = gen_sminv8qi3;
5072 : : break;
5073 : 13 : case E_V4QImode:
5074 : 13 : if (code == GTU && TARGET_SSE2)
5075 : : gen = gen_uminv4qi3;
5076 : 2 : else if (code == GT && TARGET_SSE4_1)
5077 : : gen = gen_sminv4qi3;
5078 : : break;
5079 : 8 : case E_V2QImode:
5080 : 8 : if (code == GTU && TARGET_SSE2)
5081 : : gen = gen_uminv2qi3;
5082 : 6 : else if (code == GT && TARGET_SSE4_1)
5083 : : gen = gen_sminv2qi3;
5084 : : break;
5085 : 61 : case E_V8HImode:
5086 : 61 : if (code == GTU && TARGET_SSE4_1)
5087 : : gen = gen_uminv8hi3;
5088 : 53 : else if (code == GT && TARGET_SSE2)
5089 : : gen = gen_sminv8hi3;
5090 : : break;
5091 : 4 : case E_V4HImode:
5092 : 4 : if (code == GTU && TARGET_SSE4_1)
5093 : : gen = gen_uminv4hi3;
5094 : 4 : else if (code == GT && TARGET_SSE2)
5095 : : gen = gen_sminv4hi3;
5096 : : break;
5097 : 13 : case E_V2HImode:
5098 : 13 : if (code == GTU && TARGET_SSE4_1)
5099 : : gen = gen_uminv2hi3;
5100 : 13 : else if (code == GT && TARGET_SSE2)
5101 : : gen = gen_sminv2hi3;
5102 : : break;
5103 : 193 : case E_V4SImode:
5104 : 193 : if (TARGET_SSE4_1)
5105 : 31 : gen = (code == GTU) ? gen_uminv4si3 : gen_sminv4si3;
5106 : : break;
5107 : 77 : case E_V2SImode:
5108 : 77 : if (TARGET_SSE4_1)
5109 : 0 : gen = (code == GTU) ? gen_uminv2si3 : gen_sminv2si3;
5110 : : break;
5111 : 28 : case E_V2DImode:
5112 : 28 : if (TARGET_AVX512VL)
5113 : : {
5114 : 0 : gen = (code == GTU) ? gen_uminv2di3 : gen_sminv2di3;
5115 : 0 : cop0 = force_reg (mode, cop0);
5116 : 0 : cop1 = force_reg (mode, cop1);
5117 : : }
5118 : : break;
5119 : : default:
5120 : : break;
5121 : : }
5122 : :
5123 : 0 : if (gen)
5124 : : {
5125 : 222 : rtx tem = gen_reg_rtx (mode);
5126 : 222 : if (!vector_operand (cop0, mode))
5127 : 0 : cop0 = force_reg (mode, cop0);
5128 : 222 : if (!vector_operand (cop1, mode))
5129 : 0 : cop1 = force_reg (mode, cop1);
5130 : 222 : *negate = !*negate;
5131 : 222 : emit_insn (gen (tem, cop0, cop1));
5132 : 222 : cop1 = tem;
5133 : 222 : code = EQ;
5134 : : }
5135 : : }
5136 : :
5137 : : /* Unsigned parallel compare is not supported by the hardware.
5138 : : Play some tricks to turn this into a signed comparison
5139 : : against 0. */
5140 : 15325 : if (code == GTU)
5141 : : {
5142 : 907 : cop0 = force_reg (mode, cop0);
5143 : :
5144 : 907 : switch (mode)
5145 : : {
5146 : 560 : case E_V16SImode:
5147 : 560 : case E_V8DImode:
5148 : 560 : case E_V8SImode:
5149 : 560 : case E_V4DImode:
5150 : 560 : case E_V4SImode:
5151 : 560 : case E_V2SImode:
5152 : 560 : case E_V2DImode:
5153 : 560 : {
5154 : 560 : rtx t1, t2, mask;
5155 : :
5156 : : /* Subtract (-(INT MAX) - 1) from both operands to make
5157 : : them signed. */
5158 : 560 : mask = ix86_build_signbit_mask (mode, true, false);
5159 : 560 : t1 = gen_reg_rtx (mode);
5160 : 560 : emit_insn (gen_sub3_insn (t1, cop0, mask));
5161 : :
5162 : 560 : t2 = gen_reg_rtx (mode);
5163 : 560 : emit_insn (gen_sub3_insn (t2, cop1, mask));
5164 : :
5165 : 560 : cop0 = t1;
5166 : 560 : cop1 = t2;
5167 : 560 : code = GT;
5168 : : }
5169 : 560 : break;
5170 : :
5171 : 347 : case E_V64QImode:
5172 : 347 : case E_V32HImode:
5173 : 347 : case E_V32QImode:
5174 : 347 : case E_V16HImode:
5175 : 347 : case E_V16QImode:
5176 : 347 : case E_V8QImode:
5177 : 347 : case E_V4QImode:
5178 : 347 : case E_V2QImode:
5179 : 347 : case E_V8HImode:
5180 : 347 : case E_V4HImode:
5181 : 347 : case E_V2HImode:
5182 : : /* Perform a parallel unsigned saturating subtraction. */
5183 : 347 : x = gen_reg_rtx (mode);
5184 : 347 : emit_insn (gen_rtx_SET
5185 : : (x, gen_rtx_US_MINUS (mode, cop0, cop1)));
5186 : 347 : cop0 = x;
5187 : 347 : cop1 = CONST0_RTX (mode);
5188 : 347 : code = EQ;
5189 : 347 : *negate = !*negate;
5190 : 347 : break;
5191 : :
5192 : 0 : default:
5193 : 0 : gcc_unreachable ();
5194 : : }
5195 : : }
5196 : : }
5197 : :
5198 : 15560 : if (*negate)
5199 : 3853 : std::swap (op_true, op_false);
5200 : :
5201 : 15560 : if (GET_CODE (cop1) == CONST_VECTOR)
5202 : 416 : cop1 = force_reg (mode, cop1);
5203 : :
5204 : : /* Allow the comparison to be done in one mode, but the movcc to
5205 : : happen in another mode. */
5206 : 15560 : if (data_mode == mode)
5207 : 15518 : x = ix86_expand_sse_cmp (dest, code, cop0, cop1, op_true, op_false);
5208 : : else
5209 : : {
5210 : 126 : gcc_assert (GET_MODE_SIZE (data_mode) == GET_MODE_SIZE (mode));
5211 : 42 : x = ix86_expand_sse_cmp (gen_reg_rtx (mode), code, cop0, cop1,
5212 : : op_true, op_false);
5213 : 42 : if (GET_MODE (x) == mode)
5214 : 24 : x = gen_lowpart (data_mode, x);
5215 : : }
5216 : :
5217 : : return x;
5218 : : }
5219 : :
5220 : : /* Expand integer vector comparison. */
5221 : :
5222 : : bool
5223 : 8519 : ix86_expand_int_vec_cmp (rtx operands[])
5224 : : {
5225 : 8519 : rtx_code code = GET_CODE (operands[1]);
5226 : 8519 : bool negate = false;
5227 : 8519 : rtx cmp = ix86_expand_int_sse_cmp (operands[0], code, operands[2],
5228 : : operands[3], NULL, NULL, &negate);
5229 : :
5230 : 8519 : if (!cmp)
5231 : : return false;
5232 : :
5233 : 8519 : if (negate)
5234 : 3757 : cmp = ix86_expand_int_sse_cmp (operands[0], EQ, cmp,
5235 : 3757 : CONST0_RTX (GET_MODE (cmp)),
5236 : : NULL, NULL, &negate);
5237 : :
5238 : 8519 : gcc_assert (!negate);
5239 : :
5240 : 8519 : if (operands[0] != cmp)
5241 : 8226 : emit_move_insn (operands[0], cmp);
5242 : :
5243 : : return true;
5244 : : }
5245 : :
5246 : : /* Expand a floating-point vector conditional move; a vcond operation
5247 : : rather than a movcc operation. */
5248 : :
5249 : : bool
5250 : 0 : ix86_expand_fp_vcond (rtx operands[])
5251 : : {
5252 : 0 : enum rtx_code code = GET_CODE (operands[3]);
5253 : 0 : rtx cmp;
5254 : :
5255 : 0 : code = ix86_prepare_sse_fp_compare_args (operands[0], code,
5256 : : &operands[4], &operands[5]);
5257 : 0 : if (code == UNKNOWN)
5258 : : {
5259 : 0 : rtx temp;
5260 : 0 : switch (GET_CODE (operands[3]))
5261 : : {
5262 : 0 : case LTGT:
5263 : 0 : temp = ix86_expand_sse_cmp (operands[0], ORDERED, operands[4],
5264 : : operands[5], operands[0], operands[0]);
5265 : 0 : cmp = ix86_expand_sse_cmp (operands[0], NE, operands[4],
5266 : : operands[5], operands[1], operands[2]);
5267 : 0 : code = AND;
5268 : 0 : break;
5269 : 0 : case UNEQ:
5270 : 0 : temp = ix86_expand_sse_cmp (operands[0], UNORDERED, operands[4],
5271 : : operands[5], operands[0], operands[0]);
5272 : 0 : cmp = ix86_expand_sse_cmp (operands[0], EQ, operands[4],
5273 : : operands[5], operands[1], operands[2]);
5274 : 0 : code = IOR;
5275 : 0 : break;
5276 : 0 : default:
5277 : 0 : gcc_unreachable ();
5278 : : }
5279 : 0 : cmp = expand_simple_binop (GET_MODE (cmp), code, temp, cmp, cmp, 1,
5280 : : OPTAB_DIRECT);
5281 : 0 : ix86_expand_sse_movcc (operands[0], cmp, operands[1], operands[2]);
5282 : 0 : return true;
5283 : : }
5284 : :
5285 : 0 : if (ix86_expand_sse_fp_minmax (operands[0], code, operands[4],
5286 : : operands[5], operands[1], operands[2]))
5287 : : return true;
5288 : :
5289 : 0 : cmp = ix86_expand_sse_cmp (operands[0], code, operands[4], operands[5],
5290 : : operands[1], operands[2]);
5291 : 0 : ix86_expand_sse_movcc (operands[0], cmp, operands[1], operands[2]);
5292 : 0 : return true;
5293 : : }
5294 : :
5295 : : /* Expand a signed/unsigned integral vector conditional move. */
5296 : :
5297 : : bool
5298 : 3284 : ix86_expand_int_vcond (rtx operands[])
5299 : : {
5300 : 3284 : machine_mode data_mode = GET_MODE (operands[0]);
5301 : 3284 : machine_mode mode = GET_MODE (operands[4]);
5302 : 3284 : enum rtx_code code = GET_CODE (operands[3]);
5303 : 3284 : bool negate = false;
5304 : 3284 : rtx x, cop0, cop1;
5305 : :
5306 : 3284 : cop0 = operands[4];
5307 : 3284 : cop1 = operands[5];
5308 : :
5309 : : /* Try to optimize x < 0 ? -1 : 0 into (signed) x >> 31
5310 : : and x < 0 ? 1 : 0 into (unsigned) x >> 31. */
5311 : 3284 : if ((code == LT || code == GE)
5312 : 0 : && data_mode == mode
5313 : 0 : && cop1 == CONST0_RTX (mode)
5314 : 0 : && operands[1 + (code == LT)] == CONST0_RTX (data_mode)
5315 : 0 : && GET_MODE_UNIT_SIZE (data_mode) > 1
5316 : 0 : && GET_MODE_UNIT_SIZE (data_mode) <= 8
5317 : 3284 : && (GET_MODE_SIZE (data_mode) == 16
5318 : 0 : || (TARGET_AVX2 && GET_MODE_SIZE (data_mode) == 32)))
5319 : : {
5320 : 0 : rtx negop = operands[2 - (code == LT)];
5321 : 0 : int shift = GET_MODE_UNIT_BITSIZE (data_mode) - 1;
5322 : 0 : if (negop == CONST1_RTX (data_mode))
5323 : : {
5324 : 0 : rtx res = expand_simple_binop (mode, LSHIFTRT, cop0, GEN_INT (shift),
5325 : : operands[0], 1, OPTAB_DIRECT);
5326 : 0 : if (res != operands[0])
5327 : 0 : emit_move_insn (operands[0], res);
5328 : 0 : return true;
5329 : : }
5330 : 0 : else if (GET_MODE_INNER (data_mode) != DImode
5331 : 0 : && vector_all_ones_operand (negop, data_mode))
5332 : : {
5333 : 0 : rtx res = expand_simple_binop (mode, ASHIFTRT, cop0, GEN_INT (shift),
5334 : : operands[0], 0, OPTAB_DIRECT);
5335 : 0 : if (res != operands[0])
5336 : 0 : emit_move_insn (operands[0], res);
5337 : 0 : return true;
5338 : : }
5339 : : }
5340 : :
5341 : 3284 : if (!nonimmediate_operand (cop1, mode))
5342 : 125 : cop1 = force_reg (mode, cop1);
5343 : 3284 : if (!general_operand (operands[1], data_mode))
5344 : 0 : operands[1] = force_reg (data_mode, operands[1]);
5345 : 3284 : if (!general_operand (operands[2], data_mode))
5346 : 0 : operands[2] = force_reg (data_mode, operands[2]);
5347 : :
5348 : 3284 : x = ix86_expand_int_sse_cmp (operands[0], code, cop0, cop1,
5349 : : operands[1], operands[2], &negate);
5350 : :
5351 : 3284 : if (!x)
5352 : : return false;
5353 : :
5354 : 3284 : ix86_expand_sse_movcc (operands[0], x, operands[1+negate],
5355 : 3284 : operands[2-negate]);
5356 : 3284 : return true;
5357 : : }
5358 : :
5359 : : static bool
5360 : 127904 : ix86_expand_vec_perm_vpermt2 (rtx target, rtx mask, rtx op0, rtx op1,
5361 : : struct expand_vec_perm_d *d)
5362 : : {
5363 : : /* ix86_expand_vec_perm_vpermt2 is called from both const and non-const
5364 : : expander, so args are either in d, or in op0, op1 etc. */
5365 : 127904 : machine_mode mode = GET_MODE (d ? d->op0 : op0);
5366 : 127904 : machine_mode maskmode = mode;
5367 : 127904 : rtx (*gen) (rtx, rtx, rtx, rtx) = NULL;
5368 : :
5369 : 127904 : switch (mode)
5370 : : {
5371 : 23398 : case E_V16QImode:
5372 : 23398 : if (TARGET_AVX512VL && TARGET_AVX512VBMI)
5373 : : gen = gen_avx512vl_vpermt2varv16qi3;
5374 : : break;
5375 : 761 : case E_V32QImode:
5376 : 761 : if (TARGET_AVX512VL && TARGET_AVX512VBMI)
5377 : : gen = gen_avx512vl_vpermt2varv32qi3;
5378 : : break;
5379 : 188 : case E_V64QImode:
5380 : 188 : if (TARGET_AVX512VBMI)
5381 : : gen = gen_avx512bw_vpermt2varv64qi3;
5382 : : break;
5383 : 13711 : case E_V8HImode:
5384 : 13711 : if (TARGET_AVX512VL && TARGET_AVX512BW)
5385 : : gen = gen_avx512vl_vpermt2varv8hi3;
5386 : : break;
5387 : 759 : case E_V16HImode:
5388 : 759 : if (TARGET_AVX512VL && TARGET_AVX512BW)
5389 : : gen = gen_avx512vl_vpermt2varv16hi3;
5390 : : break;
5391 : 377 : case E_V32HImode:
5392 : 377 : if (TARGET_AVX512BW)
5393 : : gen = gen_avx512bw_vpermt2varv32hi3;
5394 : : break;
5395 : 35250 : case E_V4SImode:
5396 : 35250 : if (TARGET_AVX512VL)
5397 : : gen = gen_avx512vl_vpermt2varv4si3;
5398 : : break;
5399 : 1212 : case E_V8SImode:
5400 : 1212 : if (TARGET_AVX512VL)
5401 : : gen = gen_avx512vl_vpermt2varv8si3;
5402 : : break;
5403 : 118 : case E_V16SImode:
5404 : 118 : if (TARGET_AVX512F)
5405 : : gen = gen_avx512f_vpermt2varv16si3;
5406 : : break;
5407 : 10037 : case E_V4SFmode:
5408 : 10037 : if (TARGET_AVX512VL)
5409 : : {
5410 : : gen = gen_avx512vl_vpermt2varv4sf3;
5411 : : maskmode = V4SImode;
5412 : : }
5413 : : break;
5414 : 10137 : case E_V8SFmode:
5415 : 10137 : if (TARGET_AVX512VL)
5416 : : {
5417 : : gen = gen_avx512vl_vpermt2varv8sf3;
5418 : : maskmode = V8SImode;
5419 : : }
5420 : : break;
5421 : 207 : case E_V16SFmode:
5422 : 207 : if (TARGET_AVX512F)
5423 : : {
5424 : : gen = gen_avx512f_vpermt2varv16sf3;
5425 : : maskmode = V16SImode;
5426 : : }
5427 : : break;
5428 : 0 : case E_V2DImode:
5429 : 0 : if (TARGET_AVX512VL)
5430 : : gen = gen_avx512vl_vpermt2varv2di3;
5431 : : break;
5432 : 334 : case E_V4DImode:
5433 : 334 : if (TARGET_AVX512VL)
5434 : : gen = gen_avx512vl_vpermt2varv4di3;
5435 : : break;
5436 : 10 : case E_V8DImode:
5437 : 10 : if (TARGET_AVX512F)
5438 : : gen = gen_avx512f_vpermt2varv8di3;
5439 : : break;
5440 : 0 : case E_V2DFmode:
5441 : 0 : if (TARGET_AVX512VL)
5442 : : {
5443 : : gen = gen_avx512vl_vpermt2varv2df3;
5444 : : maskmode = V2DImode;
5445 : : }
5446 : : break;
5447 : 2712 : case E_V4DFmode:
5448 : 2712 : if (TARGET_AVX512VL)
5449 : : {
5450 : : gen = gen_avx512vl_vpermt2varv4df3;
5451 : : maskmode = V4DImode;
5452 : : }
5453 : : break;
5454 : 194 : case E_V8DFmode:
5455 : 194 : if (TARGET_AVX512F)
5456 : : {
5457 : : gen = gen_avx512f_vpermt2varv8df3;
5458 : : maskmode = V8DImode;
5459 : : }
5460 : : break;
5461 : : default:
5462 : : break;
5463 : : }
5464 : :
5465 : : if (gen == NULL)
5466 : : return false;
5467 : :
5468 : 898 : if (d && d->testing_p)
5469 : : return true;
5470 : :
5471 : : /* ix86_expand_vec_perm_vpermt2 is called from both const and non-const
5472 : : expander, so args are either in d, or in op0, op1 etc. */
5473 : 887 : if (d)
5474 : : {
5475 : 887 : rtx vec[64];
5476 : 887 : target = d->target;
5477 : 887 : op0 = d->op0;
5478 : 887 : op1 = d->op1;
5479 : 16043 : for (int i = 0; i < d->nelt; ++i)
5480 : 15156 : vec[i] = GEN_INT (d->perm[i]);
5481 : 887 : mask = gen_rtx_CONST_VECTOR (maskmode, gen_rtvec_v (d->nelt, vec));
5482 : : }
5483 : :
5484 : 895 : emit_insn (gen (target, force_reg (maskmode, mask), op0, op1));
5485 : 895 : return true;
5486 : : }
5487 : :
5488 : : /* Expand a variable vector permutation. */
5489 : :
5490 : : void
5491 : 10 : ix86_expand_vec_perm (rtx operands[])
5492 : : {
5493 : 10 : rtx target = operands[0];
5494 : 10 : rtx op0 = operands[1];
5495 : 10 : rtx op1 = operands[2];
5496 : 10 : rtx mask = operands[3];
5497 : 10 : rtx t1, t2, t3, t4, t5, t6, t7, t8, vt, vt2, vec[32];
5498 : 10 : machine_mode mode = GET_MODE (op0);
5499 : 10 : machine_mode maskmode = GET_MODE (mask);
5500 : 10 : int w, e, i;
5501 : 10 : bool one_operand_shuffle = rtx_equal_p (op0, op1);
5502 : :
5503 : : /* Number of elements in the vector. */
5504 : 10 : w = GET_MODE_NUNITS (mode);
5505 : 10 : e = GET_MODE_UNIT_SIZE (mode);
5506 : 10 : gcc_assert (w <= 64);
5507 : :
5508 : : /* For HF mode vector, convert it to HI using subreg. */
5509 : 20 : if (GET_MODE_INNER (mode) == HFmode)
5510 : : {
5511 : 6 : machine_mode orig_mode = mode;
5512 : 6 : mode = mode_for_vector (HImode, w).require ();
5513 : 6 : target = lowpart_subreg (mode, target, orig_mode);
5514 : 6 : op0 = lowpart_subreg (mode, op0, orig_mode);
5515 : 6 : op1 = lowpart_subreg (mode, op1, orig_mode);
5516 : : }
5517 : :
5518 : 10 : if (TARGET_AVX512F && one_operand_shuffle)
5519 : : {
5520 : 5 : rtx (*gen) (rtx, rtx, rtx) = NULL;
5521 : 5 : switch (mode)
5522 : : {
5523 : : case E_V16SImode:
5524 : : gen =gen_avx512f_permvarv16si;
5525 : : break;
5526 : 0 : case E_V16SFmode:
5527 : 0 : gen = gen_avx512f_permvarv16sf;
5528 : 0 : break;
5529 : 0 : case E_V8DImode:
5530 : 0 : gen = gen_avx512f_permvarv8di;
5531 : 0 : break;
5532 : 0 : case E_V8DFmode:
5533 : 0 : gen = gen_avx512f_permvarv8df;
5534 : 0 : break;
5535 : : default:
5536 : : break;
5537 : : }
5538 : 0 : if (gen != NULL)
5539 : : {
5540 : 0 : emit_insn (gen (target, op0, mask));
5541 : 8 : return;
5542 : : }
5543 : : }
5544 : :
5545 : 10 : if (ix86_expand_vec_perm_vpermt2 (target, mask, op0, op1, NULL))
5546 : : return;
5547 : :
5548 : 2 : if (TARGET_AVX2)
5549 : : {
5550 : 1 : if (mode == V4DImode || mode == V4DFmode || mode == V16HImode)
5551 : : {
5552 : : /* Unfortunately, the VPERMQ and VPERMPD instructions only support
5553 : : an constant shuffle operand. With a tiny bit of effort we can
5554 : : use VPERMD instead. A re-interpretation stall for V4DFmode is
5555 : : unfortunate but there's no avoiding it.
5556 : : Similarly for V16HImode we don't have instructions for variable
5557 : : shuffling, while for V32QImode we can use after preparing suitable
5558 : : masks vpshufb; vpshufb; vpermq; vpor. */
5559 : :
5560 : : if (mode == V16HImode)
5561 : : {
5562 : : maskmode = mode = V32QImode;
5563 : : w = 32;
5564 : : e = 1;
5565 : : }
5566 : : else
5567 : : {
5568 : : maskmode = mode = V8SImode;
5569 : : w = 8;
5570 : : e = 4;
5571 : : }
5572 : 0 : t1 = gen_reg_rtx (maskmode);
5573 : :
5574 : : /* Replicate the low bits of the V4DImode mask into V8SImode:
5575 : : mask = { A B C D }
5576 : : t1 = { A A B B C C D D }. */
5577 : 0 : for (i = 0; i < w / 2; ++i)
5578 : 0 : vec[i*2 + 1] = vec[i*2] = GEN_INT (i * 2);
5579 : 0 : vt = gen_rtx_CONST_VECTOR (maskmode, gen_rtvec_v (w, vec));
5580 : 0 : vt = force_reg (maskmode, vt);
5581 : 0 : mask = gen_lowpart (maskmode, mask);
5582 : 0 : if (maskmode == V8SImode)
5583 : 0 : emit_insn (gen_avx2_permvarv8si (t1, mask, vt));
5584 : : else
5585 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (t1, mask, vt));
5586 : :
5587 : : /* Multiply the shuffle indicies by two. */
5588 : 0 : t1 = expand_simple_binop (maskmode, PLUS, t1, t1, t1, 1,
5589 : : OPTAB_DIRECT);
5590 : :
5591 : : /* Add one to the odd shuffle indicies:
5592 : : t1 = { A*2, A*2+1, B*2, B*2+1, ... }. */
5593 : 0 : for (i = 0; i < w / 2; ++i)
5594 : : {
5595 : 0 : vec[i * 2] = const0_rtx;
5596 : 0 : vec[i * 2 + 1] = const1_rtx;
5597 : : }
5598 : 0 : vt = gen_rtx_CONST_VECTOR (maskmode, gen_rtvec_v (w, vec));
5599 : 0 : vt = validize_mem (force_const_mem (maskmode, vt));
5600 : 0 : t1 = expand_simple_binop (maskmode, PLUS, t1, vt, t1, 1,
5601 : : OPTAB_DIRECT);
5602 : :
5603 : : /* Continue as if V8SImode (resp. V32QImode) was used initially. */
5604 : 0 : operands[3] = mask = t1;
5605 : 0 : target = gen_reg_rtx (mode);
5606 : 0 : op0 = gen_lowpart (mode, op0);
5607 : 0 : op1 = gen_lowpart (mode, op1);
5608 : : }
5609 : :
5610 : 1 : switch (mode)
5611 : : {
5612 : 1 : case E_V8SImode:
5613 : : /* The VPERMD and VPERMPS instructions already properly ignore
5614 : : the high bits of the shuffle elements. No need for us to
5615 : : perform an AND ourselves. */
5616 : 1 : if (one_operand_shuffle)
5617 : : {
5618 : 0 : emit_insn (gen_avx2_permvarv8si (target, op0, mask));
5619 : 0 : if (target != operands[0])
5620 : 0 : emit_move_insn (operands[0],
5621 : 0 : gen_lowpart (GET_MODE (operands[0]), target));
5622 : : }
5623 : : else
5624 : : {
5625 : 1 : t1 = gen_reg_rtx (V8SImode);
5626 : 1 : t2 = gen_reg_rtx (V8SImode);
5627 : 1 : emit_insn (gen_avx2_permvarv8si (t1, op0, mask));
5628 : 1 : emit_insn (gen_avx2_permvarv8si (t2, op1, mask));
5629 : 1 : goto merge_two;
5630 : : }
5631 : 0 : return;
5632 : :
5633 : 0 : case E_V8SFmode:
5634 : 0 : mask = gen_lowpart (V8SImode, mask);
5635 : 0 : if (one_operand_shuffle)
5636 : 0 : emit_insn (gen_avx2_permvarv8sf (target, op0, mask));
5637 : : else
5638 : : {
5639 : 0 : t1 = gen_reg_rtx (V8SFmode);
5640 : 0 : t2 = gen_reg_rtx (V8SFmode);
5641 : 0 : emit_insn (gen_avx2_permvarv8sf (t1, op0, mask));
5642 : 0 : emit_insn (gen_avx2_permvarv8sf (t2, op1, mask));
5643 : 0 : goto merge_two;
5644 : : }
5645 : 0 : return;
5646 : :
5647 : 0 : case E_V4SImode:
5648 : : /* By combining the two 128-bit input vectors into one 256-bit
5649 : : input vector, we can use VPERMD and VPERMPS for the full
5650 : : two-operand shuffle. */
5651 : 0 : t1 = gen_reg_rtx (V8SImode);
5652 : 0 : t2 = gen_reg_rtx (V8SImode);
5653 : 0 : emit_insn (gen_avx_vec_concatv8si (t1, op0, op1));
5654 : 0 : emit_insn (gen_avx_vec_concatv8si (t2, mask, mask));
5655 : 0 : emit_insn (gen_avx2_permvarv8si (t1, t1, t2));
5656 : 0 : emit_insn (gen_avx_vextractf128v8si (target, t1, const0_rtx));
5657 : 0 : return;
5658 : :
5659 : 0 : case E_V4SFmode:
5660 : 0 : t1 = gen_reg_rtx (V8SFmode);
5661 : 0 : t2 = gen_reg_rtx (V8SImode);
5662 : 0 : mask = gen_lowpart (V4SImode, mask);
5663 : 0 : emit_insn (gen_avx_vec_concatv8sf (t1, op0, op1));
5664 : 0 : emit_insn (gen_avx_vec_concatv8si (t2, mask, mask));
5665 : 0 : emit_insn (gen_avx2_permvarv8sf (t1, t1, t2));
5666 : 0 : emit_insn (gen_avx_vextractf128v8sf (target, t1, const0_rtx));
5667 : 0 : return;
5668 : :
5669 : 0 : case E_V32QImode:
5670 : 0 : t1 = gen_reg_rtx (V32QImode);
5671 : 0 : t2 = gen_reg_rtx (V32QImode);
5672 : 0 : t3 = gen_reg_rtx (V32QImode);
5673 : 0 : vt2 = GEN_INT (-128);
5674 : 0 : vt = gen_const_vec_duplicate (V32QImode, vt2);
5675 : 0 : vt = force_reg (V32QImode, vt);
5676 : 0 : for (i = 0; i < 32; i++)
5677 : 0 : vec[i] = i < 16 ? vt2 : const0_rtx;
5678 : 0 : vt2 = gen_rtx_CONST_VECTOR (V32QImode, gen_rtvec_v (32, vec));
5679 : 0 : vt2 = force_reg (V32QImode, vt2);
5680 : : /* From mask create two adjusted masks, which contain the same
5681 : : bits as mask in the low 7 bits of each vector element.
5682 : : The first mask will have the most significant bit clear
5683 : : if it requests element from the same 128-bit lane
5684 : : and MSB set if it requests element from the other 128-bit lane.
5685 : : The second mask will have the opposite values of the MSB,
5686 : : and additionally will have its 128-bit lanes swapped.
5687 : : E.g. { 07 12 1e 09 ... | 17 19 05 1f ... } mask vector will have
5688 : : t1 { 07 92 9e 09 ... | 17 19 85 1f ... } and
5689 : : t3 { 97 99 05 9f ... | 87 12 1e 89 ... } where each ...
5690 : : stands for other 12 bytes. */
5691 : : /* The bit whether element is from the same lane or the other
5692 : : lane is bit 4, so shift it up by 3 to the MSB position. */
5693 : 0 : t5 = gen_reg_rtx (V4DImode);
5694 : 0 : emit_insn (gen_ashlv4di3 (t5, gen_lowpart (V4DImode, mask),
5695 : : GEN_INT (3)));
5696 : : /* Clear MSB bits from the mask just in case it had them set. */
5697 : 0 : emit_insn (gen_avx2_andnotv32qi3 (t2, vt, mask));
5698 : : /* After this t1 will have MSB set for elements from other lane. */
5699 : 0 : emit_insn (gen_xorv32qi3 (t1, gen_lowpart (V32QImode, t5), vt2));
5700 : : /* Clear bits other than MSB. */
5701 : 0 : emit_insn (gen_andv32qi3 (t1, t1, vt));
5702 : : /* Or in the lower bits from mask into t3. */
5703 : 0 : emit_insn (gen_iorv32qi3 (t3, t1, t2));
5704 : : /* And invert MSB bits in t1, so MSB is set for elements from the same
5705 : : lane. */
5706 : 0 : emit_insn (gen_xorv32qi3 (t1, t1, vt));
5707 : : /* Swap 128-bit lanes in t3. */
5708 : 0 : t6 = gen_reg_rtx (V4DImode);
5709 : 0 : emit_insn (gen_avx2_permv4di_1 (t6, gen_lowpart (V4DImode, t3),
5710 : : const2_rtx, GEN_INT (3),
5711 : : const0_rtx, const1_rtx));
5712 : : /* And or in the lower bits from mask into t1. */
5713 : 0 : emit_insn (gen_iorv32qi3 (t1, t1, t2));
5714 : 0 : if (one_operand_shuffle)
5715 : : {
5716 : : /* Each of these shuffles will put 0s in places where
5717 : : element from the other 128-bit lane is needed, otherwise
5718 : : will shuffle in the requested value. */
5719 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (t3, op0,
5720 : 0 : gen_lowpart (V32QImode, t6)));
5721 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (t1, op0, t1));
5722 : : /* For t3 the 128-bit lanes are swapped again. */
5723 : 0 : t7 = gen_reg_rtx (V4DImode);
5724 : 0 : emit_insn (gen_avx2_permv4di_1 (t7, gen_lowpart (V4DImode, t3),
5725 : : const2_rtx, GEN_INT (3),
5726 : : const0_rtx, const1_rtx));
5727 : : /* And oring both together leads to the result. */
5728 : 0 : emit_insn (gen_iorv32qi3 (target, t1,
5729 : 0 : gen_lowpart (V32QImode, t7)));
5730 : 0 : if (target != operands[0])
5731 : 0 : emit_move_insn (operands[0],
5732 : 0 : gen_lowpart (GET_MODE (operands[0]), target));
5733 : 0 : return;
5734 : : }
5735 : :
5736 : 0 : t4 = gen_reg_rtx (V32QImode);
5737 : : /* Similarly to the above one_operand_shuffle code,
5738 : : just for repeated twice for each operand. merge_two:
5739 : : code will merge the two results together. */
5740 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (t4, op0,
5741 : 0 : gen_lowpart (V32QImode, t6)));
5742 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (t3, op1,
5743 : 0 : gen_lowpart (V32QImode, t6)));
5744 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (t2, op0, t1));
5745 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (t1, op1, t1));
5746 : 0 : t7 = gen_reg_rtx (V4DImode);
5747 : 0 : emit_insn (gen_avx2_permv4di_1 (t7, gen_lowpart (V4DImode, t4),
5748 : : const2_rtx, GEN_INT (3),
5749 : : const0_rtx, const1_rtx));
5750 : 0 : t8 = gen_reg_rtx (V4DImode);
5751 : 0 : emit_insn (gen_avx2_permv4di_1 (t8, gen_lowpart (V4DImode, t3),
5752 : : const2_rtx, GEN_INT (3),
5753 : : const0_rtx, const1_rtx));
5754 : 0 : emit_insn (gen_iorv32qi3 (t4, t2, gen_lowpart (V32QImode, t7)));
5755 : 0 : emit_insn (gen_iorv32qi3 (t3, t1, gen_lowpart (V32QImode, t8)));
5756 : 0 : t1 = t4;
5757 : 0 : t2 = t3;
5758 : 0 : goto merge_two;
5759 : :
5760 : 0 : default:
5761 : 0 : gcc_assert (GET_MODE_SIZE (mode) <= 16);
5762 : : break;
5763 : : }
5764 : : }
5765 : :
5766 : 1 : if (TARGET_XOP)
5767 : : {
5768 : : /* The XOP VPPERM insn supports three inputs. By ignoring the
5769 : : one_operand_shuffle special case, we avoid creating another
5770 : : set of constant vectors in memory. */
5771 : 0 : one_operand_shuffle = false;
5772 : :
5773 : : /* mask = mask & {2*w-1, ...} */
5774 : 0 : vt = GEN_INT (2*w - 1);
5775 : : }
5776 : : else
5777 : : {
5778 : : /* mask = mask & {w-1, ...} */
5779 : 1 : vt = GEN_INT (w - 1);
5780 : : }
5781 : :
5782 : 1 : vt = gen_const_vec_duplicate (maskmode, vt);
5783 : 1 : mask = expand_simple_binop (maskmode, AND, mask, vt,
5784 : : NULL_RTX, 0, OPTAB_DIRECT);
5785 : :
5786 : : /* For non-QImode operations, convert the word permutation control
5787 : : into a byte permutation control. */
5788 : 1 : if (mode != V16QImode)
5789 : : {
5790 : 1 : mask = expand_simple_binop (maskmode, ASHIFT, mask,
5791 : 2 : GEN_INT (exact_log2 (e)),
5792 : : NULL_RTX, 0, OPTAB_DIRECT);
5793 : :
5794 : : /* Convert mask to vector of chars. */
5795 : 1 : mask = force_reg (V16QImode, gen_lowpart (V16QImode, mask));
5796 : :
5797 : : /* Replicate each of the input bytes into byte positions:
5798 : : (v2di) --> {0,0,0,0,0,0,0,0, 8,8,8,8,8,8,8,8}
5799 : : (v4si) --> {0,0,0,0, 4,4,4,4, 8,8,8,8, 12,12,12,12}
5800 : : (v8hi) --> {0,0, 2,2, 4,4, 6,6, ...}. */
5801 : 18 : for (i = 0; i < 16; ++i)
5802 : 16 : vec[i] = GEN_INT (i/e * e);
5803 : 1 : vt = gen_rtx_CONST_VECTOR (V16QImode, gen_rtvec_v (16, vec));
5804 : 1 : vt = validize_mem (force_const_mem (V16QImode, vt));
5805 : 1 : if (TARGET_XOP)
5806 : 0 : emit_insn (gen_xop_pperm (mask, mask, mask, vt));
5807 : : else
5808 : 1 : emit_insn (gen_ssse3_pshufbv16qi3 (mask, mask, vt));
5809 : :
5810 : : /* Convert it into the byte positions by doing
5811 : : mask = mask + {0,1,..,16/w, 0,1,..,16/w, ...} */
5812 : 17 : for (i = 0; i < 16; ++i)
5813 : 16 : vec[i] = GEN_INT (i % e);
5814 : 1 : vt = gen_rtx_CONST_VECTOR (V16QImode, gen_rtvec_v (16, vec));
5815 : 1 : vt = validize_mem (force_const_mem (V16QImode, vt));
5816 : 1 : emit_insn (gen_addv16qi3 (mask, mask, vt));
5817 : : }
5818 : :
5819 : : /* The actual shuffle operations all operate on V16QImode. */
5820 : 1 : op0 = gen_lowpart (V16QImode, op0);
5821 : 1 : op1 = gen_lowpart (V16QImode, op1);
5822 : :
5823 : 1 : if (TARGET_XOP)
5824 : : {
5825 : 0 : if (GET_MODE (target) != V16QImode)
5826 : 0 : target = gen_reg_rtx (V16QImode);
5827 : 0 : emit_insn (gen_xop_pperm (target, op0, op1, mask));
5828 : 0 : if (target != operands[0])
5829 : 0 : emit_move_insn (operands[0],
5830 : 0 : gen_lowpart (GET_MODE (operands[0]), target));
5831 : : }
5832 : 1 : else if (one_operand_shuffle)
5833 : : {
5834 : 1 : if (GET_MODE (target) != V16QImode)
5835 : 1 : target = gen_reg_rtx (V16QImode);
5836 : 1 : emit_insn (gen_ssse3_pshufbv16qi3 (target, op0, mask));
5837 : 1 : if (target != operands[0])
5838 : 1 : emit_move_insn (operands[0],
5839 : 1 : gen_lowpart (GET_MODE (operands[0]), target));
5840 : : }
5841 : : else
5842 : : {
5843 : 0 : rtx xops[6];
5844 : 0 : bool ok;
5845 : :
5846 : : /* Shuffle the two input vectors independently. */
5847 : 0 : t1 = gen_reg_rtx (V16QImode);
5848 : 0 : t2 = gen_reg_rtx (V16QImode);
5849 : 0 : emit_insn (gen_ssse3_pshufbv16qi3 (t1, op0, mask));
5850 : 0 : emit_insn (gen_ssse3_pshufbv16qi3 (t2, op1, mask));
5851 : :
5852 : 1 : merge_two:
5853 : : /* Then merge them together. The key is whether any given control
5854 : : element contained a bit set that indicates the second word. */
5855 : 1 : mask = operands[3];
5856 : 1 : vt = GEN_INT (w);
5857 : 1 : if (maskmode == V2DImode && !TARGET_SSE4_1)
5858 : : {
5859 : : /* Without SSE4.1, we don't have V2DImode EQ. Perform one
5860 : : more shuffle to convert the V2DI input mask into a V4SI
5861 : : input mask. At which point the masking that expand_int_vcond
5862 : : will work as desired. */
5863 : 0 : rtx t3 = gen_reg_rtx (V4SImode);
5864 : 0 : emit_insn (gen_sse2_pshufd_1 (t3, gen_lowpart (V4SImode, mask),
5865 : : const0_rtx, const0_rtx,
5866 : : const2_rtx, const2_rtx));
5867 : 0 : mask = t3;
5868 : 0 : maskmode = V4SImode;
5869 : 0 : e = w = 4;
5870 : : }
5871 : :
5872 : 1 : vt = gen_const_vec_duplicate (maskmode, vt);
5873 : 1 : vt = force_reg (maskmode, vt);
5874 : 1 : mask = expand_simple_binop (maskmode, AND, mask, vt,
5875 : : NULL_RTX, 0, OPTAB_DIRECT);
5876 : :
5877 : 1 : if (GET_MODE (target) != mode)
5878 : 0 : target = gen_reg_rtx (mode);
5879 : 1 : xops[0] = target;
5880 : 1 : xops[1] = gen_lowpart (mode, t2);
5881 : 1 : xops[2] = gen_lowpart (mode, t1);
5882 : 1 : xops[3] = gen_rtx_EQ (maskmode, mask, vt);
5883 : 1 : xops[4] = mask;
5884 : 1 : xops[5] = vt;
5885 : 1 : ok = ix86_expand_int_vcond (xops);
5886 : 1 : gcc_assert (ok);
5887 : 1 : if (target != operands[0])
5888 : 0 : emit_move_insn (operands[0],
5889 : 0 : gen_lowpart (GET_MODE (operands[0]), target));
5890 : : }
5891 : : }
5892 : :
5893 : : /* Extend SRC into next wider integer vector type. UNSIGNED_P is
5894 : : true if we should do zero extension, else sign extension. */
5895 : :
5896 : : void
5897 : 535 : ix86_expand_sse_extend (rtx dest, rtx src, bool unsigned_p)
5898 : : {
5899 : 535 : machine_mode imode = GET_MODE (src);
5900 : 535 : rtx ops[3];
5901 : :
5902 : 535 : switch (imode)
5903 : : {
5904 : 535 : case E_V8QImode:
5905 : 535 : case E_V4QImode:
5906 : 535 : case E_V2QImode:
5907 : 535 : case E_V4HImode:
5908 : 535 : case E_V2HImode:
5909 : 535 : case E_V2SImode:
5910 : 535 : break;
5911 : 0 : default:
5912 : 0 : gcc_unreachable ();
5913 : : }
5914 : :
5915 : 535 : ops[0] = dest;
5916 : :
5917 : 535 : ops[1] = force_reg (imode, src);
5918 : :
5919 : 535 : if (unsigned_p)
5920 : 123 : ops[2] = force_reg (imode, CONST0_RTX (imode));
5921 : : else
5922 : 412 : ops[2] = ix86_expand_sse_cmp (gen_reg_rtx (imode), GT, CONST0_RTX (imode),
5923 : : ops[1], pc_rtx, pc_rtx);
5924 : :
5925 : 535 : ix86_split_mmx_punpck (ops, false);
5926 : 535 : }
5927 : :
5928 : : /* Unpack SRC into the next wider integer vector type. UNSIGNED_P is
5929 : : true if we should do zero extension, else sign extension. HIGH_P is
5930 : : true if we want the N/2 high elements, else the low elements. */
5931 : :
5932 : : void
5933 : 16362 : ix86_expand_sse_unpack (rtx dest, rtx src, bool unsigned_p, bool high_p)
5934 : : {
5935 : 16362 : machine_mode imode = GET_MODE (src);
5936 : 16362 : rtx tmp;
5937 : :
5938 : 16362 : if (TARGET_SSE4_1)
5939 : : {
5940 : 6458 : rtx (*unpack)(rtx, rtx);
5941 : 6458 : rtx (*extract)(rtx, rtx) = NULL;
5942 : 6458 : machine_mode halfmode = BLKmode;
5943 : :
5944 : 6458 : switch (imode)
5945 : : {
5946 : 66 : case E_V64QImode:
5947 : 66 : if (unsigned_p)
5948 : : unpack = gen_avx512bw_zero_extendv32qiv32hi2;
5949 : : else
5950 : 26 : unpack = gen_avx512bw_sign_extendv32qiv32hi2;
5951 : 66 : halfmode = V32QImode;
5952 : 66 : extract
5953 : 66 : = high_p ? gen_vec_extract_hi_v64qi : gen_vec_extract_lo_v64qi;
5954 : : break;
5955 : 625 : case E_V32QImode:
5956 : 625 : if (unsigned_p)
5957 : : unpack = gen_avx2_zero_extendv16qiv16hi2;
5958 : : else
5959 : 104 : unpack = gen_avx2_sign_extendv16qiv16hi2;
5960 : 625 : halfmode = V16QImode;
5961 : 625 : extract
5962 : 625 : = high_p ? gen_vec_extract_hi_v32qi : gen_vec_extract_lo_v32qi;
5963 : : break;
5964 : 32 : case E_V32HImode:
5965 : 32 : if (unsigned_p)
5966 : : unpack = gen_avx512f_zero_extendv16hiv16si2;
5967 : : else
5968 : 16 : unpack = gen_avx512f_sign_extendv16hiv16si2;
5969 : 32 : halfmode = V16HImode;
5970 : 32 : extract
5971 : 32 : = high_p ? gen_vec_extract_hi_v32hi : gen_vec_extract_lo_v32hi;
5972 : : break;
5973 : 605 : case E_V16HImode:
5974 : 605 : if (unsigned_p)
5975 : : unpack = gen_avx2_zero_extendv8hiv8si2;
5976 : : else
5977 : 512 : unpack = gen_avx2_sign_extendv8hiv8si2;
5978 : 605 : halfmode = V8HImode;
5979 : 605 : extract
5980 : 605 : = high_p ? gen_vec_extract_hi_v16hi : gen_vec_extract_lo_v16hi;
5981 : : break;
5982 : 114 : case E_V16SImode:
5983 : 114 : if (unsigned_p)
5984 : : unpack = gen_avx512f_zero_extendv8siv8di2;
5985 : : else
5986 : 110 : unpack = gen_avx512f_sign_extendv8siv8di2;
5987 : 114 : halfmode = V8SImode;
5988 : 114 : extract
5989 : 114 : = high_p ? gen_vec_extract_hi_v16si : gen_vec_extract_lo_v16si;
5990 : : break;
5991 : 348 : case E_V8SImode:
5992 : 348 : if (unsigned_p)
5993 : : unpack = gen_avx2_zero_extendv4siv4di2;
5994 : : else
5995 : 308 : unpack = gen_avx2_sign_extendv4siv4di2;
5996 : 348 : halfmode = V4SImode;
5997 : 348 : extract
5998 : 348 : = high_p ? gen_vec_extract_hi_v8si : gen_vec_extract_lo_v8si;
5999 : : break;
6000 : 2573 : case E_V16QImode:
6001 : 2573 : if (unsigned_p)
6002 : : unpack = gen_sse4_1_zero_extendv8qiv8hi2;
6003 : : else
6004 : 228 : unpack = gen_sse4_1_sign_extendv8qiv8hi2;
6005 : : break;
6006 : 1211 : case E_V8HImode:
6007 : 1211 : if (unsigned_p)
6008 : : unpack = gen_sse4_1_zero_extendv4hiv4si2;
6009 : : else
6010 : 898 : unpack = gen_sse4_1_sign_extendv4hiv4si2;
6011 : : break;
6012 : 494 : case E_V4SImode:
6013 : 494 : if (unsigned_p)
6014 : : unpack = gen_sse4_1_zero_extendv2siv2di2;
6015 : : else
6016 : 472 : unpack = gen_sse4_1_sign_extendv2siv2di2;
6017 : : break;
6018 : 109 : case E_V8QImode:
6019 : 109 : if (unsigned_p)
6020 : : unpack = gen_sse4_1_zero_extendv4qiv4hi2;
6021 : : else
6022 : 68 : unpack = gen_sse4_1_sign_extendv4qiv4hi2;
6023 : : break;
6024 : 281 : case E_V4HImode:
6025 : 281 : if (unsigned_p)
6026 : : unpack = gen_sse4_1_zero_extendv2hiv2si2;
6027 : : else
6028 : 222 : unpack = gen_sse4_1_sign_extendv2hiv2si2;
6029 : : break;
6030 : 0 : case E_V4QImode:
6031 : 0 : if (unsigned_p)
6032 : : unpack = gen_sse4_1_zero_extendv2qiv2hi2;
6033 : : else
6034 : 0 : unpack = gen_sse4_1_sign_extendv2qiv2hi2;
6035 : : break;
6036 : 0 : default:
6037 : 0 : gcc_unreachable ();
6038 : : }
6039 : :
6040 : 12916 : if (GET_MODE_SIZE (imode) >= 32)
6041 : : {
6042 : 1790 : tmp = gen_reg_rtx (halfmode);
6043 : 1790 : emit_insn (extract (tmp, src));
6044 : : }
6045 : 4668 : else if (high_p)
6046 : : {
6047 : 2516 : switch (GET_MODE_SIZE (imode))
6048 : : {
6049 : 1060 : case 16:
6050 : : /* Shift higher 8 bytes to lower 8 bytes. */
6051 : 1060 : tmp = gen_reg_rtx (V1TImode);
6052 : 1060 : emit_insn (gen_sse2_lshrv1ti3 (tmp, gen_lowpart (V1TImode, src),
6053 : : GEN_INT (64)));
6054 : 1060 : break;
6055 : 198 : case 8:
6056 : : /* Shift higher 4 bytes to lower 4 bytes. */
6057 : 198 : tmp = gen_reg_rtx (V1DImode);
6058 : 198 : emit_insn (gen_mmx_lshrv1di3 (tmp, gen_lowpart (V1DImode, src),
6059 : : GEN_INT (32)));
6060 : 198 : break;
6061 : 0 : case 4:
6062 : : /* Shift higher 2 bytes to lower 2 bytes. */
6063 : 0 : tmp = gen_reg_rtx (V1SImode);
6064 : 0 : emit_insn (gen_mmx_lshrv1si3 (tmp, gen_lowpart (V1SImode, src),
6065 : : GEN_INT (16)));
6066 : 0 : break;
6067 : 0 : default:
6068 : 0 : gcc_unreachable ();
6069 : : }
6070 : :
6071 : 1258 : tmp = gen_lowpart (imode, tmp);
6072 : : }
6073 : : else
6074 : : tmp = src;
6075 : :
6076 : 6458 : emit_insn (unpack (dest, tmp));
6077 : : }
6078 : : else
6079 : : {
6080 : 9904 : rtx (*unpack)(rtx, rtx, rtx);
6081 : :
6082 : 9904 : switch (imode)
6083 : : {
6084 : 2804 : case E_V16QImode:
6085 : 2804 : if (high_p)
6086 : : unpack = gen_vec_interleave_highv16qi;
6087 : : else
6088 : 1405 : unpack = gen_vec_interleave_lowv16qi;
6089 : : break;
6090 : 4240 : case E_V8HImode:
6091 : 4240 : if (high_p)
6092 : : unpack = gen_vec_interleave_highv8hi;
6093 : : else
6094 : 2091 : unpack = gen_vec_interleave_lowv8hi;
6095 : : break;
6096 : 1772 : case E_V4SImode:
6097 : 1772 : if (high_p)
6098 : : unpack = gen_vec_interleave_highv4si;
6099 : : else
6100 : 886 : unpack = gen_vec_interleave_lowv4si;
6101 : : break;
6102 : 372 : case E_V8QImode:
6103 : 372 : if (high_p)
6104 : : unpack = gen_mmx_punpckhbw;
6105 : : else
6106 : 186 : unpack = gen_mmx_punpcklbw;
6107 : : break;
6108 : 706 : case E_V4HImode:
6109 : 706 : if (high_p)
6110 : : unpack = gen_mmx_punpckhwd;
6111 : : else
6112 : 353 : unpack = gen_mmx_punpcklwd;
6113 : : break;
6114 : 10 : case E_V4QImode:
6115 : 10 : if (high_p)
6116 : : unpack = gen_mmx_punpckhbw_low;
6117 : : else
6118 : 5 : unpack = gen_mmx_punpcklbw_low;
6119 : : break;
6120 : 0 : default:
6121 : 0 : gcc_unreachable ();
6122 : : }
6123 : :
6124 : 9904 : if (unsigned_p)
6125 : 4708 : tmp = force_reg (imode, CONST0_RTX (imode));
6126 : : else
6127 : 5196 : tmp = ix86_expand_sse_cmp (gen_reg_rtx (imode), GT, CONST0_RTX (imode),
6128 : : src, pc_rtx, pc_rtx);
6129 : :
6130 : 9904 : rtx tmp2 = gen_reg_rtx (imode);
6131 : 9904 : emit_insn (unpack (tmp2, src, tmp));
6132 : 9904 : emit_move_insn (dest, gen_lowpart (GET_MODE (dest), tmp2));
6133 : : }
6134 : 16362 : }
6135 : :
6136 : : /* Return true if mem is pool constant which contains a const_vector
6137 : : perm index, assign the index to PERM. */
6138 : : bool
6139 : 35 : ix86_extract_perm_from_pool_constant (int* perm, rtx mem)
6140 : : {
6141 : 35 : machine_mode mode = GET_MODE (mem);
6142 : 35 : int nelt = GET_MODE_NUNITS (mode);
6143 : :
6144 : 35 : if (!INTEGRAL_MODE_P (mode))
6145 : : return false;
6146 : :
6147 : : /* Needs to be constant pool. */
6148 : 35 : if (!(MEM_P (mem))
6149 : 35 : || !SYMBOL_REF_P (XEXP (mem, 0))
6150 : 70 : || !CONSTANT_POOL_ADDRESS_P (XEXP (mem, 0)))
6151 : : return false;
6152 : :
6153 : 35 : rtx constant = get_pool_constant (XEXP (mem, 0));
6154 : :
6155 : 35 : if (GET_CODE (constant) != CONST_VECTOR)
6156 : : return false;
6157 : :
6158 : : /* There could be some rtx like
6159 : : (mem/u/c:V16QI (symbol_ref/u:DI ("*.LC1")))
6160 : : but with "*.LC1" refer to V2DI constant vector. */
6161 : 35 : if (GET_MODE (constant) != mode)
6162 : : {
6163 : 0 : constant = simplify_subreg (mode, constant, GET_MODE (constant), 0);
6164 : :
6165 : 0 : if (constant == nullptr || GET_CODE (constant) != CONST_VECTOR)
6166 : : return false;
6167 : : }
6168 : :
6169 : 771 : for (int i = 0; i != nelt; i++)
6170 : 736 : perm[i] = UINTVAL (XVECEXP (constant, 0, i));
6171 : :
6172 : : return true;
6173 : : }
6174 : :
6175 : : /* Split operands 0 and 1 into half-mode parts. Similar to split_double_mode,
6176 : : but works for floating pointer parameters and nonoffsetable memories.
6177 : : For pushes, it returns just stack offsets; the values will be saved
6178 : : in the right order. Maximally three parts are generated. */
6179 : :
6180 : : static int
6181 : 4052528 : ix86_split_to_parts (rtx operand, rtx *parts, machine_mode mode)
6182 : : {
6183 : 4052528 : int size;
6184 : :
6185 : 4052528 : if (!TARGET_64BIT)
6186 : 1530372 : size = mode==XFmode ? 3 : GET_MODE_SIZE (mode) / 4;
6187 : : else
6188 : 6573480 : size = (GET_MODE_SIZE (mode) + 4) / 8;
6189 : :
6190 : 4052528 : gcc_assert (!REG_P (operand) || !MMX_REGNO_P (REGNO (operand)));
6191 : 4052528 : gcc_assert (size >= 2 && size <= 4);
6192 : :
6193 : : /* Optimize constant pool reference to immediates. This is used by fp
6194 : : moves, that force all constants to memory to allow combining. */
6195 : 4052528 : if (MEM_P (operand) && MEM_READONLY_P (operand))
6196 : 35059 : operand = avoid_constant_pool_reference (operand);
6197 : :
6198 : 4052528 : if (MEM_P (operand) && !offsettable_memref_p (operand))
6199 : : {
6200 : : /* The only non-offsetable memories we handle are pushes. */
6201 : 184124 : int ok = push_operand (operand, VOIDmode);
6202 : :
6203 : 184124 : gcc_assert (ok);
6204 : :
6205 : 184124 : operand = copy_rtx (operand);
6206 : 184124 : PUT_MODE (operand, word_mode);
6207 : 184124 : parts[0] = parts[1] = parts[2] = parts[3] = operand;
6208 : 184124 : return size;
6209 : : }
6210 : :
6211 : 3868404 : if (GET_CODE (operand) == CONST_VECTOR)
6212 : : {
6213 : 40776 : scalar_int_mode imode = int_mode_for_mode (mode).require ();
6214 : : /* Caution: if we looked through a constant pool memory above,
6215 : : the operand may actually have a different mode now. That's
6216 : : ok, since we want to pun this all the way back to an integer. */
6217 : 40776 : operand = simplify_subreg (imode, operand, GET_MODE (operand), 0);
6218 : 40776 : gcc_assert (operand != NULL);
6219 : 40776 : mode = imode;
6220 : : }
6221 : :
6222 : 3868404 : if (!TARGET_64BIT)
6223 : : {
6224 : 606906 : if (mode == DImode)
6225 : 480587 : split_double_mode (mode, &operand, 1, &parts[0], &parts[1]);
6226 : : else
6227 : : {
6228 : 126319 : int i;
6229 : :
6230 : 126319 : if (REG_P (operand))
6231 : : {
6232 : 65421 : gcc_assert (reload_completed);
6233 : 196263 : for (i = 0; i < size; i++)
6234 : 130842 : parts[i] = gen_rtx_REG (SImode, REGNO (operand) + i);
6235 : : }
6236 : 60898 : else if (offsettable_memref_p (operand))
6237 : : {
6238 : 59586 : operand = adjust_address (operand, SImode, 0);
6239 : 59586 : parts[0] = operand;
6240 : 119649 : for (i = 1; i < size; i++)
6241 : 60063 : parts[i] = adjust_address (operand, SImode, 4 * i);
6242 : : }
6243 : 1312 : else if (CONST_DOUBLE_P (operand))
6244 : : {
6245 : 1312 : const REAL_VALUE_TYPE *r;
6246 : 1312 : long l[4];
6247 : :
6248 : 1312 : r = CONST_DOUBLE_REAL_VALUE (operand);
6249 : 1312 : switch (mode)
6250 : : {
6251 : 0 : case E_TFmode:
6252 : 0 : real_to_target (l, r, mode);
6253 : 0 : parts[3] = gen_int_mode (l[3], SImode);
6254 : 0 : parts[2] = gen_int_mode (l[2], SImode);
6255 : 0 : break;
6256 : 192 : case E_XFmode:
6257 : : /* We can't use REAL_VALUE_TO_TARGET_LONG_DOUBLE since
6258 : : long double may not be 80-bit. */
6259 : 192 : real_to_target (l, r, mode);
6260 : 192 : parts[2] = gen_int_mode (l[2], SImode);
6261 : 192 : break;
6262 : 1120 : case E_DFmode:
6263 : 1120 : REAL_VALUE_TO_TARGET_DOUBLE (*r, l);
6264 : 1120 : break;
6265 : 0 : default:
6266 : 0 : gcc_unreachable ();
6267 : : }
6268 : 1312 : parts[1] = gen_int_mode (l[1], SImode);
6269 : 1312 : parts[0] = gen_int_mode (l[0], SImode);
6270 : : }
6271 : : else
6272 : 0 : gcc_unreachable ();
6273 : : }
6274 : : }
6275 : : else
6276 : : {
6277 : 3261498 : if (mode == TImode)
6278 : 3244964 : split_double_mode (mode, &operand, 1, &parts[0], &parts[1]);
6279 : 3261498 : if (mode == XFmode || mode == TFmode)
6280 : : {
6281 : 16534 : machine_mode upper_mode = mode==XFmode ? SImode : DImode;
6282 : 16534 : if (REG_P (operand))
6283 : : {
6284 : 1513 : gcc_assert (reload_completed);
6285 : 1513 : parts[0] = gen_rtx_REG (DImode, REGNO (operand) + 0);
6286 : 1513 : parts[1] = gen_rtx_REG (upper_mode, REGNO (operand) + 1);
6287 : : }
6288 : 15021 : else if (offsettable_memref_p (operand))
6289 : : {
6290 : 11443 : operand = adjust_address (operand, DImode, 0);
6291 : 11443 : parts[0] = operand;
6292 : 11443 : parts[1] = adjust_address (operand, upper_mode, 8);
6293 : : }
6294 : 3578 : else if (CONST_DOUBLE_P (operand))
6295 : : {
6296 : 3578 : long l[4];
6297 : :
6298 : 3578 : real_to_target (l, CONST_DOUBLE_REAL_VALUE (operand), mode);
6299 : :
6300 : : /* real_to_target puts 32-bit pieces in each long. */
6301 : 7156 : parts[0] = gen_int_mode ((l[0] & HOST_WIDE_INT_C (0xffffffff))
6302 : 3578 : | ((l[1] & HOST_WIDE_INT_C (0xffffffff))
6303 : 3578 : << 32), DImode);
6304 : :
6305 : 3578 : if (upper_mode == SImode)
6306 : 2963 : parts[1] = gen_int_mode (l[2], SImode);
6307 : : else
6308 : 615 : parts[1]
6309 : 615 : = gen_int_mode ((l[2] & HOST_WIDE_INT_C (0xffffffff))
6310 : 615 : | ((l[3] & HOST_WIDE_INT_C (0xffffffff))
6311 : 615 : << 32), DImode);
6312 : : }
6313 : : else
6314 : 0 : gcc_unreachable ();
6315 : : }
6316 : : }
6317 : :
6318 : : return size;
6319 : : }
6320 : :
6321 : : /* Emit insns to perform a move or push of DI, DF, XF, and TF values.
6322 : : Return false when normal moves are needed; true when all required
6323 : : insns have been emitted. Operands 2-4 contain the input values
6324 : : int the correct order; operands 5-7 contain the output values. */
6325 : :
6326 : : void
6327 : 2039275 : ix86_split_long_move (rtx operands[])
6328 : : {
6329 : 2039275 : rtx part[2][4];
6330 : 2039275 : int nparts, i, j;
6331 : 2039275 : int push = 0;
6332 : 2039275 : int collisions = 0;
6333 : 2039275 : machine_mode mode = GET_MODE (operands[0]);
6334 : 2039275 : bool collisionparts[4];
6335 : :
6336 : : /* The DFmode expanders may ask us to move double.
6337 : : For 64bit target this is single move. By hiding the fact
6338 : : here we simplify i386.md splitters. */
6339 : 3695656 : if (TARGET_64BIT && GET_MODE_SIZE (GET_MODE (operands[0])) == 8)
6340 : : {
6341 : : /* Optimize constant pool reference to immediates. This is used by
6342 : : fp moves, that force all constants to memory to allow combining. */
6343 : :
6344 : 13011 : if (MEM_P (operands[1])
6345 : 12746 : && GET_CODE (XEXP (operands[1], 0)) == SYMBOL_REF
6346 : 13829 : && CONSTANT_POOL_ADDRESS_P (XEXP (operands[1], 0)))
6347 : 318 : operands[1] = get_pool_constant (XEXP (operands[1], 0));
6348 : 13011 : if (push_operand (operands[0], VOIDmode))
6349 : : {
6350 : 13011 : operands[0] = copy_rtx (operands[0]);
6351 : 13011 : PUT_MODE (operands[0], word_mode);
6352 : : }
6353 : : else
6354 : 0 : operands[0] = gen_lowpart (DImode, operands[0]);
6355 : 13011 : operands[1] = gen_lowpart (DImode, operands[1]);
6356 : 13011 : emit_move_insn (operands[0], operands[1]);
6357 : 13011 : return;
6358 : : }
6359 : :
6360 : : /* The only non-offsettable memory we handle is push. */
6361 : 2026264 : if (push_operand (operands[0], VOIDmode))
6362 : : push = 1;
6363 : : else
6364 : 1842140 : gcc_assert (!MEM_P (operands[0])
6365 : : || offsettable_memref_p (operands[0]));
6366 : :
6367 : 2026264 : nparts = ix86_split_to_parts (operands[1], part[1], GET_MODE (operands[0]));
6368 : 2026264 : ix86_split_to_parts (operands[0], part[0], GET_MODE (operands[0]));
6369 : :
6370 : : /* When emitting push, take care for source operands on the stack. */
6371 : 184124 : if (push && MEM_P (operands[1])
6372 : 2119357 : && reg_overlap_mentioned_p (stack_pointer_rtx, operands[1]))
6373 : : {
6374 : 53418 : rtx src_base = XEXP (part[1][nparts - 1], 0);
6375 : :
6376 : : /* Compensate for the stack decrement by 4. */
6377 : 53418 : if (!TARGET_64BIT && nparts == 3
6378 : 49281 : && mode == XFmode && TARGET_128BIT_LONG_DOUBLE)
6379 : 0 : src_base = plus_constant (Pmode, src_base, 4);
6380 : :
6381 : : /* src_base refers to the stack pointer and is
6382 : : automatically decreased by emitted push. */
6383 : 160542 : for (i = 0; i < nparts; i++)
6384 : 107124 : part[1][i] = change_address (part[1][i],
6385 : 107124 : GET_MODE (part[1][i]), src_base);
6386 : : }
6387 : :
6388 : : /* We need to do copy in the right order in case an address register
6389 : : of the source overlaps the destination. */
6390 : 2026264 : if (REG_P (part[0][0]) && MEM_P (part[1][0]))
6391 : : {
6392 : : rtx tmp;
6393 : :
6394 : 2319069 : for (i = 0; i < nparts; i++)
6395 : : {
6396 : 1546046 : collisionparts[i]
6397 : 1546046 : = reg_overlap_mentioned_p (part[0][i], XEXP (part[1][0], 0));
6398 : 1546046 : if (collisionparts[i])
6399 : 15998 : collisions++;
6400 : : }
6401 : :
6402 : : /* Collision in the middle part can be handled by reordering. */
6403 : 773023 : if (collisions == 1 && nparts == 3 && collisionparts [1])
6404 : : {
6405 : 0 : std::swap (part[0][1], part[0][2]);
6406 : 0 : std::swap (part[1][1], part[1][2]);
6407 : : }
6408 : 773023 : else if (collisions == 1
6409 : 773023 : && nparts == 4
6410 : 0 : && (collisionparts [1] || collisionparts [2]))
6411 : : {
6412 : 0 : if (collisionparts [1])
6413 : : {
6414 : 0 : std::swap (part[0][1], part[0][2]);
6415 : 0 : std::swap (part[1][1], part[1][2]);
6416 : : }
6417 : : else
6418 : : {
6419 : 0 : std::swap (part[0][2], part[0][3]);
6420 : 0 : std::swap (part[1][2], part[1][3]);
6421 : : }
6422 : : }
6423 : :
6424 : : /* If there are more collisions, we can't handle it by reordering.
6425 : : Do an lea to the last part and use only one colliding move. */
6426 : 773023 : else if (collisions > 1)
6427 : : {
6428 : 64 : rtx base, addr;
6429 : :
6430 : 64 : collisions = 1;
6431 : :
6432 : 64 : base = part[0][nparts - 1];
6433 : :
6434 : : /* Handle the case when the last part isn't valid for lea.
6435 : : Happens in 64-bit mode storing the 12-byte XFmode. */
6436 : 64 : if (GET_MODE (base) != Pmode)
6437 : 0 : base = gen_rtx_REG (Pmode, REGNO (base));
6438 : :
6439 : 64 : addr = XEXP (part[1][0], 0);
6440 : 64 : if (TARGET_TLS_DIRECT_SEG_REFS)
6441 : : {
6442 : 64 : struct ix86_address parts;
6443 : 64 : int ok = ix86_decompose_address (addr, &parts);
6444 : 64 : gcc_assert (ok);
6445 : : /* It is not valid to use %gs: or %fs: in lea. */
6446 : 64 : gcc_assert (parts.seg == ADDR_SPACE_GENERIC);
6447 : : }
6448 : 64 : emit_insn (gen_rtx_SET (base, addr));
6449 : 64 : part[1][0] = replace_equiv_address (part[1][0], base);
6450 : 128 : for (i = 1; i < nparts; i++)
6451 : : {
6452 : 89 : tmp = plus_constant (Pmode, base, UNITS_PER_WORD * i);
6453 : 64 : part[1][i] = replace_equiv_address (part[1][i], tmp);
6454 : : }
6455 : : }
6456 : : }
6457 : :
6458 : 2026264 : if (push)
6459 : : {
6460 : 184124 : if (!TARGET_64BIT)
6461 : : {
6462 : 158882 : if (nparts == 3)
6463 : : {
6464 : 535 : if (TARGET_128BIT_LONG_DOUBLE && mode == XFmode)
6465 : 0 : emit_insn (gen_add2_insn (stack_pointer_rtx, GEN_INT (-4)));
6466 : 535 : emit_move_insn (part[0][2], part[1][2]);
6467 : : }
6468 : 158347 : else if (nparts == 4)
6469 : : {
6470 : 0 : emit_move_insn (part[0][3], part[1][3]);
6471 : 0 : emit_move_insn (part[0][2], part[1][2]);
6472 : : }
6473 : : }
6474 : : else
6475 : : {
6476 : : /* In 64bit mode we don't have 32bit push available. In case this is
6477 : : register, it is OK - we will just use larger counterpart. We also
6478 : : retype memory - these comes from attempt to avoid REX prefix on
6479 : : moving of second half of TFmode value. */
6480 : 25242 : if (GET_MODE (part[1][1]) == SImode)
6481 : : {
6482 : 9815 : switch (GET_CODE (part[1][1]))
6483 : : {
6484 : 9377 : case MEM:
6485 : 9377 : part[1][1] = adjust_address (part[1][1], DImode, 0);
6486 : 9377 : break;
6487 : :
6488 : 438 : case REG:
6489 : 438 : part[1][1] = gen_rtx_REG (DImode, REGNO (part[1][1]));
6490 : 438 : break;
6491 : :
6492 : 0 : default:
6493 : 0 : gcc_unreachable ();
6494 : : }
6495 : :
6496 : 9815 : if (GET_MODE (part[1][0]) == SImode)
6497 : 0 : part[1][0] = part[1][1];
6498 : : }
6499 : : }
6500 : 184124 : emit_move_insn (part[0][1], part[1][1]);
6501 : 184124 : emit_move_insn (part[0][0], part[1][0]);
6502 : 184124 : return;
6503 : : }
6504 : :
6505 : : /* Choose correct order to not overwrite the source before it is copied. */
6506 : 1842140 : if ((REG_P (part[0][0])
6507 : 1013950 : && REG_P (part[1][1])
6508 : 82020 : && (REGNO (part[0][0]) == REGNO (part[1][1])
6509 : 66482 : || (nparts == 3
6510 : 0 : && REGNO (part[0][0]) == REGNO (part[1][2]))
6511 : 66482 : || (nparts == 4
6512 : 0 : && REGNO (part[0][0]) == REGNO (part[1][3]))))
6513 : 2840552 : || (collisions > 0
6514 : 15934 : && reg_overlap_mentioned_p (part[0][0], XEXP (part[1][0], 0))))
6515 : : {
6516 : 93735 : for (i = 0, j = nparts - 1; i < nparts; i++, j--)
6517 : : {
6518 : 62490 : operands[2 + i] = part[0][j];
6519 : 62490 : operands[6 + i] = part[1][j];
6520 : : }
6521 : : }
6522 : : else
6523 : : {
6524 : 5432752 : for (i = 0; i < nparts; i++)
6525 : : {
6526 : 3621857 : operands[2 + i] = part[0][i];
6527 : 3621857 : operands[6 + i] = part[1][i];
6528 : : }
6529 : : }
6530 : :
6531 : : /* Attempt to locally unCSE nonzero constants. */
6532 : 3684347 : for (j = 0; j < nparts - 1; j++)
6533 : 1842207 : if (CONST_INT_P (operands[6 + j])
6534 : 219050 : && operands[6 + j] != const0_rtx
6535 : 57755 : && REG_P (operands[2 + j]))
6536 : 105324 : for (i = j; i < nparts - 1; i++)
6537 : 52662 : if (CONST_INT_P (operands[7 + i])
6538 : 52662 : && INTVAL (operands[7 + i]) == INTVAL (operands[6 + j]))
6539 : 21889 : operands[7 + i] = operands[2 + j];
6540 : :
6541 : 5526487 : for (i = 0; i < nparts; i++)
6542 : 3684347 : emit_move_insn (operands[2 + i], operands[6 + i]);
6543 : :
6544 : : return;
6545 : : }
6546 : :
6547 : : /* Helper function of ix86_split_ashl used to generate an SImode/DImode
6548 : : left shift by a constant, either using a single shift or
6549 : : a sequence of add instructions. */
6550 : :
6551 : : static void
6552 : 4034 : ix86_expand_ashl_const (rtx operand, int count, machine_mode mode)
6553 : : {
6554 : 4034 : if (count == 1
6555 : 4034 : || (count * ix86_cost->add <= ix86_cost->shift_const
6556 : 0 : && !optimize_insn_for_size_p ()))
6557 : : {
6558 : 4 : while (count-- > 0)
6559 : 2 : emit_insn (gen_add2_insn (operand, operand));
6560 : : }
6561 : : else
6562 : : {
6563 : 4032 : rtx (*insn)(rtx, rtx, rtx);
6564 : :
6565 : 4032 : insn = mode == DImode ? gen_ashlsi3 : gen_ashldi3;
6566 : 4032 : emit_insn (insn (operand, operand, GEN_INT (count)));
6567 : : }
6568 : 4034 : }
6569 : :
6570 : : void
6571 : 9812 : ix86_split_ashl (rtx *operands, rtx scratch, machine_mode mode)
6572 : : {
6573 : 9812 : rtx (*gen_ashl3)(rtx, rtx, rtx);
6574 : 9812 : rtx (*gen_shld)(rtx, rtx, rtx);
6575 : 9812 : int half_width = GET_MODE_BITSIZE (mode) >> 1;
6576 : 9812 : machine_mode half_mode;
6577 : :
6578 : 9812 : rtx low[2], high[2];
6579 : 9812 : int count;
6580 : :
6581 : 9812 : if (CONST_INT_P (operands[2]))
6582 : : {
6583 : 8199 : split_double_mode (mode, operands, 2, low, high);
6584 : 8199 : count = INTVAL (operands[2]) & (GET_MODE_BITSIZE (mode) - 1);
6585 : :
6586 : 8199 : if (count >= half_width)
6587 : : {
6588 : 2433 : emit_move_insn (high[0], low[1]);
6589 : 2433 : ix86_expand_clear (low[0]);
6590 : :
6591 : 2433 : if (count > half_width)
6592 : 90 : ix86_expand_ashl_const (high[0], count - half_width, mode);
6593 : : }
6594 : 5766 : else if (count == 1)
6595 : : {
6596 : 1822 : if (!rtx_equal_p (operands[0], operands[1]))
6597 : 0 : emit_move_insn (operands[0], operands[1]);
6598 : 1822 : rtx x3 = gen_rtx_REG (CCCmode, FLAGS_REG);
6599 : 1822 : rtx x4 = gen_rtx_LTU (mode, x3, const0_rtx);
6600 : 1822 : half_mode = mode == DImode ? SImode : DImode;
6601 : 1822 : emit_insn (gen_add3_cc_overflow_1 (half_mode, low[0],
6602 : : low[0], low[0]));
6603 : 1822 : emit_insn (gen_add3_carry (half_mode, high[0], high[0], high[0],
6604 : : x3, x4));
6605 : : }
6606 : : else
6607 : : {
6608 : 3944 : gen_shld = mode == DImode ? gen_x86_shld : gen_x86_64_shld;
6609 : :
6610 : 3944 : if (!rtx_equal_p (operands[0], operands[1]))
6611 : 0 : emit_move_insn (operands[0], operands[1]);
6612 : :
6613 : 3944 : emit_insn (gen_shld (high[0], low[0], GEN_INT (count)));
6614 : 3944 : ix86_expand_ashl_const (low[0], count, mode);
6615 : : }
6616 : 8459 : return;
6617 : : }
6618 : :
6619 : 1613 : split_double_mode (mode, operands, 1, low, high);
6620 : 1613 : half_mode = mode == DImode ? SImode : DImode;
6621 : :
6622 : 1613 : gen_ashl3 = mode == DImode ? gen_ashlsi3 : gen_ashldi3;
6623 : :
6624 : 1613 : if (operands[1] == const1_rtx)
6625 : : {
6626 : : /* Assuming we've chosen a QImode capable registers, then 1 << N
6627 : : can be done with two 32/64-bit shifts, no branches, no cmoves. */
6628 : 260 : if (ANY_QI_REG_P (low[0]) && ANY_QI_REG_P (high[0]))
6629 : : {
6630 : 157 : rtx s, d, flags = gen_rtx_REG (CCZmode, FLAGS_REG);
6631 : :
6632 : 157 : ix86_expand_clear (low[0]);
6633 : 157 : ix86_expand_clear (high[0]);
6634 : 157 : emit_insn (gen_testqi_ccz_1 (operands[2], GEN_INT (half_width)));
6635 : :
6636 : 157 : d = gen_lowpart (QImode, low[0]);
6637 : 157 : d = gen_rtx_STRICT_LOW_PART (VOIDmode, d);
6638 : 157 : s = gen_rtx_EQ (QImode, flags, const0_rtx);
6639 : 157 : emit_insn (gen_rtx_SET (d, s));
6640 : :
6641 : 157 : d = gen_lowpart (QImode, high[0]);
6642 : 157 : d = gen_rtx_STRICT_LOW_PART (VOIDmode, d);
6643 : 157 : s = gen_rtx_NE (QImode, flags, const0_rtx);
6644 : 157 : emit_insn (gen_rtx_SET (d, s));
6645 : : }
6646 : :
6647 : : /* Otherwise, we can get the same results by manually performing
6648 : : a bit extract operation on bit 5/6, and then performing the two
6649 : : shifts. The two methods of getting 0/1 into low/high are exactly
6650 : : the same size. Avoiding the shift in the bit extract case helps
6651 : : pentium4 a bit; no one else seems to care much either way. */
6652 : : else
6653 : : {
6654 : 103 : rtx (*gen_lshr3)(rtx, rtx, rtx);
6655 : 103 : rtx (*gen_and3)(rtx, rtx, rtx);
6656 : 103 : rtx (*gen_xor3)(rtx, rtx, rtx);
6657 : 103 : HOST_WIDE_INT bits;
6658 : 103 : rtx x;
6659 : :
6660 : 103 : if (mode == DImode)
6661 : : {
6662 : : gen_lshr3 = gen_lshrsi3;
6663 : : gen_and3 = gen_andsi3;
6664 : : gen_xor3 = gen_xorsi3;
6665 : : bits = 5;
6666 : : }
6667 : : else
6668 : : {
6669 : 0 : gen_lshr3 = gen_lshrdi3;
6670 : 0 : gen_and3 = gen_anddi3;
6671 : 0 : gen_xor3 = gen_xordi3;
6672 : 0 : bits = 6;
6673 : : }
6674 : :
6675 : 103 : if (TARGET_PARTIAL_REG_STALL && !optimize_insn_for_size_p ())
6676 : 0 : x = gen_rtx_ZERO_EXTEND (half_mode, operands[2]);
6677 : : else
6678 : 103 : x = gen_lowpart (half_mode, operands[2]);
6679 : 103 : emit_insn (gen_rtx_SET (high[0], x));
6680 : :
6681 : 103 : emit_insn (gen_lshr3 (high[0], high[0], GEN_INT (bits)));
6682 : 103 : emit_insn (gen_and3 (high[0], high[0], const1_rtx));
6683 : 103 : emit_move_insn (low[0], high[0]);
6684 : 103 : emit_insn (gen_xor3 (low[0], low[0], const1_rtx));
6685 : : }
6686 : :
6687 : 260 : emit_insn (gen_ashl3 (low[0], low[0], operands[2]));
6688 : 260 : emit_insn (gen_ashl3 (high[0], high[0], operands[2]));
6689 : 260 : return;
6690 : : }
6691 : :
6692 : 1353 : if (operands[1] == constm1_rtx)
6693 : : {
6694 : : /* For -1 << N, we can avoid the shld instruction, because we
6695 : : know that we're shifting 0...31/63 ones into a -1. */
6696 : 115 : emit_move_insn (low[0], constm1_rtx);
6697 : 115 : if (optimize_insn_for_size_p ())
6698 : 6 : emit_move_insn (high[0], low[0]);
6699 : : else
6700 : 109 : emit_move_insn (high[0], constm1_rtx);
6701 : : }
6702 : : else
6703 : : {
6704 : 1238 : gen_shld = mode == DImode ? gen_x86_shld : gen_x86_64_shld;
6705 : :
6706 : 1238 : if (!rtx_equal_p (operands[0], operands[1]))
6707 : 0 : emit_move_insn (operands[0], operands[1]);
6708 : :
6709 : 1238 : split_double_mode (mode, operands, 1, low, high);
6710 : 1238 : emit_insn (gen_shld (high[0], low[0], operands[2]));
6711 : : }
6712 : :
6713 : 1353 : emit_insn (gen_ashl3 (low[0], low[0], operands[2]));
6714 : :
6715 : 1353 : if (TARGET_CMOVE && scratch)
6716 : : {
6717 : 973 : ix86_expand_clear (scratch);
6718 : 973 : emit_insn (gen_x86_shift_adj_1
6719 : : (half_mode, high[0], low[0], operands[2], scratch));
6720 : : }
6721 : : else
6722 : 380 : emit_insn (gen_x86_shift_adj_2 (half_mode, high[0], low[0], operands[2]));
6723 : : }
6724 : :
6725 : : void
6726 : 6370 : ix86_split_ashr (rtx *operands, rtx scratch, machine_mode mode)
6727 : : {
6728 : 12740 : rtx (*gen_ashr3)(rtx, rtx, rtx)
6729 : 6370 : = mode == DImode ? gen_ashrsi3 : gen_ashrdi3;
6730 : 6370 : rtx (*gen_shrd)(rtx, rtx, rtx);
6731 : 6370 : int half_width = GET_MODE_BITSIZE (mode) >> 1;
6732 : :
6733 : 6370 : rtx low[2], high[2];
6734 : 6370 : int count;
6735 : :
6736 : 6370 : if (CONST_INT_P (operands[2]))
6737 : : {
6738 : 6195 : split_double_mode (mode, operands, 2, low, high);
6739 : 6195 : count = INTVAL (operands[2]) & (GET_MODE_BITSIZE (mode) - 1);
6740 : :
6741 : 12390 : if (count == GET_MODE_BITSIZE (mode) - 1)
6742 : : {
6743 : 56 : emit_move_insn (high[0], high[1]);
6744 : 56 : emit_insn (gen_ashr3 (high[0], high[0],
6745 : 56 : GEN_INT (half_width - 1)));
6746 : 56 : emit_move_insn (low[0], high[0]);
6747 : :
6748 : : }
6749 : 6139 : else if (count >= half_width)
6750 : : {
6751 : 1984 : emit_move_insn (low[0], high[1]);
6752 : 1984 : emit_move_insn (high[0], low[0]);
6753 : 1984 : emit_insn (gen_ashr3 (high[0], high[0],
6754 : 1984 : GEN_INT (half_width - 1)));
6755 : :
6756 : 1984 : if (count > half_width)
6757 : 28 : emit_insn (gen_ashr3 (low[0], low[0],
6758 : 28 : GEN_INT (count - half_width)));
6759 : : }
6760 : 4155 : else if (count == 1
6761 : 774 : && (TARGET_USE_RCR || optimize_size > 1))
6762 : : {
6763 : 1 : if (!rtx_equal_p (operands[0], operands[1]))
6764 : 0 : emit_move_insn (operands[0], operands[1]);
6765 : 1 : if (mode == DImode)
6766 : : {
6767 : 0 : emit_insn (gen_ashrsi3_carry (high[0], high[0]));
6768 : 0 : emit_insn (gen_rcrsi2 (low[0], low[0]));
6769 : : }
6770 : : else
6771 : : {
6772 : 1 : emit_insn (gen_ashrdi3_carry (high[0], high[0]));
6773 : 1 : emit_insn (gen_rcrdi2 (low[0], low[0]));
6774 : : }
6775 : : }
6776 : : else
6777 : : {
6778 : 4154 : gen_shrd = mode == DImode ? gen_x86_shrd : gen_x86_64_shrd;
6779 : :
6780 : 4154 : if (!rtx_equal_p (operands[0], operands[1]))
6781 : 0 : emit_move_insn (operands[0], operands[1]);
6782 : :
6783 : 4154 : emit_insn (gen_shrd (low[0], high[0], GEN_INT (count)));
6784 : 4154 : emit_insn (gen_ashr3 (high[0], high[0], GEN_INT (count)));
6785 : : }
6786 : : }
6787 : : else
6788 : : {
6789 : 175 : machine_mode half_mode;
6790 : :
6791 : 175 : gen_shrd = mode == DImode ? gen_x86_shrd : gen_x86_64_shrd;
6792 : :
6793 : 175 : if (!rtx_equal_p (operands[0], operands[1]))
6794 : 0 : emit_move_insn (operands[0], operands[1]);
6795 : :
6796 : 175 : split_double_mode (mode, operands, 1, low, high);
6797 : 175 : half_mode = mode == DImode ? SImode : DImode;
6798 : :
6799 : 175 : emit_insn (gen_shrd (low[0], high[0], operands[2]));
6800 : 175 : emit_insn (gen_ashr3 (high[0], high[0], operands[2]));
6801 : :
6802 : 175 : if (TARGET_CMOVE && scratch)
6803 : : {
6804 : 138 : emit_move_insn (scratch, high[0]);
6805 : 138 : emit_insn (gen_ashr3 (scratch, scratch,
6806 : 138 : GEN_INT (half_width - 1)));
6807 : 138 : emit_insn (gen_x86_shift_adj_1
6808 : : (half_mode, low[0], high[0], operands[2], scratch));
6809 : : }
6810 : : else
6811 : 37 : emit_insn (gen_x86_shift_adj_3
6812 : : (half_mode, low[0], high[0], operands[2]));
6813 : : }
6814 : 6370 : }
6815 : :
6816 : : void
6817 : 13516 : ix86_split_lshr (rtx *operands, rtx scratch, machine_mode mode)
6818 : : {
6819 : 27032 : rtx (*gen_lshr3)(rtx, rtx, rtx)
6820 : 13516 : = mode == DImode ? gen_lshrsi3 : gen_lshrdi3;
6821 : 13516 : rtx (*gen_shrd)(rtx, rtx, rtx);
6822 : 13516 : int half_width = GET_MODE_BITSIZE (mode) >> 1;
6823 : :
6824 : 13516 : rtx low[2], high[2];
6825 : 13516 : int count;
6826 : :
6827 : 13516 : if (CONST_INT_P (operands[2]))
6828 : : {
6829 : 12133 : split_double_mode (mode, operands, 2, low, high);
6830 : 12133 : count = INTVAL (operands[2]) & (GET_MODE_BITSIZE (mode) - 1);
6831 : :
6832 : 12133 : if (count >= half_width)
6833 : : {
6834 : 8235 : emit_move_insn (low[0], high[1]);
6835 : 8235 : ix86_expand_clear (high[0]);
6836 : :
6837 : 8235 : if (count > half_width)
6838 : 554 : emit_insn (gen_lshr3 (low[0], low[0],
6839 : 554 : GEN_INT (count - half_width)));
6840 : : }
6841 : 3898 : else if (count == 1
6842 : 684 : && (TARGET_USE_RCR || optimize_size > 1))
6843 : : {
6844 : 1 : if (!rtx_equal_p (operands[0], operands[1]))
6845 : 0 : emit_move_insn (operands[0], operands[1]);
6846 : 1 : if (mode == DImode)
6847 : : {
6848 : 0 : emit_insn (gen_lshrsi3_carry (high[0], high[0]));
6849 : 0 : emit_insn (gen_rcrsi2 (low[0], low[0]));
6850 : : }
6851 : : else
6852 : : {
6853 : 1 : emit_insn (gen_lshrdi3_carry (high[0], high[0]));
6854 : 1 : emit_insn (gen_rcrdi2 (low[0], low[0]));
6855 : : }
6856 : : }
6857 : : else
6858 : : {
6859 : 3897 : gen_shrd = mode == DImode ? gen_x86_shrd : gen_x86_64_shrd;
6860 : :
6861 : 3897 : if (!rtx_equal_p (operands[0], operands[1]))
6862 : 0 : emit_move_insn (operands[0], operands[1]);
6863 : :
6864 : 3897 : emit_insn (gen_shrd (low[0], high[0], GEN_INT (count)));
6865 : 3897 : emit_insn (gen_lshr3 (high[0], high[0], GEN_INT (count)));
6866 : : }
6867 : : }
6868 : : else
6869 : : {
6870 : 1383 : machine_mode half_mode;
6871 : :
6872 : 1383 : gen_shrd = mode == DImode ? gen_x86_shrd : gen_x86_64_shrd;
6873 : :
6874 : 1383 : if (!rtx_equal_p (operands[0], operands[1]))
6875 : 0 : emit_move_insn (operands[0], operands[1]);
6876 : :
6877 : 1383 : split_double_mode (mode, operands, 1, low, high);
6878 : 1383 : half_mode = mode == DImode ? SImode : DImode;
6879 : :
6880 : 1383 : emit_insn (gen_shrd (low[0], high[0], operands[2]));
6881 : 1383 : emit_insn (gen_lshr3 (high[0], high[0], operands[2]));
6882 : :
6883 : 1383 : if (TARGET_CMOVE && scratch)
6884 : : {
6885 : 1103 : ix86_expand_clear (scratch);
6886 : 1103 : emit_insn (gen_x86_shift_adj_1
6887 : : (half_mode, low[0], high[0], operands[2], scratch));
6888 : : }
6889 : : else
6890 : 280 : emit_insn (gen_x86_shift_adj_2
6891 : : (half_mode, low[0], high[0], operands[2]));
6892 : : }
6893 : 13516 : }
6894 : :
6895 : : /* Helper function to split TImode ashl under NDD. */
6896 : : void
6897 : 1 : ix86_split_ashl_ndd (rtx *operands, rtx scratch)
6898 : : {
6899 : 1 : gcc_assert (TARGET_APX_NDD);
6900 : 1 : int half_width = GET_MODE_BITSIZE (TImode) >> 1;
6901 : :
6902 : 1 : rtx low[2], high[2];
6903 : 1 : int count;
6904 : :
6905 : 1 : split_double_mode (TImode, operands, 2, low, high);
6906 : 1 : if (CONST_INT_P (operands[2]))
6907 : : {
6908 : 0 : count = INTVAL (operands[2]) & (GET_MODE_BITSIZE (TImode) - 1);
6909 : :
6910 : 0 : if (count >= half_width)
6911 : : {
6912 : 0 : count = count - half_width;
6913 : 0 : if (count == 0)
6914 : : {
6915 : 0 : if (!rtx_equal_p (high[0], low[1]))
6916 : 0 : emit_move_insn (high[0], low[1]);
6917 : : }
6918 : 0 : else if (count == 1)
6919 : 0 : emit_insn (gen_adddi3 (high[0], low[1], low[1]));
6920 : : else
6921 : 0 : emit_insn (gen_ashldi3 (high[0], low[1], GEN_INT (count)));
6922 : :
6923 : 0 : ix86_expand_clear (low[0]);
6924 : : }
6925 : 0 : else if (count == 1)
6926 : : {
6927 : 0 : rtx x3 = gen_rtx_REG (CCCmode, FLAGS_REG);
6928 : 0 : rtx x4 = gen_rtx_LTU (TImode, x3, const0_rtx);
6929 : 0 : emit_insn (gen_add3_cc_overflow_1 (DImode, low[0],
6930 : : low[1], low[1]));
6931 : 0 : emit_insn (gen_add3_carry (DImode, high[0], high[1], high[1],
6932 : : x3, x4));
6933 : : }
6934 : : else
6935 : : {
6936 : 0 : emit_insn (gen_x86_64_shld_ndd (high[0], high[1], low[1],
6937 : : GEN_INT (count)));
6938 : 0 : emit_insn (gen_ashldi3 (low[0], low[1], GEN_INT (count)));
6939 : : }
6940 : : }
6941 : : else
6942 : : {
6943 : 1 : emit_insn (gen_x86_64_shld_ndd (high[0], high[1], low[1],
6944 : : operands[2]));
6945 : 1 : emit_insn (gen_ashldi3 (low[0], low[1], operands[2]));
6946 : 1 : if (TARGET_CMOVE && scratch)
6947 : : {
6948 : 1 : ix86_expand_clear (scratch);
6949 : 1 : emit_insn (gen_x86_shift_adj_1
6950 : : (DImode, high[0], low[0], operands[2], scratch));
6951 : : }
6952 : : else
6953 : 0 : emit_insn (gen_x86_shift_adj_2 (DImode, high[0], low[0], operands[2]));
6954 : : }
6955 : 1 : }
6956 : :
6957 : : /* Helper function to split TImode l/ashr under NDD. */
6958 : : void
6959 : 2 : ix86_split_rshift_ndd (enum rtx_code code, rtx *operands, rtx scratch)
6960 : : {
6961 : 2 : gcc_assert (TARGET_APX_NDD);
6962 : 2 : int half_width = GET_MODE_BITSIZE (TImode) >> 1;
6963 : 2 : bool ashr_p = code == ASHIFTRT;
6964 : 2 : rtx (*gen_shr)(rtx, rtx, rtx) = ashr_p ? gen_ashrdi3
6965 : : : gen_lshrdi3;
6966 : :
6967 : 2 : rtx low[2], high[2];
6968 : 2 : int count;
6969 : :
6970 : 2 : split_double_mode (TImode, operands, 2, low, high);
6971 : 2 : if (CONST_INT_P (operands[2]))
6972 : : {
6973 : 0 : count = INTVAL (operands[2]) & (GET_MODE_BITSIZE (TImode) - 1);
6974 : :
6975 : 0 : if (ashr_p && (count == GET_MODE_BITSIZE (TImode) - 1))
6976 : : {
6977 : 0 : emit_insn (gen_shr (high[0], high[1],
6978 : : GEN_INT (half_width - 1)));
6979 : 0 : emit_move_insn (low[0], high[0]);
6980 : : }
6981 : 0 : else if (count >= half_width)
6982 : : {
6983 : 0 : if (ashr_p)
6984 : 0 : emit_insn (gen_shr (high[0], high[1],
6985 : : GEN_INT (half_width - 1)));
6986 : : else
6987 : 0 : ix86_expand_clear (high[0]);
6988 : :
6989 : 0 : if (count > half_width)
6990 : 0 : emit_insn (gen_shr (low[0], high[1],
6991 : 0 : GEN_INT (count - half_width)));
6992 : : else
6993 : 0 : emit_move_insn (low[0], high[1]);
6994 : : }
6995 : : else
6996 : : {
6997 : 0 : emit_insn (gen_x86_64_shrd_ndd (low[0], low[1], high[1],
6998 : : GEN_INT (count)));
6999 : 0 : emit_insn (gen_shr (high[0], high[1], GEN_INT (count)));
7000 : : }
7001 : : }
7002 : : else
7003 : : {
7004 : 2 : emit_insn (gen_x86_64_shrd_ndd (low[0], low[1], high[1],
7005 : : operands[2]));
7006 : 2 : emit_insn (gen_shr (high[0], high[1], operands[2]));
7007 : :
7008 : 2 : if (TARGET_CMOVE && scratch)
7009 : : {
7010 : 2 : if (ashr_p)
7011 : : {
7012 : 1 : emit_move_insn (scratch, high[0]);
7013 : 1 : emit_insn (gen_shr (scratch, scratch,
7014 : : GEN_INT (half_width - 1)));
7015 : : }
7016 : : else
7017 : 1 : ix86_expand_clear (scratch);
7018 : :
7019 : 2 : emit_insn (gen_x86_shift_adj_1
7020 : : (DImode, low[0], high[0], operands[2], scratch));
7021 : : }
7022 : 0 : else if (ashr_p)
7023 : 0 : emit_insn (gen_x86_shift_adj_3
7024 : : (DImode, low[0], high[0], operands[2]));
7025 : : else
7026 : 0 : emit_insn (gen_x86_shift_adj_2
7027 : : (DImode, low[0], high[0], operands[2]));
7028 : : }
7029 : 2 : }
7030 : :
7031 : : /* Expand move of V1TI mode register X to a new TI mode register. */
7032 : : static rtx
7033 : 17 : ix86_expand_v1ti_to_ti (rtx x)
7034 : : {
7035 : 17 : rtx result = gen_reg_rtx (TImode);
7036 : 17 : if (TARGET_SSE2)
7037 : : {
7038 : 17 : rtx temp = force_reg (V2DImode, gen_lowpart (V2DImode, x));
7039 : 17 : rtx lo = gen_lowpart (DImode, result);
7040 : 17 : emit_insn (gen_vec_extractv2didi (lo, temp, const0_rtx));
7041 : 17 : rtx hi = gen_highpart (DImode, result);
7042 : 17 : emit_insn (gen_vec_extractv2didi (hi, temp, const1_rtx));
7043 : : }
7044 : : else
7045 : 0 : emit_move_insn (result, gen_lowpart (TImode, x));
7046 : 17 : return result;
7047 : : }
7048 : :
7049 : : /* Expand move of TI mode register X to a new V1TI mode register. */
7050 : : static rtx
7051 : 17 : ix86_expand_ti_to_v1ti (rtx x)
7052 : : {
7053 : 17 : if (TARGET_SSE2)
7054 : : {
7055 : 17 : rtx lo = gen_lowpart (DImode, x);
7056 : 17 : rtx hi = gen_highpart (DImode, x);
7057 : 17 : rtx tmp = gen_reg_rtx (V2DImode);
7058 : 17 : emit_insn (gen_vec_concatv2di (tmp, lo, hi));
7059 : 17 : return force_reg (V1TImode, gen_lowpart (V1TImode, tmp));
7060 : : }
7061 : :
7062 : 0 : return force_reg (V1TImode, gen_lowpart (V1TImode, x));
7063 : : }
7064 : :
7065 : : /* Expand V1TI mode shift (of rtx_code CODE) by constant. */
7066 : : void
7067 : 42 : ix86_expand_v1ti_shift (enum rtx_code code, rtx operands[])
7068 : : {
7069 : 42 : rtx op1 = force_reg (V1TImode, operands[1]);
7070 : :
7071 : 42 : if (!CONST_INT_P (operands[2]))
7072 : : {
7073 : 6 : rtx tmp1 = ix86_expand_v1ti_to_ti (op1);
7074 : 6 : rtx tmp2 = gen_reg_rtx (TImode);
7075 : 12 : rtx (*shift) (rtx, rtx, rtx)
7076 : 6 : = (code == ASHIFT) ? gen_ashlti3 : gen_lshrti3;
7077 : 6 : emit_insn (shift (tmp2, tmp1, operands[2]));
7078 : 6 : rtx tmp3 = ix86_expand_ti_to_v1ti (tmp2);
7079 : 6 : emit_move_insn (operands[0], tmp3);
7080 : 6 : return;
7081 : : }
7082 : :
7083 : 36 : HOST_WIDE_INT bits = INTVAL (operands[2]) & 127;
7084 : :
7085 : 36 : if (bits == 0)
7086 : : {
7087 : 0 : emit_move_insn (operands[0], op1);
7088 : 0 : return;
7089 : : }
7090 : :
7091 : 36 : if ((bits & 7) == 0)
7092 : : {
7093 : 0 : rtx tmp = gen_reg_rtx (V1TImode);
7094 : 0 : if (code == ASHIFT)
7095 : 0 : emit_insn (gen_sse2_ashlv1ti3 (tmp, op1, GEN_INT (bits)));
7096 : : else
7097 : 0 : emit_insn (gen_sse2_lshrv1ti3 (tmp, op1, GEN_INT (bits)));
7098 : 0 : emit_move_insn (operands[0], tmp);
7099 : 0 : return;
7100 : : }
7101 : :
7102 : 36 : rtx tmp1 = gen_reg_rtx (V1TImode);
7103 : 36 : if (code == ASHIFT)
7104 : 18 : emit_insn (gen_sse2_ashlv1ti3 (tmp1, op1, GEN_INT (64)));
7105 : : else
7106 : 18 : emit_insn (gen_sse2_lshrv1ti3 (tmp1, op1, GEN_INT (64)));
7107 : :
7108 : : /* tmp2 is operands[1] shifted by 64, in V2DImode. */
7109 : 36 : rtx tmp2 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp1));
7110 : :
7111 : : /* tmp3 will be the V2DImode result. */
7112 : 36 : rtx tmp3 = gen_reg_rtx (V2DImode);
7113 : :
7114 : 36 : if (bits > 64)
7115 : : {
7116 : 18 : if (code == ASHIFT)
7117 : 9 : emit_insn (gen_ashlv2di3 (tmp3, tmp2, GEN_INT (bits - 64)));
7118 : : else
7119 : 9 : emit_insn (gen_lshrv2di3 (tmp3, tmp2, GEN_INT (bits - 64)));
7120 : : }
7121 : : else
7122 : : {
7123 : : /* tmp4 is operands[1], in V2DImode. */
7124 : 18 : rtx tmp4 = force_reg (V2DImode, gen_lowpart (V2DImode, op1));
7125 : :
7126 : 18 : rtx tmp5 = gen_reg_rtx (V2DImode);
7127 : 18 : if (code == ASHIFT)
7128 : 9 : emit_insn (gen_ashlv2di3 (tmp5, tmp4, GEN_INT (bits)));
7129 : : else
7130 : 9 : emit_insn (gen_lshrv2di3 (tmp5, tmp4, GEN_INT (bits)));
7131 : :
7132 : 18 : rtx tmp6 = gen_reg_rtx (V2DImode);
7133 : 18 : if (code == ASHIFT)
7134 : 9 : emit_insn (gen_lshrv2di3 (tmp6, tmp2, GEN_INT (64 - bits)));
7135 : : else
7136 : 9 : emit_insn (gen_ashlv2di3 (tmp6, tmp2, GEN_INT (64 - bits)));
7137 : :
7138 : 18 : emit_insn (gen_iorv2di3 (tmp3, tmp5, tmp6));
7139 : : }
7140 : :
7141 : : /* Convert the result back to V1TImode and store in operands[0]. */
7142 : 36 : rtx tmp7 = force_reg (V1TImode, gen_lowpart (V1TImode, tmp3));
7143 : 36 : emit_move_insn (operands[0], tmp7);
7144 : : }
7145 : :
7146 : : /* Expand V1TI mode rotate (of rtx_code CODE) by constant. */
7147 : : void
7148 : 39 : ix86_expand_v1ti_rotate (enum rtx_code code, rtx operands[])
7149 : : {
7150 : 39 : rtx op1 = force_reg (V1TImode, operands[1]);
7151 : :
7152 : 39 : if (!CONST_INT_P (operands[2]))
7153 : : {
7154 : 8 : rtx tmp1 = ix86_expand_v1ti_to_ti (op1);
7155 : 8 : rtx tmp2 = gen_reg_rtx (TImode);
7156 : 16 : rtx (*rotate) (rtx, rtx, rtx)
7157 : 8 : = (code == ROTATE) ? gen_rotlti3 : gen_rotrti3;
7158 : 8 : emit_insn (rotate (tmp2, tmp1, operands[2]));
7159 : 8 : rtx tmp3 = ix86_expand_ti_to_v1ti (tmp2);
7160 : 8 : emit_move_insn (operands[0], tmp3);
7161 : 8 : return;
7162 : : }
7163 : :
7164 : 31 : HOST_WIDE_INT bits = INTVAL (operands[2]) & 127;
7165 : :
7166 : 31 : if (bits == 0)
7167 : : {
7168 : 0 : emit_move_insn (operands[0], op1);
7169 : 0 : return;
7170 : : }
7171 : :
7172 : 31 : if (code == ROTATERT)
7173 : 16 : bits = 128 - bits;
7174 : :
7175 : 31 : if ((bits & 31) == 0)
7176 : : {
7177 : 5 : rtx tmp2 = gen_reg_rtx (V4SImode);
7178 : 5 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7179 : 5 : if (bits == 32)
7180 : 1 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0x93)));
7181 : 4 : else if (bits == 64)
7182 : 2 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0x4e)));
7183 : : else
7184 : 2 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0x39)));
7185 : 5 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp2));
7186 : 5 : return;
7187 : : }
7188 : :
7189 : 26 : if ((bits & 7) == 0)
7190 : : {
7191 : 6 : rtx tmp1 = gen_reg_rtx (V1TImode);
7192 : 6 : rtx tmp2 = gen_reg_rtx (V1TImode);
7193 : 6 : rtx tmp3 = gen_reg_rtx (V1TImode);
7194 : :
7195 : 6 : emit_insn (gen_sse2_ashlv1ti3 (tmp1, op1, GEN_INT (bits)));
7196 : 6 : emit_insn (gen_sse2_lshrv1ti3 (tmp2, op1, GEN_INT (128 - bits)));
7197 : 6 : emit_insn (gen_iorv1ti3 (tmp3, tmp1, tmp2));
7198 : 6 : emit_move_insn (operands[0], tmp3);
7199 : 6 : return;
7200 : : }
7201 : :
7202 : 20 : rtx op1_v4si = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7203 : :
7204 : 20 : rtx lobits;
7205 : 20 : rtx hibits;
7206 : :
7207 : 20 : switch (bits >> 5)
7208 : : {
7209 : 7 : case 0:
7210 : 7 : lobits = op1_v4si;
7211 : 7 : hibits = gen_reg_rtx (V4SImode);
7212 : 7 : emit_insn (gen_sse2_pshufd (hibits, op1_v4si, GEN_INT (0x93)));
7213 : 7 : break;
7214 : :
7215 : 2 : case 1:
7216 : 2 : lobits = gen_reg_rtx (V4SImode);
7217 : 2 : hibits = gen_reg_rtx (V4SImode);
7218 : 2 : emit_insn (gen_sse2_pshufd (lobits, op1_v4si, GEN_INT (0x93)));
7219 : 2 : emit_insn (gen_sse2_pshufd (hibits, op1_v4si, GEN_INT (0x4e)));
7220 : 2 : break;
7221 : :
7222 : 2 : case 2:
7223 : 2 : lobits = gen_reg_rtx (V4SImode);
7224 : 2 : hibits = gen_reg_rtx (V4SImode);
7225 : 2 : emit_insn (gen_sse2_pshufd (lobits, op1_v4si, GEN_INT (0x4e)));
7226 : 2 : emit_insn (gen_sse2_pshufd (hibits, op1_v4si, GEN_INT (0x39)));
7227 : 2 : break;
7228 : :
7229 : 9 : default:
7230 : 9 : lobits = gen_reg_rtx (V4SImode);
7231 : 9 : emit_insn (gen_sse2_pshufd (lobits, op1_v4si, GEN_INT (0x39)));
7232 : 9 : hibits = op1_v4si;
7233 : 9 : break;
7234 : : }
7235 : :
7236 : 20 : rtx tmp1 = gen_reg_rtx (V4SImode);
7237 : 20 : rtx tmp2 = gen_reg_rtx (V4SImode);
7238 : 20 : rtx tmp3 = gen_reg_rtx (V4SImode);
7239 : :
7240 : 20 : emit_insn (gen_ashlv4si3 (tmp1, lobits, GEN_INT (bits & 31)));
7241 : 20 : emit_insn (gen_lshrv4si3 (tmp2, hibits, GEN_INT (32 - (bits & 31))));
7242 : 20 : emit_insn (gen_iorv4si3 (tmp3, tmp1, tmp2));
7243 : :
7244 : 20 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp3));
7245 : : }
7246 : :
7247 : : /* Expand V1TI mode ashiftrt by constant. */
7248 : : void
7249 : 109 : ix86_expand_v1ti_ashiftrt (rtx operands[])
7250 : : {
7251 : 109 : rtx op1 = force_reg (V1TImode, operands[1]);
7252 : :
7253 : 109 : if (!CONST_INT_P (operands[2]))
7254 : : {
7255 : 3 : rtx tmp1 = ix86_expand_v1ti_to_ti (op1);
7256 : 3 : rtx tmp2 = gen_reg_rtx (TImode);
7257 : 3 : emit_insn (gen_ashrti3 (tmp2, tmp1, operands[2]));
7258 : 3 : rtx tmp3 = ix86_expand_ti_to_v1ti (tmp2);
7259 : 3 : emit_move_insn (operands[0], tmp3);
7260 : 3 : return;
7261 : : }
7262 : :
7263 : 106 : HOST_WIDE_INT bits = INTVAL (operands[2]) & 127;
7264 : :
7265 : 106 : if (bits == 0)
7266 : : {
7267 : 0 : emit_move_insn (operands[0], op1);
7268 : 0 : return;
7269 : : }
7270 : :
7271 : 106 : if (bits == 127)
7272 : : {
7273 : : /* Two operations. */
7274 : 3 : rtx tmp1 = force_reg(V4SImode, gen_lowpart (V4SImode, op1));
7275 : 3 : rtx tmp2 = gen_reg_rtx (V4SImode);
7276 : 3 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0xff)));
7277 : :
7278 : 3 : rtx tmp3 = gen_reg_rtx (V4SImode);
7279 : 3 : emit_insn (gen_ashrv4si3 (tmp3, tmp2, GEN_INT (31)));
7280 : :
7281 : 3 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp3));
7282 : 3 : return;
7283 : : }
7284 : :
7285 : 103 : if (bits == 64)
7286 : : {
7287 : : /* Three operations. */
7288 : 3 : rtx tmp1 = force_reg(V4SImode, gen_lowpart (V4SImode, op1));
7289 : 3 : rtx tmp2 = gen_reg_rtx (V4SImode);
7290 : 3 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0xff)));
7291 : :
7292 : 3 : rtx tmp3 = gen_reg_rtx (V4SImode);
7293 : 3 : emit_insn (gen_ashrv4si3 (tmp3, tmp2, GEN_INT (31)));
7294 : :
7295 : 3 : rtx tmp4 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp1));
7296 : 3 : rtx tmp5 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp3));
7297 : 3 : rtx tmp6 = gen_reg_rtx (V2DImode);
7298 : 3 : emit_insn (gen_vec_interleave_highv2di (tmp6, tmp4, tmp5));
7299 : :
7300 : 3 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp6));
7301 : 3 : return;
7302 : : }
7303 : :
7304 : 100 : if (bits == 96)
7305 : : {
7306 : : /* Three operations. */
7307 : 3 : rtx tmp1 = force_reg(V4SImode, gen_lowpart (V4SImode, op1));
7308 : 3 : rtx tmp2 = gen_reg_rtx (V4SImode);
7309 : 3 : emit_insn (gen_ashrv4si3 (tmp2, tmp1, GEN_INT (31)));
7310 : :
7311 : 3 : rtx tmp3 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp1));
7312 : 3 : rtx tmp4 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp2));
7313 : 3 : rtx tmp5 = gen_reg_rtx (V2DImode);
7314 : 3 : emit_insn (gen_vec_interleave_highv2di (tmp5, tmp3, tmp4));
7315 : :
7316 : 3 : rtx tmp6 = force_reg(V4SImode, gen_lowpart (V4SImode, tmp5));
7317 : 3 : rtx tmp7 = gen_reg_rtx (V4SImode);
7318 : 3 : emit_insn (gen_sse2_pshufd (tmp7, tmp6, GEN_INT (0xfd)));
7319 : :
7320 : 3 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp7));
7321 : 3 : return;
7322 : : }
7323 : :
7324 : 97 : if (bits >= 111)
7325 : : {
7326 : : /* Three operations. */
7327 : 21 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7328 : 21 : rtx tmp2 = gen_reg_rtx (V4SImode);
7329 : 21 : emit_insn (gen_ashrv4si3 (tmp2, tmp1, GEN_INT (bits - 96)));
7330 : :
7331 : 21 : rtx tmp3 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp2));
7332 : 21 : rtx tmp4 = gen_reg_rtx (V8HImode);
7333 : 21 : emit_insn (gen_sse2_pshufhw (tmp4, tmp3, GEN_INT (0xfe)));
7334 : :
7335 : 21 : rtx tmp5 = force_reg (V4SImode, gen_lowpart (V4SImode, tmp4));
7336 : 21 : rtx tmp6 = gen_reg_rtx (V4SImode);
7337 : 21 : emit_insn (gen_sse2_pshufd (tmp6, tmp5, GEN_INT (0xfe)));
7338 : :
7339 : 21 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp6));
7340 : 21 : return;
7341 : : }
7342 : :
7343 : 76 : if (TARGET_AVX2 || TARGET_SSE4_1)
7344 : : {
7345 : : /* Three operations. */
7346 : 50 : if (bits == 32)
7347 : : {
7348 : 2 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7349 : 2 : rtx tmp2 = gen_reg_rtx (V4SImode);
7350 : 2 : emit_insn (gen_ashrv4si3 (tmp2, tmp1, GEN_INT (31)));
7351 : :
7352 : 2 : rtx tmp3 = gen_reg_rtx (V1TImode);
7353 : 2 : emit_insn (gen_sse2_lshrv1ti3 (tmp3, op1, GEN_INT (32)));
7354 : :
7355 : 2 : if (TARGET_AVX2)
7356 : : {
7357 : 1 : rtx tmp4 = force_reg (V4SImode, gen_lowpart (V4SImode, tmp3));
7358 : 1 : rtx tmp5 = gen_reg_rtx (V4SImode);
7359 : 1 : emit_insn (gen_avx2_pblenddv4si (tmp5, tmp2, tmp4,
7360 : : GEN_INT (7)));
7361 : :
7362 : 1 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp5));
7363 : : }
7364 : : else
7365 : : {
7366 : 1 : rtx tmp4 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp2));
7367 : 1 : rtx tmp5 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp3));
7368 : 1 : rtx tmp6 = gen_reg_rtx (V8HImode);
7369 : 1 : emit_insn (gen_sse4_1_pblendw (tmp6, tmp4, tmp5,
7370 : : GEN_INT (0x3f)));
7371 : :
7372 : 1 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp6));
7373 : : }
7374 : 2 : return;
7375 : : }
7376 : :
7377 : : /* Three operations. */
7378 : 48 : if (bits == 8 || bits == 16 || bits == 24)
7379 : : {
7380 : 6 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7381 : 6 : rtx tmp2 = gen_reg_rtx (V4SImode);
7382 : 6 : emit_insn (gen_ashrv4si3 (tmp2, tmp1, GEN_INT (bits)));
7383 : :
7384 : 6 : rtx tmp3 = gen_reg_rtx (V1TImode);
7385 : 6 : emit_insn (gen_sse2_lshrv1ti3 (tmp3, op1, GEN_INT (bits)));
7386 : :
7387 : 6 : if (TARGET_AVX2)
7388 : : {
7389 : 3 : rtx tmp4 = force_reg (V4SImode, gen_lowpart (V4SImode, tmp3));
7390 : 3 : rtx tmp5 = gen_reg_rtx (V4SImode);
7391 : 3 : emit_insn (gen_avx2_pblenddv4si (tmp5, tmp2, tmp4,
7392 : : GEN_INT (7)));
7393 : :
7394 : 3 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp5));
7395 : : }
7396 : : else
7397 : : {
7398 : 3 : rtx tmp4 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp2));
7399 : 3 : rtx tmp5 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp3));
7400 : 3 : rtx tmp6 = gen_reg_rtx (V8HImode);
7401 : 3 : emit_insn (gen_sse4_1_pblendw (tmp6, tmp4, tmp5,
7402 : : GEN_INT (0x3f)));
7403 : :
7404 : 3 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp6));
7405 : : }
7406 : 6 : return;
7407 : : }
7408 : : }
7409 : :
7410 : 68 : if (bits > 96)
7411 : : {
7412 : : /* Four operations. */
7413 : 3 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7414 : 3 : rtx tmp2 = gen_reg_rtx (V4SImode);
7415 : 3 : emit_insn (gen_ashrv4si3 (tmp2, tmp1, GEN_INT (bits - 96)));
7416 : :
7417 : 3 : rtx tmp3 = gen_reg_rtx (V4SImode);
7418 : 3 : emit_insn (gen_ashrv4si3 (tmp3, tmp1, GEN_INT (31)));
7419 : :
7420 : 3 : rtx tmp4 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp2));
7421 : 3 : rtx tmp5 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp3));
7422 : 3 : rtx tmp6 = gen_reg_rtx (V2DImode);
7423 : 3 : emit_insn (gen_vec_interleave_highv2di (tmp6, tmp4, tmp5));
7424 : :
7425 : 3 : rtx tmp7 = force_reg (V4SImode, gen_lowpart (V4SImode, tmp6));
7426 : 3 : rtx tmp8 = gen_reg_rtx (V4SImode);
7427 : 3 : emit_insn (gen_sse2_pshufd (tmp8, tmp7, GEN_INT (0xfd)));
7428 : :
7429 : 3 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp8));
7430 : 3 : return;
7431 : : }
7432 : :
7433 : 65 : if (TARGET_SSE4_1 && (bits == 48 || bits == 80))
7434 : : {
7435 : : /* Four operations. */
7436 : 4 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7437 : 4 : rtx tmp2 = gen_reg_rtx (V4SImode);
7438 : 4 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0xff)));
7439 : :
7440 : 4 : rtx tmp3 = gen_reg_rtx (V4SImode);
7441 : 4 : emit_insn (gen_ashrv4si3 (tmp3, tmp2, GEN_INT (31)));
7442 : :
7443 : 4 : rtx tmp4 = gen_reg_rtx (V1TImode);
7444 : 4 : emit_insn (gen_sse2_lshrv1ti3 (tmp4, op1, GEN_INT (bits)));
7445 : :
7446 : 4 : rtx tmp5 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp3));
7447 : 4 : rtx tmp6 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp4));
7448 : 4 : rtx tmp7 = gen_reg_rtx (V8HImode);
7449 : 6 : emit_insn (gen_sse4_1_pblendw (tmp7, tmp5, tmp6,
7450 : : GEN_INT (bits == 48 ? 0x1f : 0x07)));
7451 : :
7452 : 4 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp7));
7453 : 4 : return;
7454 : : }
7455 : :
7456 : 61 : if ((bits & 7) == 0)
7457 : : {
7458 : : /* Five operations. */
7459 : 9 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7460 : 9 : rtx tmp2 = gen_reg_rtx (V4SImode);
7461 : 9 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0xff)));
7462 : :
7463 : 9 : rtx tmp3 = gen_reg_rtx (V4SImode);
7464 : 9 : emit_insn (gen_ashrv4si3 (tmp3, tmp2, GEN_INT (31)));
7465 : :
7466 : 9 : rtx tmp4 = gen_reg_rtx (V1TImode);
7467 : 9 : emit_insn (gen_sse2_lshrv1ti3 (tmp4, op1, GEN_INT (bits)));
7468 : :
7469 : 9 : rtx tmp5 = force_reg (V1TImode, gen_lowpart (V1TImode, tmp3));
7470 : 9 : rtx tmp6 = gen_reg_rtx (V1TImode);
7471 : 9 : emit_insn (gen_sse2_ashlv1ti3 (tmp6, tmp5, GEN_INT (128 - bits)));
7472 : :
7473 : 9 : rtx tmp7 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp4));
7474 : 9 : rtx tmp8 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp6));
7475 : 9 : rtx tmp9 = gen_reg_rtx (V2DImode);
7476 : 9 : emit_insn (gen_iorv2di3 (tmp9, tmp7, tmp8));
7477 : :
7478 : 9 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp9));
7479 : 9 : return;
7480 : : }
7481 : :
7482 : 52 : if (TARGET_AVX2 && bits < 32)
7483 : : {
7484 : : /* Six operations. */
7485 : 9 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7486 : 9 : rtx tmp2 = gen_reg_rtx (V4SImode);
7487 : 9 : emit_insn (gen_ashrv4si3 (tmp2, tmp1, GEN_INT (bits)));
7488 : :
7489 : 9 : rtx tmp3 = gen_reg_rtx (V1TImode);
7490 : 9 : emit_insn (gen_sse2_lshrv1ti3 (tmp3, op1, GEN_INT (64)));
7491 : :
7492 : 9 : rtx tmp4 = force_reg (V2DImode, gen_lowpart (V2DImode, op1));
7493 : 9 : rtx tmp5 = gen_reg_rtx (V2DImode);
7494 : 9 : emit_insn (gen_lshrv2di3 (tmp5, tmp4, GEN_INT (bits)));
7495 : :
7496 : 9 : rtx tmp6 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp3));
7497 : 9 : rtx tmp7 = gen_reg_rtx (V2DImode);
7498 : 9 : emit_insn (gen_ashlv2di3 (tmp7, tmp6, GEN_INT (64 - bits)));
7499 : :
7500 : 9 : rtx tmp8 = gen_reg_rtx (V2DImode);
7501 : 9 : emit_insn (gen_iorv2di3 (tmp8, tmp5, tmp7));
7502 : :
7503 : 9 : rtx tmp9 = force_reg (V4SImode, gen_lowpart (V4SImode, tmp8));
7504 : 9 : rtx tmp10 = gen_reg_rtx (V4SImode);
7505 : 9 : emit_insn (gen_avx2_pblenddv4si (tmp10, tmp2, tmp9, GEN_INT (7)));
7506 : :
7507 : 9 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp10));
7508 : 9 : return;
7509 : : }
7510 : :
7511 : 43 : if (TARGET_SSE4_1 && bits < 15)
7512 : : {
7513 : : /* Six operations. */
7514 : 4 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7515 : 4 : rtx tmp2 = gen_reg_rtx (V4SImode);
7516 : 4 : emit_insn (gen_ashrv4si3 (tmp2, tmp1, GEN_INT (bits)));
7517 : :
7518 : 4 : rtx tmp3 = gen_reg_rtx (V1TImode);
7519 : 4 : emit_insn (gen_sse2_lshrv1ti3 (tmp3, op1, GEN_INT (64)));
7520 : :
7521 : 4 : rtx tmp4 = force_reg (V2DImode, gen_lowpart (V2DImode, op1));
7522 : 4 : rtx tmp5 = gen_reg_rtx (V2DImode);
7523 : 4 : emit_insn (gen_lshrv2di3 (tmp5, tmp4, GEN_INT (bits)));
7524 : :
7525 : 4 : rtx tmp6 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp3));
7526 : 4 : rtx tmp7 = gen_reg_rtx (V2DImode);
7527 : 4 : emit_insn (gen_ashlv2di3 (tmp7, tmp6, GEN_INT (64 - bits)));
7528 : :
7529 : 4 : rtx tmp8 = gen_reg_rtx (V2DImode);
7530 : 4 : emit_insn (gen_iorv2di3 (tmp8, tmp5, tmp7));
7531 : :
7532 : 4 : rtx tmp9 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp2));
7533 : 4 : rtx tmp10 = force_reg (V8HImode, gen_lowpart (V8HImode, tmp8));
7534 : 4 : rtx tmp11 = gen_reg_rtx (V8HImode);
7535 : 4 : emit_insn (gen_sse4_1_pblendw (tmp11, tmp9, tmp10, GEN_INT (0x3f)));
7536 : :
7537 : 4 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp11));
7538 : 4 : return;
7539 : : }
7540 : :
7541 : 18 : if (bits == 1)
7542 : : {
7543 : : /* Eight operations. */
7544 : 1 : rtx tmp1 = gen_reg_rtx (V1TImode);
7545 : 1 : emit_insn (gen_sse2_lshrv1ti3 (tmp1, op1, GEN_INT (64)));
7546 : :
7547 : 1 : rtx tmp2 = force_reg (V2DImode, gen_lowpart (V2DImode, op1));
7548 : 1 : rtx tmp3 = gen_reg_rtx (V2DImode);
7549 : 1 : emit_insn (gen_lshrv2di3 (tmp3, tmp2, GEN_INT (1)));
7550 : :
7551 : 1 : rtx tmp4 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp1));
7552 : 1 : rtx tmp5 = gen_reg_rtx (V2DImode);
7553 : 1 : emit_insn (gen_ashlv2di3 (tmp5, tmp4, GEN_INT (63)));
7554 : :
7555 : 1 : rtx tmp6 = gen_reg_rtx (V2DImode);
7556 : 1 : emit_insn (gen_iorv2di3 (tmp6, tmp3, tmp5));
7557 : :
7558 : 1 : rtx tmp7 = gen_reg_rtx (V2DImode);
7559 : 1 : emit_insn (gen_lshrv2di3 (tmp7, tmp2, GEN_INT (63)));
7560 : :
7561 : 1 : rtx tmp8 = force_reg (V4SImode, gen_lowpart (V4SImode, tmp7));
7562 : 1 : rtx tmp9 = gen_reg_rtx (V4SImode);
7563 : 1 : emit_insn (gen_sse2_pshufd (tmp9, tmp8, GEN_INT (0xbf)));
7564 : :
7565 : 1 : rtx tmp10 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp9));
7566 : 1 : rtx tmp11 = gen_reg_rtx (V2DImode);
7567 : 1 : emit_insn (gen_ashlv2di3 (tmp11, tmp10, GEN_INT (31)));
7568 : :
7569 : 1 : rtx tmp12 = gen_reg_rtx (V2DImode);
7570 : 1 : emit_insn (gen_iorv2di3 (tmp12, tmp6, tmp11));
7571 : :
7572 : 1 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp12));
7573 : 1 : return;
7574 : : }
7575 : :
7576 : 38 : if (bits > 64)
7577 : : {
7578 : : /* Eight operations. */
7579 : 12 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7580 : 12 : rtx tmp2 = gen_reg_rtx (V4SImode);
7581 : 12 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0xff)));
7582 : :
7583 : 12 : rtx tmp3 = gen_reg_rtx (V4SImode);
7584 : 12 : emit_insn (gen_ashrv4si3 (tmp3, tmp2, GEN_INT (31)));
7585 : :
7586 : 12 : rtx tmp4 = gen_reg_rtx (V1TImode);
7587 : 12 : emit_insn (gen_sse2_lshrv1ti3 (tmp4, op1, GEN_INT (64)));
7588 : :
7589 : 12 : rtx tmp5 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp4));
7590 : 12 : rtx tmp6 = gen_reg_rtx (V2DImode);
7591 : 12 : emit_insn (gen_lshrv2di3 (tmp6, tmp5, GEN_INT (bits - 64)));
7592 : :
7593 : 12 : rtx tmp7 = force_reg (V1TImode, gen_lowpart (V1TImode, tmp3));
7594 : 12 : rtx tmp8 = gen_reg_rtx (V1TImode);
7595 : 12 : emit_insn (gen_sse2_ashlv1ti3 (tmp8, tmp7, GEN_INT (64)));
7596 : :
7597 : 12 : rtx tmp9 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp3));
7598 : 12 : rtx tmp10 = gen_reg_rtx (V2DImode);
7599 : 12 : emit_insn (gen_ashlv2di3 (tmp10, tmp9, GEN_INT (128 - bits)));
7600 : :
7601 : 12 : rtx tmp11 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp8));
7602 : 12 : rtx tmp12 = gen_reg_rtx (V2DImode);
7603 : 12 : emit_insn (gen_iorv2di3 (tmp12, tmp10, tmp11));
7604 : :
7605 : 12 : rtx tmp13 = gen_reg_rtx (V2DImode);
7606 : 12 : emit_insn (gen_iorv2di3 (tmp13, tmp6, tmp12));
7607 : :
7608 : 12 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp13));
7609 : : }
7610 : : else
7611 : : {
7612 : : /* Nine operations. */
7613 : 26 : rtx tmp1 = force_reg (V4SImode, gen_lowpart (V4SImode, op1));
7614 : 26 : rtx tmp2 = gen_reg_rtx (V4SImode);
7615 : 26 : emit_insn (gen_sse2_pshufd (tmp2, tmp1, GEN_INT (0xff)));
7616 : :
7617 : 26 : rtx tmp3 = gen_reg_rtx (V4SImode);
7618 : 26 : emit_insn (gen_ashrv4si3 (tmp3, tmp2, GEN_INT (31)));
7619 : :
7620 : 26 : rtx tmp4 = gen_reg_rtx (V1TImode);
7621 : 26 : emit_insn (gen_sse2_lshrv1ti3 (tmp4, op1, GEN_INT (64)));
7622 : :
7623 : 26 : rtx tmp5 = force_reg (V2DImode, gen_lowpart (V2DImode, op1));
7624 : 26 : rtx tmp6 = gen_reg_rtx (V2DImode);
7625 : 26 : emit_insn (gen_lshrv2di3 (tmp6, tmp5, GEN_INT (bits)));
7626 : :
7627 : 26 : rtx tmp7 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp4));
7628 : 26 : rtx tmp8 = gen_reg_rtx (V2DImode);
7629 : 26 : emit_insn (gen_ashlv2di3 (tmp8, tmp7, GEN_INT (64 - bits)));
7630 : :
7631 : 26 : rtx tmp9 = gen_reg_rtx (V2DImode);
7632 : 26 : emit_insn (gen_iorv2di3 (tmp9, tmp6, tmp8));
7633 : :
7634 : 26 : rtx tmp10 = force_reg (V1TImode, gen_lowpart (V1TImode, tmp3));
7635 : 26 : rtx tmp11 = gen_reg_rtx (V1TImode);
7636 : 26 : emit_insn (gen_sse2_ashlv1ti3 (tmp11, tmp10, GEN_INT (64)));
7637 : :
7638 : 26 : rtx tmp12 = force_reg (V2DImode, gen_lowpart (V2DImode, tmp11));
7639 : 26 : rtx tmp13 = gen_reg_rtx (V2DImode);
7640 : 26 : emit_insn (gen_ashlv2di3 (tmp13, tmp12, GEN_INT (64 - bits)));
7641 : :
7642 : 26 : rtx tmp14 = gen_reg_rtx (V2DImode);
7643 : 26 : emit_insn (gen_iorv2di3 (tmp14, tmp9, tmp13));
7644 : :
7645 : 26 : emit_move_insn (operands[0], gen_lowpart (V1TImode, tmp14));
7646 : : }
7647 : : }
7648 : :
7649 : : /* Expand V2DI mode ashiftrt. */
7650 : : void
7651 : 526 : ix86_expand_v2di_ashiftrt (rtx operands[])
7652 : : {
7653 : 526 : if (operands[2] == const0_rtx)
7654 : : {
7655 : 0 : emit_move_insn (operands[0], operands[1]);
7656 : 0 : return;
7657 : : }
7658 : :
7659 : 526 : if (TARGET_SSE4_2
7660 : 133 : && CONST_INT_P (operands[2])
7661 : 133 : && UINTVAL (operands[2]) >= 63
7662 : 534 : && !optimize_insn_for_size_p ())
7663 : : {
7664 : 8 : rtx zero = force_reg (V2DImode, CONST0_RTX (V2DImode));
7665 : 8 : emit_insn (gen_sse4_2_gtv2di3 (operands[0], zero, operands[1]));
7666 : 8 : return;
7667 : : }
7668 : :
7669 : 518 : if (CONST_INT_P (operands[2])
7670 : 510 : && (!TARGET_XOP || UINTVAL (operands[2]) >= 63))
7671 : : {
7672 : 414 : vec_perm_builder sel (4, 4, 1);
7673 : 414 : sel.quick_grow (4);
7674 : 414 : rtx arg0, arg1;
7675 : 414 : rtx op1 = lowpart_subreg (V4SImode,
7676 : : force_reg (V2DImode, operands[1]),
7677 : : V2DImode);
7678 : 414 : rtx target = gen_reg_rtx (V4SImode);
7679 : 414 : if (UINTVAL (operands[2]) >= 63)
7680 : : {
7681 : 111 : arg0 = arg1 = gen_reg_rtx (V4SImode);
7682 : 111 : emit_insn (gen_ashrv4si3 (arg0, op1, GEN_INT (31)));
7683 : 111 : sel[0] = 1;
7684 : 111 : sel[1] = 1;
7685 : 111 : sel[2] = 3;
7686 : 111 : sel[3] = 3;
7687 : : }
7688 : 303 : else if (INTVAL (operands[2]) > 32)
7689 : : {
7690 : 45 : arg0 = gen_reg_rtx (V4SImode);
7691 : 45 : arg1 = gen_reg_rtx (V4SImode);
7692 : 45 : emit_insn (gen_ashrv4si3 (arg1, op1, GEN_INT (31)));
7693 : 45 : emit_insn (gen_ashrv4si3 (arg0, op1,
7694 : 45 : GEN_INT (INTVAL (operands[2]) - 32)));
7695 : 45 : sel[0] = 1;
7696 : 45 : sel[1] = 5;
7697 : 45 : sel[2] = 3;
7698 : 45 : sel[3] = 7;
7699 : : }
7700 : 258 : else if (INTVAL (operands[2]) == 32)
7701 : : {
7702 : 4 : arg0 = op1;
7703 : 4 : arg1 = gen_reg_rtx (V4SImode);
7704 : 4 : emit_insn (gen_ashrv4si3 (arg1, op1, GEN_INT (31)));
7705 : 4 : sel[0] = 1;
7706 : 4 : sel[1] = 5;
7707 : 4 : sel[2] = 3;
7708 : 4 : sel[3] = 7;
7709 : : }
7710 : : else
7711 : : {
7712 : 254 : arg0 = gen_reg_rtx (V2DImode);
7713 : 254 : arg1 = gen_reg_rtx (V4SImode);
7714 : 254 : emit_insn (gen_lshrv2di3 (arg0, operands[1], operands[2]));
7715 : 254 : emit_insn (gen_ashrv4si3 (arg1, op1, operands[2]));
7716 : 254 : arg0 = lowpart_subreg (V4SImode, arg0, V2DImode);
7717 : 254 : sel[0] = 0;
7718 : 254 : sel[1] = 5;
7719 : 254 : sel[2] = 2;
7720 : 254 : sel[3] = 7;
7721 : : }
7722 : 525 : vec_perm_indices indices (sel, arg0 != arg1 ? 2 : 1, 4);
7723 : 414 : rtx op0 = operands[0];
7724 : 414 : bool ok = targetm.vectorize.vec_perm_const (V4SImode, V4SImode,
7725 : : target, arg0, arg1,
7726 : : indices);
7727 : 414 : gcc_assert (ok);
7728 : 414 : emit_move_insn (op0, lowpart_subreg (V2DImode, target, V4SImode));
7729 : 414 : return;
7730 : 414 : }
7731 : 104 : if (!TARGET_XOP)
7732 : : {
7733 : 8 : rtx zero = force_reg (V2DImode, CONST0_RTX (V2DImode));
7734 : 8 : rtx zero_or_all_ones;
7735 : 8 : if (TARGET_SSE4_2)
7736 : : {
7737 : 0 : zero_or_all_ones = gen_reg_rtx (V2DImode);
7738 : 0 : emit_insn (gen_sse4_2_gtv2di3 (zero_or_all_ones, zero,
7739 : : operands[1]));
7740 : : }
7741 : : else
7742 : : {
7743 : 8 : rtx temp = gen_reg_rtx (V4SImode);
7744 : 8 : emit_insn (gen_ashrv4si3 (temp,
7745 : : lowpart_subreg (V4SImode,
7746 : : force_reg (V2DImode,
7747 : : operands[1]),
7748 : : V2DImode),
7749 : : GEN_INT (31)));
7750 : 8 : zero_or_all_ones = gen_reg_rtx (V4SImode);
7751 : 8 : emit_insn (gen_sse2_pshufd_1 (zero_or_all_ones, temp,
7752 : : const1_rtx, const1_rtx,
7753 : : GEN_INT (3), GEN_INT (3)));
7754 : 8 : zero_or_all_ones = lowpart_subreg (V2DImode, zero_or_all_ones,
7755 : : V4SImode);
7756 : : }
7757 : 8 : rtx lshr_res = gen_reg_rtx (V2DImode);
7758 : 8 : emit_insn (gen_lshrv2di3 (lshr_res, operands[1], operands[2]));
7759 : 8 : rtx ashl_res = gen_reg_rtx (V2DImode);
7760 : 8 : rtx amount;
7761 : 8 : if (TARGET_64BIT)
7762 : : {
7763 : 8 : amount = gen_reg_rtx (DImode);
7764 : 8 : emit_insn (gen_subdi3 (amount, force_reg (DImode, GEN_INT (64)),
7765 : : operands[2]));
7766 : : }
7767 : : else
7768 : : {
7769 : 0 : rtx temp = gen_reg_rtx (SImode);
7770 : 0 : emit_insn (gen_subsi3 (temp, force_reg (SImode, GEN_INT (64)),
7771 : : lowpart_subreg (SImode, operands[2],
7772 : : DImode)));
7773 : 0 : amount = gen_reg_rtx (V4SImode);
7774 : 0 : emit_insn (gen_vec_setv4si_0 (amount, CONST0_RTX (V4SImode),
7775 : : temp));
7776 : : }
7777 : 8 : amount = lowpart_subreg (DImode, amount, GET_MODE (amount));
7778 : 8 : emit_insn (gen_ashlv2di3 (ashl_res, zero_or_all_ones, amount));
7779 : 8 : emit_insn (gen_iorv2di3 (operands[0], lshr_res, ashl_res));
7780 : 8 : return;
7781 : : }
7782 : :
7783 : 96 : rtx reg = gen_reg_rtx (V2DImode);
7784 : 96 : rtx par;
7785 : 96 : bool negate = false;
7786 : 96 : int i;
7787 : :
7788 : 96 : if (CONST_INT_P (operands[2]))
7789 : 96 : operands[2] = GEN_INT (-INTVAL (operands[2]));
7790 : : else
7791 : : negate = true;
7792 : :
7793 : 96 : par = gen_rtx_PARALLEL (V2DImode, rtvec_alloc (2));
7794 : 288 : for (i = 0; i < 2; i++)
7795 : 192 : XVECEXP (par, 0, i) = operands[2];
7796 : :
7797 : 96 : emit_insn (gen_vec_initv2didi (reg, par));
7798 : :
7799 : 96 : if (negate)
7800 : 0 : emit_insn (gen_negv2di2 (reg, reg));
7801 : :
7802 : 96 : emit_insn (gen_xop_shav2di3 (operands[0], operands[1], reg));
7803 : : }
7804 : :
7805 : : /* Replace all occurrences of REG FROM with REG TO in X, including
7806 : : occurrences with different modes. */
7807 : :
7808 : : rtx
7809 : 43236 : ix86_replace_reg_with_reg (rtx x, rtx from, rtx to)
7810 : : {
7811 : 43236 : gcc_checking_assert (REG_P (from)
7812 : : && REG_P (to)
7813 : : && GET_MODE (from) == GET_MODE (to));
7814 : 43236 : if (!reg_overlap_mentioned_p (from, x))
7815 : : return x;
7816 : 54 : rtx ret = copy_rtx (x);
7817 : 54 : subrtx_ptr_iterator::array_type array;
7818 : 266 : FOR_EACH_SUBRTX_PTR (iter, array, &ret, NONCONST)
7819 : : {
7820 : 212 : rtx *loc = *iter;
7821 : 212 : x = *loc;
7822 : 212 : if (REG_P (x) && REGNO (x) == REGNO (from))
7823 : : {
7824 : 54 : if (x == from)
7825 : 53 : *loc = to;
7826 : : else
7827 : : {
7828 : 1 : gcc_checking_assert (REG_NREGS (x) == 1);
7829 : 1 : *loc = gen_rtx_REG (GET_MODE (x), REGNO (to));
7830 : : }
7831 : : }
7832 : : }
7833 : 54 : return ret;
7834 : 54 : }
7835 : :
7836 : : /* Return mode for the memcpy/memset loop counter. Prefer SImode over
7837 : : DImode for constant loop counts. */
7838 : :
7839 : : static machine_mode
7840 : 17158 : counter_mode (rtx count_exp)
7841 : : {
7842 : 6721 : if (GET_MODE (count_exp) != VOIDmode)
7843 : 15298 : return GET_MODE (count_exp);
7844 : 1860 : if (!CONST_INT_P (count_exp))
7845 : 0 : return Pmode;
7846 : : if (TARGET_64BIT && (INTVAL (count_exp) & ~0xffffffff))
7847 : : return DImode;
7848 : : return SImode;
7849 : : }
7850 : :
7851 : : /* When ISSETMEM is FALSE, output simple loop to move memory pointer to SRCPTR
7852 : : to DESTPTR via chunks of MODE unrolled UNROLL times, overall size is COUNT
7853 : : specified in bytes. When ISSETMEM is TRUE, output the equivalent loop to set
7854 : : memory by VALUE (supposed to be in MODE).
7855 : :
7856 : : The size is rounded down to whole number of chunk size moved at once.
7857 : : SRCMEM and DESTMEM provide MEMrtx to feed proper aliasing info. */
7858 : :
7859 : :
7860 : : static void
7861 : 8540 : expand_set_or_cpymem_via_loop (rtx destmem, rtx srcmem,
7862 : : rtx destptr, rtx srcptr, rtx value,
7863 : : rtx count, machine_mode mode, int unroll,
7864 : : int expected_size, bool issetmem)
7865 : : {
7866 : 8540 : rtx_code_label *out_label, *top_label;
7867 : 8540 : rtx iter, tmp;
7868 : 8540 : machine_mode iter_mode = counter_mode (count);
7869 : 8540 : int piece_size_n = GET_MODE_SIZE (mode) * unroll;
7870 : 8540 : rtx piece_size = GEN_INT (piece_size_n);
7871 : 17080 : rtx piece_size_mask = GEN_INT (~((GET_MODE_SIZE (mode) * unroll) - 1));
7872 : 8540 : rtx size;
7873 : 8540 : int i;
7874 : :
7875 : 8540 : top_label = gen_label_rtx ();
7876 : 8540 : out_label = gen_label_rtx ();
7877 : 8540 : iter = gen_reg_rtx (iter_mode);
7878 : :
7879 : 8540 : size = expand_simple_binop (iter_mode, AND, count, piece_size_mask,
7880 : : NULL, 1, OPTAB_DIRECT);
7881 : : /* Those two should combine. */
7882 : 8540 : if (piece_size == const1_rtx)
7883 : : {
7884 : 1728 : emit_cmp_and_jump_insns (size, const0_rtx, EQ, NULL_RTX, iter_mode,
7885 : : true, out_label);
7886 : 1728 : predict_jump (REG_BR_PROB_BASE * 10 / 100);
7887 : : }
7888 : 8540 : emit_move_insn (iter, const0_rtx);
7889 : :
7890 : 8540 : emit_label (top_label);
7891 : :
7892 : 8540 : tmp = convert_modes (Pmode, iter_mode, iter, true);
7893 : :
7894 : : /* This assert could be relaxed - in this case we'll need to compute
7895 : : smallest power of two, containing in PIECE_SIZE_N and pass it to
7896 : : offset_address. */
7897 : 8540 : gcc_assert ((piece_size_n & (piece_size_n - 1)) == 0);
7898 : 8540 : destmem = offset_address (destmem, tmp, piece_size_n);
7899 : 8540 : destmem = adjust_address (destmem, mode, 0);
7900 : :
7901 : 8540 : if (!issetmem)
7902 : : {
7903 : 7523 : srcmem = offset_address (srcmem, copy_rtx (tmp), piece_size_n);
7904 : 7523 : srcmem = adjust_address (srcmem, mode, 0);
7905 : :
7906 : : /* When unrolling for chips that reorder memory reads and writes,
7907 : : we can save registers by using single temporary.
7908 : : Also using 4 temporaries is overkill in 32bit mode. */
7909 : 7523 : if (!TARGET_64BIT && 0)
7910 : : {
7911 : : for (i = 0; i < unroll; i++)
7912 : : {
7913 : : if (i)
7914 : : {
7915 : : destmem = adjust_address (copy_rtx (destmem), mode,
7916 : : GET_MODE_SIZE (mode));
7917 : : srcmem = adjust_address (copy_rtx (srcmem), mode,
7918 : : GET_MODE_SIZE (mode));
7919 : : }
7920 : : emit_move_insn (destmem, srcmem);
7921 : : }
7922 : : }
7923 : : else
7924 : : {
7925 : 7523 : rtx tmpreg[4];
7926 : 7523 : gcc_assert (unroll <= 4);
7927 : 15067 : for (i = 0; i < unroll; i++)
7928 : : {
7929 : 7544 : tmpreg[i] = gen_reg_rtx (mode);
7930 : 7544 : if (i)
7931 : 42 : srcmem = adjust_address (copy_rtx (srcmem), mode,
7932 : : GET_MODE_SIZE (mode));
7933 : 7544 : emit_move_insn (tmpreg[i], srcmem);
7934 : : }
7935 : 15067 : for (i = 0; i < unroll; i++)
7936 : : {
7937 : 7544 : if (i)
7938 : 42 : destmem = adjust_address (copy_rtx (destmem), mode,
7939 : : GET_MODE_SIZE (mode));
7940 : 7544 : emit_move_insn (destmem, tmpreg[i]);
7941 : : }
7942 : : }
7943 : : }
7944 : : else
7945 : 2049 : for (i = 0; i < unroll; i++)
7946 : : {
7947 : 1032 : if (i)
7948 : 30 : destmem = adjust_address (copy_rtx (destmem), mode,
7949 : : GET_MODE_SIZE (mode));
7950 : 1032 : emit_move_insn (destmem, value);
7951 : : }
7952 : :
7953 : 8540 : tmp = expand_simple_binop (iter_mode, PLUS, iter, piece_size, iter,
7954 : : true, OPTAB_LIB_WIDEN);
7955 : 8540 : if (tmp != iter)
7956 : 0 : emit_move_insn (iter, tmp);
7957 : :
7958 : 8540 : emit_cmp_and_jump_insns (iter, size, LT, NULL_RTX, iter_mode,
7959 : : true, top_label);
7960 : 8540 : if (expected_size != -1)
7961 : : {
7962 : 198 : expected_size /= GET_MODE_SIZE (mode) * unroll;
7963 : 198 : if (expected_size == 0)
7964 : 1 : predict_jump (0);
7965 : 197 : else if (expected_size > REG_BR_PROB_BASE)
7966 : 0 : predict_jump (REG_BR_PROB_BASE - 1);
7967 : : else
7968 : 197 : predict_jump (REG_BR_PROB_BASE - (REG_BR_PROB_BASE + expected_size / 2)
7969 : 197 : / expected_size);
7970 : : }
7971 : : else
7972 : 8342 : predict_jump (REG_BR_PROB_BASE * 80 / 100);
7973 : 8540 : iter = ix86_zero_extend_to_Pmode (iter);
7974 : 8540 : tmp = expand_simple_binop (Pmode, PLUS, destptr, iter, destptr,
7975 : : true, OPTAB_LIB_WIDEN);
7976 : 8540 : if (tmp != destptr)
7977 : 0 : emit_move_insn (destptr, tmp);
7978 : 8540 : if (!issetmem)
7979 : : {
7980 : 7523 : tmp = expand_simple_binop (Pmode, PLUS, srcptr, iter, srcptr,
7981 : : true, OPTAB_LIB_WIDEN);
7982 : 7523 : if (tmp != srcptr)
7983 : 0 : emit_move_insn (srcptr, tmp);
7984 : : }
7985 : 8540 : emit_label (out_label);
7986 : 8540 : }
7987 : :
7988 : : /* Divide COUNTREG by SCALE. */
7989 : : static rtx
7990 : 46654 : scale_counter (rtx countreg, int scale)
7991 : : {
7992 : 46654 : rtx sc;
7993 : :
7994 : 46654 : if (scale == 1)
7995 : : return countreg;
7996 : 42399 : if (CONST_INT_P (countreg))
7997 : 39104 : return GEN_INT (INTVAL (countreg) / scale);
7998 : 3295 : gcc_assert (REG_P (countreg));
7999 : :
8000 : 9885 : sc = expand_simple_binop (GET_MODE (countreg), LSHIFTRT, countreg,
8001 : 6590 : GEN_INT (exact_log2 (scale)),
8002 : : NULL, 1, OPTAB_DIRECT);
8003 : 3295 : return sc;
8004 : : }
8005 : :
8006 : : /* Output "rep; mov" or "rep; stos" instruction depending on ISSETMEM argument.
8007 : : When ISSETMEM is true, arguments SRCMEM and SRCPTR are ignored.
8008 : : When ISSETMEM is false, arguments VALUE and ORIG_VALUE are ignored.
8009 : : For setmem case, VALUE is a promoted to a wider size ORIG_VALUE.
8010 : : ORIG_VALUE is the original value passed to memset to fill the memory with.
8011 : : Other arguments have same meaning as for previous function. */
8012 : :
8013 : : static void
8014 : 46654 : expand_set_or_cpymem_via_rep (rtx destmem, rtx srcmem,
8015 : : rtx destptr, rtx srcptr, rtx value, rtx orig_value,
8016 : : rtx count,
8017 : : machine_mode mode, bool issetmem)
8018 : : {
8019 : 46654 : rtx destexp;
8020 : 46654 : rtx srcexp;
8021 : 46654 : rtx countreg;
8022 : 46654 : HOST_WIDE_INT rounded_count;
8023 : :
8024 : : /* If possible, it is shorter to use rep movs.
8025 : : TODO: Maybe it is better to move this logic to decide_alg. */
8026 : 46654 : if (mode == QImode && CONST_INT_P (count) && !(INTVAL (count) & 3)
8027 : 233 : && !TARGET_PREFER_KNOWN_REP_MOVSB_STOSB
8028 : 229 : && (!issetmem || orig_value == const0_rtx))
8029 : 46654 : mode = SImode;
8030 : :
8031 : 46654 : if (destptr != XEXP (destmem, 0) || GET_MODE (destmem) != BLKmode)
8032 : 44179 : destmem = adjust_automodify_address_nv (destmem, BLKmode, destptr, 0);
8033 : :
8034 : 93308 : countreg = ix86_zero_extend_to_Pmode (scale_counter (count,
8035 : 46654 : GET_MODE_SIZE (mode)));
8036 : 46654 : if (mode != QImode)
8037 : : {
8038 : 127197 : destexp = gen_rtx_ASHIFT (Pmode, countreg,
8039 : : GEN_INT (exact_log2 (GET_MODE_SIZE (mode))));
8040 : 42399 : destexp = gen_rtx_PLUS (Pmode, destexp, destptr);
8041 : : }
8042 : : else
8043 : 4255 : destexp = gen_rtx_PLUS (Pmode, destptr, countreg);
8044 : 46654 : if ((!issetmem || orig_value == const0_rtx) && CONST_INT_P (count))
8045 : : {
8046 : 39532 : rounded_count
8047 : 39532 : = ROUND_DOWN (INTVAL (count), (HOST_WIDE_INT) GET_MODE_SIZE (mode));
8048 : 39532 : destmem = shallow_copy_rtx (destmem);
8049 : 39532 : set_mem_size (destmem, rounded_count);
8050 : : }
8051 : 7128 : else if (MEM_SIZE_KNOWN_P (destmem))
8052 : 524 : clear_mem_size (destmem);
8053 : :
8054 : 46654 : if (issetmem)
8055 : : {
8056 : 20959 : value = force_reg (mode, gen_lowpart (mode, value));
8057 : 20959 : emit_insn (gen_rep_stos (destptr, countreg, destmem, value, destexp));
8058 : : }
8059 : : else
8060 : : {
8061 : 25695 : if (srcptr != XEXP (srcmem, 0) || GET_MODE (srcmem) != BLKmode)
8062 : 24692 : srcmem = adjust_automodify_address_nv (srcmem, BLKmode, srcptr, 0);
8063 : 25695 : if (mode != QImode)
8064 : : {
8065 : 68163 : srcexp = gen_rtx_ASHIFT (Pmode, countreg,
8066 : : GEN_INT (exact_log2 (GET_MODE_SIZE (mode))));
8067 : 22721 : srcexp = gen_rtx_PLUS (Pmode, srcexp, srcptr);
8068 : : }
8069 : : else
8070 : 2974 : srcexp = gen_rtx_PLUS (Pmode, srcptr, countreg);
8071 : 25695 : if (CONST_INT_P (count))
8072 : : {
8073 : 22078 : rounded_count
8074 : 22078 : = ROUND_DOWN (INTVAL (count), (HOST_WIDE_INT) GET_MODE_SIZE (mode));
8075 : 22078 : srcmem = shallow_copy_rtx (srcmem);
8076 : 22078 : set_mem_size (srcmem, rounded_count);
8077 : : }
8078 : : else
8079 : : {
8080 : 4539 : if (MEM_SIZE_KNOWN_P (srcmem))
8081 : 0 : clear_mem_size (srcmem);
8082 : : }
8083 : 25695 : emit_insn (gen_rep_mov (destptr, destmem, srcptr, srcmem, countreg,
8084 : : destexp, srcexp));
8085 : : }
8086 : 46654 : }
8087 : :
8088 : : /* This function emits moves to copy SIZE_TO_MOVE bytes from SRCMEM to
8089 : : DESTMEM.
8090 : : SRC is passed by pointer to be updated on return.
8091 : : Return value is updated DST. */
8092 : : static rtx
8093 : 3573 : emit_memmov (rtx destmem, rtx *srcmem, rtx destptr, rtx srcptr,
8094 : : HOST_WIDE_INT size_to_move)
8095 : : {
8096 : 3573 : rtx dst = destmem, src = *srcmem, tempreg;
8097 : 3573 : enum insn_code code;
8098 : 3573 : machine_mode move_mode;
8099 : 3573 : int piece_size, i;
8100 : :
8101 : : /* Find the widest mode in which we could perform moves.
8102 : : Start with the biggest power of 2 less than SIZE_TO_MOVE and half
8103 : : it until move of such size is supported. */
8104 : 3573 : piece_size = 1 << floor_log2 (size_to_move);
8105 : 7146 : while (!int_mode_for_size (piece_size * BITS_PER_UNIT, 0).exists (&move_mode)
8106 : 7146 : || (code = optab_handler (mov_optab, move_mode)) == CODE_FOR_nothing)
8107 : : {
8108 : 0 : gcc_assert (piece_size > 1);
8109 : 0 : piece_size >>= 1;
8110 : : }
8111 : :
8112 : : /* Find the corresponding vector mode with the same size as MOVE_MODE.
8113 : : MOVE_MODE is an integer mode at the moment (SI, DI, TI, etc.). */
8114 : 10719 : if (GET_MODE_SIZE (move_mode) > GET_MODE_SIZE (word_mode))
8115 : : {
8116 : 0 : int nunits = GET_MODE_SIZE (move_mode) / GET_MODE_SIZE (word_mode);
8117 : 0 : if (!mode_for_vector (word_mode, nunits).exists (&move_mode)
8118 : 0 : || (code = optab_handler (mov_optab, move_mode)) == CODE_FOR_nothing)
8119 : : {
8120 : 0 : move_mode = word_mode;
8121 : 0 : piece_size = GET_MODE_SIZE (move_mode);
8122 : 0 : code = optab_handler (mov_optab, move_mode);
8123 : : }
8124 : : }
8125 : 3573 : gcc_assert (code != CODE_FOR_nothing);
8126 : :
8127 : 3573 : dst = adjust_automodify_address_nv (dst, move_mode, destptr, 0);
8128 : 3573 : src = adjust_automodify_address_nv (src, move_mode, srcptr, 0);
8129 : :
8130 : : /* Emit moves. We'll need SIZE_TO_MOVE/PIECE_SIZES moves. */
8131 : 3573 : gcc_assert (size_to_move % piece_size == 0);
8132 : :
8133 : 7146 : for (i = 0; i < size_to_move; i += piece_size)
8134 : : {
8135 : : /* We move from memory to memory, so we'll need to do it via
8136 : : a temporary register. */
8137 : 3573 : tempreg = gen_reg_rtx (move_mode);
8138 : 3573 : emit_insn (GEN_FCN (code) (tempreg, src));
8139 : 3573 : emit_insn (GEN_FCN (code) (dst, tempreg));
8140 : :
8141 : 7146 : emit_move_insn (destptr,
8142 : 3573 : plus_constant (Pmode, copy_rtx (destptr), piece_size));
8143 : 7146 : emit_move_insn (srcptr,
8144 : 3573 : plus_constant (Pmode, copy_rtx (srcptr), piece_size));
8145 : :
8146 : 3573 : dst = adjust_automodify_address_nv (dst, move_mode, destptr,
8147 : : piece_size);
8148 : 3573 : src = adjust_automodify_address_nv (src, move_mode, srcptr,
8149 : : piece_size);
8150 : : }
8151 : :
8152 : : /* Update DST and SRC rtx. */
8153 : 3573 : *srcmem = src;
8154 : 3573 : return dst;
8155 : : }
8156 : :
8157 : : /* Helper function for the string operations below. Dest VARIABLE whether
8158 : : it is aligned to VALUE bytes. If true, jump to the label. */
8159 : :
8160 : : static rtx_code_label *
8161 : 18052 : ix86_expand_aligntest (rtx variable, int value, bool epilogue)
8162 : : {
8163 : 18052 : rtx_code_label *label = gen_label_rtx ();
8164 : 18052 : rtx tmpcount = gen_reg_rtx (GET_MODE (variable));
8165 : 18052 : if (GET_MODE (variable) == DImode)
8166 : 396 : emit_insn (gen_anddi3 (tmpcount, variable, GEN_INT (value)));
8167 : : else
8168 : 17656 : emit_insn (gen_andsi3 (tmpcount, variable, GEN_INT (value)));
8169 : 18052 : emit_cmp_and_jump_insns (tmpcount, const0_rtx, EQ, 0, GET_MODE (variable),
8170 : : 1, label);
8171 : 18052 : if (epilogue)
8172 : 8899 : predict_jump (REG_BR_PROB_BASE * 50 / 100);
8173 : : else
8174 : 9153 : predict_jump (REG_BR_PROB_BASE * 90 / 100);
8175 : 18052 : return label;
8176 : : }
8177 : :
8178 : :
8179 : : /* Output code to copy at most count & (max_size - 1) bytes from SRC to DEST. */
8180 : :
8181 : : static void
8182 : 23877 : expand_cpymem_epilogue (rtx destmem, rtx srcmem,
8183 : : rtx destptr, rtx srcptr, rtx count, int max_size)
8184 : : {
8185 : 23877 : rtx src, dest;
8186 : 23877 : if (CONST_INT_P (count))
8187 : : {
8188 : 21666 : HOST_WIDE_INT countval = INTVAL (count);
8189 : 21666 : HOST_WIDE_INT epilogue_size = countval % max_size;
8190 : 21666 : int i;
8191 : :
8192 : : /* For now MAX_SIZE should be a power of 2. This assert could be
8193 : : relaxed, but it'll require a bit more complicated epilogue
8194 : : expanding. */
8195 : 21666 : gcc_assert ((max_size & (max_size - 1)) == 0);
8196 : 101146 : for (i = max_size; i >= 1; i >>= 1)
8197 : : {
8198 : 79480 : if (epilogue_size & i)
8199 : 3557 : destmem = emit_memmov (destmem, &srcmem, destptr, srcptr, i);
8200 : : }
8201 : : return;
8202 : : }
8203 : 2211 : if (max_size > 8)
8204 : : {
8205 : 4 : count = expand_simple_binop (GET_MODE (count), AND, count, GEN_INT (max_size - 1),
8206 : : count, 1, OPTAB_DIRECT);
8207 : 4 : expand_set_or_cpymem_via_loop (destmem, srcmem, destptr, srcptr, NULL,
8208 : : count, QImode, 1, 4, false);
8209 : 4 : return;
8210 : : }
8211 : :
8212 : : /* When there are stringops, we can cheaply increase dest and src pointers.
8213 : : Otherwise we save code size by maintaining offset (zero is readily
8214 : : available from preceding rep operation) and using x86 addressing modes.
8215 : : */
8216 : 2207 : if (TARGET_SINGLE_STRINGOP)
8217 : : {
8218 : 0 : if (max_size > 4)
8219 : : {
8220 : 0 : rtx_code_label *label = ix86_expand_aligntest (count, 4, true);
8221 : 0 : src = change_address (srcmem, SImode, srcptr);
8222 : 0 : dest = change_address (destmem, SImode, destptr);
8223 : 0 : emit_insn (gen_strmov (destptr, dest, srcptr, src));
8224 : 0 : emit_label (label);
8225 : 0 : LABEL_NUSES (label) = 1;
8226 : : }
8227 : 0 : if (max_size > 2)
8228 : : {
8229 : 0 : rtx_code_label *label = ix86_expand_aligntest (count, 2, true);
8230 : 0 : src = change_address (srcmem, HImode, srcptr);
8231 : 0 : dest = change_address (destmem, HImode, destptr);
8232 : 0 : emit_insn (gen_strmov (destptr, dest, srcptr, src));
8233 : 0 : emit_label (label);
8234 : 0 : LABEL_NUSES (label) = 1;
8235 : : }
8236 : 0 : if (max_size > 1)
8237 : : {
8238 : 0 : rtx_code_label *label = ix86_expand_aligntest (count, 1, true);
8239 : 0 : src = change_address (srcmem, QImode, srcptr);
8240 : 0 : dest = change_address (destmem, QImode, destptr);
8241 : 0 : emit_insn (gen_strmov (destptr, dest, srcptr, src));
8242 : 0 : emit_label (label);
8243 : 0 : LABEL_NUSES (label) = 1;
8244 : : }
8245 : : }
8246 : : else
8247 : : {
8248 : 2207 : rtx offset = force_reg (Pmode, const0_rtx);
8249 : 2207 : rtx tmp;
8250 : :
8251 : 2207 : if (max_size > 4)
8252 : : {
8253 : 2155 : rtx_code_label *label = ix86_expand_aligntest (count, 4, true);
8254 : 2155 : src = change_address (srcmem, SImode, srcptr);
8255 : 2155 : dest = change_address (destmem, SImode, destptr);
8256 : 2155 : emit_move_insn (dest, src);
8257 : 2155 : tmp = expand_simple_binop (Pmode, PLUS, offset, GEN_INT (4), NULL,
8258 : : true, OPTAB_LIB_WIDEN);
8259 : 2155 : if (tmp != offset)
8260 : 2155 : emit_move_insn (offset, tmp);
8261 : 2155 : emit_label (label);
8262 : 2155 : LABEL_NUSES (label) = 1;
8263 : : }
8264 : 2207 : if (max_size > 2)
8265 : : {
8266 : 2207 : rtx_code_label *label = ix86_expand_aligntest (count, 2, true);
8267 : 2207 : tmp = gen_rtx_PLUS (Pmode, srcptr, offset);
8268 : 2207 : src = change_address (srcmem, HImode, tmp);
8269 : 2207 : tmp = gen_rtx_PLUS (Pmode, destptr, offset);
8270 : 2207 : dest = change_address (destmem, HImode, tmp);
8271 : 2207 : emit_move_insn (dest, src);
8272 : 2207 : tmp = expand_simple_binop (Pmode, PLUS, offset, GEN_INT (2), tmp,
8273 : : true, OPTAB_LIB_WIDEN);
8274 : 2207 : if (tmp != offset)
8275 : 2207 : emit_move_insn (offset, tmp);
8276 : 2207 : emit_label (label);
8277 : 2207 : LABEL_NUSES (label) = 1;
8278 : : }
8279 : 2207 : if (max_size > 1)
8280 : : {
8281 : 2207 : rtx_code_label *label = ix86_expand_aligntest (count, 1, true);
8282 : 2207 : tmp = gen_rtx_PLUS (Pmode, srcptr, offset);
8283 : 2207 : src = change_address (srcmem, QImode, tmp);
8284 : 2207 : tmp = gen_rtx_PLUS (Pmode, destptr, offset);
8285 : 2207 : dest = change_address (destmem, QImode, tmp);
8286 : 2207 : emit_move_insn (dest, src);
8287 : 2207 : emit_label (label);
8288 : 2207 : LABEL_NUSES (label) = 1;
8289 : : }
8290 : : }
8291 : : }
8292 : :
8293 : : /* This function emits moves to fill SIZE_TO_MOVE bytes starting from DESTMEM
8294 : : with value PROMOTED_VAL.
8295 : : SRC is passed by pointer to be updated on return.
8296 : : Return value is updated DST. */
8297 : : static rtx
8298 : 5516 : emit_memset (rtx destmem, rtx destptr, rtx promoted_val,
8299 : : HOST_WIDE_INT size_to_move)
8300 : : {
8301 : 5516 : rtx dst = destmem;
8302 : 5516 : enum insn_code code;
8303 : 5516 : machine_mode move_mode;
8304 : 5516 : int piece_size, i;
8305 : :
8306 : : /* Find the widest mode in which we could perform moves.
8307 : : Start with the biggest power of 2 less than SIZE_TO_MOVE and half
8308 : : it until move of such size is supported. */
8309 : 5516 : move_mode = GET_MODE (promoted_val);
8310 : 5516 : if (move_mode == VOIDmode)
8311 : 0 : move_mode = QImode;
8312 : 11032 : if (size_to_move < GET_MODE_SIZE (move_mode))
8313 : : {
8314 : 5514 : unsigned int move_bits = size_to_move * BITS_PER_UNIT;
8315 : 5514 : move_mode = int_mode_for_size (move_bits, 0).require ();
8316 : 5514 : promoted_val = gen_lowpart (move_mode, promoted_val);
8317 : : }
8318 : 5516 : piece_size = GET_MODE_SIZE (move_mode);
8319 : 5516 : code = optab_handler (mov_optab, move_mode);
8320 : 5516 : gcc_assert (code != CODE_FOR_nothing && promoted_val != NULL_RTX);
8321 : :
8322 : 5516 : dst = adjust_automodify_address_nv (dst, move_mode, destptr, 0);
8323 : :
8324 : : /* Emit moves. We'll need SIZE_TO_MOVE/PIECE_SIZES moves. */
8325 : 5516 : gcc_assert (size_to_move % piece_size == 0);
8326 : :
8327 : 11033 : for (i = 0; i < size_to_move; i += piece_size)
8328 : : {
8329 : 11034 : if (piece_size <= GET_MODE_SIZE (word_mode))
8330 : : {
8331 : 5515 : emit_insn (gen_strset (destptr, dst, promoted_val));
8332 : 5515 : dst = adjust_automodify_address_nv (dst, move_mode, destptr,
8333 : : piece_size);
8334 : 5515 : continue;
8335 : : }
8336 : :
8337 : 2 : emit_insn (GEN_FCN (code) (dst, promoted_val));
8338 : :
8339 : 4 : emit_move_insn (destptr,
8340 : 2 : plus_constant (Pmode, copy_rtx (destptr), piece_size));
8341 : :
8342 : 2 : dst = adjust_automodify_address_nv (dst, move_mode, destptr,
8343 : : piece_size);
8344 : : }
8345 : :
8346 : : /* Update DST rtx. */
8347 : 5516 : return dst;
8348 : : }
8349 : : /* Output code to set at most count & (max_size - 1) bytes starting by DEST. */
8350 : : static void
8351 : 115 : expand_setmem_epilogue_via_loop (rtx destmem, rtx destptr, rtx value,
8352 : : rtx count, int max_size)
8353 : : {
8354 : 230 : count = expand_simple_binop (counter_mode (count), AND, count,
8355 : 115 : GEN_INT (max_size - 1), count, 1, OPTAB_DIRECT);
8356 : 115 : expand_set_or_cpymem_via_loop (destmem, NULL, destptr, NULL,
8357 : 115 : gen_lowpart (QImode, value), count, QImode,
8358 : : 1, max_size / 2, true);
8359 : 115 : }
8360 : :
8361 : : /* Output code to set at most count & (max_size - 1) bytes starting by DEST. */
8362 : : static void
8363 : 18337 : expand_setmem_epilogue (rtx destmem, rtx destptr, rtx value, rtx vec_value,
8364 : : rtx count, int max_size)
8365 : : {
8366 : 18337 : rtx dest;
8367 : :
8368 : 18337 : if (CONST_INT_P (count))
8369 : : {
8370 : 17503 : HOST_WIDE_INT countval = INTVAL (count);
8371 : 17503 : HOST_WIDE_INT epilogue_size = countval % max_size;
8372 : 17503 : int i;
8373 : :
8374 : : /* For now MAX_SIZE should be a power of 2. This assert could be
8375 : : relaxed, but it'll require a bit more complicated epilogue
8376 : : expanding. */
8377 : 17503 : gcc_assert ((max_size & (max_size - 1)) == 0);
8378 : 83180 : for (i = max_size; i >= 1; i >>= 1)
8379 : : {
8380 : 65677 : if (epilogue_size & i)
8381 : : {
8382 : 5510 : if (vec_value && i > GET_MODE_SIZE (GET_MODE (value)))
8383 : 0 : destmem = emit_memset (destmem, destptr, vec_value, i);
8384 : : else
8385 : 5510 : destmem = emit_memset (destmem, destptr, value, i);
8386 : : }
8387 : : }
8388 : : return;
8389 : : }
8390 : 834 : if (max_size > 32)
8391 : : {
8392 : 2 : expand_setmem_epilogue_via_loop (destmem, destptr, value, count, max_size);
8393 : 2 : return;
8394 : : }
8395 : 832 : if (max_size > 16)
8396 : : {
8397 : 0 : rtx_code_label *label = ix86_expand_aligntest (count, 16, true);
8398 : 0 : if (TARGET_64BIT)
8399 : : {
8400 : 0 : dest = change_address (destmem, DImode, destptr);
8401 : 0 : emit_insn (gen_strset (destptr, dest, value));
8402 : 0 : dest = adjust_automodify_address_nv (dest, DImode, destptr, 8);
8403 : 0 : emit_insn (gen_strset (destptr, dest, value));
8404 : : }
8405 : : else
8406 : : {
8407 : 0 : dest = change_address (destmem, SImode, destptr);
8408 : 0 : emit_insn (gen_strset (destptr, dest, value));
8409 : 0 : dest = adjust_automodify_address_nv (dest, SImode, destptr, 4);
8410 : 0 : emit_insn (gen_strset (destptr, dest, value));
8411 : 0 : dest = adjust_automodify_address_nv (dest, SImode, destptr, 8);
8412 : 0 : emit_insn (gen_strset (destptr, dest, value));
8413 : 0 : dest = adjust_automodify_address_nv (dest, SImode, destptr, 12);
8414 : 0 : emit_insn (gen_strset (destptr, dest, value));
8415 : : }
8416 : 0 : emit_label (label);
8417 : 0 : LABEL_NUSES (label) = 1;
8418 : : }
8419 : 832 : if (max_size > 8)
8420 : : {
8421 : 0 : rtx_code_label *label = ix86_expand_aligntest (count, 8, true);
8422 : 0 : if (TARGET_64BIT)
8423 : : {
8424 : 0 : dest = change_address (destmem, DImode, destptr);
8425 : 0 : emit_insn (gen_strset (destptr, dest, value));
8426 : : }
8427 : : else
8428 : : {
8429 : 0 : dest = change_address (destmem, SImode, destptr);
8430 : 0 : emit_insn (gen_strset (destptr, dest, value));
8431 : 0 : dest = adjust_automodify_address_nv (dest, SImode, destptr, 4);
8432 : 0 : emit_insn (gen_strset (destptr, dest, value));
8433 : : }
8434 : 0 : emit_label (label);
8435 : 0 : LABEL_NUSES (label) = 1;
8436 : : }
8437 : 832 : if (max_size > 4)
8438 : : {
8439 : 666 : rtx_code_label *label = ix86_expand_aligntest (count, 4, true);
8440 : 666 : dest = change_address (destmem, SImode, destptr);
8441 : 666 : emit_insn (gen_strset (destptr, dest, gen_lowpart (SImode, value)));
8442 : 666 : emit_label (label);
8443 : 666 : LABEL_NUSES (label) = 1;
8444 : : }
8445 : 832 : if (max_size > 2)
8446 : : {
8447 : 832 : rtx_code_label *label = ix86_expand_aligntest (count, 2, true);
8448 : 832 : dest = change_address (destmem, HImode, destptr);
8449 : 832 : emit_insn (gen_strset (destptr, dest, gen_lowpart (HImode, value)));
8450 : 832 : emit_label (label);
8451 : 832 : LABEL_NUSES (label) = 1;
8452 : : }
8453 : 832 : if (max_size > 1)
8454 : : {
8455 : 832 : rtx_code_label *label = ix86_expand_aligntest (count, 1, true);
8456 : 832 : dest = change_address (destmem, QImode, destptr);
8457 : 832 : emit_insn (gen_strset (destptr, dest, gen_lowpart (QImode, value)));
8458 : 832 : emit_label (label);
8459 : 832 : LABEL_NUSES (label) = 1;
8460 : : }
8461 : : }
8462 : :
8463 : : /* Adjust COUNTER by the VALUE. */
8464 : : static void
8465 : 16 : ix86_adjust_counter (rtx countreg, HOST_WIDE_INT value)
8466 : : {
8467 : 16 : emit_insn (gen_add2_insn (countreg, GEN_INT (-value)));
8468 : 16 : }
8469 : :
8470 : : /* Depending on ISSETMEM, copy enough from SRCMEM to DESTMEM or set enough to
8471 : : DESTMEM to align it to DESIRED_ALIGNMENT. Original alignment is ALIGN.
8472 : : Depending on ISSETMEM, either arguments SRCMEM/SRCPTR or VALUE/VEC_VALUE are
8473 : : ignored.
8474 : : Return value is updated DESTMEM. */
8475 : :
8476 : : static rtx
8477 : 6 : expand_set_or_cpymem_prologue (rtx destmem, rtx srcmem,
8478 : : rtx destptr, rtx srcptr, rtx value,
8479 : : rtx vec_value, rtx count, int align,
8480 : : int desired_alignment, bool issetmem)
8481 : : {
8482 : 6 : int i;
8483 : 31 : for (i = 1; i < desired_alignment; i <<= 1)
8484 : : {
8485 : 25 : if (align <= i)
8486 : : {
8487 : 16 : rtx_code_label *label = ix86_expand_aligntest (destptr, i, false);
8488 : 16 : if (issetmem)
8489 : : {
8490 : 12 : if (vec_value && i > GET_MODE_SIZE (GET_MODE (value)))
8491 : 2 : destmem = emit_memset (destmem, destptr, vec_value, i);
8492 : : else
8493 : 4 : destmem = emit_memset (destmem, destptr, value, i);
8494 : : }
8495 : : else
8496 : 10 : destmem = emit_memmov (destmem, &srcmem, destptr, srcptr, i);
8497 : 16 : ix86_adjust_counter (count, i);
8498 : 16 : emit_label (label);
8499 : 16 : LABEL_NUSES (label) = 1;
8500 : 16 : set_mem_align (destmem, i * 2 * BITS_PER_UNIT);
8501 : : }
8502 : : }
8503 : 6 : return destmem;
8504 : : }
8505 : :
8506 : : /* Test if COUNT&SIZE is nonzero and if so, expand movme
8507 : : or setmem sequence that is valid for SIZE..2*SIZE-1 bytes
8508 : : and jump to DONE_LABEL. */
8509 : : static void
8510 : 4423 : expand_small_cpymem_or_setmem (rtx destmem, rtx srcmem,
8511 : : rtx destptr, rtx srcptr,
8512 : : rtx value, rtx vec_value,
8513 : : rtx count, int size,
8514 : : rtx done_label, bool issetmem)
8515 : : {
8516 : 4423 : rtx_code_label *label = ix86_expand_aligntest (count, size, false);
8517 : 4423 : machine_mode mode = int_mode_for_size (size * BITS_PER_UNIT, 1).else_blk ();
8518 : 4423 : rtx modesize;
8519 : 4423 : int n;
8520 : :
8521 : : /* If we do not have vector value to copy, we must reduce size. */
8522 : 4423 : if (issetmem)
8523 : : {
8524 : 603 : if (!vec_value)
8525 : : {
8526 : 603 : if (GET_MODE (value) == VOIDmode && size > 8)
8527 : 0 : mode = Pmode;
8528 : 1809 : else if (GET_MODE_SIZE (mode) > GET_MODE_SIZE (GET_MODE (value)))
8529 : 1 : mode = GET_MODE (value);
8530 : : }
8531 : : else
8532 : 0 : mode = GET_MODE (vec_value), value = vec_value;
8533 : : }
8534 : : else
8535 : : {
8536 : : /* Choose appropriate vector mode. */
8537 : 3820 : if (size >= 32)
8538 : 0 : mode = TARGET_AVX ? V32QImode : TARGET_SSE ? V16QImode : DImode;
8539 : 3820 : else if (size >= 16)
8540 : 0 : mode = TARGET_SSE ? V16QImode : DImode;
8541 : 3820 : srcmem = change_address (srcmem, mode, srcptr);
8542 : : }
8543 : 4423 : destmem = change_address (destmem, mode, destptr);
8544 : 8846 : modesize = GEN_INT (GET_MODE_SIZE (mode));
8545 : 8846 : gcc_assert (GET_MODE_SIZE (mode) <= size);
8546 : 17694 : for (n = 0; n * GET_MODE_SIZE (mode) < size; n++)
8547 : : {
8548 : 4424 : if (issetmem)
8549 : 604 : emit_move_insn (destmem, gen_lowpart (mode, value));
8550 : : else
8551 : : {
8552 : 3820 : emit_move_insn (destmem, srcmem);
8553 : 7640 : srcmem = offset_address (srcmem, modesize, GET_MODE_SIZE (mode));
8554 : : }
8555 : 8848 : destmem = offset_address (destmem, modesize, GET_MODE_SIZE (mode));
8556 : : }
8557 : :
8558 : 4423 : destmem = offset_address (destmem, count, 1);
8559 : 8846 : destmem = offset_address (destmem, GEN_INT (-2 * size),
8560 : 4423 : GET_MODE_SIZE (mode));
8561 : 4423 : if (!issetmem)
8562 : : {
8563 : 3820 : srcmem = offset_address (srcmem, count, 1);
8564 : 7640 : srcmem = offset_address (srcmem, GEN_INT (-2 * size),
8565 : 3820 : GET_MODE_SIZE (mode));
8566 : : }
8567 : 17694 : for (n = 0; n * GET_MODE_SIZE (mode) < size; n++)
8568 : : {
8569 : 4424 : if (issetmem)
8570 : 604 : emit_move_insn (destmem, gen_lowpart (mode, value));
8571 : : else
8572 : : {
8573 : 3820 : emit_move_insn (destmem, srcmem);
8574 : 7640 : srcmem = offset_address (srcmem, modesize, GET_MODE_SIZE (mode));
8575 : : }
8576 : 8848 : destmem = offset_address (destmem, modesize, GET_MODE_SIZE (mode));
8577 : : }
8578 : 4423 : emit_jump_insn (gen_jump (done_label));
8579 : 4423 : emit_barrier ();
8580 : :
8581 : 4423 : emit_label (label);
8582 : 4423 : LABEL_NUSES (label) = 1;
8583 : 4423 : }
8584 : :
8585 : : /* Handle small memcpy (up to SIZE that is supposed to be small power of 2.
8586 : : and get ready for the main memcpy loop by copying iniital DESIRED_ALIGN-ALIGN
8587 : : bytes and last SIZE bytes adjusitng DESTPTR/SRCPTR/COUNT in a way we can
8588 : : proceed with an loop copying SIZE bytes at once. Do moves in MODE.
8589 : : DONE_LABEL is a label after the whole copying sequence. The label is created
8590 : : on demand if *DONE_LABEL is NULL.
8591 : : MIN_SIZE is minimal size of block copied. This value gets adjusted for new
8592 : : bounds after the initial copies.
8593 : :
8594 : : DESTMEM/SRCMEM are memory expressions pointing to the copies block,
8595 : : DESTPTR/SRCPTR are pointers to the block. DYNAMIC_CHECK indicate whether
8596 : : we will dispatch to a library call for large blocks.
8597 : :
8598 : : In pseudocode we do:
8599 : :
8600 : : if (COUNT < SIZE)
8601 : : {
8602 : : Assume that SIZE is 4. Bigger sizes are handled analogously
8603 : : if (COUNT & 4)
8604 : : {
8605 : : copy 4 bytes from SRCPTR to DESTPTR
8606 : : copy 4 bytes from SRCPTR + COUNT - 4 to DESTPTR + COUNT - 4
8607 : : goto done_label
8608 : : }
8609 : : if (!COUNT)
8610 : : goto done_label;
8611 : : copy 1 byte from SRCPTR to DESTPTR
8612 : : if (COUNT & 2)
8613 : : {
8614 : : copy 2 bytes from SRCPTR to DESTPTR
8615 : : copy 2 bytes from SRCPTR + COUNT - 2 to DESTPTR + COUNT - 2
8616 : : }
8617 : : }
8618 : : else
8619 : : {
8620 : : copy at least DESIRED_ALIGN-ALIGN bytes from SRCPTR to DESTPTR
8621 : : copy SIZE bytes from SRCPTR + COUNT - SIZE to DESTPTR + COUNT -SIZE
8622 : :
8623 : : OLD_DESPTR = DESTPTR;
8624 : : Align DESTPTR up to DESIRED_ALIGN
8625 : : SRCPTR += DESTPTR - OLD_DESTPTR
8626 : : COUNT -= DEST_PTR - OLD_DESTPTR
8627 : : if (DYNAMIC_CHECK)
8628 : : Round COUNT down to multiple of SIZE
8629 : : << optional caller supplied zero size guard is here >>
8630 : : << optional caller supplied dynamic check is here >>
8631 : : << caller supplied main copy loop is here >>
8632 : : }
8633 : : done_label:
8634 : : */
8635 : : static void
8636 : 6968 : expand_set_or_cpymem_prologue_epilogue_by_misaligned_moves (rtx destmem, rtx srcmem,
8637 : : rtx *destptr, rtx *srcptr,
8638 : : machine_mode mode,
8639 : : rtx value, rtx vec_value,
8640 : : rtx *count,
8641 : : rtx_code_label **done_label,
8642 : : int size,
8643 : : int desired_align,
8644 : : int align,
8645 : : unsigned HOST_WIDE_INT *min_size,
8646 : : bool dynamic_check,
8647 : : bool issetmem)
8648 : : {
8649 : 6968 : rtx_code_label *loop_label = NULL, *label;
8650 : 6968 : int n;
8651 : 6968 : rtx modesize;
8652 : 6968 : int prolog_size = 0;
8653 : 6968 : rtx mode_value;
8654 : :
8655 : : /* Chose proper value to copy. */
8656 : 6968 : if (issetmem && VECTOR_MODE_P (mode))
8657 : : mode_value = vec_value;
8658 : : else
8659 : 6968 : mode_value = value;
8660 : 13936 : gcc_assert (GET_MODE_SIZE (mode) <= size);
8661 : :
8662 : : /* See if block is big or small, handle small blocks. */
8663 : 6968 : if (!CONST_INT_P (*count) && *min_size < (unsigned HOST_WIDE_INT)size)
8664 : : {
8665 : 4714 : int size2 = size;
8666 : 4714 : loop_label = gen_label_rtx ();
8667 : :
8668 : 4714 : if (!*done_label)
8669 : 4714 : *done_label = gen_label_rtx ();
8670 : :
8671 : 4714 : emit_cmp_and_jump_insns (*count, GEN_INT (size2), GE, 0, GET_MODE (*count),
8672 : : 1, loop_label);
8673 : 4714 : size2 >>= 1;
8674 : :
8675 : : /* Handle sizes > 3. */
8676 : 9137 : for (;size2 > 2; size2 >>= 1)
8677 : 4423 : expand_small_cpymem_or_setmem (destmem, srcmem,
8678 : : *destptr, *srcptr,
8679 : : value, vec_value,
8680 : : *count,
8681 : : size2, *done_label, issetmem);
8682 : : /* Nothing to copy? Jump to DONE_LABEL if so */
8683 : 4714 : emit_cmp_and_jump_insns (*count, const0_rtx, EQ, 0, GET_MODE (*count),
8684 : : 1, *done_label);
8685 : :
8686 : : /* Do a byte copy. */
8687 : 4714 : destmem = change_address (destmem, QImode, *destptr);
8688 : 4714 : if (issetmem)
8689 : 690 : emit_move_insn (destmem, gen_lowpart (QImode, value));
8690 : : else
8691 : : {
8692 : 4024 : srcmem = change_address (srcmem, QImode, *srcptr);
8693 : 4024 : emit_move_insn (destmem, srcmem);
8694 : : }
8695 : :
8696 : : /* Handle sizes 2 and 3. */
8697 : 4714 : label = ix86_expand_aligntest (*count, 2, false);
8698 : 4714 : destmem = change_address (destmem, HImode, *destptr);
8699 : 4714 : destmem = offset_address (destmem, *count, 1);
8700 : 4714 : destmem = offset_address (destmem, GEN_INT (-2), 2);
8701 : 4714 : if (issetmem)
8702 : 690 : emit_move_insn (destmem, gen_lowpart (HImode, value));
8703 : : else
8704 : : {
8705 : 4024 : srcmem = change_address (srcmem, HImode, *srcptr);
8706 : 4024 : srcmem = offset_address (srcmem, *count, 1);
8707 : 4024 : srcmem = offset_address (srcmem, GEN_INT (-2), 2);
8708 : 4024 : emit_move_insn (destmem, srcmem);
8709 : : }
8710 : :
8711 : 4714 : emit_label (label);
8712 : 4714 : LABEL_NUSES (label) = 1;
8713 : 4714 : emit_jump_insn (gen_jump (*done_label));
8714 : 4714 : emit_barrier ();
8715 : : }
8716 : : else
8717 : 2254 : gcc_assert (*min_size >= (unsigned HOST_WIDE_INT)size
8718 : : || UINTVAL (*count) >= (unsigned HOST_WIDE_INT)size);
8719 : :
8720 : : /* Start memcpy for COUNT >= SIZE. */
8721 : 4714 : if (loop_label)
8722 : : {
8723 : 4714 : emit_label (loop_label);
8724 : 4714 : LABEL_NUSES (loop_label) = 1;
8725 : : }
8726 : :
8727 : : /* Copy first desired_align bytes. */
8728 : 6968 : if (!issetmem)
8729 : 4975 : srcmem = change_address (srcmem, mode, *srcptr);
8730 : 6968 : destmem = change_address (destmem, mode, *destptr);
8731 : 6968 : modesize = GEN_INT (GET_MODE_SIZE (mode));
8732 : 20319 : for (n = 0; prolog_size < desired_align - align; n++)
8733 : : {
8734 : 6383 : if (issetmem)
8735 : 1792 : emit_move_insn (destmem, mode_value);
8736 : : else
8737 : : {
8738 : 4591 : emit_move_insn (destmem, srcmem);
8739 : 9182 : srcmem = offset_address (srcmem, modesize, GET_MODE_SIZE (mode));
8740 : : }
8741 : 12766 : destmem = offset_address (destmem, modesize, GET_MODE_SIZE (mode));
8742 : 12766 : prolog_size += GET_MODE_SIZE (mode);
8743 : : }
8744 : :
8745 : :
8746 : : /* Copy last SIZE bytes. */
8747 : 6968 : destmem = offset_address (destmem, *count, 1);
8748 : 6968 : destmem = offset_address (destmem,
8749 : 6968 : GEN_INT (-size - prolog_size),
8750 : : 1);
8751 : 6968 : if (issetmem)
8752 : 1993 : emit_move_insn (destmem, mode_value);
8753 : : else
8754 : : {
8755 : 4975 : srcmem = offset_address (srcmem, *count, 1);
8756 : 4975 : srcmem = offset_address (srcmem,
8757 : : GEN_INT (-size - prolog_size),
8758 : : 1);
8759 : 4975 : emit_move_insn (destmem, srcmem);
8760 : : }
8761 : 13942 : for (n = 1; n * GET_MODE_SIZE (mode) < size; n++)
8762 : : {
8763 : 3 : destmem = offset_address (destmem, modesize, 1);
8764 : 3 : if (issetmem)
8765 : 3 : emit_move_insn (destmem, mode_value);
8766 : : else
8767 : : {
8768 : 0 : srcmem = offset_address (srcmem, modesize, 1);
8769 : 0 : emit_move_insn (destmem, srcmem);
8770 : : }
8771 : : }
8772 : :
8773 : : /* Align destination. */
8774 : 6968 : if (desired_align > 1 && desired_align > align)
8775 : : {
8776 : 6383 : rtx saveddest = *destptr;
8777 : :
8778 : 6383 : gcc_assert (desired_align <= size);
8779 : : /* Align destptr up, place it to new register. */
8780 : 6383 : *destptr = expand_simple_binop (GET_MODE (*destptr), PLUS, *destptr,
8781 : : GEN_INT (prolog_size),
8782 : : NULL_RTX, 1, OPTAB_DIRECT);
8783 : 6383 : if (REG_P (*destptr) && REG_P (saveddest) && REG_POINTER (saveddest))
8784 : 6383 : REG_POINTER (*destptr) = 1;
8785 : 6383 : *destptr = expand_simple_binop (GET_MODE (*destptr), AND, *destptr,
8786 : 6383 : GEN_INT (-desired_align),
8787 : : *destptr, 1, OPTAB_DIRECT);
8788 : : /* See how many bytes we skipped. */
8789 : 6383 : saveddest = expand_simple_binop (GET_MODE (*destptr), MINUS, saveddest,
8790 : : *destptr,
8791 : : NULL_RTX, 1, OPTAB_DIRECT);
8792 : : /* Adjust srcptr and count. */
8793 : 6383 : if (!issetmem)
8794 : 4591 : *srcptr = expand_simple_binop (GET_MODE (*srcptr), MINUS, *srcptr,
8795 : : saveddest, *srcptr, 1, OPTAB_DIRECT);
8796 : 6383 : *count = expand_simple_binop (GET_MODE (*count), PLUS, *count,
8797 : : saveddest, *count, 1, OPTAB_DIRECT);
8798 : : /* We copied at most size + prolog_size. */
8799 : 6383 : if (*min_size > (unsigned HOST_WIDE_INT)(size + prolog_size))
8800 : 1829 : *min_size
8801 : 1829 : = ROUND_DOWN (*min_size - size, (unsigned HOST_WIDE_INT)size);
8802 : : else
8803 : 4554 : *min_size = 0;
8804 : :
8805 : : /* Our loops always round down the block size, but for dispatch to
8806 : : library we need precise value. */
8807 : 6383 : if (dynamic_check)
8808 : 6383 : *count = expand_simple_binop (GET_MODE (*count), AND, *count,
8809 : : GEN_INT (-size), *count, 1, OPTAB_DIRECT);
8810 : : }
8811 : : else
8812 : : {
8813 : 585 : gcc_assert (prolog_size == 0);
8814 : : /* Decrease count, so we won't end up copying last word twice. */
8815 : 585 : if (!CONST_INT_P (*count))
8816 : 585 : *count = expand_simple_binop (GET_MODE (*count), PLUS, *count,
8817 : : constm1_rtx, *count, 1, OPTAB_DIRECT);
8818 : : else
8819 : 0 : *count = GEN_INT (ROUND_DOWN (UINTVAL (*count) - 1,
8820 : : (unsigned HOST_WIDE_INT)size));
8821 : 585 : if (*min_size)
8822 : 520 : *min_size = ROUND_DOWN (*min_size - 1, (unsigned HOST_WIDE_INT)size);
8823 : : }
8824 : 6968 : }
8825 : :
8826 : :
8827 : : /* This function is like the previous one, except here we know how many bytes
8828 : : need to be copied. That allows us to update alignment not only of DST, which
8829 : : is returned, but also of SRC, which is passed as a pointer for that
8830 : : reason. */
8831 : : static rtx
8832 : 6 : expand_set_or_cpymem_constant_prologue (rtx dst, rtx *srcp, rtx destreg,
8833 : : rtx srcreg, rtx value, rtx vec_value,
8834 : : int desired_align, int align_bytes,
8835 : : bool issetmem)
8836 : : {
8837 : 6 : rtx src = NULL;
8838 : 6 : rtx orig_dst = dst;
8839 : 6 : rtx orig_src = NULL;
8840 : 6 : int piece_size = 1;
8841 : 6 : int copied_bytes = 0;
8842 : :
8843 : 6 : if (!issetmem)
8844 : : {
8845 : 6 : gcc_assert (srcp != NULL);
8846 : 6 : src = *srcp;
8847 : 6 : orig_src = src;
8848 : : }
8849 : :
8850 : 6 : for (piece_size = 1;
8851 : 24 : piece_size <= desired_align && copied_bytes < align_bytes;
8852 : 18 : piece_size <<= 1)
8853 : : {
8854 : 18 : if (align_bytes & piece_size)
8855 : : {
8856 : 6 : if (issetmem)
8857 : : {
8858 : 0 : if (vec_value && piece_size > GET_MODE_SIZE (GET_MODE (value)))
8859 : 0 : dst = emit_memset (dst, destreg, vec_value, piece_size);
8860 : : else
8861 : 0 : dst = emit_memset (dst, destreg, value, piece_size);
8862 : : }
8863 : : else
8864 : 6 : dst = emit_memmov (dst, &src, destreg, srcreg, piece_size);
8865 : 6 : copied_bytes += piece_size;
8866 : : }
8867 : : }
8868 : 6 : if (MEM_ALIGN (dst) < (unsigned int) desired_align * BITS_PER_UNIT)
8869 : 6 : set_mem_align (dst, desired_align * BITS_PER_UNIT);
8870 : 6 : if (MEM_SIZE_KNOWN_P (orig_dst))
8871 : 6 : set_mem_size (dst, MEM_SIZE (orig_dst) - align_bytes);
8872 : :
8873 : 6 : if (!issetmem)
8874 : : {
8875 : 6 : int src_align_bytes = get_mem_align_offset (src, desired_align
8876 : : * BITS_PER_UNIT);
8877 : 6 : if (src_align_bytes >= 0)
8878 : 0 : src_align_bytes = desired_align - src_align_bytes;
8879 : 0 : if (src_align_bytes >= 0)
8880 : : {
8881 : : unsigned int src_align;
8882 : 0 : for (src_align = desired_align; src_align >= 2; src_align >>= 1)
8883 : : {
8884 : 0 : if ((src_align_bytes & (src_align - 1))
8885 : 0 : == (align_bytes & (src_align - 1)))
8886 : : break;
8887 : : }
8888 : 0 : if (src_align > (unsigned int) desired_align)
8889 : : src_align = desired_align;
8890 : 0 : if (MEM_ALIGN (src) < src_align * BITS_PER_UNIT)
8891 : 0 : set_mem_align (src, src_align * BITS_PER_UNIT);
8892 : : }
8893 : 6 : if (MEM_SIZE_KNOWN_P (orig_src))
8894 : 6 : set_mem_size (src, MEM_SIZE (orig_src) - align_bytes);
8895 : 6 : *srcp = src;
8896 : : }
8897 : :
8898 : 6 : return dst;
8899 : : }
8900 : :
8901 : : /* Return true if ALG can be used in current context.
8902 : : Assume we expand memset if MEMSET is true. */
8903 : : static bool
8904 : 562692 : alg_usable_p (enum stringop_alg alg, bool memset, bool have_as)
8905 : : {
8906 : 562692 : if (alg == no_stringop)
8907 : : return false;
8908 : : /* It is not possible to use a library call if we have non-default
8909 : : address space. We can do better than the generic byte-at-a-time
8910 : : loop, used as a fallback. */
8911 : 562692 : if (alg == libcall && have_as)
8912 : : return false;
8913 : 562684 : if (alg == vector_loop)
8914 : 15 : return TARGET_SSE || TARGET_AVX;
8915 : : /* Algorithms using the rep prefix want at least edi and ecx;
8916 : : additionally, memset wants eax and memcpy wants esi. Don't
8917 : : consider such algorithms if the user has appropriated those
8918 : : registers for their own purposes, or if we have a non-default
8919 : : address space, since some string insns cannot override the segment. */
8920 : 562669 : if (alg == rep_prefix_1_byte
8921 : : || alg == rep_prefix_4_byte
8922 : 562669 : || alg == rep_prefix_8_byte)
8923 : : {
8924 : 182343 : if (have_as)
8925 : : return false;
8926 : 182339 : if (fixed_regs[CX_REG]
8927 : 182339 : || fixed_regs[DI_REG]
8928 : 182331 : || (memset ? fixed_regs[AX_REG] : fixed_regs[SI_REG]))
8929 : 12 : return false;
8930 : : }
8931 : : return true;
8932 : : }
8933 : :
8934 : : /* Given COUNT and EXPECTED_SIZE, decide on codegen of string operation. */
8935 : : static enum stringop_alg
8936 : 105580 : decide_alg (HOST_WIDE_INT count, HOST_WIDE_INT expected_size,
8937 : : unsigned HOST_WIDE_INT min_size, unsigned HOST_WIDE_INT max_size,
8938 : : bool memset, bool zero_memset, bool have_as,
8939 : : int *dynamic_check, bool *noalign, bool recur)
8940 : : {
8941 : 105580 : const struct stringop_algs *algs;
8942 : 105580 : bool optimize_for_speed;
8943 : 105580 : int max = 0;
8944 : 105580 : const struct processor_costs *cost;
8945 : 105580 : int i;
8946 : 105580 : bool any_alg_usable_p = false;
8947 : :
8948 : 105580 : *noalign = false;
8949 : 105580 : *dynamic_check = -1;
8950 : :
8951 : : /* Even if the string operation call is cold, we still might spend a lot
8952 : : of time processing large blocks. */
8953 : 105580 : if (optimize_function_for_size_p (cfun)
8954 : 105580 : || (optimize_insn_for_size_p ()
8955 : 4552 : && (max_size < 256
8956 : 1894 : || (expected_size != -1 && expected_size < 256))))
8957 : : optimize_for_speed = false;
8958 : : else
8959 : 94168 : optimize_for_speed = true;
8960 : :
8961 : 94168 : cost = optimize_for_speed ? ix86_cost : &ix86_size_cost;
8962 : 105580 : if (memset)
8963 : 38477 : algs = &cost->memset[TARGET_64BIT != 0];
8964 : : else
8965 : 75875 : algs = &cost->memcpy[TARGET_64BIT != 0];
8966 : :
8967 : : /* See maximal size for user defined algorithm. */
8968 : 527900 : for (i = 0; i < MAX_STRINGOP_ALGS; i++)
8969 : : {
8970 : 422320 : enum stringop_alg candidate = algs->size[i].alg;
8971 : 422320 : bool usable = alg_usable_p (candidate, memset, have_as);
8972 : 422320 : any_alg_usable_p |= usable;
8973 : :
8974 : 422320 : if (candidate != libcall && candidate && usable)
8975 : 199750 : max = algs->size[i].max;
8976 : : }
8977 : :
8978 : : /* If expected size is not known but max size is small enough
8979 : : so inline version is a win, set expected size into
8980 : : the range. */
8981 : 105580 : if (((max > 1 && (unsigned HOST_WIDE_INT) max >= max_size) || max == -1)
8982 : 54710 : && expected_size == -1)
8983 : 13013 : expected_size = min_size / 2 + max_size / 2;
8984 : :
8985 : : /* If user specified the algorithm, honor it if possible. */
8986 : 105580 : if (ix86_stringop_alg != no_stringop
8987 : 105580 : && alg_usable_p (ix86_stringop_alg, memset, have_as))
8988 : : return ix86_stringop_alg;
8989 : : /* rep; movq or rep; movl is the smallest variant. */
8990 : 105459 : else if (!optimize_for_speed)
8991 : : {
8992 : 11315 : *noalign = true;
8993 : 11315 : if (!count || (count & 3) || (memset && !zero_memset))
8994 : 4251 : return alg_usable_p (rep_prefix_1_byte, memset, have_as)
8995 : 4251 : ? rep_prefix_1_byte : loop_1_byte;
8996 : : else
8997 : 7064 : return alg_usable_p (rep_prefix_4_byte, memset, have_as)
8998 : 7064 : ? rep_prefix_4_byte : loop;
8999 : : }
9000 : : /* Very tiny blocks are best handled via the loop, REP is expensive to
9001 : : setup. */
9002 : 94144 : else if (expected_size != -1 && expected_size < 4)
9003 : : return loop_1_byte;
9004 : 92539 : else if (expected_size != -1)
9005 : : {
9006 : : enum stringop_alg alg = libcall;
9007 : : bool alg_noalign = false;
9008 : 85257 : for (i = 0; i < MAX_STRINGOP_ALGS; i++)
9009 : : {
9010 : : /* We get here if the algorithms that were not libcall-based
9011 : : were rep-prefix based and we are unable to use rep prefixes
9012 : : based on global register usage. Break out of the loop and
9013 : : use the heuristic below. */
9014 : 84992 : if (algs->size[i].max == 0)
9015 : : break;
9016 : 84992 : if (algs->size[i].max >= expected_size || algs->size[i].max == -1)
9017 : : {
9018 : 44842 : enum stringop_alg candidate = algs->size[i].alg;
9019 : :
9020 : 44842 : if (candidate != libcall
9021 : 44842 : && alg_usable_p (candidate, memset, have_as))
9022 : : {
9023 : 42159 : alg = candidate;
9024 : 42159 : alg_noalign = algs->size[i].noalign;
9025 : : }
9026 : : /* Honor TARGET_INLINE_ALL_STRINGOPS by picking
9027 : : last non-libcall inline algorithm. */
9028 : 44842 : if (TARGET_INLINE_ALL_STRINGOPS)
9029 : : {
9030 : : /* When the current size is best to be copied by a libcall,
9031 : : but we are still forced to inline, run the heuristic below
9032 : : that will pick code for medium sized blocks. */
9033 : 5823 : if (alg != libcall)
9034 : : {
9035 : 5294 : *noalign = alg_noalign;
9036 : 5294 : return alg;
9037 : : }
9038 : 529 : else if (!any_alg_usable_p)
9039 : : break;
9040 : : }
9041 : 39019 : else if (alg_usable_p (candidate, memset, have_as)
9042 : 39019 : && !(TARGET_PREFER_KNOWN_REP_MOVSB_STOSB
9043 : 22 : && candidate == rep_prefix_1_byte
9044 : : /* NB: If min_size != max_size, size is
9045 : : unknown. */
9046 : 22 : && min_size != max_size))
9047 : : {
9048 : 39011 : *noalign = algs->size[i].noalign;
9049 : 39011 : return candidate;
9050 : : }
9051 : : }
9052 : : }
9053 : : }
9054 : : /* When asked to inline the call anyway, try to pick meaningful choice.
9055 : : We look for maximal size of block that is faster to copy by hand and
9056 : : take blocks of at most of that size guessing that average size will
9057 : : be roughly half of the block.
9058 : :
9059 : : If this turns out to be bad, we might simply specify the preferred
9060 : : choice in ix86_costs. */
9061 : 48234 : if ((TARGET_INLINE_ALL_STRINGOPS || TARGET_INLINE_STRINGOPS_DYNAMICALLY)
9062 : 48234 : && (algs->unknown_size == libcall
9063 : 0 : || !alg_usable_p (algs->unknown_size, memset, have_as)))
9064 : : {
9065 : 477 : enum stringop_alg alg;
9066 : 477 : HOST_WIDE_INT new_expected_size = (max > 0 ? max : 4096) / 2;
9067 : :
9068 : : /* If there aren't any usable algorithms or if recursing already,
9069 : : then recursing on smaller sizes or same size isn't going to
9070 : : find anything. Just return the simple byte-at-a-time copy loop. */
9071 : 477 : if (!any_alg_usable_p || recur)
9072 : : {
9073 : : /* Pick something reasonable. */
9074 : 0 : if (TARGET_INLINE_STRINGOPS_DYNAMICALLY && !recur)
9075 : 0 : *dynamic_check = 128;
9076 : 0 : return loop_1_byte;
9077 : : }
9078 : 477 : alg = decide_alg (count, new_expected_size, min_size, max_size, memset,
9079 : : zero_memset, have_as, dynamic_check, noalign, true);
9080 : 477 : gcc_assert (*dynamic_check == -1);
9081 : 477 : if (TARGET_INLINE_STRINGOPS_DYNAMICALLY)
9082 : 8 : *dynamic_check = max;
9083 : : else
9084 : 469 : gcc_assert (alg != libcall);
9085 : 477 : return alg;
9086 : : }
9087 : :
9088 : : /* Try to use some reasonable fallback algorithm. Note that for
9089 : : non-default address spaces we default to a loop instead of
9090 : : a libcall. */
9091 : 47757 : return (alg_usable_p (algs->unknown_size, memset, have_as)
9092 : 47757 : ? algs->unknown_size : have_as ? loop : libcall);
9093 : : }
9094 : :
9095 : : /* Decide on alignment. We know that the operand is already aligned to ALIGN
9096 : : (ALIGN can be based on profile feedback and thus it is not 100% guaranteed). */
9097 : : static int
9098 : 55159 : decide_alignment (int align,
9099 : : enum stringop_alg alg,
9100 : : int expected_size,
9101 : : machine_mode move_mode)
9102 : : {
9103 : 55159 : int desired_align = 0;
9104 : :
9105 : 55159 : gcc_assert (alg != no_stringop);
9106 : :
9107 : 55159 : if (alg == libcall)
9108 : : return 0;
9109 : 55159 : if (move_mode == VOIDmode)
9110 : : return 0;
9111 : :
9112 : 55159 : desired_align = GET_MODE_SIZE (move_mode);
9113 : : /* PentiumPro has special logic triggering for 8 byte aligned blocks.
9114 : : copying whole cacheline at once. */
9115 : 55159 : if (TARGET_CPU_P (PENTIUMPRO)
9116 : 0 : && (alg == rep_prefix_4_byte || alg == rep_prefix_1_byte))
9117 : 55159 : desired_align = 8;
9118 : :
9119 : 55159 : if (optimize_size)
9120 : 8535 : desired_align = 1;
9121 : 55159 : if (desired_align < align)
9122 : : desired_align = align;
9123 : 55159 : if (expected_size != -1 && expected_size < 4)
9124 : 0 : desired_align = align;
9125 : :
9126 : : return desired_align;
9127 : : }
9128 : :
9129 : :
9130 : : /* Helper function for memcpy. For QImode value 0xXY produce
9131 : : 0xXYXYXYXY of wide specified by MODE. This is essentially
9132 : : a * 0x10101010, but we can do slightly better than
9133 : : synth_mult by unwinding the sequence by hand on CPUs with
9134 : : slow multiply. */
9135 : : static rtx
9136 : 20677 : promote_duplicated_reg (machine_mode mode, rtx val)
9137 : : {
9138 : 20677 : machine_mode valmode = GET_MODE (val);
9139 : 20677 : rtx tmp;
9140 : 20677 : int nops = mode == DImode ? 3 : 2;
9141 : :
9142 : 4908 : gcc_assert (mode == SImode || mode == DImode || val == const0_rtx);
9143 : 20677 : if (val == const0_rtx)
9144 : 19574 : return copy_to_mode_reg (mode, CONST0_RTX (mode));
9145 : 1103 : if (CONST_INT_P (val))
9146 : : {
9147 : 872 : HOST_WIDE_INT v = INTVAL (val) & 255;
9148 : :
9149 : 872 : v |= v << 8;
9150 : 872 : v |= v << 16;
9151 : 872 : if (mode == DImode)
9152 : 837 : v |= (v << 16) << 16;
9153 : 872 : return copy_to_mode_reg (mode, gen_int_mode (v, mode));
9154 : : }
9155 : :
9156 : 231 : if (valmode == VOIDmode)
9157 : : valmode = QImode;
9158 : 231 : if (valmode != QImode)
9159 : 0 : val = gen_lowpart (QImode, val);
9160 : 231 : if (mode == QImode)
9161 : : return val;
9162 : 231 : if (!TARGET_PARTIAL_REG_STALL)
9163 : 231 : nops--;
9164 : 231 : if (ix86_cost->mult_init[mode == DImode ? 3 : 2]
9165 : 231 : + ix86_cost->mult_bit * (mode == DImode ? 8 : 4)
9166 : 231 : <= (ix86_cost->shift_const + ix86_cost->add) * nops
9167 : 231 : + (COSTS_N_INSNS (TARGET_PARTIAL_REG_STALL == 0)))
9168 : : {
9169 : 231 : rtx reg = convert_modes (mode, QImode, val, true);
9170 : 231 : tmp = promote_duplicated_reg (mode, const1_rtx);
9171 : 231 : return expand_simple_binop (mode, MULT, reg, tmp, NULL, 1,
9172 : 231 : OPTAB_DIRECT);
9173 : : }
9174 : : else
9175 : : {
9176 : 0 : rtx reg = convert_modes (mode, QImode, val, true);
9177 : :
9178 : 0 : if (!TARGET_PARTIAL_REG_STALL)
9179 : 0 : emit_insn (gen_insv_1 (mode, reg, reg));
9180 : : else
9181 : : {
9182 : 0 : tmp = expand_simple_binop (mode, ASHIFT, reg, GEN_INT (8),
9183 : : NULL, 1, OPTAB_DIRECT);
9184 : 0 : reg = expand_simple_binop (mode, IOR, reg, tmp, reg, 1,
9185 : : OPTAB_DIRECT);
9186 : : }
9187 : 0 : tmp = expand_simple_binop (mode, ASHIFT, reg, GEN_INT (16),
9188 : : NULL, 1, OPTAB_DIRECT);
9189 : 0 : reg = expand_simple_binop (mode, IOR, reg, tmp, reg, 1, OPTAB_DIRECT);
9190 : 0 : if (mode == SImode)
9191 : : return reg;
9192 : 0 : tmp = expand_simple_binop (mode, ASHIFT, reg, GEN_INT (32),
9193 : : NULL, 1, OPTAB_DIRECT);
9194 : 0 : reg = expand_simple_binop (mode, IOR, reg, tmp, reg, 1, OPTAB_DIRECT);
9195 : 0 : return reg;
9196 : : }
9197 : : }
9198 : :
9199 : : /* Duplicate value VAL using promote_duplicated_reg into maximal size that will
9200 : : be needed by main loop copying SIZE_NEEDED chunks and prologue getting
9201 : : alignment from ALIGN to DESIRED_ALIGN. */
9202 : : static rtx
9203 : 21861 : promote_duplicated_reg_to_size (rtx val, int size_needed, int desired_align,
9204 : : int align)
9205 : : {
9206 : 21861 : rtx promoted_val;
9207 : :
9208 : 21861 : if (TARGET_64BIT
9209 : 18814 : && (size_needed > 4 || (desired_align > align && desired_align > 4)))
9210 : 15550 : promoted_val = promote_duplicated_reg (DImode, val);
9211 : 6311 : else if (size_needed > 2 || (desired_align > align && desired_align > 2))
9212 : 4893 : promoted_val = promote_duplicated_reg (SImode, val);
9213 : 1418 : else if (size_needed > 1 || (desired_align > align && desired_align > 1))
9214 : 0 : promoted_val = promote_duplicated_reg (HImode, val);
9215 : : else
9216 : : promoted_val = val;
9217 : :
9218 : 21861 : return promoted_val;
9219 : : }
9220 : :
9221 : : /* Copy the address to a Pmode register. This is used for x32 to
9222 : : truncate DImode TLS address to a SImode register. */
9223 : :
9224 : : static rtx
9225 : 88457 : ix86_copy_addr_to_reg (rtx addr)
9226 : : {
9227 : 88457 : rtx reg;
9228 : 88457 : if (GET_MODE (addr) == Pmode || GET_MODE (addr) == VOIDmode)
9229 : : {
9230 : 88457 : reg = copy_addr_to_reg (addr);
9231 : 88457 : REG_POINTER (reg) = 1;
9232 : 88457 : return reg;
9233 : : }
9234 : : else
9235 : : {
9236 : 0 : gcc_assert (GET_MODE (addr) == DImode && Pmode == SImode);
9237 : 0 : reg = copy_to_mode_reg (DImode, addr);
9238 : 0 : REG_POINTER (reg) = 1;
9239 : 0 : return gen_rtx_SUBREG (SImode, reg, 0);
9240 : : }
9241 : : }
9242 : :
9243 : : /* Expand string move (memcpy) ot store (memset) operation. Use i386 string
9244 : : operations when profitable. The code depends upon architecture, block size
9245 : : and alignment, but always has one of the following overall structures:
9246 : :
9247 : : Aligned move sequence:
9248 : :
9249 : : 1) Prologue guard: Conditional that jumps up to epilogues for small
9250 : : blocks that can be handled by epilogue alone. This is faster
9251 : : but also needed for correctness, since prologue assume the block
9252 : : is larger than the desired alignment.
9253 : :
9254 : : Optional dynamic check for size and libcall for large
9255 : : blocks is emitted here too, with -minline-stringops-dynamically.
9256 : :
9257 : : 2) Prologue: copy first few bytes in order to get destination
9258 : : aligned to DESIRED_ALIGN. It is emitted only when ALIGN is less
9259 : : than DESIRED_ALIGN and up to DESIRED_ALIGN - ALIGN bytes can be
9260 : : copied. We emit either a jump tree on power of two sized
9261 : : blocks, or a byte loop.
9262 : :
9263 : : 3) Main body: the copying loop itself, copying in SIZE_NEEDED chunks
9264 : : with specified algorithm.
9265 : :
9266 : : 4) Epilogue: code copying tail of the block that is too small to be
9267 : : handled by main body (or up to size guarded by prologue guard).
9268 : :
9269 : : Misaligned move sequence
9270 : :
9271 : : 1) missaligned move prologue/epilogue containing:
9272 : : a) Prologue handling small memory blocks and jumping to done_label
9273 : : (skipped if blocks are known to be large enough)
9274 : : b) Signle move copying first DESIRED_ALIGN-ALIGN bytes if alignment is
9275 : : needed by single possibly misaligned move
9276 : : (skipped if alignment is not needed)
9277 : : c) Copy of last SIZE_NEEDED bytes by possibly misaligned moves
9278 : :
9279 : : 2) Zero size guard dispatching to done_label, if needed
9280 : :
9281 : : 3) dispatch to library call, if needed,
9282 : :
9283 : : 3) Main body: the copying loop itself, copying in SIZE_NEEDED chunks
9284 : : with specified algorithm. */
9285 : : bool
9286 : 105279 : ix86_expand_set_or_cpymem (rtx dst, rtx src, rtx count_exp, rtx val_exp,
9287 : : rtx align_exp, rtx expected_align_exp,
9288 : : rtx expected_size_exp, rtx min_size_exp,
9289 : : rtx max_size_exp, rtx probable_max_size_exp,
9290 : : bool issetmem)
9291 : : {
9292 : 105279 : rtx destreg;
9293 : 105279 : rtx srcreg = NULL;
9294 : 105279 : rtx_code_label *label = NULL;
9295 : 105279 : rtx tmp;
9296 : 105279 : rtx_code_label *jump_around_label = NULL;
9297 : 105279 : HOST_WIDE_INT align = 1;
9298 : 105279 : unsigned HOST_WIDE_INT count = 0;
9299 : 105279 : HOST_WIDE_INT expected_size = -1;
9300 : 105279 : int size_needed = 0, epilogue_size_needed;
9301 : 105279 : int desired_align = 0, align_bytes = 0;
9302 : 105279 : enum stringop_alg alg;
9303 : 105279 : rtx promoted_val = NULL;
9304 : 105279 : rtx vec_promoted_val = NULL;
9305 : 105279 : bool force_loopy_epilogue = false;
9306 : 105279 : int dynamic_check;
9307 : 105279 : bool need_zero_guard = false;
9308 : 105279 : bool noalign;
9309 : 105279 : machine_mode move_mode = VOIDmode;
9310 : 105279 : machine_mode wider_mode;
9311 : 105279 : int unroll_factor = 1;
9312 : : /* TODO: Once value ranges are available, fill in proper data. */
9313 : 105279 : unsigned HOST_WIDE_INT min_size = 0;
9314 : 105279 : unsigned HOST_WIDE_INT max_size = -1;
9315 : 105279 : unsigned HOST_WIDE_INT probable_max_size = -1;
9316 : 105279 : bool misaligned_prologue_used = false;
9317 : 105279 : bool have_as;
9318 : :
9319 : 105279 : if (CONST_INT_P (align_exp))
9320 : 105279 : align = INTVAL (align_exp);
9321 : : /* i386 can do misaligned access on reasonably increased cost. */
9322 : 105279 : if (CONST_INT_P (expected_align_exp)
9323 : 105279 : && INTVAL (expected_align_exp) > align)
9324 : : align = INTVAL (expected_align_exp);
9325 : : /* ALIGN is the minimum of destination and source alignment, but we care here
9326 : : just about destination alignment. */
9327 : 99801 : else if (!issetmem
9328 : 165438 : && MEM_ALIGN (dst) > (unsigned HOST_WIDE_INT) align * BITS_PER_UNIT)
9329 : 2190 : align = MEM_ALIGN (dst) / BITS_PER_UNIT;
9330 : :
9331 : 105279 : if (CONST_INT_P (count_exp))
9332 : : {
9333 : 44282 : min_size = max_size = probable_max_size = count = expected_size
9334 : 44282 : = INTVAL (count_exp);
9335 : : /* When COUNT is 0, there is nothing to do. */
9336 : 44282 : if (!count)
9337 : : return true;
9338 : : }
9339 : : else
9340 : : {
9341 : 60997 : if (min_size_exp)
9342 : 60997 : min_size = INTVAL (min_size_exp);
9343 : 60997 : if (max_size_exp)
9344 : 39774 : max_size = INTVAL (max_size_exp);
9345 : 60997 : if (probable_max_size_exp)
9346 : 41401 : probable_max_size = INTVAL (probable_max_size_exp);
9347 : 60997 : if (CONST_INT_P (expected_size_exp))
9348 : 60997 : expected_size = INTVAL (expected_size_exp);
9349 : : }
9350 : :
9351 : : /* Make sure we don't need to care about overflow later on. */
9352 : 105277 : if (count > (HOST_WIDE_INT_1U << 30))
9353 : : return false;
9354 : :
9355 : 105103 : have_as = !ADDR_SPACE_GENERIC_P (MEM_ADDR_SPACE (dst));
9356 : 105103 : if (!issetmem)
9357 : 71004 : have_as |= !ADDR_SPACE_GENERIC_P (MEM_ADDR_SPACE (src));
9358 : :
9359 : : /* Step 0: Decide on preferred algorithm, desired alignment and
9360 : : size of chunks to be copied by main loop. */
9361 : 105103 : alg = decide_alg (count, expected_size, min_size, probable_max_size,
9362 : : issetmem,
9363 : 34099 : issetmem && val_exp == const0_rtx, have_as,
9364 : : &dynamic_check, &noalign, false);
9365 : :
9366 : 105103 : if (dump_file)
9367 : 7 : fprintf (dump_file, "Selected stringop expansion strategy: %s\n",
9368 : 7 : stringop_alg_names[alg]);
9369 : :
9370 : 105103 : if (alg == libcall)
9371 : : return false;
9372 : 55159 : gcc_assert (alg != no_stringop);
9373 : :
9374 : : /* For now vector-version of memset is generated only for memory zeroing, as
9375 : : creating of promoted vector value is very cheap in this case. */
9376 : 55159 : if (issetmem && alg == vector_loop && val_exp != const0_rtx)
9377 : 0 : alg = unrolled_loop;
9378 : :
9379 : 55159 : if (!count)
9380 : 13237 : count_exp = copy_to_mode_reg (GET_MODE (count_exp), count_exp);
9381 : 55159 : destreg = ix86_copy_addr_to_reg (XEXP (dst, 0));
9382 : 55159 : if (!issetmem)
9383 : 33298 : srcreg = ix86_copy_addr_to_reg (XEXP (src, 0));
9384 : :
9385 : 55159 : unroll_factor = 1;
9386 : 55159 : move_mode = word_mode;
9387 : 55159 : switch (alg)
9388 : : {
9389 : 0 : case libcall:
9390 : 0 : case no_stringop:
9391 : 0 : case last_alg:
9392 : 0 : gcc_unreachable ();
9393 : 1609 : case loop_1_byte:
9394 : 1609 : need_zero_guard = true;
9395 : 1609 : move_mode = QImode;
9396 : 1609 : break;
9397 : 6884 : case loop:
9398 : 6884 : need_zero_guard = true;
9399 : 6884 : break;
9400 : 3 : case unrolled_loop:
9401 : 3 : need_zero_guard = true;
9402 : 3 : unroll_factor = (TARGET_64BIT ? 4 : 2);
9403 : : break;
9404 : : case vector_loop:
9405 : 20 : need_zero_guard = true;
9406 : 20 : unroll_factor = 4;
9407 : : /* Find the widest supported mode. */
9408 : : move_mode = word_mode;
9409 : 20 : while (GET_MODE_WIDER_MODE (move_mode).exists (&wider_mode)
9410 : 28 : && optab_handler (mov_optab, wider_mode) != CODE_FOR_nothing)
9411 : : move_mode = wider_mode;
9412 : :
9413 : 9 : if (TARGET_AVX256_SPLIT_REGS && GET_MODE_BITSIZE (move_mode) > 128)
9414 : : move_mode = TImode;
9415 : 9 : if (TARGET_AVX512_SPLIT_REGS && GET_MODE_BITSIZE (move_mode) > 256)
9416 : : move_mode = OImode;
9417 : :
9418 : : /* Find the corresponding vector mode with the same size as MOVE_MODE.
9419 : : MOVE_MODE is an integer mode at the moment (SI, DI, TI, etc.). */
9420 : 27 : if (GET_MODE_SIZE (move_mode) > GET_MODE_SIZE (word_mode))
9421 : : {
9422 : 18 : int nunits = GET_MODE_SIZE (move_mode) / GET_MODE_SIZE (word_mode);
9423 : 18 : if (!mode_for_vector (word_mode, nunits).exists (&move_mode)
9424 : 9 : || optab_handler (mov_optab, move_mode) == CODE_FOR_nothing)
9425 : 0 : move_mode = word_mode;
9426 : : }
9427 : 9 : gcc_assert (optab_handler (mov_optab, move_mode) != CODE_FOR_nothing);
9428 : : break;
9429 : 30197 : case rep_prefix_8_byte:
9430 : 30197 : move_mode = DImode;
9431 : 30197 : break;
9432 : 12202 : case rep_prefix_4_byte:
9433 : 12202 : move_mode = SImode;
9434 : 12202 : break;
9435 : 4255 : case rep_prefix_1_byte:
9436 : 4255 : move_mode = QImode;
9437 : 4255 : break;
9438 : : }
9439 : 55159 : size_needed = GET_MODE_SIZE (move_mode) * unroll_factor;
9440 : 55159 : epilogue_size_needed = size_needed;
9441 : :
9442 : : /* If we are going to call any library calls conditionally, make sure any
9443 : : pending stack adjustment happen before the first conditional branch,
9444 : : otherwise they will be emitted before the library call only and won't
9445 : : happen from the other branches. */
9446 : 55159 : if (dynamic_check != -1)
9447 : 7 : do_pending_stack_adjust ();
9448 : :
9449 : 55159 : desired_align = decide_alignment (align, alg, expected_size, move_mode);
9450 : 55159 : if (!TARGET_ALIGN_STRINGOPS || noalign)
9451 : 11324 : align = desired_align;
9452 : :
9453 : : /* Step 1: Prologue guard. */
9454 : :
9455 : : /* Alignment code needs count to be in register. */
9456 : 55159 : if (CONST_INT_P (count_exp) && desired_align > align)
9457 : : {
9458 : 1788 : if (INTVAL (count_exp) > desired_align
9459 : 1788 : && INTVAL (count_exp) > size_needed)
9460 : : {
9461 : 1788 : align_bytes
9462 : 1788 : = get_mem_align_offset (dst, desired_align * BITS_PER_UNIT);
9463 : 1788 : if (align_bytes <= 0)
9464 : : align_bytes = 0;
9465 : : else
9466 : 6 : align_bytes = desired_align - align_bytes;
9467 : : }
9468 : 6 : if (align_bytes == 0)
9469 : 3564 : count_exp = force_reg (counter_mode (count_exp), count_exp);
9470 : : }
9471 : 55159 : gcc_assert (desired_align >= 1 && align >= 1);
9472 : :
9473 : : /* Misaligned move sequences handle both prologue and epilogue at once.
9474 : : Default code generation results in a smaller code for large alignments
9475 : : and also avoids redundant job when sizes are known precisely. */
9476 : 55159 : misaligned_prologue_used
9477 : 110318 : = (TARGET_MISALIGNED_MOVE_STRING_PRO_EPILOGUES
9478 : 55148 : && MAX (desired_align, epilogue_size_needed) <= 32
9479 : 54006 : && desired_align <= epilogue_size_needed
9480 : 73424 : && ((desired_align > align && !align_bytes)
9481 : 11882 : || (!count && epilogue_size_needed > 1)));
9482 : :
9483 : : /* Do the cheap promotion to allow better CSE across the
9484 : : main loop and epilogue (ie one load of the big constant in the
9485 : : front of all code.
9486 : : For now the misaligned move sequences do not have fast path
9487 : : without broadcasting. */
9488 : 55159 : if (issetmem && ((CONST_INT_P (val_exp) || misaligned_prologue_used)))
9489 : : {
9490 : 21706 : if (alg == vector_loop)
9491 : : {
9492 : 3 : gcc_assert (val_exp == const0_rtx);
9493 : 3 : vec_promoted_val = promote_duplicated_reg (move_mode, val_exp);
9494 : 3 : promoted_val = promote_duplicated_reg_to_size (val_exp,
9495 : 6 : GET_MODE_SIZE (word_mode),
9496 : : desired_align, align);
9497 : : }
9498 : : else
9499 : : {
9500 : 21703 : promoted_val = promote_duplicated_reg_to_size (val_exp, size_needed,
9501 : : desired_align, align);
9502 : : }
9503 : : }
9504 : : /* Misaligned move sequences handles both prologues and epilogues at once.
9505 : : Default code generation results in smaller code for large alignments and
9506 : : also avoids redundant job when sizes are known precisely. */
9507 : 55004 : if (misaligned_prologue_used)
9508 : : {
9509 : : /* Misaligned move prologue handled small blocks by itself. */
9510 : 6968 : expand_set_or_cpymem_prologue_epilogue_by_misaligned_moves
9511 : 6968 : (dst, src, &destreg, &srcreg,
9512 : : move_mode, promoted_val, vec_promoted_val,
9513 : : &count_exp,
9514 : : &jump_around_label,
9515 : 6968 : desired_align < align
9516 : 0 : ? MAX (desired_align, epilogue_size_needed) : epilogue_size_needed,
9517 : : desired_align, align, &min_size, dynamic_check, issetmem);
9518 : 6968 : if (!issetmem)
9519 : 4975 : src = change_address (src, BLKmode, srcreg);
9520 : 6968 : dst = change_address (dst, BLKmode, destreg);
9521 : 6968 : set_mem_align (dst, desired_align * BITS_PER_UNIT);
9522 : 6968 : epilogue_size_needed = 0;
9523 : 6968 : if (need_zero_guard
9524 : 4493 : && min_size < (unsigned HOST_WIDE_INT) size_needed)
9525 : : {
9526 : : /* It is possible that we copied enough so the main loop will not
9527 : : execute. */
9528 : 4485 : gcc_assert (size_needed > 1);
9529 : 4485 : if (jump_around_label == NULL_RTX)
9530 : 204 : jump_around_label = gen_label_rtx ();
9531 : 8970 : emit_cmp_and_jump_insns (count_exp,
9532 : : GEN_INT (size_needed),
9533 : : LTU, 0, counter_mode (count_exp), 1, jump_around_label);
9534 : 4485 : if (expected_size == -1
9535 : 1 : || expected_size < (desired_align - align) / 2 + size_needed)
9536 : 4485 : predict_jump (REG_BR_PROB_BASE * 20 / 100);
9537 : : else
9538 : 0 : predict_jump (REG_BR_PROB_BASE * 60 / 100);
9539 : : }
9540 : : }
9541 : : /* Ensure that alignment prologue won't copy past end of block. */
9542 : 48191 : else if (size_needed > 1 || (desired_align > 1 && desired_align > align))
9543 : : {
9544 : 42327 : epilogue_size_needed = MAX (size_needed - 1, desired_align - align);
9545 : : /* Epilogue always copies COUNT_EXP & EPILOGUE_SIZE_NEEDED bytes.
9546 : : Make sure it is power of 2. */
9547 : 42327 : epilogue_size_needed = 1 << (floor_log2 (epilogue_size_needed) + 1);
9548 : :
9549 : : /* To improve performance of small blocks, we jump around the VAL
9550 : : promoting mode. This mean that if the promoted VAL is not constant,
9551 : : we might not use it in the epilogue and have to use byte
9552 : : loop variant. */
9553 : 42327 : if (issetmem && epilogue_size_needed > 2 && !promoted_val)
9554 : 42327 : force_loopy_epilogue = true;
9555 : 42327 : if ((count && count < (unsigned HOST_WIDE_INT) epilogue_size_needed)
9556 : 42327 : || max_size < (unsigned HOST_WIDE_INT) epilogue_size_needed)
9557 : : {
9558 : : /* If main algorithm works on QImode, no epilogue is needed.
9559 : : For small sizes just don't align anything. */
9560 : 84 : if (size_needed == 1)
9561 : 0 : desired_align = align;
9562 : : else
9563 : 84 : goto epilogue;
9564 : : }
9565 : 42243 : else if (!count
9566 : 3068 : && min_size < (unsigned HOST_WIDE_INT) epilogue_size_needed)
9567 : : {
9568 : 2222 : label = gen_label_rtx ();
9569 : 4444 : emit_cmp_and_jump_insns (count_exp,
9570 : : GEN_INT (epilogue_size_needed),
9571 : : LTU, 0, counter_mode (count_exp), 1, label);
9572 : 2222 : if (expected_size == -1 || expected_size < epilogue_size_needed)
9573 : 2217 : predict_jump (REG_BR_PROB_BASE * 60 / 100);
9574 : : else
9575 : 5 : predict_jump (REG_BR_PROB_BASE * 20 / 100);
9576 : : }
9577 : : }
9578 : :
9579 : : /* Emit code to decide on runtime whether library call or inline should be
9580 : : used. */
9581 : 55075 : if (dynamic_check != -1)
9582 : : {
9583 : 7 : if (!issetmem && CONST_INT_P (count_exp))
9584 : : {
9585 : 0 : if (UINTVAL (count_exp) >= (unsigned HOST_WIDE_INT)dynamic_check)
9586 : : {
9587 : 0 : emit_block_copy_via_libcall (dst, src, count_exp);
9588 : 0 : count_exp = const0_rtx;
9589 : 0 : goto epilogue;
9590 : : }
9591 : : }
9592 : : else
9593 : : {
9594 : 7 : rtx_code_label *hot_label = gen_label_rtx ();
9595 : 7 : if (jump_around_label == NULL_RTX)
9596 : 2 : jump_around_label = gen_label_rtx ();
9597 : 14 : emit_cmp_and_jump_insns (count_exp, GEN_INT (dynamic_check - 1),
9598 : : LEU, 0, counter_mode (count_exp),
9599 : : 1, hot_label);
9600 : 7 : predict_jump (REG_BR_PROB_BASE * 90 / 100);
9601 : 7 : if (issetmem)
9602 : 4 : set_storage_via_libcall (dst, count_exp, val_exp);
9603 : : else
9604 : 3 : emit_block_copy_via_libcall (dst, src, count_exp);
9605 : 7 : emit_jump (jump_around_label);
9606 : 7 : emit_label (hot_label);
9607 : : }
9608 : : }
9609 : :
9610 : : /* Step 2: Alignment prologue. */
9611 : : /* Do the expensive promotion once we branched off the small blocks. */
9612 : 55075 : if (issetmem && !promoted_val)
9613 : 155 : promoted_val = promote_duplicated_reg_to_size (val_exp, size_needed,
9614 : : desired_align, align);
9615 : :
9616 : 55075 : if (desired_align > align && !misaligned_prologue_used)
9617 : : {
9618 : 12 : if (align_bytes == 0)
9619 : : {
9620 : : /* Except for the first move in prologue, we no longer know
9621 : : constant offset in aliasing info. It don't seems to worth
9622 : : the pain to maintain it for the first move, so throw away
9623 : : the info early. */
9624 : 6 : dst = change_address (dst, BLKmode, destreg);
9625 : 6 : if (!issetmem)
9626 : 4 : src = change_address (src, BLKmode, srcreg);
9627 : 6 : dst = expand_set_or_cpymem_prologue (dst, src, destreg, srcreg,
9628 : : promoted_val, vec_promoted_val,
9629 : : count_exp, align, desired_align,
9630 : : issetmem);
9631 : : /* At most desired_align - align bytes are copied. */
9632 : 6 : if (min_size < (unsigned)(desired_align - align))
9633 : 0 : min_size = 0;
9634 : : else
9635 : 6 : min_size -= desired_align - align;
9636 : : }
9637 : : else
9638 : : {
9639 : : /* If we know how many bytes need to be stored before dst is
9640 : : sufficiently aligned, maintain aliasing info accurately. */
9641 : 6 : dst = expand_set_or_cpymem_constant_prologue (dst, &src, destreg,
9642 : : srcreg,
9643 : : promoted_val,
9644 : : vec_promoted_val,
9645 : : desired_align,
9646 : : align_bytes,
9647 : : issetmem);
9648 : :
9649 : 6 : count_exp = plus_constant (counter_mode (count_exp),
9650 : 6 : count_exp, -align_bytes);
9651 : 6 : count -= align_bytes;
9652 : 6 : min_size -= align_bytes;
9653 : 6 : max_size -= align_bytes;
9654 : : }
9655 : 12 : if (need_zero_guard
9656 : 6 : && min_size < (unsigned HOST_WIDE_INT) size_needed
9657 : 1 : && (count < (unsigned HOST_WIDE_INT) size_needed
9658 : 0 : || (align_bytes == 0
9659 : 0 : && count < ((unsigned HOST_WIDE_INT) size_needed
9660 : 0 : + desired_align - align))))
9661 : : {
9662 : : /* It is possible that we copied enough so the main loop will not
9663 : : execute. */
9664 : 1 : gcc_assert (size_needed > 1);
9665 : 1 : if (label == NULL_RTX)
9666 : 0 : label = gen_label_rtx ();
9667 : 2 : emit_cmp_and_jump_insns (count_exp,
9668 : : GEN_INT (size_needed),
9669 : : LTU, 0, counter_mode (count_exp), 1, label);
9670 : 1 : if (expected_size == -1
9671 : 0 : || expected_size < (desired_align - align) / 2 + size_needed)
9672 : 1 : predict_jump (REG_BR_PROB_BASE * 20 / 100);
9673 : : else
9674 : 0 : predict_jump (REG_BR_PROB_BASE * 60 / 100);
9675 : : }
9676 : : }
9677 : 55075 : if (label && size_needed == 1)
9678 : : {
9679 : 0 : emit_label (label);
9680 : 0 : LABEL_NUSES (label) = 1;
9681 : 0 : label = NULL;
9682 : 0 : epilogue_size_needed = 1;
9683 : 0 : if (issetmem)
9684 : 0 : promoted_val = val_exp;
9685 : : }
9686 : 55075 : else if (label == NULL_RTX && !misaligned_prologue_used)
9687 : 45885 : epilogue_size_needed = size_needed;
9688 : :
9689 : : /* Step 3: Main loop. */
9690 : :
9691 : 55075 : switch (alg)
9692 : : {
9693 : 0 : case libcall:
9694 : 0 : case no_stringop:
9695 : 0 : case last_alg:
9696 : 0 : gcc_unreachable ();
9697 : 8412 : case loop_1_byte:
9698 : 8412 : case loop:
9699 : 8412 : case unrolled_loop:
9700 : 8412 : expand_set_or_cpymem_via_loop (dst, src, destreg, srcreg, promoted_val,
9701 : : count_exp, move_mode, unroll_factor,
9702 : : expected_size, issetmem);
9703 : 8412 : break;
9704 : 9 : case vector_loop:
9705 : 9 : expand_set_or_cpymem_via_loop (dst, src, destreg, srcreg,
9706 : : vec_promoted_val, count_exp, move_mode,
9707 : : unroll_factor, expected_size, issetmem);
9708 : 9 : break;
9709 : 46654 : case rep_prefix_8_byte:
9710 : 46654 : case rep_prefix_4_byte:
9711 : 46654 : case rep_prefix_1_byte:
9712 : 46654 : expand_set_or_cpymem_via_rep (dst, src, destreg, srcreg, promoted_val,
9713 : : val_exp, count_exp, move_mode, issetmem);
9714 : 46654 : break;
9715 : : }
9716 : : /* Adjust properly the offset of src and dest memory for aliasing. */
9717 : 55075 : if (CONST_INT_P (count_exp))
9718 : : {
9719 : 40140 : if (!issetmem)
9720 : 22125 : src = adjust_automodify_address_nv (src, BLKmode, srcreg,
9721 : : (count / size_needed) * size_needed);
9722 : 40140 : dst = adjust_automodify_address_nv (dst, BLKmode, destreg,
9723 : : (count / size_needed) * size_needed);
9724 : : }
9725 : : else
9726 : : {
9727 : 14935 : if (!issetmem)
9728 : 11089 : src = change_address (src, BLKmode, srcreg);
9729 : 14935 : dst = change_address (dst, BLKmode, destreg);
9730 : : }
9731 : :
9732 : : /* Step 4: Epilogue to copy the remaining bytes. */
9733 : 55159 : epilogue:
9734 : 55159 : if (label)
9735 : : {
9736 : : /* When the main loop is done, COUNT_EXP might hold original count,
9737 : : while we want to copy only COUNT_EXP & SIZE_NEEDED bytes.
9738 : : Epilogue code will actually copy COUNT_EXP & EPILOGUE_SIZE_NEEDED
9739 : : bytes. Compensate if needed. */
9740 : :
9741 : 2222 : if (size_needed < epilogue_size_needed)
9742 : : {
9743 : 0 : tmp = expand_simple_binop (counter_mode (count_exp), AND, count_exp,
9744 : 0 : GEN_INT (size_needed - 1), count_exp, 1,
9745 : : OPTAB_DIRECT);
9746 : 0 : if (tmp != count_exp)
9747 : 0 : emit_move_insn (count_exp, tmp);
9748 : : }
9749 : 2222 : emit_label (label);
9750 : 2222 : LABEL_NUSES (label) = 1;
9751 : : }
9752 : :
9753 : 55159 : if (count_exp != const0_rtx && epilogue_size_needed > 1)
9754 : : {
9755 : 42327 : if (force_loopy_epilogue)
9756 : 113 : expand_setmem_epilogue_via_loop (dst, destreg, val_exp, count_exp,
9757 : : epilogue_size_needed);
9758 : : else
9759 : : {
9760 : 42214 : if (issetmem)
9761 : 18337 : expand_setmem_epilogue (dst, destreg, promoted_val,
9762 : : vec_promoted_val, count_exp,
9763 : : epilogue_size_needed);
9764 : : else
9765 : 23877 : expand_cpymem_epilogue (dst, src, destreg, srcreg, count_exp,
9766 : : epilogue_size_needed);
9767 : : }
9768 : : }
9769 : 55159 : if (jump_around_label)
9770 : 4920 : emit_label (jump_around_label);
9771 : : return true;
9772 : : }
9773 : :
9774 : : /* Expand cmpstrn or memcmp. */
9775 : :
9776 : : bool
9777 : 204261 : ix86_expand_cmpstrn_or_cmpmem (rtx result, rtx src1, rtx src2,
9778 : : rtx length, rtx align, bool is_cmpstrn)
9779 : : {
9780 : : /* Expand strncmp and memcmp only with -minline-all-stringops since
9781 : : "repz cmpsb" can be much slower than strncmp and memcmp functions
9782 : : implemented with vector instructions, see
9783 : :
9784 : : https://gcc.gnu.org/bugzilla/show_bug.cgi?id=43052
9785 : : */
9786 : 204261 : if (!TARGET_INLINE_ALL_STRINGOPS)
9787 : : return false;
9788 : :
9789 : : /* Can't use this if the user has appropriated ecx, esi or edi. */
9790 : 5718 : if (fixed_regs[CX_REG] || fixed_regs[SI_REG] || fixed_regs[DI_REG])
9791 : : return false;
9792 : :
9793 : 5718 : if (is_cmpstrn)
9794 : : {
9795 : : /* For strncmp, length is the maximum length, which can be larger
9796 : : than actual string lengths. We can expand the cmpstrn pattern
9797 : : to "repz cmpsb" only if one of the strings is a constant so
9798 : : that expand_builtin_strncmp() can write the length argument to
9799 : : be the minimum of the const string length and the actual length
9800 : : argument. Otherwise, "repz cmpsb" may pass the 0 byte. */
9801 : 73 : tree t1 = MEM_EXPR (src1);
9802 : 73 : tree t2 = MEM_EXPR (src2);
9803 : 146 : if (!((t1 && TREE_CODE (t1) == MEM_REF
9804 : 73 : && TREE_CODE (TREE_OPERAND (t1, 0)) == ADDR_EXPR
9805 : 0 : && (TREE_CODE (TREE_OPERAND (TREE_OPERAND (t1, 0), 0))
9806 : : == STRING_CST))
9807 : 73 : || (t2 && TREE_CODE (t2) == MEM_REF
9808 : 73 : && TREE_CODE (TREE_OPERAND (t2, 0)) == ADDR_EXPR
9809 : 73 : && (TREE_CODE (TREE_OPERAND (TREE_OPERAND (t2, 0), 0))
9810 : : == STRING_CST))))
9811 : : return false;
9812 : : }
9813 : :
9814 : 5718 : rtx addr1 = copy_addr_to_reg (XEXP (src1, 0));
9815 : 5718 : rtx addr2 = copy_addr_to_reg (XEXP (src2, 0));
9816 : 5718 : if (addr1 != XEXP (src1, 0))
9817 : 5718 : src1 = replace_equiv_address_nv (src1, addr1);
9818 : 5718 : if (addr2 != XEXP (src2, 0))
9819 : 5718 : src2 = replace_equiv_address_nv (src2, addr2);
9820 : :
9821 : : /* NB: Make a copy of the data length to avoid changing the original
9822 : : data length by cmpstrnqi patterns. */
9823 : 5718 : length = ix86_zero_extend_to_Pmode (length);
9824 : 5718 : rtx lengthreg = gen_reg_rtx (Pmode);
9825 : 5718 : emit_move_insn (lengthreg, length);
9826 : :
9827 : : /* If we are testing strict equality, we can use known alignment to
9828 : : good advantage. This may be possible with combine, particularly
9829 : : once cc0 is dead. */
9830 : 5718 : if (CONST_INT_P (length))
9831 : : {
9832 : 0 : if (length == const0_rtx)
9833 : : {
9834 : 0 : emit_move_insn (result, const0_rtx);
9835 : 0 : return true;
9836 : : }
9837 : 0 : emit_insn (gen_cmpstrnqi_nz_1 (addr1, addr2, lengthreg, align,
9838 : : src1, src2));
9839 : : }
9840 : : else
9841 : : {
9842 : 5718 : emit_insn (gen_cmp_1 (Pmode, lengthreg, lengthreg));
9843 : 5718 : emit_insn (gen_cmpstrnqi_1 (addr1, addr2, lengthreg, align,
9844 : : src1, src2));
9845 : : }
9846 : :
9847 : 5718 : rtx out = gen_lowpart (QImode, result);
9848 : 5718 : emit_insn (gen_cmpintqi (out));
9849 : 5718 : emit_move_insn (result, gen_rtx_SIGN_EXTEND (SImode, out));
9850 : :
9851 : 5718 : return true;
9852 : : }
9853 : :
9854 : : /* Expand the appropriate insns for doing strlen if not just doing
9855 : : repnz; scasb
9856 : :
9857 : : out = result, initialized with the start address
9858 : : align_rtx = alignment of the address.
9859 : : scratch = scratch register, initialized with the startaddress when
9860 : : not aligned, otherwise undefined
9861 : :
9862 : : This is just the body. It needs the initializations mentioned above and
9863 : : some address computing at the end. These things are done in i386.md. */
9864 : :
9865 : : static void
9866 : 11 : ix86_expand_strlensi_unroll_1 (rtx out, rtx src, rtx align_rtx)
9867 : : {
9868 : 11 : int align;
9869 : 11 : rtx tmp;
9870 : 11 : rtx_code_label *align_2_label = NULL;
9871 : 11 : rtx_code_label *align_3_label = NULL;
9872 : 11 : rtx_code_label *align_4_label = gen_label_rtx ();
9873 : 11 : rtx_code_label *end_0_label = gen_label_rtx ();
9874 : 11 : rtx mem;
9875 : 11 : rtx tmpreg = gen_reg_rtx (SImode);
9876 : 11 : rtx scratch = gen_reg_rtx (SImode);
9877 : 11 : rtx cmp;
9878 : :
9879 : 11 : align = 0;
9880 : 11 : if (CONST_INT_P (align_rtx))
9881 : 11 : align = INTVAL (align_rtx);
9882 : :
9883 : : /* Loop to check 1..3 bytes for null to get an aligned pointer. */
9884 : :
9885 : : /* Is there a known alignment and is it less than 4? */
9886 : 11 : if (align < 4)
9887 : : {
9888 : 11 : rtx scratch1 = gen_reg_rtx (Pmode);
9889 : 11 : emit_move_insn (scratch1, out);
9890 : : /* Is there a known alignment and is it not 2? */
9891 : 11 : if (align != 2)
9892 : : {
9893 : 11 : align_3_label = gen_label_rtx (); /* Label when aligned to 3-byte */
9894 : 11 : align_2_label = gen_label_rtx (); /* Label when aligned to 2-byte */
9895 : :
9896 : : /* Leave just the 3 lower bits. */
9897 : 11 : align_rtx = expand_binop (Pmode, and_optab, scratch1, GEN_INT (3),
9898 : : NULL_RTX, 0, OPTAB_WIDEN);
9899 : :
9900 : 15 : emit_cmp_and_jump_insns (align_rtx, const0_rtx, EQ, NULL,
9901 : 11 : Pmode, 1, align_4_label);
9902 : 15 : emit_cmp_and_jump_insns (align_rtx, const2_rtx, EQ, NULL,
9903 : 11 : Pmode, 1, align_2_label);
9904 : 15 : emit_cmp_and_jump_insns (align_rtx, const2_rtx, GTU, NULL,
9905 : 11 : Pmode, 1, align_3_label);
9906 : : }
9907 : : else
9908 : : {
9909 : : /* Since the alignment is 2, we have to check 2 or 0 bytes;
9910 : : check if is aligned to 4 - byte. */
9911 : :
9912 : 0 : align_rtx = expand_binop (Pmode, and_optab, scratch1, const2_rtx,
9913 : : NULL_RTX, 0, OPTAB_WIDEN);
9914 : :
9915 : 0 : emit_cmp_and_jump_insns (align_rtx, const0_rtx, EQ, NULL,
9916 : 0 : Pmode, 1, align_4_label);
9917 : : }
9918 : :
9919 : 11 : mem = change_address (src, QImode, out);
9920 : :
9921 : : /* Now compare the bytes. */
9922 : :
9923 : : /* Compare the first n unaligned byte on a byte per byte basis. */
9924 : 11 : emit_cmp_and_jump_insns (mem, const0_rtx, EQ, NULL,
9925 : : QImode, 1, end_0_label);
9926 : :
9927 : : /* Increment the address. */
9928 : 11 : emit_insn (gen_add2_insn (out, const1_rtx));
9929 : :
9930 : : /* Not needed with an alignment of 2 */
9931 : 11 : if (align != 2)
9932 : : {
9933 : 11 : emit_label (align_2_label);
9934 : :
9935 : 11 : emit_cmp_and_jump_insns (mem, const0_rtx, EQ, NULL, QImode, 1,
9936 : : end_0_label);
9937 : :
9938 : 11 : emit_insn (gen_add2_insn (out, const1_rtx));
9939 : :
9940 : 11 : emit_label (align_3_label);
9941 : : }
9942 : :
9943 : 11 : emit_cmp_and_jump_insns (mem, const0_rtx, EQ, NULL, QImode, 1,
9944 : : end_0_label);
9945 : :
9946 : 11 : emit_insn (gen_add2_insn (out, const1_rtx));
9947 : : }
9948 : :
9949 : : /* Generate loop to check 4 bytes at a time. It is not a good idea to
9950 : : align this loop. It gives only huge programs, but does not help to
9951 : : speed up. */
9952 : 11 : emit_label (align_4_label);
9953 : :
9954 : 11 : mem = change_address (src, SImode, out);
9955 : 11 : emit_move_insn (scratch, mem);
9956 : 11 : emit_insn (gen_add2_insn (out, GEN_INT (4)));
9957 : :
9958 : : /* This formula yields a nonzero result iff one of the bytes is zero.
9959 : : This saves three branches inside loop and many cycles. */
9960 : :
9961 : 11 : emit_insn (gen_addsi3 (tmpreg, scratch, GEN_INT (-0x01010101)));
9962 : 11 : emit_insn (gen_one_cmplsi2 (scratch, scratch));
9963 : 11 : emit_insn (gen_andsi3 (tmpreg, tmpreg, scratch));
9964 : 11 : emit_insn (gen_andsi3 (tmpreg, tmpreg,
9965 : 11 : gen_int_mode (0x80808080, SImode)));
9966 : 11 : emit_cmp_and_jump_insns (tmpreg, const0_rtx, EQ, 0, SImode, 1,
9967 : : align_4_label);
9968 : :
9969 : 11 : if (TARGET_CMOVE)
9970 : : {
9971 : 11 : rtx reg = gen_reg_rtx (SImode);
9972 : 11 : rtx reg2 = gen_reg_rtx (Pmode);
9973 : 11 : emit_move_insn (reg, tmpreg);
9974 : 11 : emit_insn (gen_lshrsi3 (reg, reg, GEN_INT (16)));
9975 : :
9976 : : /* If zero is not in the first two bytes, move two bytes forward. */
9977 : 11 : emit_insn (gen_testsi_ccno_1 (tmpreg, GEN_INT (0x8080)));
9978 : 11 : tmp = gen_rtx_REG (CCNOmode, FLAGS_REG);
9979 : 11 : tmp = gen_rtx_EQ (VOIDmode, tmp, const0_rtx);
9980 : 11 : emit_insn (gen_rtx_SET (tmpreg,
9981 : : gen_rtx_IF_THEN_ELSE (SImode, tmp,
9982 : : reg,
9983 : : tmpreg)));
9984 : : /* Emit lea manually to avoid clobbering of flags. */
9985 : 11 : emit_insn (gen_rtx_SET (reg2, plus_constant (Pmode, out, 2)));
9986 : :
9987 : 11 : tmp = gen_rtx_REG (CCNOmode, FLAGS_REG);
9988 : 11 : tmp = gen_rtx_EQ (VOIDmode, tmp, const0_rtx);
9989 : 11 : emit_insn (gen_rtx_SET (out,
9990 : : gen_rtx_IF_THEN_ELSE (Pmode, tmp,
9991 : : reg2,
9992 : : out)));
9993 : 11 : }
9994 : : else
9995 : : {
9996 : 0 : rtx_code_label *end_2_label = gen_label_rtx ();
9997 : : /* Is zero in the first two bytes? */
9998 : :
9999 : 0 : emit_insn (gen_testsi_ccno_1 (tmpreg, GEN_INT (0x8080)));
10000 : 0 : tmp = gen_rtx_REG (CCNOmode, FLAGS_REG);
10001 : 0 : tmp = gen_rtx_NE (VOIDmode, tmp, const0_rtx);
10002 : 0 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode, tmp,
10003 : : gen_rtx_LABEL_REF (VOIDmode, end_2_label),
10004 : : pc_rtx);
10005 : 0 : tmp = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
10006 : 0 : JUMP_LABEL (tmp) = end_2_label;
10007 : :
10008 : : /* Not in the first two. Move two bytes forward. */
10009 : 0 : emit_insn (gen_lshrsi3 (tmpreg, tmpreg, GEN_INT (16)));
10010 : 0 : emit_insn (gen_add2_insn (out, const2_rtx));
10011 : :
10012 : 0 : emit_label (end_2_label);
10013 : :
10014 : : }
10015 : :
10016 : : /* Avoid branch in fixing the byte. */
10017 : 11 : tmpreg = gen_lowpart (QImode, tmpreg);
10018 : 11 : emit_insn (gen_addqi3_cconly_overflow (tmpreg, tmpreg));
10019 : 11 : tmp = gen_rtx_REG (CCmode, FLAGS_REG);
10020 : 11 : cmp = gen_rtx_LTU (VOIDmode, tmp, const0_rtx);
10021 : 11 : emit_insn (gen_sub3_carry (Pmode, out, out, GEN_INT (3), tmp, cmp));
10022 : :
10023 : 11 : emit_label (end_0_label);
10024 : 11 : }
10025 : :
10026 : : /* Expand strlen. */
10027 : :
10028 : : bool
10029 : 13482 : ix86_expand_strlen (rtx out, rtx src, rtx eoschar, rtx align)
10030 : : {
10031 : 13482 : if (TARGET_UNROLL_STRLEN
10032 : 13482 : && TARGET_INLINE_ALL_STRINGOPS
10033 : 11 : && eoschar == const0_rtx
10034 : 11 : && optimize > 1)
10035 : : {
10036 : : /* The generic case of strlen expander is long. Avoid it's
10037 : : expanding unless TARGET_INLINE_ALL_STRINGOPS. */
10038 : 11 : rtx addr = force_reg (Pmode, XEXP (src, 0));
10039 : : /* Well it seems that some optimizer does not combine a call like
10040 : : foo(strlen(bar), strlen(bar));
10041 : : when the move and the subtraction is done here. It does calculate
10042 : : the length just once when these instructions are done inside of
10043 : : output_strlen_unroll(). But I think since &bar[strlen(bar)] is
10044 : : often used and I use one fewer register for the lifetime of
10045 : : output_strlen_unroll() this is better. */
10046 : :
10047 : 11 : emit_move_insn (out, addr);
10048 : :
10049 : 11 : ix86_expand_strlensi_unroll_1 (out, src, align);
10050 : :
10051 : : /* strlensi_unroll_1 returns the address of the zero at the end of
10052 : : the string, like memchr(), so compute the length by subtracting
10053 : : the start address. */
10054 : 11 : emit_insn (gen_sub2_insn (out, addr));
10055 : 11 : return true;
10056 : : }
10057 : : else
10058 : : return false;
10059 : : }
10060 : :
10061 : : /* For given symbol (function) construct code to compute address of it's PLT
10062 : : entry in large x86-64 PIC model. */
10063 : :
10064 : : static rtx
10065 : 28 : construct_plt_address (rtx symbol)
10066 : : {
10067 : 28 : rtx tmp, unspec;
10068 : :
10069 : 28 : gcc_assert (GET_CODE (symbol) == SYMBOL_REF);
10070 : 28 : gcc_assert (ix86_cmodel == CM_LARGE_PIC && !TARGET_PECOFF);
10071 : 28 : gcc_assert (Pmode == DImode);
10072 : :
10073 : 28 : tmp = gen_reg_rtx (Pmode);
10074 : 28 : unspec = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, symbol), UNSPEC_PLTOFF);
10075 : :
10076 : 28 : emit_move_insn (tmp, gen_rtx_CONST (Pmode, unspec));
10077 : 28 : emit_insn (gen_add2_insn (tmp, pic_offset_table_rtx));
10078 : 28 : return tmp;
10079 : : }
10080 : :
10081 : : /* Additional registers that are clobbered by SYSV calls. */
10082 : :
10083 : : static int const x86_64_ms_sysv_extra_clobbered_registers
10084 : : [NUM_X86_64_MS_CLOBBERED_REGS] =
10085 : : {
10086 : : SI_REG, DI_REG,
10087 : : XMM6_REG, XMM7_REG,
10088 : : XMM8_REG, XMM9_REG, XMM10_REG, XMM11_REG,
10089 : : XMM12_REG, XMM13_REG, XMM14_REG, XMM15_REG
10090 : : };
10091 : :
10092 : : rtx_insn *
10093 : 5960347 : ix86_expand_call (rtx retval, rtx fnaddr, rtx callarg1,
10094 : : rtx callarg2,
10095 : : rtx pop, bool sibcall)
10096 : : {
10097 : 5960347 : rtx vec[3];
10098 : 5960347 : rtx use = NULL, call;
10099 : 5960347 : unsigned int vec_len = 0;
10100 : 5960347 : tree fndecl;
10101 : 5960347 : bool call_no_callee_saved_registers = false;
10102 : :
10103 : 5960347 : if (GET_CODE (XEXP (fnaddr, 0)) == SYMBOL_REF)
10104 : : {
10105 : 5779633 : fndecl = SYMBOL_REF_DECL (XEXP (fnaddr, 0));
10106 : 5779633 : if (fndecl)
10107 : : {
10108 : 5519851 : if (lookup_attribute ("interrupt",
10109 : 5519851 : TYPE_ATTRIBUTES (TREE_TYPE (fndecl))))
10110 : 1 : error ("interrupt service routine cannot be called directly");
10111 : 5519850 : else if (lookup_attribute ("no_callee_saved_registers",
10112 : 5519850 : TYPE_ATTRIBUTES (TREE_TYPE (fndecl))))
10113 : 10 : call_no_callee_saved_registers = true;
10114 : : }
10115 : : }
10116 : : else
10117 : : {
10118 : 180714 : if (MEM_P (fnaddr))
10119 : : {
10120 : 180714 : tree mem_expr = MEM_EXPR (fnaddr);
10121 : 180714 : if (mem_expr != nullptr
10122 : 180669 : && TREE_CODE (mem_expr) == MEM_REF
10123 : 361383 : && lookup_attribute ("no_callee_saved_registers",
10124 : 180669 : TYPE_ATTRIBUTES (TREE_TYPE (mem_expr))))
10125 : : call_no_callee_saved_registers = true;
10126 : : }
10127 : :
10128 : : fndecl = NULL_TREE;
10129 : : }
10130 : :
10131 : 5960347 : if (pop == const0_rtx)
10132 : 0 : pop = NULL;
10133 : 5960347 : gcc_assert (!TARGET_64BIT || !pop);
10134 : :
10135 : 5960347 : rtx addr = XEXP (fnaddr, 0);
10136 : 5960347 : if (TARGET_MACHO && !TARGET_64BIT)
10137 : : {
10138 : : #if TARGET_MACHO
10139 : : if (flag_pic && GET_CODE (XEXP (fnaddr, 0)) == SYMBOL_REF)
10140 : : fnaddr = machopic_indirect_call_target (fnaddr);
10141 : : #endif
10142 : : }
10143 : : else
10144 : : {
10145 : : /* Static functions and indirect calls don't need the pic register. Also,
10146 : : check if PLT was explicitly avoided via no-plt or "noplt" attribute, making
10147 : : it an indirect call. */
10148 : 5960347 : if (flag_pic
10149 : 506981 : && GET_CODE (addr) == SYMBOL_REF
10150 : 6441631 : && ix86_call_use_plt_p (addr))
10151 : : {
10152 : 385217 : if (flag_plt
10153 : 385217 : && (SYMBOL_REF_DECL (addr) == NULL_TREE
10154 : 385191 : || !lookup_attribute ("noplt",
10155 : 385191 : DECL_ATTRIBUTES (SYMBOL_REF_DECL (addr)))))
10156 : : {
10157 : 385190 : if (!TARGET_64BIT
10158 : 210397 : || (ix86_cmodel == CM_LARGE_PIC
10159 : : && DEFAULT_ABI != MS_ABI))
10160 : : {
10161 : 349614 : use_reg (&use, gen_rtx_REG (Pmode,
10162 : : REAL_PIC_OFFSET_TABLE_REGNUM));
10163 : 174821 : if (ix86_use_pseudo_pic_reg ())
10164 : 174821 : emit_move_insn (gen_rtx_REG (Pmode,
10165 : 174821 : REAL_PIC_OFFSET_TABLE_REGNUM),
10166 : : pic_offset_table_rtx);
10167 : : }
10168 : : }
10169 : 27 : else if (!TARGET_PECOFF && !TARGET_MACHO)
10170 : : {
10171 : 27 : if (TARGET_64BIT
10172 : 27 : && ix86_cmodel == CM_LARGE_PIC
10173 : : && DEFAULT_ABI != MS_ABI)
10174 : : {
10175 : 1 : fnaddr = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, addr),
10176 : : UNSPEC_GOT);
10177 : 1 : fnaddr = gen_rtx_CONST (Pmode, fnaddr);
10178 : 1 : fnaddr = force_reg (Pmode, fnaddr);
10179 : 1 : fnaddr = gen_rtx_PLUS (Pmode, pic_offset_table_rtx, fnaddr);
10180 : : }
10181 : 26 : else if (TARGET_64BIT)
10182 : : {
10183 : 26 : fnaddr = gen_rtx_UNSPEC (Pmode,
10184 : : gen_rtvec (1, addr),
10185 : : UNSPEC_GOTPCREL);
10186 : 26 : fnaddr = gen_rtx_CONST (Pmode, fnaddr);
10187 : : }
10188 : : else
10189 : : {
10190 : 0 : fnaddr = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, addr),
10191 : : UNSPEC_GOT);
10192 : 0 : fnaddr = gen_rtx_CONST (Pmode, fnaddr);
10193 : 0 : fnaddr = gen_rtx_PLUS (Pmode, pic_offset_table_rtx,
10194 : : fnaddr);
10195 : : }
10196 : 27 : fnaddr = gen_const_mem (Pmode, fnaddr);
10197 : : /* Pmode may not be the same as word_mode for x32, which
10198 : : doesn't support indirect branch via 32-bit memory slot.
10199 : : Since x32 GOT slot is 64 bit with zero upper 32 bits,
10200 : : indirect branch via x32 GOT slot is OK. */
10201 : 27 : if (GET_MODE (fnaddr) != word_mode)
10202 : 0 : fnaddr = gen_rtx_ZERO_EXTEND (word_mode, fnaddr);
10203 : 27 : fnaddr = gen_rtx_MEM (QImode, fnaddr);
10204 : : }
10205 : : }
10206 : : }
10207 : :
10208 : : /* Skip setting up RAX register for -mskip-rax-setup when there are no
10209 : : parameters passed in vector registers. */
10210 : 5960347 : if (TARGET_64BIT
10211 : 5129441 : && (INTVAL (callarg2) > 0
10212 : 5068395 : || (INTVAL (callarg2) == 0
10213 : 291594 : && (TARGET_SSE || !flag_skip_rax_setup))))
10214 : : {
10215 : 352638 : rtx al = gen_rtx_REG (QImode, AX_REG);
10216 : 352638 : emit_move_insn (al, callarg2);
10217 : 352638 : use_reg (&use, al);
10218 : : }
10219 : :
10220 : 5960347 : if (ix86_cmodel == CM_LARGE_PIC
10221 : : && !TARGET_PECOFF
10222 : 38 : && MEM_P (fnaddr)
10223 : 38 : && GET_CODE (XEXP (fnaddr, 0)) == SYMBOL_REF
10224 : 5960377 : && !local_symbolic_operand (XEXP (fnaddr, 0), VOIDmode))
10225 : 28 : fnaddr = gen_rtx_MEM (QImode, construct_plt_address (XEXP (fnaddr, 0)));
10226 : : /* Since x32 GOT slot is 64 bit with zero upper 32 bits, indirect
10227 : : branch via x32 GOT slot is OK. */
10228 : 0 : else if (!(TARGET_X32
10229 : 48 : && MEM_P (fnaddr)
10230 : 48 : && GET_CODE (XEXP (fnaddr, 0)) == ZERO_EXTEND
10231 : 0 : && GOT_memory_operand (XEXP (XEXP (fnaddr, 0), 0), Pmode))
10232 : 6076828 : && (sibcall
10233 : 5960319 : ? !sibcall_insn_operand (XEXP (fnaddr, 0), word_mode)
10234 : 5843858 : : !call_insn_operand (XEXP (fnaddr, 0), word_mode)))
10235 : : {
10236 : 508 : fnaddr = convert_to_mode (word_mode, XEXP (fnaddr, 0), 1);
10237 : 508 : fnaddr = gen_rtx_MEM (QImode, copy_to_mode_reg (word_mode, fnaddr));
10238 : : }
10239 : :
10240 : : /* PR100665: Hwasan may tag code pointer which is not supported by LAM,
10241 : : mask off code pointers here.
10242 : : TODO: also need to handle indirect jump. */
10243 : 5961439 : if (ix86_memtag_can_tag_addresses () && !fndecl
10244 : 5960371 : && sanitize_flags_p (SANITIZE_HWADDRESS))
10245 : : {
10246 : 24 : rtx untagged_addr = ix86_memtag_untagged_pointer (XEXP (fnaddr, 0),
10247 : : NULL_RTX);
10248 : 24 : fnaddr = gen_rtx_MEM (QImode, untagged_addr);
10249 : : }
10250 : :
10251 : 5960347 : call = gen_rtx_CALL (VOIDmode, fnaddr, callarg1);
10252 : :
10253 : 5960347 : if (retval)
10254 : 2331925 : call = gen_rtx_SET (retval, call);
10255 : 5960347 : vec[vec_len++] = call;
10256 : :
10257 : 5960347 : if (pop)
10258 : : {
10259 : 224357 : pop = gen_rtx_PLUS (Pmode, stack_pointer_rtx, pop);
10260 : 224357 : pop = gen_rtx_SET (stack_pointer_rtx, pop);
10261 : 224357 : vec[vec_len++] = pop;
10262 : : }
10263 : :
10264 : 5960347 : static const char ix86_call_used_regs[] = CALL_USED_REGISTERS;
10265 : :
10266 : 5960347 : if ((cfun->machine->call_saved_registers
10267 : 5960347 : == TYPE_NO_CALLER_SAVED_REGISTERS)
10268 : 5960347 : && (!fndecl
10269 : 464 : || (!TREE_THIS_VOLATILE (fndecl)
10270 : 182 : && !lookup_attribute ("no_caller_saved_registers",
10271 : 182 : TYPE_ATTRIBUTES (TREE_TYPE (fndecl))))))
10272 : : {
10273 : 173 : bool is_64bit_ms_abi = (TARGET_64BIT
10274 : 173 : && ix86_function_abi (fndecl) == MS_ABI);
10275 : 173 : char c_mask = CALL_USED_REGISTERS_MASK (is_64bit_ms_abi);
10276 : :
10277 : : /* If there are no caller-saved registers, add all registers
10278 : : that are clobbered by the call which returns. */
10279 : 16089 : for (int i = 0; i < FIRST_PSEUDO_REGISTER; i++)
10280 : 15916 : if (!fixed_regs[i]
10281 : 2979 : && (ix86_call_used_regs[i] == 1
10282 : 1384 : || (ix86_call_used_regs[i] & c_mask))
10283 : 1941 : && !STACK_REGNO_P (i)
10284 : 1941 : && !MMX_REGNO_P (i))
10285 : 1941 : clobber_reg (&use,
10286 : 1941 : gen_rtx_REG (GET_MODE (regno_reg_rtx[i]), i));
10287 : : }
10288 : 5129268 : else if (TARGET_64BIT_MS_ABI
10289 : 6033576 : && (!callarg2 || INTVAL (callarg2) != -2))
10290 : : {
10291 : : unsigned i;
10292 : :
10293 : 861705 : for (i = 0; i < NUM_X86_64_MS_CLOBBERED_REGS; i++)
10294 : : {
10295 : 795420 : int regno = x86_64_ms_sysv_extra_clobbered_registers[i];
10296 : 795420 : machine_mode mode = SSE_REGNO_P (regno) ? TImode : DImode;
10297 : :
10298 : 795420 : clobber_reg (&use, gen_rtx_REG (mode, regno));
10299 : : }
10300 : :
10301 : : /* Set here, but it may get cleared later. */
10302 : 66285 : if (TARGET_CALL_MS2SYSV_XLOGUES)
10303 : : {
10304 : 7046 : if (!TARGET_SSE)
10305 : : ;
10306 : :
10307 : : /* Don't break hot-patched functions. */
10308 : 7046 : else if (ix86_function_ms_hook_prologue (current_function_decl))
10309 : : ;
10310 : :
10311 : : /* TODO: Cases not yet examined. */
10312 : 7046 : else if (flag_split_stack)
10313 : 0 : warn_once_call_ms2sysv_xlogues ("-fsplit-stack");
10314 : :
10315 : : else
10316 : : {
10317 : 7046 : gcc_assert (!reload_completed);
10318 : 7046 : cfun->machine->call_ms2sysv = true;
10319 : : }
10320 : : }
10321 : : }
10322 : :
10323 : 5960347 : if (TARGET_MACHO && TARGET_64BIT && !sibcall
10324 : : && ((GET_CODE (addr) == SYMBOL_REF && !SYMBOL_REF_LOCAL_P (addr))
10325 : : || !fndecl || TREE_PUBLIC (fndecl)))
10326 : : {
10327 : : /* We allow public functions defined in a TU to bind locally for PIC
10328 : : code (the default) on 64bit Mach-O.
10329 : : If such functions are not inlined, we cannot tell at compile-time if
10330 : : they will be called via the lazy symbol resolver (this can depend on
10331 : : options given at link-time). Therefore, we must assume that the lazy
10332 : : resolver could be used which clobbers R11 and R10. */
10333 : : clobber_reg (&use, gen_rtx_REG (DImode, R11_REG));
10334 : : clobber_reg (&use, gen_rtx_REG (DImode, R10_REG));
10335 : : }
10336 : :
10337 : 5960347 : if (call_no_callee_saved_registers)
10338 : : {
10339 : : /* After calling a no_callee_saved_registers function, all
10340 : : registers may be clobbered. Clobber all registers that are
10341 : : not used by the callee. */
10342 : 17 : bool is_64bit_ms_abi = (TARGET_64BIT
10343 : 17 : && ix86_function_abi (fndecl) == MS_ABI);
10344 : 17 : char c_mask = CALL_USED_REGISTERS_MASK (is_64bit_ms_abi);
10345 : 1581 : for (int i = 0; i < FIRST_PSEUDO_REGISTER; i++)
10346 : 1564 : if (!fixed_regs[i]
10347 : 767 : && !(ix86_call_used_regs[i] == 1
10348 : 296 : || (ix86_call_used_regs[i] & c_mask))
10349 : 102 : && !STACK_REGNO_P (i)
10350 : 102 : && !MMX_REGNO_P (i))
10351 : 102 : clobber_reg (&use,
10352 : 102 : gen_rtx_REG (GET_MODE (regno_reg_rtx[i]), i));
10353 : : }
10354 : :
10355 : 5960347 : if (vec_len > 1)
10356 : 224357 : call = gen_rtx_PARALLEL (VOIDmode, gen_rtvec_v (vec_len, vec));
10357 : 5960347 : rtx_insn *call_insn = emit_call_insn (call);
10358 : 5960347 : if (use)
10359 : 567843 : CALL_INSN_FUNCTION_USAGE (call_insn) = use;
10360 : :
10361 : 5960347 : return call_insn;
10362 : : }
10363 : :
10364 : : /* Split simple return with popping POPC bytes from stack to indirect
10365 : : branch with stack adjustment . */
10366 : :
10367 : : void
10368 : 0 : ix86_split_simple_return_pop_internal (rtx popc)
10369 : : {
10370 : 0 : struct machine_function *m = cfun->machine;
10371 : 0 : rtx ecx = gen_rtx_REG (SImode, CX_REG);
10372 : 0 : rtx_insn *insn;
10373 : :
10374 : : /* There is no "pascal" calling convention in any 64bit ABI. */
10375 : 0 : gcc_assert (!TARGET_64BIT);
10376 : :
10377 : 0 : insn = emit_insn (gen_pop (ecx));
10378 : 0 : m->fs.cfa_offset -= UNITS_PER_WORD;
10379 : 0 : m->fs.sp_offset -= UNITS_PER_WORD;
10380 : :
10381 : 0 : rtx x = plus_constant (Pmode, stack_pointer_rtx, UNITS_PER_WORD);
10382 : 0 : x = gen_rtx_SET (stack_pointer_rtx, x);
10383 : 0 : add_reg_note (insn, REG_CFA_ADJUST_CFA, x);
10384 : 0 : add_reg_note (insn, REG_CFA_REGISTER, gen_rtx_SET (ecx, pc_rtx));
10385 : 0 : RTX_FRAME_RELATED_P (insn) = 1;
10386 : :
10387 : 0 : x = gen_rtx_PLUS (Pmode, stack_pointer_rtx, popc);
10388 : 0 : x = gen_rtx_SET (stack_pointer_rtx, x);
10389 : 0 : insn = emit_insn (x);
10390 : 0 : add_reg_note (insn, REG_CFA_ADJUST_CFA, x);
10391 : 0 : RTX_FRAME_RELATED_P (insn) = 1;
10392 : :
10393 : : /* Now return address is in ECX. */
10394 : 0 : emit_jump_insn (gen_simple_return_indirect_internal (ecx));
10395 : 0 : }
10396 : :
10397 : : /* Errors in the source file can cause expand_expr to return const0_rtx
10398 : : where we expect a vector. To avoid crashing, use one of the vector
10399 : : clear instructions. */
10400 : :
10401 : : static rtx
10402 : 200418 : safe_vector_operand (rtx x, machine_mode mode)
10403 : : {
10404 : 0 : if (x == const0_rtx)
10405 : 0 : x = CONST0_RTX (mode);
10406 : 24 : return x;
10407 : : }
10408 : :
10409 : : /* Subroutine of ix86_expand_builtin to take care of binop insns. */
10410 : :
10411 : : static rtx
10412 : 8935 : ix86_expand_binop_builtin (enum insn_code icode, tree exp, rtx target)
10413 : : {
10414 : 8935 : rtx pat;
10415 : 8935 : tree arg0 = CALL_EXPR_ARG (exp, 0);
10416 : 8935 : tree arg1 = CALL_EXPR_ARG (exp, 1);
10417 : 8935 : rtx op0 = expand_normal (arg0);
10418 : 8935 : rtx op1 = expand_normal (arg1);
10419 : 8935 : machine_mode tmode = insn_data[icode].operand[0].mode;
10420 : 8935 : machine_mode mode0 = insn_data[icode].operand[1].mode;
10421 : 8935 : machine_mode mode1 = insn_data[icode].operand[2].mode;
10422 : :
10423 : 8935 : if (VECTOR_MODE_P (mode0))
10424 : 8930 : op0 = safe_vector_operand (op0, mode0);
10425 : 8935 : if (VECTOR_MODE_P (mode1))
10426 : 8794 : op1 = safe_vector_operand (op1, mode1);
10427 : :
10428 : 2866 : if (optimize || !target
10429 : 2866 : || GET_MODE (target) != tmode
10430 : 11801 : || !insn_data[icode].operand[0].predicate (target, tmode))
10431 : 6122 : target = gen_reg_rtx (tmode);
10432 : :
10433 : 8935 : if (GET_MODE (op1) == SImode && mode1 == TImode)
10434 : : {
10435 : 0 : rtx x = gen_reg_rtx (V4SImode);
10436 : 0 : emit_insn (gen_sse2_loadd (x, op1));
10437 : 0 : op1 = gen_lowpart (TImode, x);
10438 : : }
10439 : :
10440 : 8935 : if (!insn_data[icode].operand[1].predicate (op0, mode0))
10441 : 1405 : op0 = copy_to_mode_reg (mode0, op0);
10442 : 8935 : if (!insn_data[icode].operand[2].predicate (op1, mode1))
10443 : 814 : op1 = copy_to_mode_reg (mode1, op1);
10444 : :
10445 : 8935 : pat = GEN_FCN (icode) (target, op0, op1);
10446 : 8935 : if (! pat)
10447 : : return 0;
10448 : :
10449 : 8935 : emit_insn (pat);
10450 : :
10451 : 8935 : return target;
10452 : : }
10453 : :
10454 : : /* Subroutine of ix86_expand_builtin to take care of 2-4 argument insns. */
10455 : :
10456 : : static rtx
10457 : 1787 : ix86_expand_multi_arg_builtin (enum insn_code icode, tree exp, rtx target,
10458 : : enum ix86_builtin_func_type m_type,
10459 : : enum rtx_code sub_code)
10460 : : {
10461 : 1787 : rtx pat;
10462 : 1787 : unsigned int i, nargs;
10463 : 1787 : bool comparison_p = false;
10464 : 1787 : bool tf_p = false;
10465 : 1787 : bool last_arg_constant = false;
10466 : 1787 : int num_memory = 0;
10467 : 1787 : rtx xops[4];
10468 : :
10469 : 1787 : machine_mode tmode = insn_data[icode].operand[0].mode;
10470 : :
10471 : 1787 : switch (m_type)
10472 : : {
10473 : : case MULTI_ARG_4_DF2_DI_I:
10474 : : case MULTI_ARG_4_DF2_DI_I1:
10475 : : case MULTI_ARG_4_SF2_SI_I:
10476 : : case MULTI_ARG_4_SF2_SI_I1:
10477 : : nargs = 4;
10478 : : last_arg_constant = true;
10479 : : break;
10480 : :
10481 : 818 : case MULTI_ARG_3_SF:
10482 : 818 : case MULTI_ARG_3_DF:
10483 : 818 : case MULTI_ARG_3_SF2:
10484 : 818 : case MULTI_ARG_3_DF2:
10485 : 818 : case MULTI_ARG_3_DI:
10486 : 818 : case MULTI_ARG_3_SI:
10487 : 818 : case MULTI_ARG_3_SI_DI:
10488 : 818 : case MULTI_ARG_3_HI:
10489 : 818 : case MULTI_ARG_3_HI_SI:
10490 : 818 : case MULTI_ARG_3_QI:
10491 : 818 : case MULTI_ARG_3_DI2:
10492 : 818 : case MULTI_ARG_3_SI2:
10493 : 818 : case MULTI_ARG_3_HI2:
10494 : 818 : case MULTI_ARG_3_QI2:
10495 : 818 : nargs = 3;
10496 : 818 : break;
10497 : :
10498 : 128 : case MULTI_ARG_2_SF:
10499 : 128 : case MULTI_ARG_2_DF:
10500 : 128 : case MULTI_ARG_2_DI:
10501 : 128 : case MULTI_ARG_2_SI:
10502 : 128 : case MULTI_ARG_2_HI:
10503 : 128 : case MULTI_ARG_2_QI:
10504 : 128 : nargs = 2;
10505 : 128 : break;
10506 : :
10507 : 64 : case MULTI_ARG_2_DI_IMM:
10508 : 64 : case MULTI_ARG_2_SI_IMM:
10509 : 64 : case MULTI_ARG_2_HI_IMM:
10510 : 64 : case MULTI_ARG_2_QI_IMM:
10511 : 64 : nargs = 2;
10512 : 64 : last_arg_constant = true;
10513 : 64 : break;
10514 : :
10515 : 185 : case MULTI_ARG_1_SF:
10516 : 185 : case MULTI_ARG_1_DF:
10517 : 185 : case MULTI_ARG_1_SF2:
10518 : 185 : case MULTI_ARG_1_DF2:
10519 : 185 : case MULTI_ARG_1_DI:
10520 : 185 : case MULTI_ARG_1_SI:
10521 : 185 : case MULTI_ARG_1_HI:
10522 : 185 : case MULTI_ARG_1_QI:
10523 : 185 : case MULTI_ARG_1_SI_DI:
10524 : 185 : case MULTI_ARG_1_HI_DI:
10525 : 185 : case MULTI_ARG_1_HI_SI:
10526 : 185 : case MULTI_ARG_1_QI_DI:
10527 : 185 : case MULTI_ARG_1_QI_SI:
10528 : 185 : case MULTI_ARG_1_QI_HI:
10529 : 185 : nargs = 1;
10530 : 185 : break;
10531 : :
10532 : 384 : case MULTI_ARG_2_DI_CMP:
10533 : 384 : case MULTI_ARG_2_SI_CMP:
10534 : 384 : case MULTI_ARG_2_HI_CMP:
10535 : 384 : case MULTI_ARG_2_QI_CMP:
10536 : 384 : nargs = 2;
10537 : 384 : comparison_p = true;
10538 : 384 : break;
10539 : :
10540 : 128 : case MULTI_ARG_2_SF_TF:
10541 : 128 : case MULTI_ARG_2_DF_TF:
10542 : 128 : case MULTI_ARG_2_DI_TF:
10543 : 128 : case MULTI_ARG_2_SI_TF:
10544 : 128 : case MULTI_ARG_2_HI_TF:
10545 : 128 : case MULTI_ARG_2_QI_TF:
10546 : 128 : nargs = 2;
10547 : 128 : tf_p = true;
10548 : 128 : break;
10549 : :
10550 : 0 : default:
10551 : 0 : gcc_unreachable ();
10552 : : }
10553 : :
10554 : 628 : if (optimize || !target
10555 : 628 : || GET_MODE (target) != tmode
10556 : 2391 : || !insn_data[icode].operand[0].predicate (target, tmode))
10557 : 1183 : target = gen_reg_rtx (tmode);
10558 : 604 : else if (memory_operand (target, tmode))
10559 : 0 : num_memory++;
10560 : :
10561 : 1787 : gcc_assert (nargs <= ARRAY_SIZE (xops));
10562 : :
10563 : 6146 : for (i = 0; i < nargs; i++)
10564 : : {
10565 : 4367 : tree arg = CALL_EXPR_ARG (exp, i);
10566 : 4367 : rtx op = expand_normal (arg);
10567 : 4367 : int adjust = (comparison_p) ? 1 : 0;
10568 : 4367 : machine_mode mode = insn_data[icode].operand[i+adjust+1].mode;
10569 : :
10570 : 4367 : if (last_arg_constant && i == nargs - 1)
10571 : : {
10572 : 144 : if (!insn_data[icode].operand[i + 1].predicate (op, mode))
10573 : : {
10574 : 30 : enum insn_code new_icode = icode;
10575 : 30 : switch (icode)
10576 : : {
10577 : 8 : case CODE_FOR_xop_vpermil2v2df3:
10578 : 8 : case CODE_FOR_xop_vpermil2v4sf3:
10579 : 8 : case CODE_FOR_xop_vpermil2v4df3:
10580 : 8 : case CODE_FOR_xop_vpermil2v8sf3:
10581 : 8 : error ("the last argument must be a 2-bit immediate");
10582 : 8 : return gen_reg_rtx (tmode);
10583 : 5 : case CODE_FOR_xop_rotlv2di3:
10584 : 5 : new_icode = CODE_FOR_rotlv2di3;
10585 : 5 : goto xop_rotl;
10586 : 5 : case CODE_FOR_xop_rotlv4si3:
10587 : 5 : new_icode = CODE_FOR_rotlv4si3;
10588 : 5 : goto xop_rotl;
10589 : 6 : case CODE_FOR_xop_rotlv8hi3:
10590 : 6 : new_icode = CODE_FOR_rotlv8hi3;
10591 : 6 : goto xop_rotl;
10592 : : case CODE_FOR_xop_rotlv16qi3:
10593 : : new_icode = CODE_FOR_rotlv16qi3;
10594 : 22 : xop_rotl:
10595 : 22 : if (CONST_INT_P (op))
10596 : : {
10597 : 6 : int mask = GET_MODE_UNIT_BITSIZE (tmode) - 1;
10598 : 6 : op = GEN_INT (INTVAL (op) & mask);
10599 : 6 : gcc_checking_assert
10600 : : (insn_data[icode].operand[i + 1].predicate (op, mode));
10601 : : }
10602 : : else
10603 : : {
10604 : 16 : gcc_checking_assert
10605 : : (nargs == 2
10606 : : && insn_data[new_icode].operand[0].mode == tmode
10607 : : && insn_data[new_icode].operand[1].mode == tmode
10608 : : && insn_data[new_icode].operand[2].mode == mode
10609 : : && insn_data[new_icode].operand[0].predicate
10610 : : == insn_data[icode].operand[0].predicate
10611 : : && insn_data[new_icode].operand[1].predicate
10612 : : == insn_data[icode].operand[1].predicate);
10613 : 16 : icode = new_icode;
10614 : 16 : goto non_constant;
10615 : : }
10616 : : break;
10617 : 0 : default:
10618 : 0 : gcc_unreachable ();
10619 : : }
10620 : : }
10621 : : }
10622 : : else
10623 : : {
10624 : 4223 : non_constant:
10625 : 4239 : if (VECTOR_MODE_P (mode))
10626 : 4223 : op = safe_vector_operand (op, mode);
10627 : :
10628 : : /* If we aren't optimizing, only allow one memory operand to be
10629 : : generated. */
10630 : 4239 : if (memory_operand (op, mode))
10631 : 826 : num_memory++;
10632 : :
10633 : 4239 : gcc_assert (GET_MODE (op) == mode || GET_MODE (op) == VOIDmode);
10634 : :
10635 : 4239 : if (optimize
10636 : 1506 : || !insn_data[icode].operand[i+adjust+1].predicate (op, mode)
10637 : 5667 : || num_memory > 1)
10638 : 3318 : op = force_reg (mode, op);
10639 : : }
10640 : :
10641 : 4359 : xops[i] = op;
10642 : : }
10643 : :
10644 : 1779 : switch (nargs)
10645 : : {
10646 : 185 : case 1:
10647 : 185 : pat = GEN_FCN (icode) (target, xops[0]);
10648 : 185 : break;
10649 : :
10650 : 704 : case 2:
10651 : 704 : if (tf_p)
10652 : 128 : pat = GEN_FCN (icode) (target, xops[0], xops[1],
10653 : 128 : GEN_INT ((int)sub_code));
10654 : 576 : else if (! comparison_p)
10655 : 192 : pat = GEN_FCN (icode) (target, xops[0], xops[1]);
10656 : : else
10657 : : {
10658 : 384 : rtx cmp_op = gen_rtx_fmt_ee (sub_code, GET_MODE (target),
10659 : : xops[0], xops[1]);
10660 : :
10661 : 384 : pat = GEN_FCN (icode) (target, cmp_op, xops[0], xops[1]);
10662 : : }
10663 : : break;
10664 : :
10665 : 818 : case 3:
10666 : 818 : pat = GEN_FCN (icode) (target, xops[0], xops[1], xops[2]);
10667 : 818 : break;
10668 : :
10669 : 72 : case 4:
10670 : 72 : pat = GEN_FCN (icode) (target, xops[0], xops[1], xops[2], xops[3]);
10671 : 72 : break;
10672 : :
10673 : : default:
10674 : : gcc_unreachable ();
10675 : : }
10676 : :
10677 : 1779 : if (! pat)
10678 : : return 0;
10679 : :
10680 : 1779 : emit_insn (pat);
10681 : 1779 : return target;
10682 : : }
10683 : :
10684 : : /* Subroutine of ix86_expand_args_builtin to take care of scalar unop
10685 : : insns with vec_merge. */
10686 : :
10687 : : static rtx
10688 : 52 : ix86_expand_unop_vec_merge_builtin (enum insn_code icode, tree exp,
10689 : : rtx target)
10690 : : {
10691 : 52 : rtx pat;
10692 : 52 : tree arg0 = CALL_EXPR_ARG (exp, 0);
10693 : 52 : rtx op1, op0 = expand_normal (arg0);
10694 : 52 : machine_mode tmode = insn_data[icode].operand[0].mode;
10695 : 52 : machine_mode mode0 = insn_data[icode].operand[1].mode;
10696 : :
10697 : 16 : if (optimize || !target
10698 : 16 : || GET_MODE (target) != tmode
10699 : 68 : || !insn_data[icode].operand[0].predicate (target, tmode))
10700 : 36 : target = gen_reg_rtx (tmode);
10701 : :
10702 : 52 : if (VECTOR_MODE_P (mode0))
10703 : 52 : op0 = safe_vector_operand (op0, mode0);
10704 : :
10705 : 36 : if ((optimize && !register_operand (op0, mode0))
10706 : 88 : || !insn_data[icode].operand[1].predicate (op0, mode0))
10707 : 0 : op0 = copy_to_mode_reg (mode0, op0);
10708 : :
10709 : 52 : op1 = op0;
10710 : 52 : if (!insn_data[icode].operand[2].predicate (op1, mode0))
10711 : 16 : op1 = copy_to_mode_reg (mode0, op1);
10712 : :
10713 : 52 : pat = GEN_FCN (icode) (target, op0, op1);
10714 : 52 : if (! pat)
10715 : : return 0;
10716 : 52 : emit_insn (pat);
10717 : 52 : return target;
10718 : : }
10719 : :
10720 : : /* Subroutine of ix86_expand_builtin to take care of comparison insns. */
10721 : :
10722 : : static rtx
10723 : 606 : ix86_expand_sse_compare (const struct builtin_description *d,
10724 : : tree exp, rtx target, bool swap)
10725 : : {
10726 : 606 : rtx pat;
10727 : 606 : tree arg0 = CALL_EXPR_ARG (exp, 0);
10728 : 606 : tree arg1 = CALL_EXPR_ARG (exp, 1);
10729 : 606 : rtx op0 = expand_normal (arg0);
10730 : 606 : rtx op1 = expand_normal (arg1);
10731 : 606 : rtx op2;
10732 : 606 : machine_mode tmode = insn_data[d->icode].operand[0].mode;
10733 : 606 : machine_mode mode0 = insn_data[d->icode].operand[1].mode;
10734 : 606 : machine_mode mode1 = insn_data[d->icode].operand[2].mode;
10735 : 606 : enum rtx_code comparison = d->comparison;
10736 : :
10737 : 606 : if (VECTOR_MODE_P (mode0))
10738 : 606 : op0 = safe_vector_operand (op0, mode0);
10739 : 606 : if (VECTOR_MODE_P (mode1))
10740 : 606 : op1 = safe_vector_operand (op1, mode1);
10741 : :
10742 : : /* Swap operands if we have a comparison that isn't available in
10743 : : hardware. */
10744 : 606 : if (swap)
10745 : 80 : std::swap (op0, op1);
10746 : :
10747 : 202 : if (optimize || !target
10748 : 202 : || GET_MODE (target) != tmode
10749 : 808 : || !insn_data[d->icode].operand[0].predicate (target, tmode))
10750 : 404 : target = gen_reg_rtx (tmode);
10751 : :
10752 : 404 : if ((optimize && !register_operand (op0, mode0))
10753 : 912 : || !insn_data[d->icode].operand[1].predicate (op0, mode0))
10754 : 300 : op0 = copy_to_mode_reg (mode0, op0);
10755 : 404 : if ((optimize && !register_operand (op1, mode1))
10756 : 924 : || !insn_data[d->icode].operand[2].predicate (op1, mode1))
10757 : 86 : op1 = copy_to_mode_reg (mode1, op1);
10758 : :
10759 : 606 : op2 = gen_rtx_fmt_ee (comparison, mode0, op0, op1);
10760 : 606 : pat = GEN_FCN (d->icode) (target, op0, op1, op2);
10761 : 606 : if (! pat)
10762 : : return 0;
10763 : 606 : emit_insn (pat);
10764 : 606 : return target;
10765 : : }
10766 : :
10767 : : /* Subroutine of ix86_sse_comi and ix86_sse_comi_round to take care of
10768 : : * ordered EQ or unordered NE, generate PF jump. */
10769 : :
10770 : : static rtx
10771 : 632 : ix86_ssecom_setcc (const enum rtx_code comparison,
10772 : : bool check_unordered, machine_mode mode,
10773 : : rtx set_dst, rtx target)
10774 : : {
10775 : :
10776 : 632 : rtx_code_label *label = NULL;
10777 : :
10778 : : /* NB: For ordered EQ or unordered NE, check ZF alone isn't sufficient
10779 : : with NAN operands.
10780 : : Under TARGET_AVX10_2_256, VCOMX/VUCOMX are generated instead of
10781 : : COMI/UCOMI. VCOMX/VUCOMX will not set ZF for NAN operands. */
10782 : 632 : if (check_unordered)
10783 : : {
10784 : 120 : gcc_assert (comparison == EQ || comparison == NE);
10785 : :
10786 : 120 : rtx flag = gen_rtx_REG (CCFPmode, FLAGS_REG);
10787 : 120 : label = gen_label_rtx ();
10788 : 120 : rtx tmp = gen_rtx_fmt_ee (UNORDERED, VOIDmode, flag, const0_rtx);
10789 : 120 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode, tmp,
10790 : : gen_rtx_LABEL_REF (VOIDmode, label),
10791 : : pc_rtx);
10792 : 120 : emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
10793 : : }
10794 : :
10795 : : /* NB: Set CCFPmode and check a different CCmode which is in subset
10796 : : of CCFPmode. */
10797 : 632 : if (GET_MODE (set_dst) != mode)
10798 : : {
10799 : 196 : gcc_assert (mode == CCAmode || mode == CCCmode
10800 : : || mode == CCOmode || mode == CCPmode
10801 : : || mode == CCSmode || mode == CCZmode);
10802 : 196 : set_dst = gen_rtx_REG (mode, FLAGS_REG);
10803 : : }
10804 : :
10805 : 632 : emit_insn (gen_rtx_SET (gen_rtx_STRICT_LOW_PART (VOIDmode, target),
10806 : : gen_rtx_fmt_ee (comparison, QImode,
10807 : : set_dst,
10808 : : const0_rtx)));
10809 : :
10810 : 632 : if (label)
10811 : 120 : emit_label (label);
10812 : :
10813 : 632 : return SUBREG_REG (target);
10814 : : }
10815 : :
10816 : : /* Subroutine of ix86_expand_builtin to take care of comi insns. */
10817 : :
10818 : : static rtx
10819 : 539 : ix86_expand_sse_comi (const struct builtin_description *d, tree exp,
10820 : : rtx target, bool comx_ok)
10821 : : {
10822 : 539 : rtx pat, set_dst;
10823 : 539 : tree arg0 = CALL_EXPR_ARG (exp, 0);
10824 : 539 : tree arg1 = CALL_EXPR_ARG (exp, 1);
10825 : 539 : rtx op0 = expand_normal (arg0);
10826 : 539 : rtx op1 = expand_normal (arg1);
10827 : 539 : enum insn_code icode = d->icode;
10828 : 539 : const struct insn_data_d *insn_p = &insn_data[icode];
10829 : 539 : machine_mode mode0 = insn_p->operand[0].mode;
10830 : 539 : machine_mode mode1 = insn_p->operand[1].mode;
10831 : :
10832 : 539 : if (VECTOR_MODE_P (mode0))
10833 : 539 : op0 = safe_vector_operand (op0, mode0);
10834 : 539 : if (VECTOR_MODE_P (mode1))
10835 : 539 : op1 = safe_vector_operand (op1, mode1);
10836 : :
10837 : 539 : enum rtx_code comparison = d->comparison;
10838 : 539 : rtx const_val = const0_rtx;
10839 : :
10840 : 539 : bool check_unordered = false;
10841 : 539 : machine_mode mode = CCFPmode;
10842 : 539 : switch (comparison)
10843 : : {
10844 : 190 : case LE: /* -> GE */
10845 : 190 : case LT: /* -> GT */
10846 : 190 : std::swap (op0, op1);
10847 : 190 : comparison = swap_condition (comparison);
10848 : : /* FALLTHRU */
10849 : : case GT:
10850 : : case GE:
10851 : : break;
10852 : 72 : case EQ:
10853 : 72 : if (!TARGET_AVX10_2_256 || !comx_ok)
10854 : 44 : check_unordered = true;
10855 : : mode = CCZmode;
10856 : : break;
10857 : 95 : case NE:
10858 : 95 : if (!TARGET_AVX10_2_256 || !comx_ok)
10859 : 67 : check_unordered = true;
10860 : 95 : mode = CCZmode;
10861 : 95 : const_val = const1_rtx;
10862 : 95 : break;
10863 : 0 : default:
10864 : 0 : gcc_unreachable ();
10865 : : }
10866 : :
10867 : 539 : target = gen_reg_rtx (SImode);
10868 : 539 : emit_move_insn (target, const_val);
10869 : 539 : target = gen_rtx_SUBREG (QImode, target, 0);
10870 : :
10871 : 418 : if ((optimize && !register_operand (op0, mode0))
10872 : 909 : || !insn_p->operand[0].predicate (op0, mode0))
10873 : 169 : op0 = copy_to_mode_reg (mode0, op0);
10874 : 418 : if ((optimize && !register_operand (op1, mode1))
10875 : 909 : || !insn_p->operand[1].predicate (op1, mode1))
10876 : 48 : op1 = copy_to_mode_reg (mode1, op1);
10877 : :
10878 : 539 : if ((comparison == EQ || comparison == NE)
10879 : 167 : && TARGET_AVX10_2_256 && comx_ok)
10880 : : {
10881 : 56 : switch (icode)
10882 : : {
10883 : : case CODE_FOR_sse_comi:
10884 : : icode = CODE_FOR_avx10_2_comxsf;
10885 : : break;
10886 : 14 : case CODE_FOR_sse_ucomi:
10887 : 14 : icode = CODE_FOR_avx10_2_ucomxsf;
10888 : 14 : break;
10889 : 14 : case CODE_FOR_sse2_comi:
10890 : 14 : icode = CODE_FOR_avx10_2_comxdf;
10891 : 14 : break;
10892 : 14 : case CODE_FOR_sse2_ucomi:
10893 : 14 : icode = CODE_FOR_avx10_2_ucomxdf;
10894 : 14 : break;
10895 : :
10896 : 0 : default:
10897 : 0 : gcc_unreachable ();
10898 : : }
10899 : : }
10900 : 539 : pat = GEN_FCN (icode) (op0, op1);
10901 : 539 : if (! pat)
10902 : : return 0;
10903 : :
10904 : 539 : set_dst = SET_DEST (pat);
10905 : 539 : emit_insn (pat);
10906 : 539 : return ix86_ssecom_setcc (comparison, check_unordered, mode,
10907 : 539 : set_dst, target);
10908 : : }
10909 : :
10910 : : /* Subroutines of ix86_expand_args_builtin to take care of round insns. */
10911 : :
10912 : : static rtx
10913 : 0 : ix86_expand_sse_round (const struct builtin_description *d, tree exp,
10914 : : rtx target)
10915 : : {
10916 : 0 : rtx pat;
10917 : 0 : tree arg0 = CALL_EXPR_ARG (exp, 0);
10918 : 0 : rtx op1, op0 = expand_normal (arg0);
10919 : 0 : machine_mode tmode = insn_data[d->icode].operand[0].mode;
10920 : 0 : machine_mode mode0 = insn_data[d->icode].operand[1].mode;
10921 : :
10922 : 0 : if (optimize || target == 0
10923 : 0 : || GET_MODE (target) != tmode
10924 : 0 : || !insn_data[d->icode].operand[0].predicate (target, tmode))
10925 : 0 : target = gen_reg_rtx (tmode);
10926 : :
10927 : 0 : if (VECTOR_MODE_P (mode0))
10928 : 0 : op0 = safe_vector_operand (op0, mode0);
10929 : :
10930 : 0 : if ((optimize && !register_operand (op0, mode0))
10931 : 0 : || !insn_data[d->icode].operand[0].predicate (op0, mode0))
10932 : 0 : op0 = copy_to_mode_reg (mode0, op0);
10933 : :
10934 : 0 : op1 = GEN_INT (d->comparison);
10935 : :
10936 : 0 : pat = GEN_FCN (d->icode) (target, op0, op1);
10937 : 0 : if (! pat)
10938 : : return 0;
10939 : 0 : emit_insn (pat);
10940 : 0 : return target;
10941 : : }
10942 : :
10943 : : static rtx
10944 : 12 : ix86_expand_sse_round_vec_pack_sfix (const struct builtin_description *d,
10945 : : tree exp, rtx target)
10946 : : {
10947 : 12 : rtx pat;
10948 : 12 : tree arg0 = CALL_EXPR_ARG (exp, 0);
10949 : 12 : tree arg1 = CALL_EXPR_ARG (exp, 1);
10950 : 12 : rtx op0 = expand_normal (arg0);
10951 : 12 : rtx op1 = expand_normal (arg1);
10952 : 12 : rtx op2;
10953 : 12 : machine_mode tmode = insn_data[d->icode].operand[0].mode;
10954 : 12 : machine_mode mode0 = insn_data[d->icode].operand[1].mode;
10955 : 12 : machine_mode mode1 = insn_data[d->icode].operand[2].mode;
10956 : :
10957 : 0 : if (optimize || target == 0
10958 : 0 : || GET_MODE (target) != tmode
10959 : 12 : || !insn_data[d->icode].operand[0].predicate (target, tmode))
10960 : 12 : target = gen_reg_rtx (tmode);
10961 : :
10962 : 12 : op0 = safe_vector_operand (op0, mode0);
10963 : 12 : op1 = safe_vector_operand (op1, mode1);
10964 : :
10965 : 12 : if ((optimize && !register_operand (op0, mode0))
10966 : 12 : || !insn_data[d->icode].operand[0].predicate (op0, mode0))
10967 : 12 : op0 = copy_to_mode_reg (mode0, op0);
10968 : 12 : if ((optimize && !register_operand (op1, mode1))
10969 : 12 : || !insn_data[d->icode].operand[1].predicate (op1, mode1))
10970 : 12 : op1 = copy_to_mode_reg (mode1, op1);
10971 : :
10972 : 12 : op2 = GEN_INT (d->comparison);
10973 : :
10974 : 12 : pat = GEN_FCN (d->icode) (target, op0, op1, op2);
10975 : 12 : if (! pat)
10976 : : return 0;
10977 : 12 : emit_insn (pat);
10978 : 12 : return target;
10979 : : }
10980 : :
10981 : : /* Subroutine of ix86_expand_builtin to take care of ptest insns. */
10982 : :
10983 : : static rtx
10984 : 235 : ix86_expand_sse_ptest (const struct builtin_description *d, tree exp,
10985 : : rtx target)
10986 : : {
10987 : 235 : rtx pat;
10988 : 235 : tree arg0 = CALL_EXPR_ARG (exp, 0);
10989 : 235 : tree arg1 = CALL_EXPR_ARG (exp, 1);
10990 : 235 : rtx op0 = expand_normal (arg0);
10991 : 235 : rtx op1 = expand_normal (arg1);
10992 : 235 : machine_mode mode0 = insn_data[d->icode].operand[0].mode;
10993 : 235 : machine_mode mode1 = insn_data[d->icode].operand[1].mode;
10994 : 235 : enum rtx_code comparison = d->comparison;
10995 : :
10996 : : /* ptest reg, reg sets the carry flag. */
10997 : 235 : if (comparison == LTU
10998 : 75 : && (d->code == IX86_BUILTIN_PTESTC
10999 : 57 : || d->code == IX86_BUILTIN_PTESTC256)
11000 : 266 : && rtx_equal_p (op0, op1))
11001 : : {
11002 : 2 : if (!target)
11003 : 0 : target = gen_reg_rtx (SImode);
11004 : 2 : emit_move_insn (target, const1_rtx);
11005 : 2 : return target;
11006 : : }
11007 : :
11008 : 233 : if (VECTOR_MODE_P (mode0))
11009 : 233 : op0 = safe_vector_operand (op0, mode0);
11010 : 233 : if (VECTOR_MODE_P (mode1))
11011 : 233 : op1 = safe_vector_operand (op1, mode1);
11012 : :
11013 : 233 : target = gen_reg_rtx (SImode);
11014 : 233 : emit_move_insn (target, const0_rtx);
11015 : 233 : target = gen_rtx_SUBREG (QImode, target, 0);
11016 : :
11017 : 161 : if ((optimize && !register_operand (op0, mode0))
11018 : 366 : || !insn_data[d->icode].operand[0].predicate (op0, mode0))
11019 : 100 : op0 = copy_to_mode_reg (mode0, op0);
11020 : 161 : if ((optimize && !register_operand (op1, mode1))
11021 : 367 : || !insn_data[d->icode].operand[1].predicate (op1, mode1))
11022 : 27 : op1 = copy_to_mode_reg (mode1, op1);
11023 : :
11024 : 233 : pat = GEN_FCN (d->icode) (op0, op1);
11025 : 233 : if (! pat)
11026 : : return 0;
11027 : 233 : emit_insn (pat);
11028 : 233 : emit_insn (gen_rtx_SET (gen_rtx_STRICT_LOW_PART (VOIDmode, target),
11029 : : gen_rtx_fmt_ee (comparison, QImode,
11030 : : SET_DEST (pat),
11031 : : const0_rtx)));
11032 : :
11033 : 233 : return SUBREG_REG (target);
11034 : : }
11035 : :
11036 : : /* Subroutine of ix86_expand_builtin to take care of pcmpestr[im] insns. */
11037 : :
11038 : : static rtx
11039 : 216 : ix86_expand_sse_pcmpestr (const struct builtin_description *d,
11040 : : tree exp, rtx target)
11041 : : {
11042 : 216 : rtx pat;
11043 : 216 : tree arg0 = CALL_EXPR_ARG (exp, 0);
11044 : 216 : tree arg1 = CALL_EXPR_ARG (exp, 1);
11045 : 216 : tree arg2 = CALL_EXPR_ARG (exp, 2);
11046 : 216 : tree arg3 = CALL_EXPR_ARG (exp, 3);
11047 : 216 : tree arg4 = CALL_EXPR_ARG (exp, 4);
11048 : 216 : rtx scratch0, scratch1;
11049 : 216 : rtx op0 = expand_normal (arg0);
11050 : 216 : rtx op1 = expand_normal (arg1);
11051 : 216 : rtx op2 = expand_normal (arg2);
11052 : 216 : rtx op3 = expand_normal (arg3);
11053 : 216 : rtx op4 = expand_normal (arg4);
11054 : 216 : machine_mode tmode0, tmode1, modev2, modei3, modev4, modei5, modeimm;
11055 : :
11056 : 216 : tmode0 = insn_data[d->icode].operand[0].mode;
11057 : 216 : tmode1 = insn_data[d->icode].operand[1].mode;
11058 : 216 : modev2 = insn_data[d->icode].operand[2].mode;
11059 : 216 : modei3 = insn_data[d->icode].operand[3].mode;
11060 : 216 : modev4 = insn_data[d->icode].operand[4].mode;
11061 : 216 : modei5 = insn_data[d->icode].operand[5].mode;
11062 : 216 : modeimm = insn_data[d->icode].operand[6].mode;
11063 : :
11064 : 216 : if (VECTOR_MODE_P (modev2))
11065 : 216 : op0 = safe_vector_operand (op0, modev2);
11066 : 216 : if (VECTOR_MODE_P (modev4))
11067 : 216 : op2 = safe_vector_operand (op2, modev4);
11068 : :
11069 : 216 : if (!insn_data[d->icode].operand[2].predicate (op0, modev2))
11070 : 6 : op0 = copy_to_mode_reg (modev2, op0);
11071 : 216 : if (!insn_data[d->icode].operand[3].predicate (op1, modei3))
11072 : 34 : op1 = copy_to_mode_reg (modei3, op1);
11073 : 160 : if ((optimize && !register_operand (op2, modev4))
11074 : 371 : || !insn_data[d->icode].operand[4].predicate (op2, modev4))
11075 : 5 : op2 = copy_to_mode_reg (modev4, op2);
11076 : 216 : if (!insn_data[d->icode].operand[5].predicate (op3, modei5))
11077 : 34 : op3 = copy_to_mode_reg (modei5, op3);
11078 : :
11079 : 216 : if (!insn_data[d->icode].operand[6].predicate (op4, modeimm))
11080 : : {
11081 : 21 : error ("the fifth argument must be an 8-bit immediate");
11082 : 21 : return const0_rtx;
11083 : : }
11084 : :
11085 : 195 : if (d->code == IX86_BUILTIN_PCMPESTRI128)
11086 : : {
11087 : 5 : if (optimize || !target
11088 : 5 : || GET_MODE (target) != tmode0
11089 : 34 : || !insn_data[d->icode].operand[0].predicate (target, tmode0))
11090 : 24 : target = gen_reg_rtx (tmode0);
11091 : :
11092 : 29 : scratch1 = gen_reg_rtx (tmode1);
11093 : :
11094 : 29 : pat = GEN_FCN (d->icode) (target, scratch1, op0, op1, op2, op3, op4);
11095 : : }
11096 : 166 : else if (d->code == IX86_BUILTIN_PCMPESTRM128)
11097 : : {
11098 : 5 : if (optimize || !target
11099 : 5 : || GET_MODE (target) != tmode1
11100 : 36 : || !insn_data[d->icode].operand[1].predicate (target, tmode1))
11101 : 26 : target = gen_reg_rtx (tmode1);
11102 : :
11103 : 31 : scratch0 = gen_reg_rtx (tmode0);
11104 : :
11105 : 31 : pat = GEN_FCN (d->icode) (scratch0, target, op0, op1, op2, op3, op4);
11106 : : }
11107 : : else
11108 : : {
11109 : 135 : gcc_assert (d->flag);
11110 : :
11111 : 135 : scratch0 = gen_reg_rtx (tmode0);
11112 : 135 : scratch1 = gen_reg_rtx (tmode1);
11113 : :
11114 : 135 : pat = GEN_FCN (d->icode) (scratch0, scratch1, op0, op1, op2, op3, op4);
11115 : : }
11116 : :
11117 : 195 : if (! pat)
11118 : : return 0;
11119 : :
11120 : 195 : emit_insn (pat);
11121 : :
11122 : 195 : if (d->flag)
11123 : : {
11124 : 135 : target = gen_reg_rtx (SImode);
11125 : 135 : emit_move_insn (target, const0_rtx);
11126 : 135 : target = gen_rtx_SUBREG (QImode, target, 0);
11127 : :
11128 : 135 : emit_insn
11129 : 135 : (gen_rtx_SET (gen_rtx_STRICT_LOW_PART (VOIDmode, target),
11130 : : gen_rtx_fmt_ee (EQ, QImode,
11131 : : gen_rtx_REG ((machine_mode) d->flag,
11132 : : FLAGS_REG),
11133 : : const0_rtx)));
11134 : 135 : return SUBREG_REG (target);
11135 : : }
11136 : : else
11137 : : return target;
11138 : : }
11139 : :
11140 : :
11141 : : /* Subroutine of ix86_expand_builtin to take care of pcmpistr[im] insns. */
11142 : :
11143 : : static rtx
11144 : 275 : ix86_expand_sse_pcmpistr (const struct builtin_description *d,
11145 : : tree exp, rtx target)
11146 : : {
11147 : 275 : rtx pat;
11148 : 275 : tree arg0 = CALL_EXPR_ARG (exp, 0);
11149 : 275 : tree arg1 = CALL_EXPR_ARG (exp, 1);
11150 : 275 : tree arg2 = CALL_EXPR_ARG (exp, 2);
11151 : 275 : rtx scratch0, scratch1;
11152 : 275 : rtx op0 = expand_normal (arg0);
11153 : 275 : rtx op1 = expand_normal (arg1);
11154 : 275 : rtx op2 = expand_normal (arg2);
11155 : 275 : machine_mode tmode0, tmode1, modev2, modev3, modeimm;
11156 : :
11157 : 275 : tmode0 = insn_data[d->icode].operand[0].mode;
11158 : 275 : tmode1 = insn_data[d->icode].operand[1].mode;
11159 : 275 : modev2 = insn_data[d->icode].operand[2].mode;
11160 : 275 : modev3 = insn_data[d->icode].operand[3].mode;
11161 : 275 : modeimm = insn_data[d->icode].operand[4].mode;
11162 : :
11163 : 275 : if (VECTOR_MODE_P (modev2))
11164 : 275 : op0 = safe_vector_operand (op0, modev2);
11165 : 275 : if (VECTOR_MODE_P (modev3))
11166 : 275 : op1 = safe_vector_operand (op1, modev3);
11167 : :
11168 : 275 : if (!insn_data[d->icode].operand[2].predicate (op0, modev2))
11169 : 4 : op0 = copy_to_mode_reg (modev2, op0);
11170 : 210 : if ((optimize && !register_operand (op1, modev3))
11171 : 481 : || !insn_data[d->icode].operand[3].predicate (op1, modev3))
11172 : 4 : op1 = copy_to_mode_reg (modev3, op1);
11173 : :
11174 : 275 : if (!insn_data[d->icode].operand[4].predicate (op2, modeimm))
11175 : : {
11176 : 21 : error ("the third argument must be an 8-bit immediate");
11177 : 21 : return const0_rtx;
11178 : : }
11179 : :
11180 : 254 : if (d->code == IX86_BUILTIN_PCMPISTRI128)
11181 : : {
11182 : 5 : if (optimize || !target
11183 : 5 : || GET_MODE (target) != tmode0
11184 : 38 : || !insn_data[d->icode].operand[0].predicate (target, tmode0))
11185 : 28 : target = gen_reg_rtx (tmode0);
11186 : :
11187 : 33 : scratch1 = gen_reg_rtx (tmode1);
11188 : :
11189 : 33 : pat = GEN_FCN (d->icode) (target, scratch1, op0, op1, op2);
11190 : : }
11191 : 221 : else if (d->code == IX86_BUILTIN_PCMPISTRM128)
11192 : : {
11193 : 8 : if (optimize || !target
11194 : 8 : || GET_MODE (target) != tmode1
11195 : 58 : || !insn_data[d->icode].operand[1].predicate (target, tmode1))
11196 : 42 : target = gen_reg_rtx (tmode1);
11197 : :
11198 : 50 : scratch0 = gen_reg_rtx (tmode0);
11199 : :
11200 : 50 : pat = GEN_FCN (d->icode) (scratch0, target, op0, op1, op2);
11201 : : }
11202 : : else
11203 : : {
11204 : 171 : gcc_assert (d->flag);
11205 : :
11206 : 171 : scratch0 = gen_reg_rtx (tmode0);
11207 : 171 : scratch1 = gen_reg_rtx (tmode1);
11208 : :
11209 : 171 : pat = GEN_FCN (d->icode) (scratch0, scratch1, op0, op1, op2);
11210 : : }
11211 : :
11212 : 254 : if (! pat)
11213 : : return 0;
11214 : :
11215 : 254 : emit_insn (pat);
11216 : :
11217 : 254 : if (d->flag)
11218 : : {
11219 : 171 : target = gen_reg_rtx (SImode);
11220 : 171 : emit_move_insn (target, const0_rtx);
11221 : 171 : target = gen_rtx_SUBREG (QImode, target, 0);
11222 : :
11223 : 171 : emit_insn
11224 : 171 : (gen_rtx_SET (gen_rtx_STRICT_LOW_PART (VOIDmode, target),
11225 : : gen_rtx_fmt_ee (EQ, QImode,
11226 : : gen_rtx_REG ((machine_mode) d->flag,
11227 : : FLAGS_REG),
11228 : : const0_rtx)));
11229 : 171 : return SUBREG_REG (target);
11230 : : }
11231 : : else
11232 : : return target;
11233 : : }
11234 : :
11235 : : /* Fixup modeless constants to fit required mode. */
11236 : :
11237 : : static rtx
11238 : 264523 : fixup_modeless_constant (rtx x, machine_mode mode)
11239 : : {
11240 : 264523 : if (GET_MODE (x) == VOIDmode)
11241 : 40549 : x = convert_to_mode (mode, x, 1);
11242 : 264523 : return x;
11243 : : }
11244 : :
11245 : : /* Subroutine of ix86_expand_builtin to take care of insns with
11246 : : variable number of operands. */
11247 : :
11248 : : static rtx
11249 : 66804 : ix86_expand_args_builtin (const struct builtin_description *d,
11250 : : tree exp, rtx target)
11251 : : {
11252 : 66804 : rtx pat, real_target;
11253 : 66804 : unsigned int i, nargs;
11254 : 66804 : unsigned int nargs_constant = 0;
11255 : 66804 : unsigned int mask_pos = 0;
11256 : 66804 : int num_memory = 0;
11257 : 66804 : rtx xops[6];
11258 : 66804 : bool second_arg_count = false;
11259 : 66804 : enum insn_code icode = d->icode;
11260 : 66804 : const struct insn_data_d *insn_p = &insn_data[icode];
11261 : 66804 : machine_mode tmode = insn_p->operand[0].mode;
11262 : 66804 : machine_mode rmode = VOIDmode;
11263 : 66804 : bool swap = false;
11264 : 66804 : enum rtx_code comparison = d->comparison;
11265 : :
11266 : 66804 : switch ((enum ix86_builtin_func_type) d->flag)
11267 : : {
11268 : 0 : case V2DF_FTYPE_V2DF_ROUND:
11269 : 0 : case V4DF_FTYPE_V4DF_ROUND:
11270 : 0 : case V8DF_FTYPE_V8DF_ROUND:
11271 : 0 : case V4SF_FTYPE_V4SF_ROUND:
11272 : 0 : case V8SF_FTYPE_V8SF_ROUND:
11273 : 0 : case V16SF_FTYPE_V16SF_ROUND:
11274 : 0 : case V8HF_FTYPE_V8HF_ROUND:
11275 : 0 : case V16HF_FTYPE_V16HF_ROUND:
11276 : 0 : case V32HF_FTYPE_V32HF_ROUND:
11277 : 0 : case V4SI_FTYPE_V4SF_ROUND:
11278 : 0 : case V8SI_FTYPE_V8SF_ROUND:
11279 : 0 : case V16SI_FTYPE_V16SF_ROUND:
11280 : 0 : return ix86_expand_sse_round (d, exp, target);
11281 : 12 : case V4SI_FTYPE_V2DF_V2DF_ROUND:
11282 : 12 : case V8SI_FTYPE_V4DF_V4DF_ROUND:
11283 : 12 : case V16SI_FTYPE_V8DF_V8DF_ROUND:
11284 : 12 : return ix86_expand_sse_round_vec_pack_sfix (d, exp, target);
11285 : 235 : case INT_FTYPE_V8SF_V8SF_PTEST:
11286 : 235 : case INT_FTYPE_V4DI_V4DI_PTEST:
11287 : 235 : case INT_FTYPE_V4DF_V4DF_PTEST:
11288 : 235 : case INT_FTYPE_V4SF_V4SF_PTEST:
11289 : 235 : case INT_FTYPE_V2DI_V2DI_PTEST:
11290 : 235 : case INT_FTYPE_V2DF_V2DF_PTEST:
11291 : 235 : return ix86_expand_sse_ptest (d, exp, target);
11292 : : case FLOAT128_FTYPE_FLOAT128:
11293 : : case FLOAT_FTYPE_FLOAT:
11294 : : case FLOAT_FTYPE_BFLOAT16:
11295 : : case INT_FTYPE_INT:
11296 : : case UINT_FTYPE_UINT:
11297 : : case UINT16_FTYPE_UINT16:
11298 : : case UINT64_FTYPE_INT:
11299 : : case UINT64_FTYPE_UINT64:
11300 : : case INT64_FTYPE_INT64:
11301 : : case INT64_FTYPE_V4SF:
11302 : : case INT64_FTYPE_V2DF:
11303 : : case INT_FTYPE_V16QI:
11304 : : case INT_FTYPE_V8QI:
11305 : : case INT_FTYPE_V8SF:
11306 : : case INT_FTYPE_V4DF:
11307 : : case INT_FTYPE_V4SF:
11308 : : case INT_FTYPE_V2DF:
11309 : : case INT_FTYPE_V32QI:
11310 : : case V16QI_FTYPE_V16QI:
11311 : : case V8SI_FTYPE_V8SF:
11312 : : case V8SI_FTYPE_V4SI:
11313 : : case V8HI_FTYPE_V8HI:
11314 : : case V8HI_FTYPE_V16QI:
11315 : : case V8QI_FTYPE_V8QI:
11316 : : case V8SF_FTYPE_V8SF:
11317 : : case V8SF_FTYPE_V8SI:
11318 : : case V8SF_FTYPE_V4SF:
11319 : : case V8SF_FTYPE_V8HI:
11320 : : case V4SI_FTYPE_V4SI:
11321 : : case V4SI_FTYPE_V16QI:
11322 : : case V4SI_FTYPE_V4SF:
11323 : : case V4SI_FTYPE_V8SI:
11324 : : case V4SI_FTYPE_V8HI:
11325 : : case V4SI_FTYPE_V4DF:
11326 : : case V4SI_FTYPE_V2DF:
11327 : : case V4HI_FTYPE_V4HI:
11328 : : case V4DF_FTYPE_V4DF:
11329 : : case V4DF_FTYPE_V4SI:
11330 : : case V4DF_FTYPE_V4SF:
11331 : : case V4DF_FTYPE_V2DF:
11332 : : case V4SF_FTYPE_V4SF:
11333 : : case V4SF_FTYPE_V4SI:
11334 : : case V4SF_FTYPE_V8SF:
11335 : : case V4SF_FTYPE_V4DF:
11336 : : case V4SF_FTYPE_V8HI:
11337 : : case V4SF_FTYPE_V2DF:
11338 : : case V2DI_FTYPE_V2DI:
11339 : : case V2DI_FTYPE_V16QI:
11340 : : case V2DI_FTYPE_V8HI:
11341 : : case V2DI_FTYPE_V4SI:
11342 : : case V2DF_FTYPE_V2DF:
11343 : : case V2DF_FTYPE_V4SI:
11344 : : case V2DF_FTYPE_V4DF:
11345 : : case V2DF_FTYPE_V4SF:
11346 : : case V2DF_FTYPE_V2SI:
11347 : : case V2SI_FTYPE_V2SI:
11348 : : case V2SI_FTYPE_V4SF:
11349 : : case V2SI_FTYPE_V2SF:
11350 : : case V2SI_FTYPE_V2DF:
11351 : : case V2SF_FTYPE_V2SF:
11352 : : case V2SF_FTYPE_V2SI:
11353 : : case V32QI_FTYPE_V32QI:
11354 : : case V32QI_FTYPE_V16QI:
11355 : : case V16HI_FTYPE_V16HI:
11356 : : case V16HI_FTYPE_V8HI:
11357 : : case V8SI_FTYPE_V8SI:
11358 : : case V16HI_FTYPE_V16QI:
11359 : : case V8SI_FTYPE_V16QI:
11360 : : case V4DI_FTYPE_V16QI:
11361 : : case V8SI_FTYPE_V8HI:
11362 : : case V4DI_FTYPE_V8HI:
11363 : : case V4DI_FTYPE_V4SI:
11364 : : case V4DI_FTYPE_V2DI:
11365 : : case UQI_FTYPE_UQI:
11366 : : case UHI_FTYPE_UHI:
11367 : : case USI_FTYPE_USI:
11368 : : case USI_FTYPE_UQI:
11369 : : case USI_FTYPE_UHI:
11370 : : case UDI_FTYPE_UDI:
11371 : : case UHI_FTYPE_V16QI:
11372 : : case USI_FTYPE_V32QI:
11373 : : case UDI_FTYPE_V64QI:
11374 : : case V16QI_FTYPE_UHI:
11375 : : case V32QI_FTYPE_USI:
11376 : : case V64QI_FTYPE_UDI:
11377 : : case V8HI_FTYPE_UQI:
11378 : : case V16HI_FTYPE_UHI:
11379 : : case V32HI_FTYPE_USI:
11380 : : case V4SI_FTYPE_UQI:
11381 : : case V8SI_FTYPE_UQI:
11382 : : case V4SI_FTYPE_UHI:
11383 : : case V8SI_FTYPE_UHI:
11384 : : case UQI_FTYPE_V8HI:
11385 : : case UHI_FTYPE_V16HI:
11386 : : case USI_FTYPE_V32HI:
11387 : : case UQI_FTYPE_V4SI:
11388 : : case UQI_FTYPE_V8SI:
11389 : : case UHI_FTYPE_V16SI:
11390 : : case UQI_FTYPE_V2DI:
11391 : : case UQI_FTYPE_V4DI:
11392 : : case UQI_FTYPE_V8DI:
11393 : : case V16SI_FTYPE_UHI:
11394 : : case V2DI_FTYPE_UQI:
11395 : : case V4DI_FTYPE_UQI:
11396 : : case V16SI_FTYPE_INT:
11397 : : case V16SF_FTYPE_V8SF:
11398 : : case V16SI_FTYPE_V8SI:
11399 : : case V16SF_FTYPE_V4SF:
11400 : : case V16SI_FTYPE_V4SI:
11401 : : case V16SI_FTYPE_V16SF:
11402 : : case V16SI_FTYPE_V16SI:
11403 : : case V64QI_FTYPE_V64QI:
11404 : : case V32HI_FTYPE_V32HI:
11405 : : case V16SF_FTYPE_V16SF:
11406 : : case V8DI_FTYPE_UQI:
11407 : : case V8DI_FTYPE_V8DI:
11408 : : case V8DF_FTYPE_V4DF:
11409 : : case V8DF_FTYPE_V2DF:
11410 : : case V8DF_FTYPE_V8DF:
11411 : : case V4DI_FTYPE_V4DI:
11412 : : case V16BF_FTYPE_V16SF:
11413 : : case V8BF_FTYPE_V8SF:
11414 : : case V8BF_FTYPE_V4SF:
11415 : : nargs = 1;
11416 : : break;
11417 : 52 : case V4SF_FTYPE_V4SF_VEC_MERGE:
11418 : 52 : case V2DF_FTYPE_V2DF_VEC_MERGE:
11419 : 52 : return ix86_expand_unop_vec_merge_builtin (icode, exp, target);
11420 : 9461 : case FLOAT128_FTYPE_FLOAT128_FLOAT128:
11421 : 9461 : case V16QI_FTYPE_V16QI_V16QI:
11422 : 9461 : case V16QI_FTYPE_V8HI_V8HI:
11423 : 9461 : case V16HF_FTYPE_V16HF_V16HF:
11424 : 9461 : case V16SF_FTYPE_V16SF_V16SF:
11425 : 9461 : case V16SI_FTYPE_V16SI_V16SI:
11426 : 9461 : case V8QI_FTYPE_V8QI_V8QI:
11427 : 9461 : case V8QI_FTYPE_V4HI_V4HI:
11428 : 9461 : case V8HI_FTYPE_V8HI_V8HI:
11429 : 9461 : case V8HI_FTYPE_V16QI_V16QI:
11430 : 9461 : case V8HI_FTYPE_V4SI_V4SI:
11431 : 9461 : case V8HF_FTYPE_V8HF_V8HF:
11432 : 9461 : case V8SF_FTYPE_V8SF_V8SF:
11433 : 9461 : case V8SF_FTYPE_V8SF_V8SI:
11434 : 9461 : case V8DF_FTYPE_V8DF_V8DF:
11435 : 9461 : case V4SI_FTYPE_V4SI_V4SI:
11436 : 9461 : case V4SI_FTYPE_V8HI_V8HI:
11437 : 9461 : case V4SI_FTYPE_V2DF_V2DF:
11438 : 9461 : case V4HI_FTYPE_V4HI_V4HI:
11439 : 9461 : case V4HI_FTYPE_V8QI_V8QI:
11440 : 9461 : case V4HI_FTYPE_V2SI_V2SI:
11441 : 9461 : case V4DF_FTYPE_V4DF_V4DF:
11442 : 9461 : case V4DF_FTYPE_V4DF_V4DI:
11443 : 9461 : case V4SF_FTYPE_V4SF_V4SF:
11444 : 9461 : case V4SF_FTYPE_V4SF_V4SI:
11445 : 9461 : case V4SF_FTYPE_V4SF_V2SI:
11446 : 9461 : case V4SF_FTYPE_V4SF_V2DF:
11447 : 9461 : case V4SF_FTYPE_V4SF_UINT:
11448 : 9461 : case V4SF_FTYPE_V4SF_DI:
11449 : 9461 : case V4SF_FTYPE_V4SF_SI:
11450 : 9461 : case V4DI_FTYPE_V4DI_V2DI:
11451 : 9461 : case V2DI_FTYPE_V2DI_V2DI:
11452 : 9461 : case V2DI_FTYPE_V16QI_V16QI:
11453 : 9461 : case V2DI_FTYPE_V4SI_V4SI:
11454 : 9461 : case V2DI_FTYPE_V2DI_V16QI:
11455 : 9461 : case V2SI_FTYPE_V2SI_V2SI:
11456 : 9461 : case V2SI_FTYPE_V4HI_V4HI:
11457 : 9461 : case V2SI_FTYPE_V2SF_V2SF:
11458 : 9461 : case V2DF_FTYPE_V2DF_V2DF:
11459 : 9461 : case V2DF_FTYPE_V2DF_V4SF:
11460 : 9461 : case V2DF_FTYPE_V2DF_V2DI:
11461 : 9461 : case V2DF_FTYPE_V2DF_DI:
11462 : 9461 : case V2DF_FTYPE_V2DF_SI:
11463 : 9461 : case V2DF_FTYPE_V2DF_UINT:
11464 : 9461 : case V2SF_FTYPE_V2SF_V2SF:
11465 : 9461 : case V1DI_FTYPE_V1DI_V1DI:
11466 : 9461 : case V1DI_FTYPE_V8QI_V8QI:
11467 : 9461 : case V1DI_FTYPE_V2SI_V2SI:
11468 : 9461 : case V32QI_FTYPE_V16HI_V16HI:
11469 : 9461 : case V16HI_FTYPE_V8SI_V8SI:
11470 : 9461 : case V64QI_FTYPE_V64QI_V64QI:
11471 : 9461 : case V32QI_FTYPE_V32QI_V32QI:
11472 : 9461 : case V32BF_FTYPE_V32BF_V32BF:
11473 : 9461 : case V16BF_FTYPE_V16BF_V16BF:
11474 : 9461 : case V8BF_FTYPE_V8BF_V8BF:
11475 : 9461 : case V16HI_FTYPE_V32QI_V32QI:
11476 : 9461 : case V16HI_FTYPE_V16HI_V16HI:
11477 : 9461 : case V8SI_FTYPE_V4DF_V4DF:
11478 : 9461 : case V8SI_FTYPE_V8SI_V8SI:
11479 : 9461 : case V8SI_FTYPE_V16HI_V16HI:
11480 : 9461 : case V4DI_FTYPE_V4DI_V4DI:
11481 : 9461 : case V4DI_FTYPE_V8SI_V8SI:
11482 : 9461 : case V4DI_FTYPE_V32QI_V32QI:
11483 : 9461 : case V8DI_FTYPE_V64QI_V64QI:
11484 : 9461 : if (comparison == UNKNOWN)
11485 : 8935 : return ix86_expand_binop_builtin (icode, exp, target);
11486 : : nargs = 2;
11487 : : break;
11488 : 80 : case V4SF_FTYPE_V4SF_V4SF_SWAP:
11489 : 80 : case V2DF_FTYPE_V2DF_V2DF_SWAP:
11490 : 80 : gcc_assert (comparison != UNKNOWN);
11491 : : nargs = 2;
11492 : : swap = true;
11493 : : break;
11494 : 1466 : case V16HI_FTYPE_V16HI_V8HI_COUNT:
11495 : 1466 : case V16HI_FTYPE_V16HI_SI_COUNT:
11496 : 1466 : case V8SI_FTYPE_V8SI_V4SI_COUNT:
11497 : 1466 : case V8SI_FTYPE_V8SI_SI_COUNT:
11498 : 1466 : case V4DI_FTYPE_V4DI_V2DI_COUNT:
11499 : 1466 : case V4DI_FTYPE_V4DI_INT_COUNT:
11500 : 1466 : case V8HI_FTYPE_V8HI_V8HI_COUNT:
11501 : 1466 : case V8HI_FTYPE_V8HI_SI_COUNT:
11502 : 1466 : case V4SI_FTYPE_V4SI_V4SI_COUNT:
11503 : 1466 : case V4SI_FTYPE_V4SI_SI_COUNT:
11504 : 1466 : case V4HI_FTYPE_V4HI_V4HI_COUNT:
11505 : 1466 : case V4HI_FTYPE_V4HI_SI_COUNT:
11506 : 1466 : case V2DI_FTYPE_V2DI_V2DI_COUNT:
11507 : 1466 : case V2DI_FTYPE_V2DI_SI_COUNT:
11508 : 1466 : case V2SI_FTYPE_V2SI_V2SI_COUNT:
11509 : 1466 : case V2SI_FTYPE_V2SI_SI_COUNT:
11510 : 1466 : case V1DI_FTYPE_V1DI_V1DI_COUNT:
11511 : 1466 : case V1DI_FTYPE_V1DI_SI_COUNT:
11512 : 1466 : nargs = 2;
11513 : 1466 : second_arg_count = true;
11514 : 1466 : break;
11515 : 1406 : case V16HI_FTYPE_V16HI_INT_V16HI_UHI_COUNT:
11516 : 1406 : case V16HI_FTYPE_V16HI_V8HI_V16HI_UHI_COUNT:
11517 : 1406 : case V16SI_FTYPE_V16SI_INT_V16SI_UHI_COUNT:
11518 : 1406 : case V16SI_FTYPE_V16SI_V4SI_V16SI_UHI_COUNT:
11519 : 1406 : case V2DI_FTYPE_V2DI_INT_V2DI_UQI_COUNT:
11520 : 1406 : case V2DI_FTYPE_V2DI_V2DI_V2DI_UQI_COUNT:
11521 : 1406 : case V32HI_FTYPE_V32HI_INT_V32HI_USI_COUNT:
11522 : 1406 : case V32HI_FTYPE_V32HI_V8HI_V32HI_USI_COUNT:
11523 : 1406 : case V4DI_FTYPE_V4DI_INT_V4DI_UQI_COUNT:
11524 : 1406 : case V4DI_FTYPE_V4DI_V2DI_V4DI_UQI_COUNT:
11525 : 1406 : case V4SI_FTYPE_V4SI_INT_V4SI_UQI_COUNT:
11526 : 1406 : case V4SI_FTYPE_V4SI_V4SI_V4SI_UQI_COUNT:
11527 : 1406 : case V8DI_FTYPE_V8DI_INT_V8DI_UQI_COUNT:
11528 : 1406 : case V8DI_FTYPE_V8DI_V2DI_V8DI_UQI_COUNT:
11529 : 1406 : case V8HI_FTYPE_V8HI_INT_V8HI_UQI_COUNT:
11530 : 1406 : case V8HI_FTYPE_V8HI_V8HI_V8HI_UQI_COUNT:
11531 : 1406 : case V8SI_FTYPE_V8SI_INT_V8SI_UQI_COUNT:
11532 : 1406 : case V8SI_FTYPE_V8SI_V4SI_V8SI_UQI_COUNT:
11533 : 1406 : nargs = 4;
11534 : 1406 : second_arg_count = true;
11535 : 1406 : break;
11536 : 956 : case UINT64_FTYPE_UINT64_UINT64:
11537 : 956 : case UINT_FTYPE_UINT_UINT:
11538 : 956 : case UINT_FTYPE_UINT_USHORT:
11539 : 956 : case UINT_FTYPE_UINT_UCHAR:
11540 : 956 : case UINT16_FTYPE_UINT16_INT:
11541 : 956 : case UINT8_FTYPE_UINT8_INT:
11542 : 956 : case UQI_FTYPE_UQI_UQI:
11543 : 956 : case UHI_FTYPE_UHI_UHI:
11544 : 956 : case USI_FTYPE_USI_USI:
11545 : 956 : case UDI_FTYPE_UDI_UDI:
11546 : 956 : case V16SI_FTYPE_V8DF_V8DF:
11547 : 956 : case V32BF_FTYPE_V16SF_V16SF:
11548 : 956 : case V16BF_FTYPE_V8SF_V8SF:
11549 : 956 : case V8BF_FTYPE_V4SF_V4SF:
11550 : 956 : case V16BF_FTYPE_V16SF_UHI:
11551 : 956 : case V8BF_FTYPE_V8SF_UQI:
11552 : 956 : case V8BF_FTYPE_V4SF_UQI:
11553 : 956 : case V16QI_FTYPE_V16QI_V8HF:
11554 : 956 : nargs = 2;
11555 : 956 : break;
11556 : 787 : case V2DI_FTYPE_V2DI_INT_CONVERT:
11557 : 787 : nargs = 2;
11558 : 787 : rmode = V1TImode;
11559 : 787 : nargs_constant = 1;
11560 : 787 : break;
11561 : 42 : case V4DI_FTYPE_V4DI_INT_CONVERT:
11562 : 42 : nargs = 2;
11563 : 42 : rmode = V2TImode;
11564 : 42 : nargs_constant = 1;
11565 : 42 : break;
11566 : 16 : case V8DI_FTYPE_V8DI_INT_CONVERT:
11567 : 16 : nargs = 2;
11568 : 16 : rmode = V4TImode;
11569 : 16 : nargs_constant = 1;
11570 : 16 : break;
11571 : 2376 : case V8HI_FTYPE_V8HI_INT:
11572 : 2376 : case V8HI_FTYPE_V8SF_INT:
11573 : 2376 : case V16HI_FTYPE_V16SF_INT:
11574 : 2376 : case V8HI_FTYPE_V4SF_INT:
11575 : 2376 : case V8SF_FTYPE_V8SF_INT:
11576 : 2376 : case V4SF_FTYPE_V16SF_INT:
11577 : 2376 : case V16SF_FTYPE_V16SF_INT:
11578 : 2376 : case V4SI_FTYPE_V4SI_INT:
11579 : 2376 : case V4SI_FTYPE_V8SI_INT:
11580 : 2376 : case V4HI_FTYPE_V4HI_INT:
11581 : 2376 : case V4DF_FTYPE_V4DF_INT:
11582 : 2376 : case V4DF_FTYPE_V8DF_INT:
11583 : 2376 : case V4SF_FTYPE_V4SF_INT:
11584 : 2376 : case V4SF_FTYPE_V8SF_INT:
11585 : 2376 : case V2DI_FTYPE_V2DI_INT:
11586 : 2376 : case V2DF_FTYPE_V2DF_INT:
11587 : 2376 : case V2DF_FTYPE_V4DF_INT:
11588 : 2376 : case V16HI_FTYPE_V16HI_INT:
11589 : 2376 : case V8SI_FTYPE_V8SI_INT:
11590 : 2376 : case V16SI_FTYPE_V16SI_INT:
11591 : 2376 : case V4SI_FTYPE_V16SI_INT:
11592 : 2376 : case V4DI_FTYPE_V4DI_INT:
11593 : 2376 : case V2DI_FTYPE_V4DI_INT:
11594 : 2376 : case V4DI_FTYPE_V8DI_INT:
11595 : 2376 : case UQI_FTYPE_UQI_UQI_CONST:
11596 : 2376 : case UHI_FTYPE_UHI_UQI:
11597 : 2376 : case USI_FTYPE_USI_UQI:
11598 : 2376 : case UDI_FTYPE_UDI_UQI:
11599 : 2376 : nargs = 2;
11600 : 2376 : nargs_constant = 1;
11601 : 2376 : break;
11602 : 17104 : case V16QI_FTYPE_V16QI_V16QI_V16QI:
11603 : 17104 : case V8SF_FTYPE_V8SF_V8SF_V8SF:
11604 : 17104 : case V4DF_FTYPE_V4DF_V4DF_V4DF:
11605 : 17104 : case V4SF_FTYPE_V4SF_V4SF_V4SF:
11606 : 17104 : case V2DF_FTYPE_V2DF_V2DF_V2DF:
11607 : 17104 : case V32QI_FTYPE_V32QI_V32QI_V32QI:
11608 : 17104 : case UHI_FTYPE_V16SI_V16SI_UHI:
11609 : 17104 : case UQI_FTYPE_V8DI_V8DI_UQI:
11610 : 17104 : case V16HI_FTYPE_V16SI_V16HI_UHI:
11611 : 17104 : case V16QI_FTYPE_V16SI_V16QI_UHI:
11612 : 17104 : case V16QI_FTYPE_V8DI_V16QI_UQI:
11613 : 17104 : case V32HF_FTYPE_V32HF_V32HF_USI:
11614 : 17104 : case V16SF_FTYPE_V16SF_V16SF_UHI:
11615 : 17104 : case V16SF_FTYPE_V4SF_V16SF_UHI:
11616 : 17104 : case V16SI_FTYPE_SI_V16SI_UHI:
11617 : 17104 : case V16SI_FTYPE_V16HI_V16SI_UHI:
11618 : 17104 : case V16SI_FTYPE_V16QI_V16SI_UHI:
11619 : 17104 : case V8SF_FTYPE_V4SF_V8SF_UQI:
11620 : 17104 : case V4DF_FTYPE_V2DF_V4DF_UQI:
11621 : 17104 : case V8SI_FTYPE_V4SI_V8SI_UQI:
11622 : 17104 : case V8SI_FTYPE_SI_V8SI_UQI:
11623 : 17104 : case V4SI_FTYPE_V4SI_V4SI_UQI:
11624 : 17104 : case V4SI_FTYPE_SI_V4SI_UQI:
11625 : 17104 : case V4DI_FTYPE_V2DI_V4DI_UQI:
11626 : 17104 : case V4DI_FTYPE_DI_V4DI_UQI:
11627 : 17104 : case V2DI_FTYPE_V2DI_V2DI_UQI:
11628 : 17104 : case V2DI_FTYPE_DI_V2DI_UQI:
11629 : 17104 : case V64QI_FTYPE_V64QI_V64QI_UDI:
11630 : 17104 : case V64QI_FTYPE_V16QI_V64QI_UDI:
11631 : 17104 : case V64QI_FTYPE_QI_V64QI_UDI:
11632 : 17104 : case V32QI_FTYPE_V32QI_V32QI_USI:
11633 : 17104 : case V32QI_FTYPE_V16QI_V32QI_USI:
11634 : 17104 : case V32QI_FTYPE_QI_V32QI_USI:
11635 : 17104 : case V16QI_FTYPE_V16QI_V16QI_UHI:
11636 : 17104 : case V16QI_FTYPE_QI_V16QI_UHI:
11637 : 17104 : case V32HI_FTYPE_V8HI_V32HI_USI:
11638 : 17104 : case V32HI_FTYPE_V32BF_V32HI_USI:
11639 : 17104 : case V32HI_FTYPE_HI_V32HI_USI:
11640 : 17104 : case V16HI_FTYPE_V8HI_V16HI_UHI:
11641 : 17104 : case V16HI_FTYPE_V16BF_V16HI_UHI:
11642 : 17104 : case V16HI_FTYPE_HI_V16HI_UHI:
11643 : 17104 : case V8HI_FTYPE_V8HI_V8HI_UQI:
11644 : 17104 : case V8HI_FTYPE_V8BF_V8HI_UQI:
11645 : 17104 : case V8BF_FTYPE_V8BF_V8BF_UQI:
11646 : 17104 : case V8HI_FTYPE_HI_V8HI_UQI:
11647 : 17104 : case V16HF_FTYPE_V16HF_V16HF_UHI:
11648 : 17104 : case V8SF_FTYPE_V8HI_V8SF_UQI:
11649 : 17104 : case V4SF_FTYPE_V8HI_V4SF_UQI:
11650 : 17104 : case V8SI_FTYPE_V8HF_V8SI_UQI:
11651 : 17104 : case V8SF_FTYPE_V8HF_V8SF_UQI:
11652 : 17104 : case V8SI_FTYPE_V8SF_V8SI_UQI:
11653 : 17104 : case V4SI_FTYPE_V4SF_V4SI_UQI:
11654 : 17104 : case V4SI_FTYPE_V8HF_V4SI_UQI:
11655 : 17104 : case V4SF_FTYPE_V8HF_V4SF_UQI:
11656 : 17104 : case V4DI_FTYPE_V8HF_V4DI_UQI:
11657 : 17104 : case V4DI_FTYPE_V4SF_V4DI_UQI:
11658 : 17104 : case V2DI_FTYPE_V8HF_V2DI_UQI:
11659 : 17104 : case V2DI_FTYPE_V4SF_V2DI_UQI:
11660 : 17104 : case V8HF_FTYPE_V8HF_V8HF_UQI:
11661 : 17104 : case V8HF_FTYPE_V8HF_V8HF_V8HF:
11662 : 17104 : case V8HF_FTYPE_V8HI_V8HF_UQI:
11663 : 17104 : case V8HF_FTYPE_V8SI_V8HF_UQI:
11664 : 17104 : case V8HF_FTYPE_V8SF_V8HF_UQI:
11665 : 17104 : case V8HF_FTYPE_V4SI_V8HF_UQI:
11666 : 17104 : case V8HF_FTYPE_V4SF_V8HF_UQI:
11667 : 17104 : case V8HF_FTYPE_V4DI_V8HF_UQI:
11668 : 17104 : case V8HF_FTYPE_V4DF_V8HF_UQI:
11669 : 17104 : case V8HF_FTYPE_V2DI_V8HF_UQI:
11670 : 17104 : case V8HF_FTYPE_V2DF_V8HF_UQI:
11671 : 17104 : case V4SF_FTYPE_V4DI_V4SF_UQI:
11672 : 17104 : case V4SF_FTYPE_V2DI_V4SF_UQI:
11673 : 17104 : case V4DF_FTYPE_V4DI_V4DF_UQI:
11674 : 17104 : case V4DF_FTYPE_V8HF_V4DF_UQI:
11675 : 17104 : case V2DF_FTYPE_V8HF_V2DF_UQI:
11676 : 17104 : case V2DF_FTYPE_V2DI_V2DF_UQI:
11677 : 17104 : case V16QI_FTYPE_V8HI_V16QI_UQI:
11678 : 17104 : case V16QI_FTYPE_V16HI_V16QI_UHI:
11679 : 17104 : case V16QI_FTYPE_V4SI_V16QI_UQI:
11680 : 17104 : case V16QI_FTYPE_V8SI_V16QI_UQI:
11681 : 17104 : case V8HI_FTYPE_V8HF_V8HI_UQI:
11682 : 17104 : case V8HI_FTYPE_V4SI_V8HI_UQI:
11683 : 17104 : case V8HI_FTYPE_V8SI_V8HI_UQI:
11684 : 17104 : case V16QI_FTYPE_V2DI_V16QI_UQI:
11685 : 17104 : case V16QI_FTYPE_V4DI_V16QI_UQI:
11686 : 17104 : case V8HI_FTYPE_V2DI_V8HI_UQI:
11687 : 17104 : case V8HI_FTYPE_V4DI_V8HI_UQI:
11688 : 17104 : case V4SI_FTYPE_V2DI_V4SI_UQI:
11689 : 17104 : case V4SI_FTYPE_V4DI_V4SI_UQI:
11690 : 17104 : case V32QI_FTYPE_V32HI_V32QI_USI:
11691 : 17104 : case UHI_FTYPE_V16QI_V16QI_UHI:
11692 : 17104 : case USI_FTYPE_V32QI_V32QI_USI:
11693 : 17104 : case UDI_FTYPE_V64QI_V64QI_UDI:
11694 : 17104 : case UQI_FTYPE_V8HI_V8HI_UQI:
11695 : 17104 : case UHI_FTYPE_V16HI_V16HI_UHI:
11696 : 17104 : case USI_FTYPE_V32HI_V32HI_USI:
11697 : 17104 : case UQI_FTYPE_V4SI_V4SI_UQI:
11698 : 17104 : case UQI_FTYPE_V8SI_V8SI_UQI:
11699 : 17104 : case UQI_FTYPE_V2DI_V2DI_UQI:
11700 : 17104 : case UQI_FTYPE_V4DI_V4DI_UQI:
11701 : 17104 : case V4SF_FTYPE_V2DF_V4SF_UQI:
11702 : 17104 : case V4SF_FTYPE_V4DF_V4SF_UQI:
11703 : 17104 : case V16SI_FTYPE_V16SI_V16SI_UHI:
11704 : 17104 : case V16SI_FTYPE_V4SI_V16SI_UHI:
11705 : 17104 : case V2DI_FTYPE_V4SI_V2DI_UQI:
11706 : 17104 : case V2DI_FTYPE_V8HI_V2DI_UQI:
11707 : 17104 : case V2DI_FTYPE_V16QI_V2DI_UQI:
11708 : 17104 : case V4DI_FTYPE_V4DI_V4DI_UQI:
11709 : 17104 : case V4DI_FTYPE_V4SI_V4DI_UQI:
11710 : 17104 : case V4DI_FTYPE_V8HI_V4DI_UQI:
11711 : 17104 : case V4DI_FTYPE_V16QI_V4DI_UQI:
11712 : 17104 : case V4DI_FTYPE_V4DF_V4DI_UQI:
11713 : 17104 : case V2DI_FTYPE_V2DF_V2DI_UQI:
11714 : 17104 : case V4SI_FTYPE_V4DF_V4SI_UQI:
11715 : 17104 : case V4SI_FTYPE_V2DF_V4SI_UQI:
11716 : 17104 : case V4SI_FTYPE_V8HI_V4SI_UQI:
11717 : 17104 : case V4SI_FTYPE_V16QI_V4SI_UQI:
11718 : 17104 : case V4DI_FTYPE_V4DI_V4DI_V4DI:
11719 : 17104 : case V8DF_FTYPE_V2DF_V8DF_UQI:
11720 : 17104 : case V8DF_FTYPE_V4DF_V8DF_UQI:
11721 : 17104 : case V8DF_FTYPE_V8DF_V8DF_UQI:
11722 : 17104 : case V8SF_FTYPE_V8SF_V8SF_UQI:
11723 : 17104 : case V8SF_FTYPE_V8SI_V8SF_UQI:
11724 : 17104 : case V4DF_FTYPE_V4DF_V4DF_UQI:
11725 : 17104 : case V4SF_FTYPE_V4SF_V4SF_UQI:
11726 : 17104 : case V2DF_FTYPE_V2DF_V2DF_UQI:
11727 : 17104 : case V2DF_FTYPE_V4SF_V2DF_UQI:
11728 : 17104 : case V2DF_FTYPE_V4SI_V2DF_UQI:
11729 : 17104 : case V4SF_FTYPE_V4SI_V4SF_UQI:
11730 : 17104 : case V4DF_FTYPE_V4SF_V4DF_UQI:
11731 : 17104 : case V4DF_FTYPE_V4SI_V4DF_UQI:
11732 : 17104 : case V8SI_FTYPE_V8SI_V8SI_UQI:
11733 : 17104 : case V8SI_FTYPE_V8HI_V8SI_UQI:
11734 : 17104 : case V8SI_FTYPE_V16QI_V8SI_UQI:
11735 : 17104 : case V8DF_FTYPE_V8SI_V8DF_UQI:
11736 : 17104 : case V8DI_FTYPE_DI_V8DI_UQI:
11737 : 17104 : case V16SF_FTYPE_V8SF_V16SF_UHI:
11738 : 17104 : case V16SI_FTYPE_V8SI_V16SI_UHI:
11739 : 17104 : case V16HF_FTYPE_V16HI_V16HF_UHI:
11740 : 17104 : case V16HF_FTYPE_V16HF_V16HF_V16HF:
11741 : 17104 : case V16HI_FTYPE_V16HF_V16HI_UHI:
11742 : 17104 : case V16HI_FTYPE_V16HI_V16HI_UHI:
11743 : 17104 : case V16BF_FTYPE_V16BF_V16BF_UHI:
11744 : 17104 : case V8HI_FTYPE_V16QI_V8HI_UQI:
11745 : 17104 : case V16HI_FTYPE_V16QI_V16HI_UHI:
11746 : 17104 : case V32HI_FTYPE_V32HI_V32HI_USI:
11747 : 17104 : case V32BF_FTYPE_V32BF_V32BF_USI:
11748 : 17104 : case V32HI_FTYPE_V32QI_V32HI_USI:
11749 : 17104 : case V8DI_FTYPE_V16QI_V8DI_UQI:
11750 : 17104 : case V8DI_FTYPE_V2DI_V8DI_UQI:
11751 : 17104 : case V8DI_FTYPE_V4DI_V8DI_UQI:
11752 : 17104 : case V8DI_FTYPE_V8DI_V8DI_UQI:
11753 : 17104 : case V8DI_FTYPE_V8HI_V8DI_UQI:
11754 : 17104 : case V8DI_FTYPE_V8SI_V8DI_UQI:
11755 : 17104 : case V8HI_FTYPE_V8DI_V8HI_UQI:
11756 : 17104 : case V8SI_FTYPE_V8DI_V8SI_UQI:
11757 : 17104 : case V4SI_FTYPE_V4SI_V4SI_V4SI:
11758 : 17104 : case V4DI_FTYPE_V4DI_V4DI_V2DI:
11759 : 17104 : case V16SI_FTYPE_V16SI_V16SI_V16SI:
11760 : 17104 : case V8DI_FTYPE_V8DI_V8DI_V8DI:
11761 : 17104 : case V32HI_FTYPE_V32HI_V32HI_V32HI:
11762 : 17104 : case V2DI_FTYPE_V2DI_V2DI_V2DI:
11763 : 17104 : case V16HI_FTYPE_V16HI_V16HI_V16HI:
11764 : 17104 : case V8SI_FTYPE_V8SI_V8SI_V8SI:
11765 : 17104 : case V8HI_FTYPE_V8HI_V8HI_V8HI:
11766 : 17104 : case V32BF_FTYPE_V16SF_V16SF_USI:
11767 : 17104 : case V16BF_FTYPE_V8SF_V8SF_UHI:
11768 : 17104 : case V8BF_FTYPE_V4SF_V4SF_UQI:
11769 : 17104 : case V16BF_FTYPE_V16SF_V16BF_UHI:
11770 : 17104 : case V8BF_FTYPE_V8SF_V8BF_UQI:
11771 : 17104 : case V8BF_FTYPE_V4SF_V8BF_UQI:
11772 : 17104 : case V16SF_FTYPE_V16SF_V32BF_V32BF:
11773 : 17104 : case V8SF_FTYPE_V8SF_V16BF_V16BF:
11774 : 17104 : case V4SF_FTYPE_V4SF_V8BF_V8BF:
11775 : 17104 : case V16QI_FTYPE_V16QI_V8HF_V8HF:
11776 : 17104 : case V32QI_FTYPE_V32QI_V16HF_V16HF:
11777 : 17104 : case V64QI_FTYPE_V64QI_V32HF_V32HF:
11778 : 17104 : case V16QI_FTYPE_V8HF_V16QI_UQI:
11779 : 17104 : case V16QI_FTYPE_V16HF_V16QI_UHI:
11780 : 17104 : case V32QI_FTYPE_V32HF_V32QI_USI:
11781 : 17104 : case V8HF_FTYPE_V16QI_V8HF_UQI:
11782 : 17104 : case V16HF_FTYPE_V16QI_V16HF_UHI:
11783 : 17104 : case V32HF_FTYPE_V32QI_V32HF_USI:
11784 : 17104 : nargs = 3;
11785 : 17104 : break;
11786 : 1456 : case V32QI_FTYPE_V32QI_V32QI_INT:
11787 : 1456 : case V16HI_FTYPE_V16HI_V16HI_INT:
11788 : 1456 : case V16QI_FTYPE_V16QI_V16QI_INT:
11789 : 1456 : case V4DI_FTYPE_V4DI_V4DI_INT:
11790 : 1456 : case V8HI_FTYPE_V8HI_V8HI_INT:
11791 : 1456 : case V8SI_FTYPE_V8SI_V8SI_INT:
11792 : 1456 : case V8SI_FTYPE_V8SI_V4SI_INT:
11793 : 1456 : case V8SF_FTYPE_V8SF_V8SF_INT:
11794 : 1456 : case V8SF_FTYPE_V8SF_V4SF_INT:
11795 : 1456 : case V4SI_FTYPE_V4SI_V4SI_INT:
11796 : 1456 : case V4DF_FTYPE_V4DF_V4DF_INT:
11797 : 1456 : case V16SF_FTYPE_V16SF_V16SF_INT:
11798 : 1456 : case V16SF_FTYPE_V16SF_V4SF_INT:
11799 : 1456 : case V16SI_FTYPE_V16SI_V4SI_INT:
11800 : 1456 : case V4DF_FTYPE_V4DF_V2DF_INT:
11801 : 1456 : case V4SF_FTYPE_V4SF_V4SF_INT:
11802 : 1456 : case V2DI_FTYPE_V2DI_V2DI_INT:
11803 : 1456 : case V4DI_FTYPE_V4DI_V2DI_INT:
11804 : 1456 : case V2DF_FTYPE_V2DF_V2DF_INT:
11805 : 1456 : case UQI_FTYPE_V8DI_V8UDI_INT:
11806 : 1456 : case UQI_FTYPE_V8DF_V8DF_INT:
11807 : 1456 : case UQI_FTYPE_V2DF_V2DF_INT:
11808 : 1456 : case UQI_FTYPE_V4SF_V4SF_INT:
11809 : 1456 : case UHI_FTYPE_V16SI_V16SI_INT:
11810 : 1456 : case UHI_FTYPE_V16SF_V16SF_INT:
11811 : 1456 : case V64QI_FTYPE_V64QI_V64QI_INT:
11812 : 1456 : case V32HI_FTYPE_V32HI_V32HI_INT:
11813 : 1456 : case V16SI_FTYPE_V16SI_V16SI_INT:
11814 : 1456 : case V8DI_FTYPE_V8DI_V8DI_INT:
11815 : 1456 : nargs = 3;
11816 : 1456 : nargs_constant = 1;
11817 : 1456 : break;
11818 : 47 : case V4DI_FTYPE_V4DI_V4DI_INT_CONVERT:
11819 : 47 : nargs = 3;
11820 : 47 : rmode = V4DImode;
11821 : 47 : nargs_constant = 1;
11822 : 47 : break;
11823 : 80 : case V2DI_FTYPE_V2DI_V2DI_INT_CONVERT:
11824 : 80 : nargs = 3;
11825 : 80 : rmode = V2DImode;
11826 : 80 : nargs_constant = 1;
11827 : 80 : break;
11828 : 48 : case V1DI_FTYPE_V1DI_V1DI_INT_CONVERT:
11829 : 48 : nargs = 3;
11830 : 48 : rmode = DImode;
11831 : 48 : nargs_constant = 1;
11832 : 48 : break;
11833 : 20 : case V2DI_FTYPE_V2DI_UINT_UINT:
11834 : 20 : nargs = 3;
11835 : 20 : nargs_constant = 2;
11836 : 20 : break;
11837 : 8 : case V8DI_FTYPE_V8DI_V8DI_INT_CONVERT:
11838 : 8 : nargs = 3;
11839 : 8 : rmode = V8DImode;
11840 : 8 : nargs_constant = 1;
11841 : 8 : break;
11842 : 16 : case V8DI_FTYPE_V8DI_V8DI_INT_V8DI_UDI_CONVERT:
11843 : 16 : nargs = 5;
11844 : 16 : rmode = V8DImode;
11845 : 16 : mask_pos = 2;
11846 : 16 : nargs_constant = 1;
11847 : 16 : break;
11848 : 311 : case QI_FTYPE_V8DF_INT_UQI:
11849 : 311 : case QI_FTYPE_V4DF_INT_UQI:
11850 : 311 : case QI_FTYPE_V2DF_INT_UQI:
11851 : 311 : case HI_FTYPE_V16SF_INT_UHI:
11852 : 311 : case QI_FTYPE_V8SF_INT_UQI:
11853 : 311 : case QI_FTYPE_V4SF_INT_UQI:
11854 : 311 : case QI_FTYPE_V8HF_INT_UQI:
11855 : 311 : case HI_FTYPE_V16HF_INT_UHI:
11856 : 311 : case SI_FTYPE_V32HF_INT_USI:
11857 : 311 : case QI_FTYPE_V8BF_INT_UQI:
11858 : 311 : case HI_FTYPE_V16BF_INT_UHI:
11859 : 311 : case SI_FTYPE_V32BF_INT_USI:
11860 : 311 : case V4SI_FTYPE_V4SI_V4SI_UHI:
11861 : 311 : case V8SI_FTYPE_V8SI_V8SI_UHI:
11862 : 311 : nargs = 3;
11863 : 311 : mask_pos = 1;
11864 : 311 : nargs_constant = 1;
11865 : 311 : break;
11866 : 17 : case V4DI_FTYPE_V4DI_V4DI_INT_V4DI_USI_CONVERT:
11867 : 17 : nargs = 5;
11868 : 17 : rmode = V4DImode;
11869 : 17 : mask_pos = 2;
11870 : 17 : nargs_constant = 1;
11871 : 17 : break;
11872 : 17 : case V2DI_FTYPE_V2DI_V2DI_INT_V2DI_UHI_CONVERT:
11873 : 17 : nargs = 5;
11874 : 17 : rmode = V2DImode;
11875 : 17 : mask_pos = 2;
11876 : 17 : nargs_constant = 1;
11877 : 17 : break;
11878 : 17000 : case V32QI_FTYPE_V32QI_V32QI_V32QI_USI:
11879 : 17000 : case V32HI_FTYPE_V32HI_V32HI_V32HI_USI:
11880 : 17000 : case V32BF_FTYPE_V32BF_V32BF_V32BF_USI:
11881 : 17000 : case V32HI_FTYPE_V64QI_V64QI_V32HI_USI:
11882 : 17000 : case V16SI_FTYPE_V32HI_V32HI_V16SI_UHI:
11883 : 17000 : case V64QI_FTYPE_V64QI_V64QI_V64QI_UDI:
11884 : 17000 : case V32HI_FTYPE_V32HI_V8HI_V32HI_USI:
11885 : 17000 : case V16HI_FTYPE_V16HI_V8HI_V16HI_UHI:
11886 : 17000 : case V8SI_FTYPE_V8SI_V4SI_V8SI_UQI:
11887 : 17000 : case V4DI_FTYPE_V4DI_V2DI_V4DI_UQI:
11888 : 17000 : case V64QI_FTYPE_V32HI_V32HI_V64QI_UDI:
11889 : 17000 : case V32QI_FTYPE_V16HI_V16HI_V32QI_USI:
11890 : 17000 : case V16QI_FTYPE_V8HI_V8HI_V16QI_UHI:
11891 : 17000 : case V32HI_FTYPE_V16SI_V16SI_V32HI_USI:
11892 : 17000 : case V16HI_FTYPE_V8SI_V8SI_V16HI_UHI:
11893 : 17000 : case V8HI_FTYPE_V4SI_V4SI_V8HI_UQI:
11894 : 17000 : case V4DF_FTYPE_V4DF_V4DI_V4DF_UQI:
11895 : 17000 : case V32HF_FTYPE_V32HF_V32HF_V32HF_USI:
11896 : 17000 : case V8SF_FTYPE_V8SF_V8SI_V8SF_UQI:
11897 : 17000 : case V4SF_FTYPE_V4SF_V4SI_V4SF_UQI:
11898 : 17000 : case V2DF_FTYPE_V2DF_V2DI_V2DF_UQI:
11899 : 17000 : case V2DI_FTYPE_V4SI_V4SI_V2DI_UQI:
11900 : 17000 : case V4DI_FTYPE_V8SI_V8SI_V4DI_UQI:
11901 : 17000 : case V4DF_FTYPE_V4DI_V4DF_V4DF_UQI:
11902 : 17000 : case V8SF_FTYPE_V8SI_V8SF_V8SF_UQI:
11903 : 17000 : case V2DF_FTYPE_V2DI_V2DF_V2DF_UQI:
11904 : 17000 : case V4SF_FTYPE_V4SI_V4SF_V4SF_UQI:
11905 : 17000 : case V16SF_FTYPE_V16SF_V16SF_V16SF_UHI:
11906 : 17000 : case V16SF_FTYPE_V16SF_V16SI_V16SF_UHI:
11907 : 17000 : case V16SF_FTYPE_V16SI_V16SF_V16SF_UHI:
11908 : 17000 : case V16SI_FTYPE_V16SI_V16SI_V16SI_UHI:
11909 : 17000 : case V16SI_FTYPE_V16SI_V4SI_V16SI_UHI:
11910 : 17000 : case V8HI_FTYPE_V8HI_V8HI_V8HI_UQI:
11911 : 17000 : case V8BF_FTYPE_V8BF_V8BF_V8BF_UQI:
11912 : 17000 : case V8SI_FTYPE_V8SI_V8SI_V8SI_UQI:
11913 : 17000 : case V4SI_FTYPE_V4SI_V4SI_V4SI_UQI:
11914 : 17000 : case V16HF_FTYPE_V16HF_V16HF_V16HF_UQI:
11915 : 17000 : case V16HF_FTYPE_V16HF_V16HF_V16HF_UHI:
11916 : 17000 : case V8SF_FTYPE_V8SF_V8SF_V8SF_UQI:
11917 : 17000 : case V16QI_FTYPE_V16QI_V16QI_V16QI_UHI:
11918 : 17000 : case V16HI_FTYPE_V16HI_V16HI_V16HI_UHI:
11919 : 17000 : case V16BF_FTYPE_V16BF_V16BF_V16BF_UHI:
11920 : 17000 : case V2DI_FTYPE_V2DI_V2DI_V2DI_UQI:
11921 : 17000 : case V2DF_FTYPE_V2DF_V2DF_V2DF_UQI:
11922 : 17000 : case V4DI_FTYPE_V4DI_V4DI_V4DI_UQI:
11923 : 17000 : case V4DF_FTYPE_V4DF_V4DF_V4DF_UQI:
11924 : 17000 : case V8HF_FTYPE_V8HF_V8HF_V8HF_UQI:
11925 : 17000 : case V4SF_FTYPE_V4SF_V4SF_V4SF_UQI:
11926 : 17000 : case V8DF_FTYPE_V8DF_V8DF_V8DF_UQI:
11927 : 17000 : case V8DF_FTYPE_V8DF_V8DI_V8DF_UQI:
11928 : 17000 : case V8DF_FTYPE_V8DI_V8DF_V8DF_UQI:
11929 : 17000 : case V8DI_FTYPE_V16SI_V16SI_V8DI_UQI:
11930 : 17000 : case V8DI_FTYPE_V8DI_V2DI_V8DI_UQI:
11931 : 17000 : case V8DI_FTYPE_V8DI_V8DI_V8DI_UQI:
11932 : 17000 : case V8HI_FTYPE_V16QI_V16QI_V8HI_UQI:
11933 : 17000 : case V16HI_FTYPE_V32QI_V32QI_V16HI_UHI:
11934 : 17000 : case V8SI_FTYPE_V16HI_V16HI_V8SI_UQI:
11935 : 17000 : case V4SI_FTYPE_V8HI_V8HI_V4SI_UQI:
11936 : 17000 : case V32BF_FTYPE_V16SF_V16SF_V32BF_USI:
11937 : 17000 : case V16BF_FTYPE_V8SF_V8SF_V16BF_UHI:
11938 : 17000 : case V8BF_FTYPE_V4SF_V4SF_V8BF_UQI:
11939 : 17000 : case V32HF_FTYPE_V16SF_V16SF_V32HF_USI:
11940 : 17000 : case V16HF_FTYPE_V8SF_V8SF_V16HF_UHI:
11941 : 17000 : case V8HF_FTYPE_V4SF_V4SF_V8HF_UQI:
11942 : 17000 : case V16QI_FTYPE_V8HF_V8HF_V16QI_UHI:
11943 : 17000 : case V32QI_FTYPE_V16HF_V16HF_V32QI_USI:
11944 : 17000 : case V64QI_FTYPE_V32HF_V32HF_V64QI_UDI:
11945 : 17000 : case V16QI_FTYPE_V16QI_V8HF_V16QI_UHI:
11946 : 17000 : case V16QI_FTYPE_V32QI_V16HF_V16QI_UHI:
11947 : 17000 : case V32QI_FTYPE_V64QI_V32HF_V32QI_USI:
11948 : 17000 : nargs = 4;
11949 : 17000 : break;
11950 : 11 : case V2DF_FTYPE_V2DF_V2DF_V2DI_INT:
11951 : 11 : case V4DF_FTYPE_V4DF_V4DF_V4DI_INT:
11952 : 11 : case V4SF_FTYPE_V4SF_V4SF_V4SI_INT:
11953 : 11 : case V8SF_FTYPE_V8SF_V8SF_V8SI_INT:
11954 : 11 : case V16SF_FTYPE_V16SF_V16SF_V16SI_INT:
11955 : 11 : case V4SI_FTYPE_V4SI_V4SI_V4SI_INT:
11956 : 11 : nargs = 4;
11957 : 11 : nargs_constant = 1;
11958 : 11 : break;
11959 : 3685 : case UQI_FTYPE_V4DI_V4DI_INT_UQI:
11960 : 3685 : case UQI_FTYPE_V8SI_V8SI_INT_UQI:
11961 : 3685 : case QI_FTYPE_V4DF_V4DF_INT_UQI:
11962 : 3685 : case QI_FTYPE_V8SF_V8SF_INT_UQI:
11963 : 3685 : case UHI_FTYPE_V16HF_V16HF_INT_UHI:
11964 : 3685 : case UQI_FTYPE_V2DI_V2DI_INT_UQI:
11965 : 3685 : case UQI_FTYPE_V4SI_V4SI_INT_UQI:
11966 : 3685 : case UQI_FTYPE_V2DF_V2DF_INT_UQI:
11967 : 3685 : case UQI_FTYPE_V4SF_V4SF_INT_UQI:
11968 : 3685 : case UQI_FTYPE_V8HF_V8HF_INT_UQI:
11969 : 3685 : case UDI_FTYPE_V64QI_V64QI_INT_UDI:
11970 : 3685 : case USI_FTYPE_V32QI_V32QI_INT_USI:
11971 : 3685 : case UHI_FTYPE_V16QI_V16QI_INT_UHI:
11972 : 3685 : case USI_FTYPE_V32HI_V32HI_INT_USI:
11973 : 3685 : case USI_FTYPE_V32BF_V32BF_INT_USI:
11974 : 3685 : case USI_FTYPE_V32HF_V32HF_INT_USI:
11975 : 3685 : case UHI_FTYPE_V16HI_V16HI_INT_UHI:
11976 : 3685 : case UHI_FTYPE_V16BF_V16BF_INT_UHI:
11977 : 3685 : case UQI_FTYPE_V8HI_V8HI_INT_UQI:
11978 : 3685 : case UQI_FTYPE_V8BF_V8BF_INT_UQI:
11979 : 3685 : nargs = 4;
11980 : 3685 : mask_pos = 1;
11981 : 3685 : nargs_constant = 1;
11982 : 3685 : break;
11983 : 23 : case V2DI_FTYPE_V2DI_V2DI_UINT_UINT:
11984 : 23 : nargs = 4;
11985 : 23 : nargs_constant = 2;
11986 : 23 : break;
11987 : 67 : case UCHAR_FTYPE_UCHAR_UINT_UINT_PUNSIGNED:
11988 : 67 : case UCHAR_FTYPE_UCHAR_ULONGLONG_ULONGLONG_PULONGLONG:
11989 : 67 : case V16SF_FTYPE_V16SF_V32BF_V32BF_UHI:
11990 : 67 : case V8SF_FTYPE_V8SF_V16BF_V16BF_UQI:
11991 : 67 : case V4SF_FTYPE_V4SF_V8BF_V8BF_UQI:
11992 : 67 : nargs = 4;
11993 : 67 : break;
11994 : 667 : case UQI_FTYPE_V8DI_V8DI_INT_UQI:
11995 : 667 : case UHI_FTYPE_V16SI_V16SI_INT_UHI:
11996 : 667 : mask_pos = 1;
11997 : 667 : nargs = 4;
11998 : 667 : nargs_constant = 1;
11999 : 667 : break;
12000 : 3754 : case V8SF_FTYPE_V8SF_INT_V8SF_UQI:
12001 : 3754 : case V4SF_FTYPE_V4SF_INT_V4SF_UQI:
12002 : 3754 : case V2DF_FTYPE_V4DF_INT_V2DF_UQI:
12003 : 3754 : case V2DI_FTYPE_V4DI_INT_V2DI_UQI:
12004 : 3754 : case V8SF_FTYPE_V16SF_INT_V8SF_UQI:
12005 : 3754 : case V8SI_FTYPE_V16SI_INT_V8SI_UQI:
12006 : 3754 : case V2DF_FTYPE_V8DF_INT_V2DF_UQI:
12007 : 3754 : case V2DI_FTYPE_V8DI_INT_V2DI_UQI:
12008 : 3754 : case V4SF_FTYPE_V8SF_INT_V4SF_UQI:
12009 : 3754 : case V4SI_FTYPE_V8SI_INT_V4SI_UQI:
12010 : 3754 : case V8HI_FTYPE_V8SF_INT_V8HI_UQI:
12011 : 3754 : case V8HI_FTYPE_V4SF_INT_V8HI_UQI:
12012 : 3754 : case V32HI_FTYPE_V32HI_INT_V32HI_USI:
12013 : 3754 : case V16HI_FTYPE_V16HI_INT_V16HI_UHI:
12014 : 3754 : case V8HI_FTYPE_V8HI_INT_V8HI_UQI:
12015 : 3754 : case V32BF_FTYPE_V32BF_INT_V32BF_USI:
12016 : 3754 : case V16BF_FTYPE_V16BF_INT_V16BF_UHI:
12017 : 3754 : case V8BF_FTYPE_V8BF_INT_V8BF_UQI:
12018 : 3754 : case V4DI_FTYPE_V4DI_INT_V4DI_UQI:
12019 : 3754 : case V2DI_FTYPE_V2DI_INT_V2DI_UQI:
12020 : 3754 : case V8SI_FTYPE_V8SI_INT_V8SI_UQI:
12021 : 3754 : case V4SI_FTYPE_V4SI_INT_V4SI_UQI:
12022 : 3754 : case V4DF_FTYPE_V4DF_INT_V4DF_UQI:
12023 : 3754 : case V2DF_FTYPE_V2DF_INT_V2DF_UQI:
12024 : 3754 : case V8DF_FTYPE_V8DF_INT_V8DF_UQI:
12025 : 3754 : case V16SF_FTYPE_V16SF_INT_V16SF_UHI:
12026 : 3754 : case V16HI_FTYPE_V16SF_INT_V16HI_UHI:
12027 : 3754 : case V16SI_FTYPE_V16SI_INT_V16SI_UHI:
12028 : 3754 : case V16HF_FTYPE_V16HF_INT_V16HF_UHI:
12029 : 3754 : case V8HF_FTYPE_V8HF_INT_V8HF_UQI:
12030 : 3754 : case V4SI_FTYPE_V16SI_INT_V4SI_UQI:
12031 : 3754 : case V4DI_FTYPE_V8DI_INT_V4DI_UQI:
12032 : 3754 : case V4DF_FTYPE_V8DF_INT_V4DF_UQI:
12033 : 3754 : case V4SF_FTYPE_V16SF_INT_V4SF_UQI:
12034 : 3754 : case V8DI_FTYPE_V8DI_INT_V8DI_UQI:
12035 : 3754 : nargs = 4;
12036 : 3754 : mask_pos = 2;
12037 : 3754 : nargs_constant = 1;
12038 : 3754 : break;
12039 : 1588 : case V16SF_FTYPE_V16SF_V4SF_INT_V16SF_UHI:
12040 : 1588 : case V16SI_FTYPE_V16SI_V4SI_INT_V16SI_UHI:
12041 : 1588 : case V8DF_FTYPE_V8DF_V8DF_INT_V8DF_UQI:
12042 : 1588 : case V8DI_FTYPE_V8DI_V8DI_INT_V8DI_UQI:
12043 : 1588 : case V16SF_FTYPE_V16SF_V16SF_INT_V16SF_UHI:
12044 : 1588 : case V16SI_FTYPE_V16SI_V16SI_INT_V16SI_UHI:
12045 : 1588 : case V4SF_FTYPE_V4SF_V4SF_INT_V4SF_UQI:
12046 : 1588 : case V2DF_FTYPE_V2DF_V2DF_INT_V2DF_UQI:
12047 : 1588 : case V8DF_FTYPE_V8DF_V4DF_INT_V8DF_UQI:
12048 : 1588 : case V8DI_FTYPE_V8DI_V4DI_INT_V8DI_UQI:
12049 : 1588 : case V4DF_FTYPE_V4DF_V4DF_INT_V4DF_UQI:
12050 : 1588 : case V8SF_FTYPE_V8SF_V8SF_INT_V8SF_UQI:
12051 : 1588 : case V8DF_FTYPE_V8DF_V2DF_INT_V8DF_UQI:
12052 : 1588 : case V8DI_FTYPE_V8DI_V2DI_INT_V8DI_UQI:
12053 : 1588 : case V8SI_FTYPE_V8SI_V8SI_INT_V8SI_UQI:
12054 : 1588 : case V4DI_FTYPE_V4DI_V4DI_INT_V4DI_UQI:
12055 : 1588 : case V4SI_FTYPE_V4SI_V4SI_INT_V4SI_UQI:
12056 : 1588 : case V2DI_FTYPE_V2DI_V2DI_INT_V2DI_UQI:
12057 : 1588 : case V32HI_FTYPE_V64QI_V64QI_INT_V32HI_USI:
12058 : 1588 : case V16HI_FTYPE_V32QI_V32QI_INT_V16HI_UHI:
12059 : 1588 : case V8HI_FTYPE_V16QI_V16QI_INT_V8HI_UQI:
12060 : 1588 : case V16SF_FTYPE_V16SF_V8SF_INT_V16SF_UHI:
12061 : 1588 : case V16SI_FTYPE_V16SI_V8SI_INT_V16SI_UHI:
12062 : 1588 : case V8SF_FTYPE_V8SF_V4SF_INT_V8SF_UQI:
12063 : 1588 : case V8SI_FTYPE_V8SI_V4SI_INT_V8SI_UQI:
12064 : 1588 : case V4DI_FTYPE_V4DI_V2DI_INT_V4DI_UQI:
12065 : 1588 : case V4DF_FTYPE_V4DF_V2DF_INT_V4DF_UQI:
12066 : 1588 : nargs = 5;
12067 : 1588 : mask_pos = 2;
12068 : 1588 : nargs_constant = 1;
12069 : 1588 : break;
12070 : 268 : case V8DI_FTYPE_V8DI_V8DI_V8DI_INT_UQI:
12071 : 268 : case V16SI_FTYPE_V16SI_V16SI_V16SI_INT_UHI:
12072 : 268 : case V2DF_FTYPE_V2DF_V2DF_V2DI_INT_UQI:
12073 : 268 : case V4SF_FTYPE_V4SF_V4SF_V4SI_INT_UQI:
12074 : 268 : case V8SF_FTYPE_V8SF_V8SF_V8SI_INT_UQI:
12075 : 268 : case V8SI_FTYPE_V8SI_V8SI_V8SI_INT_UQI:
12076 : 268 : case V4DF_FTYPE_V4DF_V4DF_V4DI_INT_UQI:
12077 : 268 : case V4DI_FTYPE_V4DI_V4DI_V4DI_INT_UQI:
12078 : 268 : case V4SI_FTYPE_V4SI_V4SI_V4SI_INT_UQI:
12079 : 268 : case V2DI_FTYPE_V2DI_V2DI_V2DI_INT_UQI:
12080 : 268 : nargs = 5;
12081 : 268 : mask_pos = 1;
12082 : 268 : nargs_constant = 1;
12083 : 268 : break;
12084 : 612 : case V64QI_FTYPE_V64QI_V64QI_INT_V64QI_UDI:
12085 : 612 : case V32QI_FTYPE_V32QI_V32QI_INT_V32QI_USI:
12086 : 612 : case V16QI_FTYPE_V16QI_V16QI_INT_V16QI_UHI:
12087 : 612 : case V32HI_FTYPE_V32HI_V32HI_INT_V32HI_INT:
12088 : 612 : case V16SI_FTYPE_V16SI_V16SI_INT_V16SI_INT:
12089 : 612 : case V8DI_FTYPE_V8DI_V8DI_INT_V8DI_INT:
12090 : 612 : case V16HI_FTYPE_V16HI_V16HI_INT_V16HI_INT:
12091 : 612 : case V8SI_FTYPE_V8SI_V8SI_INT_V8SI_INT:
12092 : 612 : case V4DI_FTYPE_V4DI_V4DI_INT_V4DI_INT:
12093 : 612 : case V8HI_FTYPE_V8HI_V8HI_INT_V8HI_INT:
12094 : 612 : case V4SI_FTYPE_V4SI_V4SI_INT_V4SI_INT:
12095 : 612 : case V2DI_FTYPE_V2DI_V2DI_INT_V2DI_INT:
12096 : 612 : case V8BF_FTYPE_V8BF_V8BF_INT_V8BF_UQI:
12097 : 612 : case V16BF_FTYPE_V16BF_V16BF_INT_V16BF_UHI:
12098 : 612 : case V32BF_FTYPE_V32BF_V32BF_INT_V32BF_USI:
12099 : 612 : case V8HF_FTYPE_V8HF_V8HF_INT_V8HF_UQI:
12100 : 612 : nargs = 5;
12101 : 612 : mask_pos = 1;
12102 : 612 : nargs_constant = 2;
12103 : 612 : break;
12104 : :
12105 : 0 : default:
12106 : 0 : gcc_unreachable ();
12107 : : }
12108 : :
12109 : 53848 : gcc_assert (nargs <= ARRAY_SIZE (xops));
12110 : :
12111 : 57570 : if (comparison != UNKNOWN)
12112 : : {
12113 : 606 : gcc_assert (nargs == 2);
12114 : 606 : return ix86_expand_sse_compare (d, exp, target, swap);
12115 : : }
12116 : :
12117 : 56964 : if (rmode == VOIDmode || rmode == tmode)
12118 : : {
12119 : 56779 : if (optimize
12120 : 17227 : || target == 0
12121 : 17227 : || GET_MODE (target) != tmode
12122 : 73804 : || !insn_p->operand[0].predicate (target, tmode))
12123 : 39842 : target = gen_reg_rtx (tmode);
12124 : 16937 : else if (memory_operand (target, tmode))
12125 : 578 : num_memory++;
12126 : : real_target = target;
12127 : : }
12128 : : else
12129 : : {
12130 : 185 : real_target = gen_reg_rtx (tmode);
12131 : 185 : target = lowpart_subreg (rmode, real_target, tmode);
12132 : : }
12133 : :
12134 : 247229 : for (i = 0; i < nargs; i++)
12135 : : {
12136 : 190498 : tree arg = CALL_EXPR_ARG (exp, i);
12137 : 190498 : rtx op = expand_normal (arg);
12138 : 190498 : machine_mode mode = insn_p->operand[i + 1].mode;
12139 : : /* Need to fixup modeless constant before testing predicate. */
12140 : 190498 : op = fixup_modeless_constant (op, mode);
12141 : 190498 : bool match = insn_p->operand[i + 1].predicate (op, mode);
12142 : :
12143 : 190498 : if (second_arg_count && i == 1)
12144 : : {
12145 : : /* SIMD shift insns take either an 8-bit immediate or
12146 : : register as count. But builtin functions take int as
12147 : : count. If count doesn't match, we put it in register.
12148 : : The instructions are using 64-bit count, if op is just
12149 : : 32-bit, zero-extend it, as negative shift counts
12150 : : are undefined behavior and zero-extension is more
12151 : : efficient. */
12152 : 2872 : if (!match)
12153 : : {
12154 : 1748 : if (SCALAR_INT_MODE_P (GET_MODE (op)))
12155 : 489 : op = convert_modes (mode, GET_MODE (op), op, 1);
12156 : : else
12157 : 1259 : op = lowpart_subreg (mode, op, GET_MODE (op));
12158 : 1748 : if (!insn_p->operand[i + 1].predicate (op, mode))
12159 : 190 : op = copy_to_reg (op);
12160 : : }
12161 : : }
12162 : 187626 : else if ((mask_pos && (nargs - i - mask_pos) == nargs_constant) ||
12163 : 141843 : (!mask_pos && (nargs - i) <= nargs_constant))
12164 : : {
12165 : 15888 : if (!match)
12166 : 233 : switch (icode)
12167 : : {
12168 : 2 : case CODE_FOR_avx_vinsertf128v4di:
12169 : 2 : case CODE_FOR_avx_vextractf128v4di:
12170 : 2 : error ("the last argument must be an 1-bit immediate");
12171 : 2 : return const0_rtx;
12172 : :
12173 : 8 : case CODE_FOR_avx512f_cmpv8di3_mask:
12174 : 8 : case CODE_FOR_avx512f_cmpv16si3_mask:
12175 : 8 : case CODE_FOR_avx512f_ucmpv8di3_mask:
12176 : 8 : case CODE_FOR_avx512f_ucmpv16si3_mask:
12177 : 8 : case CODE_FOR_avx512vl_cmpv4di3_mask:
12178 : 8 : case CODE_FOR_avx512vl_cmpv8si3_mask:
12179 : 8 : case CODE_FOR_avx512vl_ucmpv4di3_mask:
12180 : 8 : case CODE_FOR_avx512vl_ucmpv8si3_mask:
12181 : 8 : case CODE_FOR_avx512vl_cmpv2di3_mask:
12182 : 8 : case CODE_FOR_avx512vl_cmpv4si3_mask:
12183 : 8 : case CODE_FOR_avx512vl_ucmpv2di3_mask:
12184 : 8 : case CODE_FOR_avx512vl_ucmpv4si3_mask:
12185 : 8 : error ("the last argument must be a 3-bit immediate");
12186 : 8 : return const0_rtx;
12187 : :
12188 : 24 : case CODE_FOR_sse4_1_roundsd:
12189 : 24 : case CODE_FOR_sse4_1_roundss:
12190 : :
12191 : 24 : case CODE_FOR_sse4_1_roundpd:
12192 : 24 : case CODE_FOR_sse4_1_roundps:
12193 : 24 : case CODE_FOR_avx_roundpd256:
12194 : 24 : case CODE_FOR_avx_roundps256:
12195 : :
12196 : 24 : case CODE_FOR_sse4_1_roundpd_vec_pack_sfix:
12197 : 24 : case CODE_FOR_sse4_1_roundps_sfix:
12198 : 24 : case CODE_FOR_avx_roundpd_vec_pack_sfix256:
12199 : 24 : case CODE_FOR_avx_roundps_sfix256:
12200 : :
12201 : 24 : case CODE_FOR_sse4_1_blendps:
12202 : 24 : case CODE_FOR_avx_blendpd256:
12203 : 24 : case CODE_FOR_avx_vpermilv4df:
12204 : 24 : case CODE_FOR_avx_vpermilv4df_mask:
12205 : 24 : case CODE_FOR_avx512f_getmantv8df_mask:
12206 : 24 : case CODE_FOR_avx512f_getmantv16sf_mask:
12207 : 24 : case CODE_FOR_avx512vl_getmantv16hf_mask:
12208 : 24 : case CODE_FOR_avx512vl_getmantv8sf_mask:
12209 : 24 : case CODE_FOR_avx512vl_getmantv4df_mask:
12210 : 24 : case CODE_FOR_avx512fp16_getmantv8hf_mask:
12211 : 24 : case CODE_FOR_avx512vl_getmantv4sf_mask:
12212 : 24 : case CODE_FOR_avx512vl_getmantv2df_mask:
12213 : 24 : case CODE_FOR_avx512dq_rangepv8df_mask_round:
12214 : 24 : case CODE_FOR_avx512dq_rangepv16sf_mask_round:
12215 : 24 : case CODE_FOR_avx512dq_rangepv4df_mask:
12216 : 24 : case CODE_FOR_avx512dq_rangepv8sf_mask:
12217 : 24 : case CODE_FOR_avx512dq_rangepv2df_mask:
12218 : 24 : case CODE_FOR_avx512dq_rangepv4sf_mask:
12219 : 24 : case CODE_FOR_avx_shufpd256_mask:
12220 : 24 : error ("the last argument must be a 4-bit immediate");
12221 : 24 : return const0_rtx;
12222 : :
12223 : 15 : case CODE_FOR_sha1rnds4:
12224 : 15 : case CODE_FOR_sse4_1_blendpd:
12225 : 15 : case CODE_FOR_avx_vpermilv2df:
12226 : 15 : case CODE_FOR_avx_vpermilv2df_mask:
12227 : 15 : case CODE_FOR_xop_vpermil2v2df3:
12228 : 15 : case CODE_FOR_xop_vpermil2v4sf3:
12229 : 15 : case CODE_FOR_xop_vpermil2v4df3:
12230 : 15 : case CODE_FOR_xop_vpermil2v8sf3:
12231 : 15 : case CODE_FOR_avx512f_vinsertf32x4_mask:
12232 : 15 : case CODE_FOR_avx512f_vinserti32x4_mask:
12233 : 15 : case CODE_FOR_avx512f_vextractf32x4_mask:
12234 : 15 : case CODE_FOR_avx512f_vextracti32x4_mask:
12235 : 15 : case CODE_FOR_sse2_shufpd:
12236 : 15 : case CODE_FOR_sse2_shufpd_mask:
12237 : 15 : case CODE_FOR_avx512dq_shuf_f64x2_mask:
12238 : 15 : case CODE_FOR_avx512dq_shuf_i64x2_mask:
12239 : 15 : case CODE_FOR_avx512vl_shuf_i32x4_mask:
12240 : 15 : case CODE_FOR_avx512vl_shuf_f32x4_mask:
12241 : 15 : error ("the last argument must be a 2-bit immediate");
12242 : 15 : return const0_rtx;
12243 : :
12244 : 30 : case CODE_FOR_avx_vextractf128v4df:
12245 : 30 : case CODE_FOR_avx_vextractf128v8sf:
12246 : 30 : case CODE_FOR_avx_vextractf128v8si:
12247 : 30 : case CODE_FOR_avx_vinsertf128v4df:
12248 : 30 : case CODE_FOR_avx_vinsertf128v8sf:
12249 : 30 : case CODE_FOR_avx_vinsertf128v8si:
12250 : 30 : case CODE_FOR_avx512f_vinsertf64x4_mask:
12251 : 30 : case CODE_FOR_avx512f_vinserti64x4_mask:
12252 : 30 : case CODE_FOR_avx512f_vextractf64x4_mask:
12253 : 30 : case CODE_FOR_avx512f_vextracti64x4_mask:
12254 : 30 : case CODE_FOR_avx512dq_vinsertf32x8_mask:
12255 : 30 : case CODE_FOR_avx512dq_vinserti32x8_mask:
12256 : 30 : case CODE_FOR_avx512vl_vinsertv4df:
12257 : 30 : case CODE_FOR_avx512vl_vinsertv4di:
12258 : 30 : case CODE_FOR_avx512vl_vinsertv8sf:
12259 : 30 : case CODE_FOR_avx512vl_vinsertv8si:
12260 : 30 : error ("the last argument must be a 1-bit immediate");
12261 : 30 : return const0_rtx;
12262 : :
12263 : 16 : case CODE_FOR_avx_vmcmpv2df3:
12264 : 16 : case CODE_FOR_avx_vmcmpv4sf3:
12265 : 16 : case CODE_FOR_avx_cmpv2df3:
12266 : 16 : case CODE_FOR_avx_cmpv4sf3:
12267 : 16 : if (CONST_INT_P (op) && IN_RANGE (INTVAL (op), 8, 31))
12268 : : {
12269 : 4 : error ("'%s' needs isa option %s", d->name, "-mavx");
12270 : 4 : return const0_rtx;
12271 : : }
12272 : : /* FALLTHRU */
12273 : 18 : case CODE_FOR_avx_cmpv4df3:
12274 : 18 : case CODE_FOR_avx_cmpv8sf3:
12275 : 18 : case CODE_FOR_avx512f_cmpv8df3_mask:
12276 : 18 : case CODE_FOR_avx512f_cmpv16sf3_mask:
12277 : 18 : case CODE_FOR_avx512f_vmcmpv2df3_mask:
12278 : 18 : case CODE_FOR_avx512f_vmcmpv4sf3_mask:
12279 : 18 : case CODE_FOR_avx512bw_cmpv32hf3_mask:
12280 : 18 : case CODE_FOR_avx512vl_cmpv16hf3_mask:
12281 : 18 : case CODE_FOR_avx512fp16_cmpv8hf3_mask:
12282 : 18 : error ("the last argument must be a 5-bit immediate");
12283 : 18 : return const0_rtx;
12284 : :
12285 : 132 : default:
12286 : 132 : switch (nargs_constant)
12287 : : {
12288 : 8 : case 2:
12289 : 8 : if ((mask_pos && (nargs - i - mask_pos) == nargs_constant) ||
12290 : 8 : (!mask_pos && (nargs - i) == nargs_constant))
12291 : : {
12292 : 4 : error ("the next to last argument must be an 8-bit immediate");
12293 : 4 : break;
12294 : : }
12295 : : /* FALLTHRU */
12296 : 128 : case 1:
12297 : 128 : error ("the last argument must be an 8-bit immediate");
12298 : 128 : break;
12299 : 0 : default:
12300 : 0 : gcc_unreachable ();
12301 : : }
12302 : 132 : return const0_rtx;
12303 : : }
12304 : : }
12305 : : else
12306 : : {
12307 : 171738 : if (VECTOR_MODE_P (mode))
12308 : 123447 : op = safe_vector_operand (op, mode);
12309 : :
12310 : : /* If we aren't optimizing, only allow one memory operand to
12311 : : be generated. */
12312 : 171738 : if (memory_operand (op, mode))
12313 : : {
12314 : 20437 : num_memory++;
12315 : 20437 : if (!optimize && num_memory > 1)
12316 : 7961 : op = copy_to_mode_reg (mode, op);
12317 : : }
12318 : :
12319 : 171738 : if (GET_MODE (op) == mode || GET_MODE (op) == VOIDmode)
12320 : : {
12321 : 143778 : if (!match)
12322 : 31429 : op = copy_to_mode_reg (mode, op);
12323 : : }
12324 : : else
12325 : : {
12326 : 27960 : op = copy_to_reg (op);
12327 : 27960 : op = lowpart_subreg (mode, op, GET_MODE (op));
12328 : : }
12329 : : }
12330 : :
12331 : 190265 : xops[i] = op;
12332 : : }
12333 : :
12334 : 56731 : switch (nargs)
12335 : : {
12336 : 3116 : case 1:
12337 : 3116 : pat = GEN_FCN (icode) (real_target, xops[0]);
12338 : 3116 : break;
12339 : 5590 : case 2:
12340 : 5590 : pat = GEN_FCN (icode) (real_target, xops[0], xops[1]);
12341 : 5590 : break;
12342 : 18984 : case 3:
12343 : 18984 : pat = GEN_FCN (icode) (real_target, xops[0], xops[1], xops[2]);
12344 : 18984 : break;
12345 : 26559 : case 4:
12346 : 26559 : pat = GEN_FCN (icode) (real_target, xops[0], xops[1],
12347 : : xops[2], xops[3]);
12348 : 26559 : break;
12349 : 2482 : case 5:
12350 : 2482 : pat = GEN_FCN (icode) (real_target, xops[0], xops[1],
12351 : : xops[2], xops[3], xops[4]);
12352 : 2482 : break;
12353 : : case 6:
12354 : : pat = GEN_FCN (icode) (real_target, xops[0], xops[1],
12355 : : xops[2], xops[3], xops[4], xops[5]);
12356 : : break;
12357 : : default:
12358 : : gcc_unreachable ();
12359 : : }
12360 : :
12361 : 56731 : if (! pat)
12362 : : return 0;
12363 : :
12364 : 56731 : emit_insn (pat);
12365 : 56731 : return target;
12366 : : }
12367 : :
12368 : : /* Transform pattern of following layout:
12369 : : (set A
12370 : : (unspec [B C] UNSPEC_EMBEDDED_ROUNDING))
12371 : : )
12372 : : into:
12373 : : (set (A B)) */
12374 : :
12375 : : static rtx
12376 : 4956 : ix86_erase_embedded_rounding (rtx pat)
12377 : : {
12378 : 4956 : if (GET_CODE (pat) == INSN)
12379 : 742 : pat = PATTERN (pat);
12380 : :
12381 : 4956 : gcc_assert (GET_CODE (pat) == SET);
12382 : 4956 : rtx src = SET_SRC (pat);
12383 : 4956 : gcc_assert (XVECLEN (src, 0) == 2);
12384 : 4956 : rtx p0 = XVECEXP (src, 0, 0);
12385 : 4956 : gcc_assert (GET_CODE (src) == UNSPEC
12386 : : && XINT (src, 1) == UNSPEC_EMBEDDED_ROUNDING);
12387 : 4956 : rtx res = gen_rtx_SET (SET_DEST (pat), p0);
12388 : 4956 : return res;
12389 : : }
12390 : :
12391 : : /* Subroutine of ix86_expand_round_builtin to take care of comi insns
12392 : : with rounding. */
12393 : : static rtx
12394 : 97 : ix86_expand_sse_comi_round (const struct builtin_description *d,
12395 : : tree exp, rtx target, bool comx_ok)
12396 : : {
12397 : 97 : rtx pat, set_dst;
12398 : 97 : tree arg0 = CALL_EXPR_ARG (exp, 0);
12399 : 97 : tree arg1 = CALL_EXPR_ARG (exp, 1);
12400 : 97 : tree arg2 = CALL_EXPR_ARG (exp, 2);
12401 : 97 : tree arg3 = CALL_EXPR_ARG (exp, 3);
12402 : 97 : rtx op0 = expand_normal (arg0);
12403 : 97 : rtx op1 = expand_normal (arg1);
12404 : 97 : rtx op2 = expand_normal (arg2);
12405 : 97 : rtx op3 = expand_normal (arg3);
12406 : 97 : enum insn_code icode = d->icode;
12407 : 97 : const struct insn_data_d *insn_p = &insn_data[icode];
12408 : 97 : machine_mode mode0 = insn_p->operand[0].mode;
12409 : 97 : machine_mode mode1 = insn_p->operand[1].mode;
12410 : :
12411 : : /* See avxintrin.h for values. */
12412 : 97 : static const enum rtx_code comparisons[32] =
12413 : : {
12414 : : EQ, LT, LE, UNORDERED, NE, UNGE, UNGT, ORDERED,
12415 : : UNEQ, UNLT, UNLE, UNORDERED, LTGT, GE, GT, ORDERED,
12416 : : EQ, LT, LE, UNORDERED, NE, UNGE, UNGT, ORDERED,
12417 : : UNEQ, UNLT, UNLE, UNORDERED, LTGT, GE, GT, ORDERED
12418 : : };
12419 : 97 : static const bool ordereds[32] =
12420 : : {
12421 : : true, true, true, false, false, false, false, true,
12422 : : false, false, false, true, true, true, true, false,
12423 : : true, true, true, false, false, false, false, true,
12424 : : false, false, false, true, true, true, true, false
12425 : : };
12426 : 97 : static const bool non_signalings[32] =
12427 : : {
12428 : : true, false, false, true, true, false, false, true,
12429 : : true, false, false, true, true, false, false, true,
12430 : : false, true, true, false, false, true, true, false,
12431 : : false, true, true, false, false, true, true, false
12432 : : };
12433 : :
12434 : 97 : if (!CONST_INT_P (op2))
12435 : : {
12436 : 0 : error ("the third argument must be comparison constant");
12437 : 0 : return const0_rtx;
12438 : : }
12439 : 97 : if (INTVAL (op2) < 0 || INTVAL (op2) >= 32)
12440 : : {
12441 : 0 : error ("incorrect comparison mode");
12442 : 0 : return const0_rtx;
12443 : : }
12444 : :
12445 : 97 : if (!insn_p->operand[2].predicate (op3, SImode))
12446 : : {
12447 : 4 : error ("incorrect rounding operand");
12448 : 4 : return const0_rtx;
12449 : : }
12450 : :
12451 : 93 : if (VECTOR_MODE_P (mode0))
12452 : 93 : op0 = safe_vector_operand (op0, mode0);
12453 : 93 : if (VECTOR_MODE_P (mode1))
12454 : 93 : op1 = safe_vector_operand (op1, mode1);
12455 : :
12456 : 93 : enum rtx_code comparison = comparisons[INTVAL (op2)];
12457 : 93 : enum rtx_code orig_comp = comparison;
12458 : 93 : bool ordered = ordereds[INTVAL (op2)];
12459 : 93 : bool non_signaling = non_signalings[INTVAL (op2)];
12460 : 93 : rtx const_val = const0_rtx;
12461 : :
12462 : 93 : bool check_unordered = false;
12463 : 93 : machine_mode mode = CCFPmode;
12464 : 93 : switch (comparison)
12465 : : {
12466 : 8 : case ORDERED:
12467 : 8 : if (!ordered)
12468 : : {
12469 : 4 : if (TARGET_AVX10_2_256 && comx_ok)
12470 : : {
12471 : : /* Unlike VCOMI{SH,SS,SD}, VCOMX{SH,SS,SD} will set SF
12472 : : differently. So directly return true here. */
12473 : 0 : target = gen_reg_rtx (SImode);
12474 : 0 : emit_move_insn (target, const1_rtx);
12475 : 0 : return target;
12476 : : }
12477 : : else
12478 : : {
12479 : : /* NB: Use CCSmode/NE for _CMP_TRUE_UQ/_CMP_TRUE_US. */
12480 : : if (!non_signaling)
12481 : 93 : ordered = true;
12482 : 93 : mode = CCSmode;
12483 : : }
12484 : : }
12485 : : else
12486 : : {
12487 : : /* NB: Use CCPmode/NE for _CMP_ORD_Q/_CMP_ORD_S. */
12488 : : if (non_signaling)
12489 : : ordered = false;
12490 : : mode = CCPmode;
12491 : : }
12492 : : comparison = NE;
12493 : : break;
12494 : 8 : case UNORDERED:
12495 : 8 : if (ordered)
12496 : : {
12497 : 4 : if (TARGET_AVX10_2_256 && comx_ok)
12498 : : {
12499 : : /* Unlike VCOMI{SH,SS,SD}, VCOMX{SH,SS,SD} will set SF
12500 : : differently. So directly return false here. */
12501 : 0 : target = gen_reg_rtx (SImode);
12502 : 0 : emit_move_insn (target, const0_rtx);
12503 : 0 : return target;
12504 : : }
12505 : : else
12506 : : {
12507 : : /* NB: Use CCSmode/EQ for _CMP_FALSE_OQ/_CMP_FALSE_OS. */
12508 : : if (non_signaling)
12509 : 93 : ordered = false;
12510 : : mode = CCSmode;
12511 : : }
12512 : : }
12513 : : else
12514 : : {
12515 : : /* NB: Use CCPmode/NE for _CMP_UNORD_Q/_CMP_UNORD_S. */
12516 : : if (!non_signaling)
12517 : 93 : ordered = true;
12518 : 93 : mode = CCPmode;
12519 : : }
12520 : : comparison = EQ;
12521 : : break;
12522 : :
12523 : 38 : case LE: /* -> GE */
12524 : 38 : case LT: /* -> GT */
12525 : 38 : case UNGE: /* -> UNLE */
12526 : 38 : case UNGT: /* -> UNLT */
12527 : 38 : std::swap (op0, op1);
12528 : 38 : comparison = swap_condition (comparison);
12529 : : /* FALLTHRU */
12530 : 64 : case GT:
12531 : 64 : case GE:
12532 : 64 : case UNEQ:
12533 : 64 : case UNLT:
12534 : 64 : case UNLE:
12535 : 64 : case LTGT:
12536 : : /* These are supported by CCFPmode. NB: Use ordered/signaling
12537 : : COMI or unordered/non-signaling UCOMI. Both set ZF, PF, CF
12538 : : with NAN operands. */
12539 : 64 : if (ordered == non_signaling)
12540 : : ordered = !ordered;
12541 : : break;
12542 : : /* NB: COMI/UCOMI will set ZF with NAN operands. Use CCZmode for
12543 : : _CMP_EQ_OQ/_CMP_EQ_OS.
12544 : : Under TARGET_AVX10_2_256, VCOMX/VUCOMX are always generated instead
12545 : : of COMI/UCOMI, VCOMX/VUCOMX will not set ZF with NAN. */
12546 : 7 : case EQ:
12547 : 7 : if (!TARGET_AVX10_2_256 || !comx_ok)
12548 : 5 : check_unordered = true;
12549 : : mode = CCZmode;
12550 : : break;
12551 : 6 : case NE:
12552 : : /* NB: COMI/UCOMI will set ZF with NAN operands. Use CCZmode for
12553 : : _CMP_NEQ_UQ/_CMP_NEQ_US.
12554 : : Under TARGET_AVX10_2_256, VCOMX/VUCOMX are always generated instead
12555 : : of COMI/UCOMI, VCOMX/VUCOMX will not set ZF with NAN. */
12556 : 6 : gcc_assert (!ordered);
12557 : 6 : if (!TARGET_AVX10_2_256 || !comx_ok)
12558 : 4 : check_unordered = true;
12559 : 6 : mode = CCZmode;
12560 : 6 : const_val = const1_rtx;
12561 : 6 : break;
12562 : 0 : default:
12563 : 0 : gcc_unreachable ();
12564 : : }
12565 : :
12566 : 93 : target = gen_reg_rtx (SImode);
12567 : 93 : emit_move_insn (target, const_val);
12568 : 93 : target = gen_rtx_SUBREG (QImode, target, 0);
12569 : :
12570 : 87 : if ((optimize && !register_operand (op0, mode0))
12571 : 180 : || !insn_p->operand[0].predicate (op0, mode0))
12572 : 6 : op0 = copy_to_mode_reg (mode0, op0);
12573 : 87 : if ((optimize && !register_operand (op1, mode1))
12574 : 180 : || !insn_p->operand[1].predicate (op1, mode1))
12575 : 6 : op1 = copy_to_mode_reg (mode1, op1);
12576 : :
12577 : : /* Generate comx instead of comi when EQ/NE to avoid NAN checks.
12578 : : Use orig_comp to exclude ORDERED/UNORDERED cases. */
12579 : 93 : if ((orig_comp == EQ || orig_comp == NE)
12580 : 13 : && TARGET_AVX10_2_256 && comx_ok)
12581 : : {
12582 : 4 : switch (icode)
12583 : : {
12584 : : case CODE_FOR_avx512fp16_comi_round:
12585 : 93 : icode = CODE_FOR_avx10_2_comxhf_round;
12586 : : break;
12587 : 2 : case CODE_FOR_sse_comi_round:
12588 : 2 : icode = CODE_FOR_avx10_2_comxsf_round;
12589 : 2 : break;
12590 : 2 : case CODE_FOR_sse2_comi_round:
12591 : 2 : icode = CODE_FOR_avx10_2_comxdf_round;
12592 : 2 : break;
12593 : :
12594 : : default:
12595 : : break;
12596 : : }
12597 : : }
12598 : :
12599 : : /* Generate comi instead of comx when UNEQ/LTGT to avoid NAN checks. */
12600 : 93 : if ((comparison == UNEQ || comparison == LTGT)
12601 : 8 : && TARGET_AVX10_2_256 && comx_ok)
12602 : : {
12603 : 0 : switch (icode)
12604 : : {
12605 : : case CODE_FOR_avx10_2_comxhf_round:
12606 : 93 : icode = CODE_FOR_avx512fp16_comi_round;
12607 : : break;
12608 : 0 : case CODE_FOR_avx10_2_comxsf_round:
12609 : 0 : icode = CODE_FOR_sse_comi_round;
12610 : 0 : break;
12611 : 0 : case CODE_FOR_avx10_2_comxdf_round:
12612 : 0 : icode = CODE_FOR_sse2_comi_round;
12613 : 0 : break;
12614 : :
12615 : : default:
12616 : : break;
12617 : : }
12618 : : }
12619 : :
12620 : : /*
12621 : : 1. COMI/VCOMX: ordered and signaling.
12622 : : 2. UCOMI/VUCOMX: unordered and non-signaling.
12623 : : */
12624 : 93 : if (non_signaling)
12625 : 36 : switch (icode)
12626 : : {
12627 : : case CODE_FOR_sse_comi_round:
12628 : : icode = CODE_FOR_sse_ucomi_round;
12629 : : break;
12630 : 17 : case CODE_FOR_sse2_comi_round:
12631 : 17 : icode = CODE_FOR_sse2_ucomi_round;
12632 : 17 : break;
12633 : 0 : case CODE_FOR_avx512fp16_comi_round:
12634 : 0 : icode = CODE_FOR_avx512fp16_ucomi_round;
12635 : 0 : break;
12636 : 1 : case CODE_FOR_avx10_2_comxsf_round:
12637 : 1 : icode = CODE_FOR_avx10_2_ucomxsf_round;
12638 : 1 : break;
12639 : 0 : case CODE_FOR_avx10_2_comxhf_round:
12640 : 0 : icode = CODE_FOR_avx10_2_ucomxhf_round;
12641 : 0 : break;
12642 : 1 : case CODE_FOR_avx10_2_comxdf_round:
12643 : 1 : icode = CODE_FOR_avx10_2_ucomxdf_round;
12644 : 1 : break;
12645 : 0 : default:
12646 : 0 : gcc_unreachable ();
12647 : : }
12648 : :
12649 : 93 : pat = GEN_FCN (icode) (op0, op1, op3);
12650 : 93 : if (! pat)
12651 : : return 0;
12652 : :
12653 : : /* Rounding operand can be either NO_ROUND or ROUND_SAE at this point. */
12654 : 93 : if (INTVAL (op3) == NO_ROUND)
12655 : : {
12656 : 1 : pat = ix86_erase_embedded_rounding (pat);
12657 : 1 : if (! pat)
12658 : : return 0;
12659 : :
12660 : 1 : set_dst = SET_DEST (pat);
12661 : : }
12662 : : else
12663 : : {
12664 : 92 : gcc_assert (GET_CODE (pat) == SET);
12665 : 92 : set_dst = SET_DEST (pat);
12666 : : }
12667 : :
12668 : 93 : emit_insn (pat);
12669 : :
12670 : 93 : return ix86_ssecom_setcc (comparison, check_unordered, mode,
12671 : 93 : set_dst, target);
12672 : : }
12673 : :
12674 : : static rtx
12675 : 19592 : ix86_expand_round_builtin (const struct builtin_description *d,
12676 : : tree exp, rtx target)
12677 : : {
12678 : 19592 : rtx pat;
12679 : 19592 : unsigned int i, nargs;
12680 : 19592 : rtx xops[6];
12681 : 19592 : enum insn_code icode = d->icode;
12682 : 19592 : const struct insn_data_d *insn_p = &insn_data[icode];
12683 : 19592 : machine_mode tmode = insn_p->operand[0].mode;
12684 : 19592 : unsigned int nargs_constant = 0;
12685 : 19592 : unsigned int redundant_embed_rnd = 0;
12686 : :
12687 : 19592 : switch ((enum ix86_builtin_func_type) d->flag)
12688 : : {
12689 : : case UINT64_FTYPE_V2DF_INT:
12690 : : case UINT64_FTYPE_V4SF_INT:
12691 : : case UINT64_FTYPE_V8HF_INT:
12692 : : case UINT_FTYPE_V2DF_INT:
12693 : : case UINT_FTYPE_V4SF_INT:
12694 : : case UINT_FTYPE_V8HF_INT:
12695 : : case INT64_FTYPE_V2DF_INT:
12696 : : case INT64_FTYPE_V4SF_INT:
12697 : : case INT64_FTYPE_V8HF_INT:
12698 : : case INT_FTYPE_V2DF_INT:
12699 : : case INT_FTYPE_V4SF_INT:
12700 : : case INT_FTYPE_V8HF_INT:
12701 : : nargs = 2;
12702 : : break;
12703 : 715 : case V32HF_FTYPE_V32HF_V32HF_INT:
12704 : 715 : case V16HF_FTYPE_V16HF_V16HF_INT:
12705 : 715 : case V8HF_FTYPE_V8HF_V8HF_INT:
12706 : 715 : case V8HF_FTYPE_V8HF_INT_INT:
12707 : 715 : case V8HF_FTYPE_V8HF_UINT_INT:
12708 : 715 : case V8HF_FTYPE_V8HF_INT64_INT:
12709 : 715 : case V8HF_FTYPE_V8HF_UINT64_INT:
12710 : 715 : case V4SF_FTYPE_V4SF_UINT_INT:
12711 : 715 : case V4SF_FTYPE_V4SF_UINT64_INT:
12712 : 715 : case V2DF_FTYPE_V2DF_UINT64_INT:
12713 : 715 : case V4SF_FTYPE_V4SF_INT_INT:
12714 : 715 : case V4SF_FTYPE_V4SF_INT64_INT:
12715 : 715 : case V2DF_FTYPE_V2DF_INT64_INT:
12716 : 715 : case V4SF_FTYPE_V4SF_V4SF_INT:
12717 : 715 : case V2DF_FTYPE_V2DF_V2DF_INT:
12718 : 715 : case V4SF_FTYPE_V4SF_V2DF_INT:
12719 : 715 : case V2DF_FTYPE_V2DF_V4SF_INT:
12720 : 715 : nargs = 3;
12721 : 715 : break;
12722 : 6588 : case V8SF_FTYPE_V8DF_V8SF_QI_INT:
12723 : 6588 : case V8DF_FTYPE_V8DF_V8DF_QI_INT:
12724 : 6588 : case V32HI_FTYPE_V32HF_V32HI_USI_INT:
12725 : 6588 : case V32HI_FTYPE_V32BF_V32HI_USI_INT:
12726 : 6588 : case V8SI_FTYPE_V8DF_V8SI_QI_INT:
12727 : 6588 : case V8DI_FTYPE_V8HF_V8DI_UQI_INT:
12728 : 6588 : case V8DI_FTYPE_V8DF_V8DI_QI_INT:
12729 : 6588 : case V8SF_FTYPE_V8DI_V8SF_QI_INT:
12730 : 6588 : case V8DF_FTYPE_V8DI_V8DF_QI_INT:
12731 : 6588 : case V8DF_FTYPE_V8HF_V8DF_UQI_INT:
12732 : 6588 : case V16SF_FTYPE_V16HF_V16SF_UHI_INT:
12733 : 6588 : case V32HF_FTYPE_V32HI_V32HF_USI_INT:
12734 : 6588 : case V32HF_FTYPE_V32HF_V32HF_USI_INT:
12735 : 6588 : case V32HF_FTYPE_V32HF_V32HF_V32HF_INT:
12736 : 6588 : case V16SF_FTYPE_V16SF_V16SF_HI_INT:
12737 : 6588 : case V8DI_FTYPE_V8SF_V8DI_QI_INT:
12738 : 6588 : case V16SF_FTYPE_V16SI_V16SF_HI_INT:
12739 : 6588 : case V16SI_FTYPE_V16SF_V16SI_HI_INT:
12740 : 6588 : case V16SI_FTYPE_V16SF_V16SI_UHI_INT:
12741 : 6588 : case V16SI_FTYPE_V16HF_V16SI_UHI_INT:
12742 : 6588 : case V16HF_FTYPE_V16HF_V16HF_V16HF_INT:
12743 : 6588 : case V16HF_FTYPE_V16SI_V16HF_UHI_INT:
12744 : 6588 : case V16HI_FTYPE_V16HF_V16HI_UHI_INT:
12745 : 6588 : case V8DF_FTYPE_V8SF_V8DF_QI_INT:
12746 : 6588 : case V16SF_FTYPE_V16HI_V16SF_HI_INT:
12747 : 6588 : case V8SF_FTYPE_V8SF_V8SF_UQI_INT:
12748 : 6588 : case V8SF_FTYPE_V8SI_V8SF_UQI_INT:
12749 : 6588 : case V8SF_FTYPE_V8HF_V8SF_UQI_INT:
12750 : 6588 : case V8SI_FTYPE_V8SF_V8SI_UQI_INT:
12751 : 6588 : case V8SI_FTYPE_V8HF_V8SI_UQI_INT:
12752 : 6588 : case V4DF_FTYPE_V4DF_V4DF_UQI_INT:
12753 : 6588 : case V4DF_FTYPE_V4DI_V4DF_UQI_INT:
12754 : 6588 : case V4DF_FTYPE_V4SF_V4DF_UQI_INT:
12755 : 6588 : case V4DF_FTYPE_V8HF_V4DF_UQI_INT:
12756 : 6588 : case V4DI_FTYPE_V8HF_V4DI_UQI_INT:
12757 : 6588 : case V4DI_FTYPE_V4DF_V4DI_UQI_INT:
12758 : 6588 : case V4DI_FTYPE_V4SF_V4DI_UQI_INT:
12759 : 6588 : case V2DF_FTYPE_V2DF_V2DF_V2DF_INT:
12760 : 6588 : case V4SI_FTYPE_V4DF_V4SI_UQI_INT:
12761 : 6588 : case V4SF_FTYPE_V4DF_V4SF_UQI_INT:
12762 : 6588 : case V4SF_FTYPE_V4DI_V4SF_UQI_INT:
12763 : 6588 : case V4SF_FTYPE_V4SF_V4SF_V4SF_INT:
12764 : 6588 : case V8HF_FTYPE_V8DI_V8HF_UQI_INT:
12765 : 6588 : case V8HF_FTYPE_V8DF_V8HF_UQI_INT:
12766 : 6588 : case V8HF_FTYPE_V8SF_V8HF_UQI_INT:
12767 : 6588 : case V8HF_FTYPE_V8SI_V8HF_UQI_INT:
12768 : 6588 : case V8HF_FTYPE_V4DF_V8HF_UQI_INT:
12769 : 6588 : case V8HF_FTYPE_V4DI_V8HF_UQI_INT:
12770 : 6588 : case V16HF_FTYPE_V16SF_V16HF_UHI_INT:
12771 : 6588 : case V16HF_FTYPE_V16HF_V16HF_UHI_INT:
12772 : 6588 : case V16HF_FTYPE_V16HI_V16HF_UHI_INT:
12773 : 6588 : case V16HI_FTYPE_V16BF_V16HI_UHI_INT:
12774 : 6588 : case V8HF_FTYPE_V8HF_V8HF_V8HF_INT:
12775 : 6588 : nargs = 4;
12776 : 6588 : break;
12777 : 225 : case V4SF_FTYPE_V4SF_V4SF_INT_INT:
12778 : 225 : case V2DF_FTYPE_V2DF_V2DF_INT_INT:
12779 : 225 : nargs_constant = 2;
12780 : 225 : nargs = 4;
12781 : 225 : break;
12782 : 97 : case INT_FTYPE_V4SF_V4SF_INT_INT:
12783 : 97 : case INT_FTYPE_V2DF_V2DF_INT_INT:
12784 : 97 : return ix86_expand_sse_comi_round (d, exp, target, true);
12785 : 7689 : case V4DF_FTYPE_V4DF_V4DF_V4DF_UQI_INT:
12786 : 7689 : case V8DF_FTYPE_V8DF_V8DF_V8DF_UQI_INT:
12787 : 7689 : case V2DF_FTYPE_V2DF_V2DF_V2DF_UQI_INT:
12788 : 7689 : case V4SF_FTYPE_V4SF_V4SF_V4SF_UQI_INT:
12789 : 7689 : case V4SF_FTYPE_V8HF_V4SF_V4SF_UQI_INT:
12790 : 7689 : case V8SF_FTYPE_V8SF_V8SF_V8SF_UQI_INT:
12791 : 7689 : case V16SF_FTYPE_V16SF_V16SF_V16SF_HI_INT:
12792 : 7689 : case V16HF_FTYPE_V16HF_V16HF_V16HF_UHI_INT:
12793 : 7689 : case V16HF_FTYPE_V16HF_V16HF_V16HF_UQI_INT:
12794 : 7689 : case V32HF_FTYPE_V32HF_V32HF_V32HF_UHI_INT:
12795 : 7689 : case V32HF_FTYPE_V32HF_V32HF_V32HF_USI_INT:
12796 : 7689 : case V2DF_FTYPE_V8HF_V2DF_V2DF_UQI_INT:
12797 : 7689 : case V2DF_FTYPE_V2DF_V2DF_V2DF_QI_INT:
12798 : 7689 : case V2DF_FTYPE_V2DF_V4SF_V2DF_QI_INT:
12799 : 7689 : case V2DF_FTYPE_V2DF_V4SF_V2DF_UQI_INT:
12800 : 7689 : case V4SF_FTYPE_V4SF_V4SF_V4SF_QI_INT:
12801 : 7689 : case V4SF_FTYPE_V4SF_V2DF_V4SF_QI_INT:
12802 : 7689 : case V4SF_FTYPE_V4SF_V2DF_V4SF_UQI_INT:
12803 : 7689 : case V8HF_FTYPE_V8HF_V8HF_V8HF_UQI_INT:
12804 : 7689 : case V8HF_FTYPE_V2DF_V8HF_V8HF_UQI_INT:
12805 : 7689 : case V8HF_FTYPE_V4SF_V8HF_V8HF_UQI_INT:
12806 : 7689 : case V16HF_FTYPE_V8SF_V8SF_V16HF_UHI_INT:
12807 : 7689 : case V32HF_FTYPE_V16SF_V16SF_V32HF_USI_INT:
12808 : 7689 : nargs = 5;
12809 : 7689 : break;
12810 : 905 : case V32HF_FTYPE_V32HF_INT_V32HF_USI_INT:
12811 : 905 : case V16SF_FTYPE_V16SF_INT_V16SF_HI_INT:
12812 : 905 : case V8DF_FTYPE_V8DF_INT_V8DF_QI_INT:
12813 : 905 : case V8DF_FTYPE_V8DF_INT_V8DF_UQI_INT:
12814 : 905 : case V16SF_FTYPE_V16SF_INT_V16SF_UHI_INT:
12815 : 905 : case V16HF_FTYPE_V16HF_INT_V16HF_UHI_INT:
12816 : 905 : case V4DF_FTYPE_V4DF_INT_V4DF_UQI_INT:
12817 : 905 : case V8SF_FTYPE_V8SF_INT_V8SF_UQI_INT:
12818 : 905 : nargs_constant = 4;
12819 : 905 : nargs = 5;
12820 : 905 : break;
12821 : 1241 : case UQI_FTYPE_V8DF_V8DF_INT_UQI_INT:
12822 : 1241 : case UQI_FTYPE_V4DF_V4DF_INT_UQI_INT:
12823 : 1241 : case UQI_FTYPE_V2DF_V2DF_INT_UQI_INT:
12824 : 1241 : case UHI_FTYPE_V16SF_V16SF_INT_UHI_INT:
12825 : 1241 : case UHI_FTYPE_V16HF_V16HF_INT_UHI_INT:
12826 : 1241 : case UQI_FTYPE_V8SF_V8SF_INT_UQI_INT:
12827 : 1241 : case UQI_FTYPE_V4SF_V4SF_INT_UQI_INT:
12828 : 1241 : case USI_FTYPE_V32HF_V32HF_INT_USI_INT:
12829 : 1241 : case UQI_FTYPE_V8HF_V8HF_INT_UQI_INT:
12830 : 1241 : nargs_constant = 3;
12831 : 1241 : nargs = 5;
12832 : 1241 : break;
12833 : 1203 : case V16SF_FTYPE_V16SF_V16SF_INT_V16SF_HI_INT:
12834 : 1203 : case V8DF_FTYPE_V8DF_V8DF_INT_V8DF_QI_INT:
12835 : 1203 : case V8SF_FTYPE_V8SF_V8SF_INT_V8SF_UQI_INT:
12836 : 1203 : case V4DF_FTYPE_V4DF_V4DF_INT_V4DF_UQI_INT:
12837 : 1203 : case V4SF_FTYPE_V4SF_V4SF_INT_V4SF_QI_INT:
12838 : 1203 : case V2DF_FTYPE_V2DF_V2DF_INT_V2DF_QI_INT:
12839 : 1203 : case V2DF_FTYPE_V2DF_V2DF_INT_V2DF_UQI_INT:
12840 : 1203 : case V4SF_FTYPE_V4SF_V4SF_INT_V4SF_UQI_INT:
12841 : 1203 : case V8HF_FTYPE_V8HF_V8HF_INT_V8HF_UQI_INT:
12842 : 1203 : case V8DF_FTYPE_V8DF_V8DF_INT_V8DF_UQI_INT:
12843 : 1203 : case V32HF_FTYPE_V32HF_V32HF_INT_V32HF_USI_INT:
12844 : 1203 : case V16HF_FTYPE_V16HF_V16HF_INT_V16HF_UHI_INT:
12845 : 1203 : case V16SF_FTYPE_V16SF_V16SF_INT_V16SF_UHI_INT:
12846 : 1203 : nargs = 6;
12847 : 1203 : nargs_constant = 4;
12848 : 1203 : break;
12849 : 312 : case V8DF_FTYPE_V8DF_V8DF_V8DI_INT_QI_INT:
12850 : 312 : case V4DF_FTYPE_V4DF_V4DF_V4DI_INT_UQI_INT:
12851 : 312 : case V16SF_FTYPE_V16SF_V16SF_V16SI_INT_HI_INT:
12852 : 312 : case V8SF_FTYPE_V8SF_V8SF_V8SI_INT_UQI_INT:
12853 : 312 : case V2DF_FTYPE_V2DF_V2DF_V2DI_INT_QI_INT:
12854 : 312 : case V4SF_FTYPE_V4SF_V4SF_V4SI_INT_QI_INT:
12855 : 312 : nargs = 6;
12856 : 312 : nargs_constant = 3;
12857 : 312 : break;
12858 : 0 : default:
12859 : 0 : gcc_unreachable ();
12860 : : }
12861 : 18878 : gcc_assert (nargs <= ARRAY_SIZE (xops));
12862 : :
12863 : 19495 : if (optimize
12864 : 5488 : || target == 0
12865 : 5488 : || GET_MODE (target) != tmode
12866 : 24983 : || !insn_p->operand[0].predicate (target, tmode))
12867 : 14007 : target = gen_reg_rtx (tmode);
12868 : :
12869 : 107740 : for (i = 0; i < nargs; i++)
12870 : : {
12871 : 88800 : tree arg = CALL_EXPR_ARG (exp, i);
12872 : 88800 : rtx op = expand_normal (arg);
12873 : 88800 : machine_mode mode = insn_p->operand[i + 1].mode;
12874 : 88800 : bool match = insn_p->operand[i + 1].predicate (op, mode);
12875 : :
12876 : 88800 : if (i == nargs - nargs_constant)
12877 : : {
12878 : 3886 : if (!match)
12879 : : {
12880 : 40 : switch (icode)
12881 : : {
12882 : 12 : case CODE_FOR_avx512f_getmantv8df_mask_round:
12883 : 12 : case CODE_FOR_avx512f_getmantv16sf_mask_round:
12884 : 12 : case CODE_FOR_avx512bw_getmantv32hf_mask_round:
12885 : 12 : case CODE_FOR_avx512f_vgetmantv2df_round:
12886 : 12 : case CODE_FOR_avx512f_vgetmantv2df_mask_round:
12887 : 12 : case CODE_FOR_avx512f_vgetmantv4sf_round:
12888 : 12 : case CODE_FOR_avx512f_vgetmantv4sf_mask_round:
12889 : 12 : case CODE_FOR_avx512f_vgetmantv8hf_mask_round:
12890 : 12 : error ("the immediate argument must be a 4-bit immediate");
12891 : 12 : return const0_rtx;
12892 : 8 : case CODE_FOR_avx512f_cmpv8df3_mask_round:
12893 : 8 : case CODE_FOR_avx512f_cmpv16sf3_mask_round:
12894 : 8 : case CODE_FOR_avx512f_vmcmpv2df3_mask_round:
12895 : 8 : case CODE_FOR_avx512f_vmcmpv4sf3_mask_round:
12896 : 8 : case CODE_FOR_avx512f_vmcmpv8hf3_mask_round:
12897 : 8 : case CODE_FOR_avx512bw_cmpv32hf3_mask_round:
12898 : 8 : error ("the immediate argument must be a 5-bit immediate");
12899 : 8 : return const0_rtx;
12900 : 20 : default:
12901 : 20 : error ("the immediate argument must be an 8-bit immediate");
12902 : 20 : return const0_rtx;
12903 : : }
12904 : : }
12905 : : }
12906 : 84914 : else if (i == nargs-1)
12907 : : {
12908 : 19455 : if (!insn_p->operand[nargs].predicate (op, SImode))
12909 : : {
12910 : 515 : error ("incorrect rounding operand");
12911 : 515 : return const0_rtx;
12912 : : }
12913 : :
12914 : : /* If there is no rounding use normal version of the pattern. */
12915 : 18940 : if (INTVAL (op) == NO_ROUND)
12916 : : {
12917 : : /* Skip erasing embedded rounding for below expanders who
12918 : : generates multiple insns. In ix86_erase_embedded_rounding
12919 : : the pattern will be transformed to a single set, and emit_insn
12920 : : appends the set instead of insert it to chain. So the insns
12921 : : emitted inside define_expander would be ignored. */
12922 : 4987 : switch (icode)
12923 : : {
12924 : : case CODE_FOR_avx512bw_fmaddc_v32hf_mask1_round:
12925 : : case CODE_FOR_avx512bw_fcmaddc_v32hf_mask1_round:
12926 : : case CODE_FOR_avx512fp16_fmaddcsh_v8hf_mask1_round:
12927 : : case CODE_FOR_avx512fp16_fcmaddcsh_v8hf_mask1_round:
12928 : : case CODE_FOR_avx512fp16_fmaddcsh_v8hf_mask3_round:
12929 : : case CODE_FOR_avx512fp16_fcmaddcsh_v8hf_mask3_round:
12930 : : redundant_embed_rnd = 0;
12931 : : break;
12932 : 4955 : default:
12933 : 4955 : redundant_embed_rnd = 1;
12934 : 4955 : break;
12935 : : }
12936 : : }
12937 : : }
12938 : : else
12939 : : {
12940 : 65459 : if (VECTOR_MODE_P (mode))
12941 : 47550 : op = safe_vector_operand (op, mode);
12942 : :
12943 : 65459 : op = fixup_modeless_constant (op, mode);
12944 : :
12945 : 65459 : if (GET_MODE (op) == mode || GET_MODE (op) == VOIDmode)
12946 : : {
12947 : 55332 : if (optimize || !match)
12948 : 48549 : op = copy_to_mode_reg (mode, op);
12949 : : }
12950 : : else
12951 : : {
12952 : 10127 : op = copy_to_reg (op);
12953 : 10127 : op = lowpart_subreg (mode, op, GET_MODE (op));
12954 : : }
12955 : : }
12956 : :
12957 : 88245 : xops[i] = op;
12958 : : }
12959 : :
12960 : 18940 : switch (nargs)
12961 : : {
12962 : : case 1:
12963 : : pat = GEN_FCN (icode) (target, xops[0]);
12964 : : break;
12965 : 584 : case 2:
12966 : 584 : pat = GEN_FCN (icode) (target, xops[0], xops[1]);
12967 : 584 : break;
12968 : 671 : case 3:
12969 : 671 : pat = GEN_FCN (icode) (target, xops[0], xops[1], xops[2]);
12970 : 671 : break;
12971 : 6689 : case 4:
12972 : 6689 : pat = GEN_FCN (icode) (target, xops[0], xops[1],
12973 : : xops[2], xops[3]);
12974 : 6689 : break;
12975 : 9531 : case 5:
12976 : 9531 : pat = GEN_FCN (icode) (target, xops[0], xops[1],
12977 : : xops[2], xops[3], xops[4]);
12978 : 9531 : break;
12979 : 1465 : case 6:
12980 : 1465 : pat = GEN_FCN (icode) (target, xops[0], xops[1],
12981 : : xops[2], xops[3], xops[4], xops[5]);
12982 : 1465 : break;
12983 : : default:
12984 : : gcc_unreachable ();
12985 : : }
12986 : :
12987 : 18940 : if (!pat)
12988 : : return 0;
12989 : :
12990 : 18940 : if (redundant_embed_rnd)
12991 : 4955 : pat = ix86_erase_embedded_rounding (pat);
12992 : :
12993 : 18940 : emit_insn (pat);
12994 : 18940 : return target;
12995 : : }
12996 : :
12997 : : /* Subroutine of ix86_expand_builtin to take care of special insns
12998 : : with variable number of operands. */
12999 : :
13000 : : static rtx
13001 : 27482 : ix86_expand_special_args_builtin (const struct builtin_description *d,
13002 : : tree exp, rtx target)
13003 : : {
13004 : 27482 : tree arg;
13005 : 27482 : rtx pat, op;
13006 : 27482 : unsigned int i, nargs, arg_adjust, memory;
13007 : 27482 : unsigned int constant = 100;
13008 : 27482 : bool aligned_mem = false;
13009 : 27482 : rtx xops[4];
13010 : 27482 : enum insn_code icode = d->icode;
13011 : 27482 : const struct insn_data_d *insn_p = &insn_data[icode];
13012 : 27482 : machine_mode tmode = insn_p->operand[0].mode;
13013 : 27482 : enum { load, store } klass;
13014 : :
13015 : 27482 : switch ((enum ix86_builtin_func_type) d->flag)
13016 : : {
13017 : 15675 : case VOID_FTYPE_VOID:
13018 : 15675 : emit_insn (GEN_FCN (icode) (target));
13019 : 15675 : return 0;
13020 : : case VOID_FTYPE_UINT64:
13021 : : case VOID_FTYPE_UNSIGNED:
13022 : : nargs = 0;
13023 : : klass = store;
13024 : : memory = 0;
13025 : : break;
13026 : :
13027 : 7581 : case INT_FTYPE_VOID:
13028 : 7581 : case USHORT_FTYPE_VOID:
13029 : 7581 : case UINT64_FTYPE_VOID:
13030 : 7581 : case UINT_FTYPE_VOID:
13031 : 7581 : case UINT8_FTYPE_VOID:
13032 : 7581 : case UNSIGNED_FTYPE_VOID:
13033 : 7581 : nargs = 0;
13034 : 7581 : klass = load;
13035 : 7581 : memory = 0;
13036 : 7581 : break;
13037 : 357 : case CHAR_FTYPE_PCCHAR:
13038 : 357 : case SHORT_FTYPE_PCSHORT:
13039 : 357 : case INT_FTYPE_PCINT:
13040 : 357 : case INT64_FTYPE_PCINT64:
13041 : 357 : case UINT64_FTYPE_PUNSIGNED:
13042 : 357 : case V2DI_FTYPE_PV2DI:
13043 : 357 : case V4DI_FTYPE_PV4DI:
13044 : 357 : case V32QI_FTYPE_PCCHAR:
13045 : 357 : case V16QI_FTYPE_PCCHAR:
13046 : 357 : case V8SF_FTYPE_PCV4SF:
13047 : 357 : case V8SF_FTYPE_PCFLOAT:
13048 : 357 : case V4SF_FTYPE_PCFLOAT:
13049 : 357 : case V4SF_FTYPE_PCFLOAT16:
13050 : 357 : case V4SF_FTYPE_PCBFLOAT16:
13051 : 357 : case V4SF_FTYPE_PCV8BF:
13052 : 357 : case V4SF_FTYPE_PCV8HF:
13053 : 357 : case V8SF_FTYPE_PCFLOAT16:
13054 : 357 : case V8SF_FTYPE_PCBFLOAT16:
13055 : 357 : case V8SF_FTYPE_PCV16HF:
13056 : 357 : case V8SF_FTYPE_PCV16BF:
13057 : 357 : case V4DF_FTYPE_PCV2DF:
13058 : 357 : case V4DF_FTYPE_PCDOUBLE:
13059 : 357 : case V2DF_FTYPE_PCDOUBLE:
13060 : 357 : case VOID_FTYPE_PVOID:
13061 : 357 : case V8DI_FTYPE_PV8DI:
13062 : 357 : nargs = 1;
13063 : 357 : klass = load;
13064 : 357 : memory = 0;
13065 : 357 : switch (icode)
13066 : : {
13067 : : case CODE_FOR_sse4_1_movntdqa:
13068 : : case CODE_FOR_avx2_movntdqa:
13069 : : case CODE_FOR_avx512f_movntdqa:
13070 : : aligned_mem = true;
13071 : : break;
13072 : : default:
13073 : : break;
13074 : : }
13075 : : break;
13076 : 372 : case VOID_FTYPE_PV2SF_V4SF:
13077 : 372 : case VOID_FTYPE_PV8DI_V8DI:
13078 : 372 : case VOID_FTYPE_PV4DI_V4DI:
13079 : 372 : case VOID_FTYPE_PV2DI_V2DI:
13080 : 372 : case VOID_FTYPE_PCHAR_V32QI:
13081 : 372 : case VOID_FTYPE_PCHAR_V16QI:
13082 : 372 : case VOID_FTYPE_PFLOAT_V16SF:
13083 : 372 : case VOID_FTYPE_PFLOAT_V8SF:
13084 : 372 : case VOID_FTYPE_PFLOAT_V4SF:
13085 : 372 : case VOID_FTYPE_PDOUBLE_V8DF:
13086 : 372 : case VOID_FTYPE_PDOUBLE_V4DF:
13087 : 372 : case VOID_FTYPE_PDOUBLE_V2DF:
13088 : 372 : case VOID_FTYPE_PLONGLONG_LONGLONG:
13089 : 372 : case VOID_FTYPE_PULONGLONG_ULONGLONG:
13090 : 372 : case VOID_FTYPE_PUNSIGNED_UNSIGNED:
13091 : 372 : case VOID_FTYPE_PINT_INT:
13092 : 372 : nargs = 1;
13093 : 372 : klass = store;
13094 : : /* Reserve memory operand for target. */
13095 : 372 : memory = ARRAY_SIZE (xops);
13096 : 372 : switch (icode)
13097 : : {
13098 : : /* These builtins and instructions require the memory
13099 : : to be properly aligned. */
13100 : : case CODE_FOR_avx_movntv4di:
13101 : : case CODE_FOR_sse2_movntv2di:
13102 : : case CODE_FOR_avx_movntv8sf:
13103 : : case CODE_FOR_sse_movntv4sf:
13104 : : case CODE_FOR_sse4a_vmmovntv4sf:
13105 : : case CODE_FOR_avx_movntv4df:
13106 : : case CODE_FOR_sse2_movntv2df:
13107 : : case CODE_FOR_sse4a_vmmovntv2df:
13108 : : case CODE_FOR_sse2_movntidi:
13109 : : case CODE_FOR_sse_movntq:
13110 : : case CODE_FOR_sse2_movntisi:
13111 : : case CODE_FOR_avx512f_movntv16sf:
13112 : : case CODE_FOR_avx512f_movntv8df:
13113 : : case CODE_FOR_avx512f_movntv8di:
13114 : : aligned_mem = true;
13115 : : break;
13116 : : default:
13117 : : break;
13118 : : }
13119 : : break;
13120 : 0 : case VOID_FTYPE_PVOID_PCVOID:
13121 : 0 : nargs = 1;
13122 : 0 : klass = store;
13123 : 0 : memory = 0;
13124 : :
13125 : 0 : break;
13126 : 26 : case V4SF_FTYPE_V4SF_PCV2SF:
13127 : 26 : case V2DF_FTYPE_V2DF_PCDOUBLE:
13128 : 26 : nargs = 2;
13129 : 26 : klass = load;
13130 : 26 : memory = 1;
13131 : 26 : break;
13132 : 93 : case V8SF_FTYPE_PCV8SF_V8SI:
13133 : 93 : case V4DF_FTYPE_PCV4DF_V4DI:
13134 : 93 : case V4SF_FTYPE_PCV4SF_V4SI:
13135 : 93 : case V2DF_FTYPE_PCV2DF_V2DI:
13136 : 93 : case V8SI_FTYPE_PCV8SI_V8SI:
13137 : 93 : case V4DI_FTYPE_PCV4DI_V4DI:
13138 : 93 : case V4SI_FTYPE_PCV4SI_V4SI:
13139 : 93 : case V2DI_FTYPE_PCV2DI_V2DI:
13140 : 93 : case VOID_FTYPE_INT_INT64:
13141 : 93 : nargs = 2;
13142 : 93 : klass = load;
13143 : 93 : memory = 0;
13144 : 93 : break;
13145 : 360 : case VOID_FTYPE_PV8DF_V8DF_UQI:
13146 : 360 : case VOID_FTYPE_PV4DF_V4DF_UQI:
13147 : 360 : case VOID_FTYPE_PV2DF_V2DF_UQI:
13148 : 360 : case VOID_FTYPE_PV16SF_V16SF_UHI:
13149 : 360 : case VOID_FTYPE_PV8SF_V8SF_UQI:
13150 : 360 : case VOID_FTYPE_PV4SF_V4SF_UQI:
13151 : 360 : case VOID_FTYPE_PV8DI_V8DI_UQI:
13152 : 360 : case VOID_FTYPE_PV4DI_V4DI_UQI:
13153 : 360 : case VOID_FTYPE_PV2DI_V2DI_UQI:
13154 : 360 : case VOID_FTYPE_PV16SI_V16SI_UHI:
13155 : 360 : case VOID_FTYPE_PV8SI_V8SI_UQI:
13156 : 360 : case VOID_FTYPE_PV4SI_V4SI_UQI:
13157 : 360 : case VOID_FTYPE_PV64QI_V64QI_UDI:
13158 : 360 : case VOID_FTYPE_PV32HI_V32HI_USI:
13159 : 360 : case VOID_FTYPE_PV32QI_V32QI_USI:
13160 : 360 : case VOID_FTYPE_PV16QI_V16QI_UHI:
13161 : 360 : case VOID_FTYPE_PV16HI_V16HI_UHI:
13162 : 360 : case VOID_FTYPE_PV8HI_V8HI_UQI:
13163 : 360 : switch (icode)
13164 : : {
13165 : : /* These builtins and instructions require the memory
13166 : : to be properly aligned. */
13167 : : case CODE_FOR_avx512f_storev16sf_mask:
13168 : : case CODE_FOR_avx512f_storev16si_mask:
13169 : : case CODE_FOR_avx512f_storev8df_mask:
13170 : : case CODE_FOR_avx512f_storev8di_mask:
13171 : : case CODE_FOR_avx512vl_storev8sf_mask:
13172 : : case CODE_FOR_avx512vl_storev8si_mask:
13173 : : case CODE_FOR_avx512vl_storev4df_mask:
13174 : : case CODE_FOR_avx512vl_storev4di_mask:
13175 : : case CODE_FOR_avx512vl_storev4sf_mask:
13176 : : case CODE_FOR_avx512vl_storev4si_mask:
13177 : : case CODE_FOR_avx512vl_storev2df_mask:
13178 : : case CODE_FOR_avx512vl_storev2di_mask:
13179 : 11807 : aligned_mem = true;
13180 : : break;
13181 : : default:
13182 : : break;
13183 : : }
13184 : : /* FALLTHRU */
13185 : : case VOID_FTYPE_PV8SF_V8SI_V8SF:
13186 : : case VOID_FTYPE_PV4DF_V4DI_V4DF:
13187 : : case VOID_FTYPE_PV4SF_V4SI_V4SF:
13188 : : case VOID_FTYPE_PV2DF_V2DI_V2DF:
13189 : : case VOID_FTYPE_PV8SI_V8SI_V8SI:
13190 : : case VOID_FTYPE_PV4DI_V4DI_V4DI:
13191 : : case VOID_FTYPE_PV4SI_V4SI_V4SI:
13192 : : case VOID_FTYPE_PV2DI_V2DI_V2DI:
13193 : : case VOID_FTYPE_PV8SI_V8DI_UQI:
13194 : : case VOID_FTYPE_PV8HI_V8DI_UQI:
13195 : : case VOID_FTYPE_PV16HI_V16SI_UHI:
13196 : : case VOID_FTYPE_PUDI_V8DI_UQI:
13197 : : case VOID_FTYPE_PV16QI_V16SI_UHI:
13198 : : case VOID_FTYPE_PV4SI_V4DI_UQI:
13199 : : case VOID_FTYPE_PUDI_V2DI_UQI:
13200 : : case VOID_FTYPE_PUDI_V4DI_UQI:
13201 : : case VOID_FTYPE_PUSI_V2DI_UQI:
13202 : : case VOID_FTYPE_PV8HI_V8SI_UQI:
13203 : : case VOID_FTYPE_PUDI_V4SI_UQI:
13204 : : case VOID_FTYPE_PUSI_V4DI_UQI:
13205 : : case VOID_FTYPE_PUHI_V2DI_UQI:
13206 : : case VOID_FTYPE_PUDI_V8SI_UQI:
13207 : : case VOID_FTYPE_PUSI_V4SI_UQI:
13208 : : case VOID_FTYPE_PCHAR_V64QI_UDI:
13209 : : case VOID_FTYPE_PCHAR_V32QI_USI:
13210 : : case VOID_FTYPE_PCHAR_V16QI_UHI:
13211 : : case VOID_FTYPE_PSHORT_V32HI_USI:
13212 : : case VOID_FTYPE_PSHORT_V16HI_UHI:
13213 : : case VOID_FTYPE_PSHORT_V8HI_UQI:
13214 : : case VOID_FTYPE_PINT_V16SI_UHI:
13215 : : case VOID_FTYPE_PINT_V8SI_UQI:
13216 : : case VOID_FTYPE_PINT_V4SI_UQI:
13217 : : case VOID_FTYPE_PINT64_V8DI_UQI:
13218 : : case VOID_FTYPE_PINT64_V4DI_UQI:
13219 : : case VOID_FTYPE_PINT64_V2DI_UQI:
13220 : : case VOID_FTYPE_PDOUBLE_V8DF_UQI:
13221 : : case VOID_FTYPE_PDOUBLE_V4DF_UQI:
13222 : : case VOID_FTYPE_PDOUBLE_V2DF_UQI:
13223 : : case VOID_FTYPE_PFLOAT_V16SF_UHI:
13224 : : case VOID_FTYPE_PFLOAT_V8SF_UQI:
13225 : : case VOID_FTYPE_PFLOAT_V4SF_UQI:
13226 : : case VOID_FTYPE_PCFLOAT16_V8HF_UQI:
13227 : : case VOID_FTYPE_PV32QI_V32HI_USI:
13228 : : case VOID_FTYPE_PV16QI_V16HI_UHI:
13229 : : case VOID_FTYPE_PUDI_V8HI_UQI:
13230 : : nargs = 2;
13231 : : klass = store;
13232 : : /* Reserve memory operand for target. */
13233 : : memory = ARRAY_SIZE (xops);
13234 : : break;
13235 : 1243 : case V4SF_FTYPE_PCV4SF_V4SF_UQI:
13236 : 1243 : case V8SF_FTYPE_PCV8SF_V8SF_UQI:
13237 : 1243 : case V16SF_FTYPE_PCV16SF_V16SF_UHI:
13238 : 1243 : case V4SI_FTYPE_PCV4SI_V4SI_UQI:
13239 : 1243 : case V8SI_FTYPE_PCV8SI_V8SI_UQI:
13240 : 1243 : case V16SI_FTYPE_PCV16SI_V16SI_UHI:
13241 : 1243 : case V2DF_FTYPE_PCV2DF_V2DF_UQI:
13242 : 1243 : case V4DF_FTYPE_PCV4DF_V4DF_UQI:
13243 : 1243 : case V8DF_FTYPE_PCV8DF_V8DF_UQI:
13244 : 1243 : case V2DI_FTYPE_PCV2DI_V2DI_UQI:
13245 : 1243 : case V4DI_FTYPE_PCV4DI_V4DI_UQI:
13246 : 1243 : case V8DI_FTYPE_PCV8DI_V8DI_UQI:
13247 : 1243 : case V64QI_FTYPE_PCV64QI_V64QI_UDI:
13248 : 1243 : case V32HI_FTYPE_PCV32HI_V32HI_USI:
13249 : 1243 : case V32QI_FTYPE_PCV32QI_V32QI_USI:
13250 : 1243 : case V16QI_FTYPE_PCV16QI_V16QI_UHI:
13251 : 1243 : case V16HI_FTYPE_PCV16HI_V16HI_UHI:
13252 : 1243 : case V8HI_FTYPE_PCV8HI_V8HI_UQI:
13253 : 1243 : switch (icode)
13254 : : {
13255 : : /* These builtins and instructions require the memory
13256 : : to be properly aligned. */
13257 : : case CODE_FOR_avx512f_loadv16sf_mask:
13258 : : case CODE_FOR_avx512f_loadv16si_mask:
13259 : : case CODE_FOR_avx512f_loadv8df_mask:
13260 : : case CODE_FOR_avx512f_loadv8di_mask:
13261 : : case CODE_FOR_avx512vl_loadv8sf_mask:
13262 : : case CODE_FOR_avx512vl_loadv8si_mask:
13263 : : case CODE_FOR_avx512vl_loadv4df_mask:
13264 : : case CODE_FOR_avx512vl_loadv4di_mask:
13265 : : case CODE_FOR_avx512vl_loadv4sf_mask:
13266 : : case CODE_FOR_avx512vl_loadv4si_mask:
13267 : : case CODE_FOR_avx512vl_loadv2df_mask:
13268 : : case CODE_FOR_avx512vl_loadv2di_mask:
13269 : : case CODE_FOR_avx512bw_loadv64qi_mask:
13270 : : case CODE_FOR_avx512vl_loadv32qi_mask:
13271 : : case CODE_FOR_avx512vl_loadv16qi_mask:
13272 : : case CODE_FOR_avx512bw_loadv32hi_mask:
13273 : : case CODE_FOR_avx512vl_loadv16hi_mask:
13274 : : case CODE_FOR_avx512vl_loadv8hi_mask:
13275 : 11807 : aligned_mem = true;
13276 : : break;
13277 : : default:
13278 : : break;
13279 : : }
13280 : : /* FALLTHRU */
13281 : : case V64QI_FTYPE_PCCHAR_V64QI_UDI:
13282 : : case V32QI_FTYPE_PCCHAR_V32QI_USI:
13283 : : case V16QI_FTYPE_PCCHAR_V16QI_UHI:
13284 : : case V32HI_FTYPE_PCSHORT_V32HI_USI:
13285 : : case V16HI_FTYPE_PCSHORT_V16HI_UHI:
13286 : : case V8HI_FTYPE_PCSHORT_V8HI_UQI:
13287 : : case V16SI_FTYPE_PCINT_V16SI_UHI:
13288 : : case V8SI_FTYPE_PCINT_V8SI_UQI:
13289 : : case V4SI_FTYPE_PCINT_V4SI_UQI:
13290 : : case V8DI_FTYPE_PCINT64_V8DI_UQI:
13291 : : case V4DI_FTYPE_PCINT64_V4DI_UQI:
13292 : : case V2DI_FTYPE_PCINT64_V2DI_UQI:
13293 : : case V8DF_FTYPE_PCDOUBLE_V8DF_UQI:
13294 : : case V4DF_FTYPE_PCDOUBLE_V4DF_UQI:
13295 : : case V2DF_FTYPE_PCDOUBLE_V2DF_UQI:
13296 : : case V16SF_FTYPE_PCFLOAT_V16SF_UHI:
13297 : : case V8SF_FTYPE_PCFLOAT_V8SF_UQI:
13298 : : case V4SF_FTYPE_PCFLOAT_V4SF_UQI:
13299 : : case V8HF_FTYPE_PCFLOAT16_V8HF_UQI:
13300 : : nargs = 3;
13301 : : klass = load;
13302 : : memory = 0;
13303 : : break;
13304 : 105 : case INT_FTYPE_PINT_INT_INT_INT:
13305 : 105 : case LONGLONG_FTYPE_PLONGLONG_LONGLONG_LONGLONG_INT:
13306 : 105 : nargs = 4;
13307 : 105 : klass = load;
13308 : 105 : memory = 0;
13309 : 105 : constant = 3;
13310 : 105 : break;
13311 : 0 : default:
13312 : 0 : gcc_unreachable ();
13313 : : }
13314 : :
13315 : 8338 : gcc_assert (nargs <= ARRAY_SIZE (xops));
13316 : :
13317 : 11807 : if (klass == store)
13318 : : {
13319 : 1875 : arg = CALL_EXPR_ARG (exp, 0);
13320 : 1875 : op = expand_normal (arg);
13321 : 1875 : gcc_assert (target == 0);
13322 : 1875 : if (memory)
13323 : : {
13324 : 1716 : op = ix86_zero_extend_to_Pmode (op);
13325 : 1716 : target = gen_rtx_MEM (tmode, op);
13326 : : /* target at this point has just BITS_PER_UNIT MEM_ALIGN
13327 : : on it. Try to improve it using get_pointer_alignment,
13328 : : and if the special builtin is one that requires strict
13329 : : mode alignment, also from it's GET_MODE_ALIGNMENT.
13330 : : Failure to do so could lead to ix86_legitimate_combined_insn
13331 : : rejecting all changes to such insns. */
13332 : 1716 : unsigned int align = get_pointer_alignment (arg);
13333 : 1716 : if (aligned_mem && align < GET_MODE_ALIGNMENT (tmode))
13334 : 275 : align = GET_MODE_ALIGNMENT (tmode);
13335 : 3432 : if (MEM_ALIGN (target) < align)
13336 : 422 : set_mem_align (target, align);
13337 : : }
13338 : : else
13339 : 159 : target = force_reg (tmode, op);
13340 : : arg_adjust = 1;
13341 : : }
13342 : : else
13343 : : {
13344 : 9932 : arg_adjust = 0;
13345 : 9932 : if (optimize
13346 : 2917 : || target == 0
13347 : 2917 : || !register_operand (target, tmode)
13348 : 12838 : || GET_MODE (target) != tmode)
13349 : 7026 : target = gen_reg_rtx (tmode);
13350 : : }
13351 : :
13352 : 21192 : for (i = 0; i < nargs; i++)
13353 : : {
13354 : 9385 : machine_mode mode = insn_p->operand[i + 1].mode;
13355 : :
13356 : 9385 : arg = CALL_EXPR_ARG (exp, i + arg_adjust);
13357 : 9385 : op = expand_normal (arg);
13358 : :
13359 : 9385 : if (i == memory)
13360 : : {
13361 : : /* This must be the memory operand. */
13362 : 2351 : op = ix86_zero_extend_to_Pmode (op);
13363 : 2351 : op = gen_rtx_MEM (mode, op);
13364 : : /* op at this point has just BITS_PER_UNIT MEM_ALIGN
13365 : : on it. Try to improve it using get_pointer_alignment,
13366 : : and if the special builtin is one that requires strict
13367 : : mode alignment, also from it's GET_MODE_ALIGNMENT.
13368 : : Failure to do so could lead to ix86_legitimate_combined_insn
13369 : : rejecting all changes to such insns. */
13370 : 2351 : unsigned int align = get_pointer_alignment (arg);
13371 : 2351 : if (aligned_mem && align < GET_MODE_ALIGNMENT (mode))
13372 : 299 : align = GET_MODE_ALIGNMENT (mode);
13373 : 4702 : if (MEM_ALIGN (op) < align)
13374 : 523 : set_mem_align (op, align);
13375 : : }
13376 : 7034 : else if (i == constant)
13377 : : {
13378 : : /* This must be the constant. */
13379 : 105 : if (!insn_p->operand[nargs].predicate(op, SImode))
13380 : : {
13381 : 0 : error ("the fourth argument must be one of enum %qs", "_CMPCCX_ENUM");
13382 : 0 : return const0_rtx;
13383 : : }
13384 : : }
13385 : : else
13386 : : {
13387 : : /* This must be register. */
13388 : 6929 : if (VECTOR_MODE_P (mode))
13389 : 3474 : op = safe_vector_operand (op, mode);
13390 : :
13391 : 6929 : op = fixup_modeless_constant (op, mode);
13392 : :
13393 : : /* NB: 3-operands load implied it's a mask load or v{p}expand*,
13394 : : and that mask operand shoud be at the end.
13395 : : Keep all-ones mask which would be simplified by the expander. */
13396 : 1770 : if (nargs == 3 && i == 2 && klass == load
13397 : 1770 : && constm1_operand (op, mode)
13398 : 7102 : && insn_p->operand[i].predicate (op, mode))
13399 : : ;
13400 : 6929 : else if (GET_MODE (op) == mode || GET_MODE (op) == VOIDmode)
13401 : 4696 : op = copy_to_mode_reg (mode, op);
13402 : : else
13403 : : {
13404 : 2233 : op = copy_to_reg (op);
13405 : 2233 : op = lowpart_subreg (mode, op, GET_MODE (op));
13406 : : }
13407 : : }
13408 : :
13409 : 9385 : xops[i]= op;
13410 : : }
13411 : :
13412 : 11807 : switch (nargs)
13413 : : {
13414 : 7740 : case 0:
13415 : 7740 : pat = GEN_FCN (icode) (target);
13416 : 7740 : break;
13417 : 729 : case 1:
13418 : 729 : pat = GEN_FCN (icode) (target, xops[0]);
13419 : 729 : break;
13420 : 1463 : case 2:
13421 : 1463 : pat = GEN_FCN (icode) (target, xops[0], xops[1]);
13422 : 1463 : break;
13423 : 1770 : case 3:
13424 : 1770 : pat = GEN_FCN (icode) (target, xops[0], xops[1], xops[2]);
13425 : 1770 : break;
13426 : 105 : case 4:
13427 : 105 : pat = GEN_FCN (icode) (target, xops[0], xops[1], xops[2], xops[3]);
13428 : 105 : break;
13429 : : default:
13430 : : gcc_unreachable ();
13431 : : }
13432 : :
13433 : 11807 : if (! pat)
13434 : : return 0;
13435 : :
13436 : 11807 : emit_insn (pat);
13437 : 11807 : return klass == store ? 0 : target;
13438 : : }
13439 : :
13440 : : /* Return the integer constant in ARG. Constrain it to be in the range
13441 : : of the subparts of VEC_TYPE; issue an error if not. */
13442 : :
13443 : : static int
13444 : 592 : get_element_number (tree vec_type, tree arg)
13445 : : {
13446 : 592 : unsigned HOST_WIDE_INT elt, max = TYPE_VECTOR_SUBPARTS (vec_type) - 1;
13447 : :
13448 : 592 : if (!tree_fits_uhwi_p (arg)
13449 : 592 : || (elt = tree_to_uhwi (arg), elt > max))
13450 : : {
13451 : 0 : error ("selector must be an integer constant in the range "
13452 : : "[0, %wi]", max);
13453 : 0 : return 0;
13454 : : }
13455 : :
13456 : 592 : return elt;
13457 : : }
13458 : :
13459 : : /* A subroutine of ix86_expand_builtin. These builtins are a wrapper around
13460 : : ix86_expand_vector_init. We DO have language-level syntax for this, in
13461 : : the form of (type){ init-list }. Except that since we can't place emms
13462 : : instructions from inside the compiler, we can't allow the use of MMX
13463 : : registers unless the user explicitly asks for it. So we do *not* define
13464 : : vec_set/vec_extract/vec_init patterns for MMX modes in mmx.md. Instead
13465 : : we have builtins invoked by mmintrin.h that gives us license to emit
13466 : : these sorts of instructions. */
13467 : :
13468 : : static rtx
13469 : 229 : ix86_expand_vec_init_builtin (tree type, tree exp, rtx target)
13470 : : {
13471 : 229 : machine_mode tmode = TYPE_MODE (type);
13472 : 229 : machine_mode inner_mode = GET_MODE_INNER (tmode);
13473 : 229 : int i, n_elt = GET_MODE_NUNITS (tmode);
13474 : 229 : rtvec v = rtvec_alloc (n_elt);
13475 : :
13476 : 229 : gcc_assert (VECTOR_MODE_P (tmode));
13477 : 229 : gcc_assert (call_expr_nargs (exp) == n_elt);
13478 : :
13479 : 1203 : for (i = 0; i < n_elt; ++i)
13480 : : {
13481 : 974 : rtx x = expand_normal (CALL_EXPR_ARG (exp, i));
13482 : 974 : RTVEC_ELT (v, i) = gen_lowpart (inner_mode, x);
13483 : : }
13484 : :
13485 : 229 : if (!target || !register_operand (target, tmode))
13486 : 0 : target = gen_reg_rtx (tmode);
13487 : :
13488 : 229 : ix86_expand_vector_init (true, target, gen_rtx_PARALLEL (tmode, v));
13489 : 229 : return target;
13490 : : }
13491 : :
13492 : : /* A subroutine of ix86_expand_builtin. These builtins are a wrapper around
13493 : : ix86_expand_vector_extract. They would be redundant (for non-MMX) if we
13494 : : had a language-level syntax for referencing vector elements. */
13495 : :
13496 : : static rtx
13497 : 388 : ix86_expand_vec_ext_builtin (tree exp, rtx target)
13498 : : {
13499 : 388 : machine_mode tmode, mode0;
13500 : 388 : tree arg0, arg1;
13501 : 388 : int elt;
13502 : 388 : rtx op0;
13503 : :
13504 : 388 : arg0 = CALL_EXPR_ARG (exp, 0);
13505 : 388 : arg1 = CALL_EXPR_ARG (exp, 1);
13506 : :
13507 : 388 : op0 = expand_normal (arg0);
13508 : 388 : elt = get_element_number (TREE_TYPE (arg0), arg1);
13509 : :
13510 : 388 : tmode = TYPE_MODE (TREE_TYPE (TREE_TYPE (arg0)));
13511 : 388 : mode0 = TYPE_MODE (TREE_TYPE (arg0));
13512 : 388 : gcc_assert (VECTOR_MODE_P (mode0));
13513 : :
13514 : 388 : op0 = force_reg (mode0, op0);
13515 : :
13516 : 388 : if (optimize || !target || !register_operand (target, tmode))
13517 : 309 : target = gen_reg_rtx (tmode);
13518 : :
13519 : 388 : ix86_expand_vector_extract (true, target, op0, elt);
13520 : :
13521 : 388 : return target;
13522 : : }
13523 : :
13524 : : /* A subroutine of ix86_expand_builtin. These builtins are a wrapper around
13525 : : ix86_expand_vector_set. They would be redundant (for non-MMX) if we had
13526 : : a language-level syntax for referencing vector elements. */
13527 : :
13528 : : static rtx
13529 : 204 : ix86_expand_vec_set_builtin (tree exp)
13530 : : {
13531 : 204 : machine_mode tmode, mode1;
13532 : 204 : tree arg0, arg1, arg2;
13533 : 204 : int elt;
13534 : 204 : rtx op0, op1, target;
13535 : :
13536 : 204 : arg0 = CALL_EXPR_ARG (exp, 0);
13537 : 204 : arg1 = CALL_EXPR_ARG (exp, 1);
13538 : 204 : arg2 = CALL_EXPR_ARG (exp, 2);
13539 : :
13540 : 204 : tmode = TYPE_MODE (TREE_TYPE (arg0));
13541 : 204 : mode1 = TYPE_MODE (TREE_TYPE (TREE_TYPE (arg0)));
13542 : 204 : gcc_assert (VECTOR_MODE_P (tmode));
13543 : :
13544 : 204 : op0 = expand_expr (arg0, NULL_RTX, tmode, EXPAND_NORMAL);
13545 : 204 : op1 = expand_expr (arg1, NULL_RTX, mode1, EXPAND_NORMAL);
13546 : 204 : elt = get_element_number (TREE_TYPE (arg0), arg2);
13547 : :
13548 : 204 : if (GET_MODE (op1) != mode1)
13549 : 156 : op1 = convert_modes (mode1, GET_MODE (op1), op1, true);
13550 : :
13551 : 204 : op0 = force_reg (tmode, op0);
13552 : 204 : op1 = force_reg (mode1, op1);
13553 : :
13554 : : /* OP0 is the source of these builtin functions and shouldn't be
13555 : : modified. Create a copy, use it and return it as target. */
13556 : 204 : target = gen_reg_rtx (tmode);
13557 : 204 : emit_move_insn (target, op0);
13558 : 204 : ix86_expand_vector_set (true, target, op1, elt);
13559 : :
13560 : 204 : return target;
13561 : : }
13562 : :
13563 : : /* Return true if the necessary isa options for this builtin exist,
13564 : : else false.
13565 : : fcode = DECL_MD_FUNCTION_CODE (fndecl); */
13566 : : bool
13567 : 1271761 : ix86_check_builtin_isa_match (unsigned int fcode,
13568 : : HOST_WIDE_INT* pbisa,
13569 : : HOST_WIDE_INT* pbisa2)
13570 : : {
13571 : 1271761 : HOST_WIDE_INT isa = ix86_isa_flags;
13572 : 1271761 : HOST_WIDE_INT isa2 = ix86_isa_flags2;
13573 : 1271761 : HOST_WIDE_INT bisa = ix86_builtins_isa[fcode].isa;
13574 : 1271761 : HOST_WIDE_INT bisa2 = ix86_builtins_isa[fcode].isa2;
13575 : 1271761 : HOST_WIDE_INT tmp_isa = isa, tmp_isa2 = isa2;
13576 : : /* The general case is we require all the ISAs specified in bisa{,2}
13577 : : to be enabled.
13578 : : The exceptions are:
13579 : : OPTION_MASK_ISA_SSE | OPTION_MASK_ISA_3DNOW_A
13580 : : OPTION_MASK_ISA_SSE4_2 | OPTION_MASK_ISA_CRC32
13581 : : OPTION_MASK_ISA_FMA | OPTION_MASK_ISA_FMA4
13582 : : (OPTION_MASK_ISA_AVX512VNNI | OPTION_MASK_ISA_AVX512VL) or
13583 : : OPTION_MASK_ISA2_AVXVNNI
13584 : : (OPTION_MASK_ISA_AVX512IFMA | OPTION_MASK_ISA_AVX512VL) or
13585 : : OPTION_MASK_ISA2_AVXIFMA
13586 : : (OPTION_MASK_ISA_AVX512VL | OPTION_MASK_ISA2_AVX512BF16) or
13587 : : OPTION_MASK_ISA2_AVXNECONVERT
13588 : : OPTION_MASK_ISA_AES or (OPTION_MASK_ISA_AVX512VL | OPTION_MASK_ISA2_VAES)
13589 : : OPTION_MASK_ISA2_AVX10_2 or OPTION_MASK_ISA2_AVXVNNIINT8
13590 : : OPTION_MASK_ISA2_AVX10_2 or OPTION_MASK_ISA2_AVXVNNIINT16
13591 : : where for each such pair it is sufficient if either of the ISAs is
13592 : : enabled, plus if it is ored with other options also those others.
13593 : : OPTION_MASK_ISA_MMX in bisa is satisfied also if TARGET_MMX_WITH_SSE. */
13594 : :
13595 : : #define SHARE_BUILTIN(A1, A2, B1, B2) \
13596 : : if ((((bisa & (A1)) == (A1) && (bisa2 & (A2)) == (A2)) \
13597 : : && ((bisa & (B1)) == (B1) && (bisa2 & (B2)) == (B2))) \
13598 : : && (((isa & (A1)) == (A1) && (isa2 & (A2)) == (A2)) \
13599 : : || ((isa & (B1)) == (B1) && (isa2 & (B2)) == (B2)))) \
13600 : : { \
13601 : : tmp_isa |= (A1) | (B1); \
13602 : : tmp_isa2 |= (A2) | (B2); \
13603 : : }
13604 : :
13605 : 1271761 : SHARE_BUILTIN (OPTION_MASK_ISA_SSE, 0, OPTION_MASK_ISA_3DNOW_A, 0);
13606 : 1271761 : SHARE_BUILTIN (OPTION_MASK_ISA_SSE4_2, 0, OPTION_MASK_ISA_CRC32, 0);
13607 : 1271761 : SHARE_BUILTIN (OPTION_MASK_ISA_FMA, 0, OPTION_MASK_ISA_FMA4, 0);
13608 : 1271761 : SHARE_BUILTIN (OPTION_MASK_ISA_AVX512VNNI | OPTION_MASK_ISA_AVX512VL, 0, 0,
13609 : 1271761 : OPTION_MASK_ISA2_AVXVNNI);
13610 : 1271761 : SHARE_BUILTIN (OPTION_MASK_ISA_AVX512IFMA | OPTION_MASK_ISA_AVX512VL, 0, 0,
13611 : 1271761 : OPTION_MASK_ISA2_AVXIFMA);
13612 : 1271761 : SHARE_BUILTIN (OPTION_MASK_ISA_AVX512VL, OPTION_MASK_ISA2_AVX512BF16, 0,
13613 : 1271761 : OPTION_MASK_ISA2_AVXNECONVERT);
13614 : 1271761 : SHARE_BUILTIN (OPTION_MASK_ISA_AES, 0, OPTION_MASK_ISA_AVX512VL,
13615 : 1271761 : OPTION_MASK_ISA2_VAES);
13616 : 1271761 : SHARE_BUILTIN (0, OPTION_MASK_ISA2_AVXVNNIINT8, 0,
13617 : 1271761 : OPTION_MASK_ISA2_AVX10_2_256);
13618 : 1271761 : SHARE_BUILTIN (0, OPTION_MASK_ISA2_AVXVNNIINT16, 0,
13619 : 1271761 : OPTION_MASK_ISA2_AVX10_2_256);
13620 : 1271761 : isa = tmp_isa;
13621 : 1271761 : isa2 = tmp_isa2;
13622 : :
13623 : 1271761 : if ((bisa & OPTION_MASK_ISA_MMX) && !TARGET_MMX && TARGET_MMX_WITH_SSE
13624 : : /* __builtin_ia32_maskmovq requires MMX registers. */
13625 : 4515 : && fcode != IX86_BUILTIN_MASKMOVQ)
13626 : : {
13627 : 4506 : bisa &= ~OPTION_MASK_ISA_MMX;
13628 : 4506 : bisa |= OPTION_MASK_ISA_SSE2;
13629 : : }
13630 : :
13631 : 1271761 : if (pbisa)
13632 : 173264 : *pbisa = bisa;
13633 : 1271761 : if (pbisa2)
13634 : 173264 : *pbisa2 = bisa2;
13635 : :
13636 : 1271761 : return (bisa & isa) == bisa && (bisa2 & isa2) == bisa2;
13637 : : }
13638 : :
13639 : : /* Emit instructions to set the carry flag from ARG. */
13640 : :
13641 : : void
13642 : 12816 : ix86_expand_carry (rtx arg)
13643 : : {
13644 : 12816 : if (!CONST_INT_P (arg) || arg == const0_rtx)
13645 : : {
13646 : 12810 : arg = convert_to_mode (QImode, arg, 1);
13647 : 12810 : arg = copy_to_mode_reg (QImode, arg);
13648 : 12810 : emit_insn (gen_addqi3_cconly_overflow (arg, constm1_rtx));
13649 : : }
13650 : : else
13651 : 6 : emit_insn (gen_x86_stc ());
13652 : 12816 : }
13653 : :
13654 : : /* Expand an expression EXP that calls a built-in function,
13655 : : with result going to TARGET if that's convenient
13656 : : (and in mode MODE if that's convenient).
13657 : : SUBTARGET may be used as the target for computing one of EXP's operands.
13658 : : IGNORE is nonzero if the value is to be ignored. */
13659 : :
13660 : : rtx
13661 : 173930 : ix86_expand_builtin (tree exp, rtx target, rtx subtarget,
13662 : : machine_mode mode, int ignore)
13663 : : {
13664 : 173930 : size_t i;
13665 : 173930 : enum insn_code icode, icode2;
13666 : 173930 : tree fndecl = TREE_OPERAND (CALL_EXPR_FN (exp), 0);
13667 : 173930 : tree arg0, arg1, arg2, arg3, arg4;
13668 : 173930 : rtx op0, op1, op2, op3, op4, pat, pat2, insn;
13669 : 173930 : machine_mode mode0, mode1, mode2, mode3, mode4;
13670 : 173930 : unsigned int fcode = DECL_MD_FUNCTION_CODE (fndecl);
13671 : 173930 : HOST_WIDE_INT bisa, bisa2;
13672 : :
13673 : : /* For CPU builtins that can be folded, fold first and expand the fold. */
13674 : 173930 : switch (fcode)
13675 : : {
13676 : 156 : case IX86_BUILTIN_CPU_INIT:
13677 : 156 : {
13678 : : /* Make it call __cpu_indicator_init in libgcc. */
13679 : 156 : tree call_expr, fndecl, type;
13680 : 156 : type = build_function_type_list (integer_type_node, NULL_TREE);
13681 : 156 : fndecl = build_fn_decl ("__cpu_indicator_init", type);
13682 : 156 : call_expr = build_call_expr (fndecl, 0);
13683 : 156 : return expand_expr (call_expr, target, mode, EXPAND_NORMAL);
13684 : : }
13685 : 510 : case IX86_BUILTIN_CPU_IS:
13686 : 510 : case IX86_BUILTIN_CPU_SUPPORTS:
13687 : 510 : {
13688 : 510 : tree arg0 = CALL_EXPR_ARG (exp, 0);
13689 : 510 : tree fold_expr = fold_builtin_cpu (fndecl, &arg0);
13690 : 510 : gcc_assert (fold_expr != NULL_TREE);
13691 : 510 : return expand_expr (fold_expr, target, mode, EXPAND_NORMAL);
13692 : : }
13693 : : }
13694 : :
13695 : 173264 : if (!ix86_check_builtin_isa_match (fcode, &bisa, &bisa2))
13696 : : {
13697 : 23 : bool add_abi_p = bisa & OPTION_MASK_ISA_64BIT;
13698 : 23 : if (TARGET_ABI_X32)
13699 : 0 : bisa |= OPTION_MASK_ABI_X32;
13700 : : else
13701 : 23 : bisa |= OPTION_MASK_ABI_64;
13702 : 23 : char *opts = ix86_target_string (bisa, bisa2, 0, 0, NULL, NULL,
13703 : : (enum fpmath_unit) 0,
13704 : : (enum prefer_vector_width) 0,
13705 : : PVW_NONE, PVW_NONE,
13706 : : false, add_abi_p);
13707 : 23 : if (!opts)
13708 : 0 : error ("%qE needs unknown isa option", fndecl);
13709 : : else
13710 : : {
13711 : 23 : gcc_assert (opts != NULL);
13712 : 23 : error ("%qE needs isa option %s", fndecl, opts);
13713 : 23 : free (opts);
13714 : : }
13715 : 23 : return expand_call (exp, target, ignore);
13716 : : }
13717 : :
13718 : 173241 : switch (fcode)
13719 : : {
13720 : 35 : case IX86_BUILTIN_MASKMOVQ:
13721 : 35 : case IX86_BUILTIN_MASKMOVDQU:
13722 : 70 : icode = (fcode == IX86_BUILTIN_MASKMOVQ
13723 : 35 : ? CODE_FOR_mmx_maskmovq
13724 : : : CODE_FOR_sse2_maskmovdqu);
13725 : : /* Note the arg order is different from the operand order. */
13726 : 35 : arg1 = CALL_EXPR_ARG (exp, 0);
13727 : 35 : arg2 = CALL_EXPR_ARG (exp, 1);
13728 : 35 : arg0 = CALL_EXPR_ARG (exp, 2);
13729 : 35 : op0 = expand_normal (arg0);
13730 : 35 : op1 = expand_normal (arg1);
13731 : 35 : op2 = expand_normal (arg2);
13732 : 35 : mode0 = insn_data[icode].operand[0].mode;
13733 : 35 : mode1 = insn_data[icode].operand[1].mode;
13734 : 35 : mode2 = insn_data[icode].operand[2].mode;
13735 : :
13736 : 35 : op0 = ix86_zero_extend_to_Pmode (op0);
13737 : 35 : op0 = gen_rtx_MEM (mode1, op0);
13738 : :
13739 : 35 : if (!insn_data[icode].operand[0].predicate (op0, mode0))
13740 : 0 : op0 = copy_to_mode_reg (mode0, op0);
13741 : 35 : if (!insn_data[icode].operand[1].predicate (op1, mode1))
13742 : 2 : op1 = copy_to_mode_reg (mode1, op1);
13743 : 35 : if (!insn_data[icode].operand[2].predicate (op2, mode2))
13744 : 2 : op2 = copy_to_mode_reg (mode2, op2);
13745 : 35 : pat = GEN_FCN (icode) (op0, op1, op2);
13746 : 35 : if (! pat)
13747 : 56546 : return 0;
13748 : 35 : emit_insn (pat);
13749 : 35 : return 0;
13750 : :
13751 : 22002 : case IX86_BUILTIN_LDMXCSR:
13752 : 22002 : op0 = expand_normal (CALL_EXPR_ARG (exp, 0));
13753 : 22002 : target = assign_stack_temp (SImode, GET_MODE_SIZE (SImode));
13754 : 22002 : emit_move_insn (target, op0);
13755 : 22002 : emit_insn (gen_sse_ldmxcsr (target));
13756 : 22002 : return 0;
13757 : :
13758 : 14785 : case IX86_BUILTIN_STMXCSR:
13759 : 14785 : target = assign_stack_temp (SImode, GET_MODE_SIZE (SImode));
13760 : 14785 : emit_insn (gen_sse_stmxcsr (target));
13761 : 14785 : return copy_to_mode_reg (SImode, target);
13762 : :
13763 : 11 : case IX86_BUILTIN_CLFLUSH:
13764 : 11 : arg0 = CALL_EXPR_ARG (exp, 0);
13765 : 11 : op0 = expand_normal (arg0);
13766 : 11 : icode = CODE_FOR_sse2_clflush;
13767 : 11 : if (!insn_data[icode].operand[0].predicate (op0, Pmode))
13768 : 5 : op0 = ix86_zero_extend_to_Pmode (op0);
13769 : :
13770 : 11 : emit_insn (gen_sse2_clflush (op0));
13771 : 11 : return 0;
13772 : :
13773 : 19 : case IX86_BUILTIN_CLWB:
13774 : 19 : arg0 = CALL_EXPR_ARG (exp, 0);
13775 : 19 : op0 = expand_normal (arg0);
13776 : 19 : icode = CODE_FOR_clwb;
13777 : 19 : if (!insn_data[icode].operand[0].predicate (op0, Pmode))
13778 : 9 : op0 = ix86_zero_extend_to_Pmode (op0);
13779 : :
13780 : 19 : emit_insn (gen_clwb (op0));
13781 : 19 : return 0;
13782 : :
13783 : 19 : case IX86_BUILTIN_CLFLUSHOPT:
13784 : 19 : arg0 = CALL_EXPR_ARG (exp, 0);
13785 : 19 : op0 = expand_normal (arg0);
13786 : 19 : icode = CODE_FOR_clflushopt;
13787 : 19 : if (!insn_data[icode].operand[0].predicate (op0, Pmode))
13788 : 9 : op0 = ix86_zero_extend_to_Pmode (op0);
13789 : :
13790 : 19 : emit_insn (gen_clflushopt (op0));
13791 : 19 : return 0;
13792 : :
13793 : 47 : case IX86_BUILTIN_MONITOR:
13794 : 47 : case IX86_BUILTIN_MONITORX:
13795 : 47 : arg0 = CALL_EXPR_ARG (exp, 0);
13796 : 47 : arg1 = CALL_EXPR_ARG (exp, 1);
13797 : 47 : arg2 = CALL_EXPR_ARG (exp, 2);
13798 : 47 : op0 = expand_normal (arg0);
13799 : 47 : op1 = expand_normal (arg1);
13800 : 47 : op2 = expand_normal (arg2);
13801 : 47 : if (!REG_P (op0))
13802 : 19 : op0 = ix86_zero_extend_to_Pmode (op0);
13803 : 47 : if (!REG_P (op1))
13804 : 22 : op1 = copy_to_mode_reg (SImode, op1);
13805 : 47 : if (!REG_P (op2))
13806 : 25 : op2 = copy_to_mode_reg (SImode, op2);
13807 : :
13808 : 47 : emit_insn (fcode == IX86_BUILTIN_MONITOR
13809 : 26 : ? gen_sse3_monitor (Pmode, op0, op1, op2)
13810 : 21 : : gen_monitorx (Pmode, op0, op1, op2));
13811 : 47 : return 0;
13812 : :
13813 : 25 : case IX86_BUILTIN_MWAIT:
13814 : 25 : arg0 = CALL_EXPR_ARG (exp, 0);
13815 : 25 : arg1 = CALL_EXPR_ARG (exp, 1);
13816 : 25 : op0 = expand_normal (arg0);
13817 : 25 : op1 = expand_normal (arg1);
13818 : 25 : if (!REG_P (op0))
13819 : 13 : op0 = copy_to_mode_reg (SImode, op0);
13820 : 25 : if (!REG_P (op1))
13821 : 11 : op1 = copy_to_mode_reg (SImode, op1);
13822 : 25 : emit_insn (gen_sse3_mwait (op0, op1));
13823 : 25 : return 0;
13824 : :
13825 : 21 : case IX86_BUILTIN_MWAITX:
13826 : 21 : arg0 = CALL_EXPR_ARG (exp, 0);
13827 : 21 : arg1 = CALL_EXPR_ARG (exp, 1);
13828 : 21 : arg2 = CALL_EXPR_ARG (exp, 2);
13829 : 21 : op0 = expand_normal (arg0);
13830 : 21 : op1 = expand_normal (arg1);
13831 : 21 : op2 = expand_normal (arg2);
13832 : 21 : if (!REG_P (op0))
13833 : 11 : op0 = copy_to_mode_reg (SImode, op0);
13834 : 21 : if (!REG_P (op1))
13835 : 10 : op1 = copy_to_mode_reg (SImode, op1);
13836 : 21 : if (!REG_P (op2))
13837 : 11 : op2 = copy_to_mode_reg (SImode, op2);
13838 : 21 : emit_insn (gen_mwaitx (op0, op1, op2));
13839 : 21 : return 0;
13840 : :
13841 : 21 : case IX86_BUILTIN_UMONITOR:
13842 : 21 : arg0 = CALL_EXPR_ARG (exp, 0);
13843 : 21 : op0 = expand_normal (arg0);
13844 : :
13845 : 21 : op0 = ix86_zero_extend_to_Pmode (op0);
13846 : 21 : emit_insn (gen_umonitor (Pmode, op0));
13847 : 21 : return 0;
13848 : :
13849 : 42 : case IX86_BUILTIN_UMWAIT:
13850 : 42 : case IX86_BUILTIN_TPAUSE:
13851 : 42 : arg0 = CALL_EXPR_ARG (exp, 0);
13852 : 42 : arg1 = CALL_EXPR_ARG (exp, 1);
13853 : 42 : op0 = expand_normal (arg0);
13854 : 42 : op1 = expand_normal (arg1);
13855 : :
13856 : 42 : if (!REG_P (op0))
13857 : 20 : op0 = copy_to_mode_reg (SImode, op0);
13858 : :
13859 : 42 : op1 = force_reg (DImode, op1);
13860 : :
13861 : 42 : if (TARGET_64BIT)
13862 : : {
13863 : 42 : op2 = expand_simple_binop (DImode, LSHIFTRT, op1, GEN_INT (32),
13864 : : NULL, 1, OPTAB_DIRECT);
13865 : 42 : switch (fcode)
13866 : : {
13867 : : case IX86_BUILTIN_UMWAIT:
13868 : : icode = CODE_FOR_umwait_rex64;
13869 : : break;
13870 : 21 : case IX86_BUILTIN_TPAUSE:
13871 : 21 : icode = CODE_FOR_tpause_rex64;
13872 : 21 : break;
13873 : 0 : default:
13874 : 0 : gcc_unreachable ();
13875 : : }
13876 : :
13877 : 42 : op2 = gen_lowpart (SImode, op2);
13878 : 42 : op1 = gen_lowpart (SImode, op1);
13879 : 42 : pat = GEN_FCN (icode) (op0, op1, op2);
13880 : : }
13881 : : else
13882 : : {
13883 : 0 : switch (fcode)
13884 : : {
13885 : : case IX86_BUILTIN_UMWAIT:
13886 : : icode = CODE_FOR_umwait;
13887 : : break;
13888 : 0 : case IX86_BUILTIN_TPAUSE:
13889 : 0 : icode = CODE_FOR_tpause;
13890 : 0 : break;
13891 : 0 : default:
13892 : 0 : gcc_unreachable ();
13893 : : }
13894 : 0 : pat = GEN_FCN (icode) (op0, op1);
13895 : : }
13896 : :
13897 : 42 : if (!pat)
13898 : : return 0;
13899 : :
13900 : 42 : emit_insn (pat);
13901 : :
13902 : 42 : if (target == 0
13903 : 42 : || !register_operand (target, QImode))
13904 : 0 : target = gen_reg_rtx (QImode);
13905 : :
13906 : 42 : pat = gen_rtx_EQ (QImode, gen_rtx_REG (CCCmode, FLAGS_REG),
13907 : : const0_rtx);
13908 : 42 : emit_insn (gen_rtx_SET (target, pat));
13909 : :
13910 : 42 : return target;
13911 : :
13912 : 20 : case IX86_BUILTIN_TESTUI:
13913 : 20 : emit_insn (gen_testui ());
13914 : :
13915 : 20 : if (target == 0
13916 : 20 : || !register_operand (target, QImode))
13917 : 0 : target = gen_reg_rtx (QImode);
13918 : :
13919 : 20 : pat = gen_rtx_LTU (QImode, gen_rtx_REG (CCCmode, FLAGS_REG),
13920 : : const0_rtx);
13921 : 20 : emit_insn (gen_rtx_SET (target, pat));
13922 : :
13923 : 20 : return target;
13924 : :
13925 : 19 : case IX86_BUILTIN_CLZERO:
13926 : 19 : arg0 = CALL_EXPR_ARG (exp, 0);
13927 : 19 : op0 = expand_normal (arg0);
13928 : 19 : if (!REG_P (op0))
13929 : 9 : op0 = ix86_zero_extend_to_Pmode (op0);
13930 : 19 : emit_insn (gen_clzero (Pmode, op0));
13931 : 19 : return 0;
13932 : :
13933 : 19 : case IX86_BUILTIN_CLDEMOTE:
13934 : 19 : arg0 = CALL_EXPR_ARG (exp, 0);
13935 : 19 : op0 = expand_normal (arg0);
13936 : 19 : icode = CODE_FOR_cldemote;
13937 : 19 : if (!insn_data[icode].operand[0].predicate (op0, Pmode))
13938 : 9 : op0 = ix86_zero_extend_to_Pmode (op0);
13939 : :
13940 : 19 : emit_insn (gen_cldemote (op0));
13941 : 19 : return 0;
13942 : :
13943 : 11 : case IX86_BUILTIN_LOADIWKEY:
13944 : 11 : {
13945 : 11 : arg0 = CALL_EXPR_ARG (exp, 0);
13946 : 11 : arg1 = CALL_EXPR_ARG (exp, 1);
13947 : 11 : arg2 = CALL_EXPR_ARG (exp, 2);
13948 : 11 : arg3 = CALL_EXPR_ARG (exp, 3);
13949 : :
13950 : 11 : op0 = expand_normal (arg0);
13951 : 11 : op1 = expand_normal (arg1);
13952 : 11 : op2 = expand_normal (arg2);
13953 : 11 : op3 = expand_normal (arg3);
13954 : :
13955 : 11 : if (!REG_P (op0))
13956 : 5 : op0 = copy_to_mode_reg (V2DImode, op0);
13957 : 11 : if (!REG_P (op1))
13958 : 5 : op1 = copy_to_mode_reg (V2DImode, op1);
13959 : 11 : if (!REG_P (op2))
13960 : 5 : op2 = copy_to_mode_reg (V2DImode, op2);
13961 : 11 : if (!REG_P (op3))
13962 : 5 : op3 = copy_to_mode_reg (SImode, op3);
13963 : :
13964 : 11 : emit_insn (gen_loadiwkey (op0, op1, op2, op3));
13965 : :
13966 : 11 : return 0;
13967 : : }
13968 : :
13969 : 12 : case IX86_BUILTIN_AESDEC128KLU8:
13970 : 12 : icode = CODE_FOR_aesdec128klu8;
13971 : 12 : goto aesdecenc_expand;
13972 : :
13973 : 12 : case IX86_BUILTIN_AESDEC256KLU8:
13974 : 12 : icode = CODE_FOR_aesdec256klu8;
13975 : 12 : goto aesdecenc_expand;
13976 : :
13977 : 12 : case IX86_BUILTIN_AESENC128KLU8:
13978 : 12 : icode = CODE_FOR_aesenc128klu8;
13979 : 12 : goto aesdecenc_expand;
13980 : :
13981 : : case IX86_BUILTIN_AESENC256KLU8:
13982 : : icode = CODE_FOR_aesenc256klu8;
13983 : :
13984 : 48 : aesdecenc_expand:
13985 : :
13986 : 48 : arg0 = CALL_EXPR_ARG (exp, 0); // __m128i *odata
13987 : 48 : arg1 = CALL_EXPR_ARG (exp, 1); // __m128i idata
13988 : 48 : arg2 = CALL_EXPR_ARG (exp, 2); // const void *p
13989 : :
13990 : 48 : op0 = expand_normal (arg0);
13991 : 48 : op1 = expand_normal (arg1);
13992 : 48 : op2 = expand_normal (arg2);
13993 : :
13994 : 48 : if (!address_operand (op0, V2DImode))
13995 : : {
13996 : 16 : op0 = convert_memory_address (Pmode, op0);
13997 : 16 : op0 = copy_addr_to_reg (op0);
13998 : : }
13999 : 48 : op0 = gen_rtx_MEM (V2DImode, op0);
14000 : :
14001 : 48 : if (!REG_P (op1))
14002 : 20 : op1 = copy_to_mode_reg (V2DImode, op1);
14003 : :
14004 : 48 : if (!address_operand (op2, VOIDmode))
14005 : : {
14006 : 16 : op2 = convert_memory_address (Pmode, op2);
14007 : 16 : op2 = copy_addr_to_reg (op2);
14008 : : }
14009 : 48 : op2 = gen_rtx_MEM (BLKmode, op2);
14010 : :
14011 : 48 : emit_insn (GEN_FCN (icode) (op1, op1, op2));
14012 : :
14013 : 48 : if (target == 0)
14014 : 4 : target = gen_reg_rtx (QImode);
14015 : :
14016 : : /* NB: For aesenc/aesdec keylocker insn, ZF will be set when runtime
14017 : : error occurs. Then the output should be cleared for safety. */
14018 : 48 : rtx_code_label *ok_label;
14019 : 48 : rtx tmp;
14020 : :
14021 : 48 : tmp = gen_rtx_REG (CCZmode, FLAGS_REG);
14022 : 48 : pat = gen_rtx_EQ (QImode, tmp, const0_rtx);
14023 : 48 : ok_label = gen_label_rtx ();
14024 : 48 : emit_cmp_and_jump_insns (tmp, const0_rtx, NE, 0, GET_MODE (tmp),
14025 : : true, ok_label);
14026 : : /* Usually the runtime error seldom occur, so predict OK path as
14027 : : hotspot to optimize it as fallthrough block. */
14028 : 48 : predict_jump (REG_BR_PROB_BASE * 90 / 100);
14029 : :
14030 : 48 : emit_insn (gen_rtx_SET (op1, const0_rtx));
14031 : :
14032 : 48 : emit_label (ok_label);
14033 : 48 : emit_insn (gen_rtx_SET (target, pat));
14034 : 48 : emit_insn (gen_rtx_SET (op0, op1));
14035 : :
14036 : 48 : return target;
14037 : :
14038 : 11 : case IX86_BUILTIN_AESDECWIDE128KLU8:
14039 : 11 : icode = CODE_FOR_aesdecwide128klu8;
14040 : 11 : goto wideaesdecenc_expand;
14041 : :
14042 : 11 : case IX86_BUILTIN_AESDECWIDE256KLU8:
14043 : 11 : icode = CODE_FOR_aesdecwide256klu8;
14044 : 11 : goto wideaesdecenc_expand;
14045 : :
14046 : 11 : case IX86_BUILTIN_AESENCWIDE128KLU8:
14047 : 11 : icode = CODE_FOR_aesencwide128klu8;
14048 : 11 : goto wideaesdecenc_expand;
14049 : :
14050 : : case IX86_BUILTIN_AESENCWIDE256KLU8:
14051 : : icode = CODE_FOR_aesencwide256klu8;
14052 : :
14053 : 44 : wideaesdecenc_expand:
14054 : :
14055 : 44 : rtx xmm_regs[8];
14056 : 44 : rtx op;
14057 : :
14058 : 44 : arg0 = CALL_EXPR_ARG (exp, 0); // __m128i * odata
14059 : 44 : arg1 = CALL_EXPR_ARG (exp, 1); // const __m128i * idata
14060 : 44 : arg2 = CALL_EXPR_ARG (exp, 2); // const void *p
14061 : :
14062 : 44 : op0 = expand_normal (arg0);
14063 : 44 : op1 = expand_normal (arg1);
14064 : 44 : op2 = expand_normal (arg2);
14065 : :
14066 : 44 : if (GET_MODE (op1) != Pmode)
14067 : 0 : op1 = convert_to_mode (Pmode, op1, 1);
14068 : :
14069 : 44 : if (!address_operand (op2, VOIDmode))
14070 : : {
14071 : 16 : op2 = convert_memory_address (Pmode, op2);
14072 : 16 : op2 = copy_addr_to_reg (op2);
14073 : : }
14074 : 44 : op2 = gen_rtx_MEM (BLKmode, op2);
14075 : :
14076 : 440 : for (i = 0; i < 8; i++)
14077 : : {
14078 : 352 : xmm_regs[i] = gen_rtx_REG (V2DImode, GET_SSE_REGNO (i));
14079 : :
14080 : 352 : op = gen_rtx_MEM (V2DImode,
14081 : 352 : plus_constant (Pmode, op1, (i * 16)));
14082 : :
14083 : 352 : emit_move_insn (xmm_regs[i], op);
14084 : : }
14085 : :
14086 : 44 : emit_insn (GEN_FCN (icode) (op2));
14087 : :
14088 : 44 : if (target == 0)
14089 : 0 : target = gen_reg_rtx (QImode);
14090 : :
14091 : 44 : tmp = gen_rtx_REG (CCZmode, FLAGS_REG);
14092 : 44 : pat = gen_rtx_EQ (QImode, tmp, const0_rtx);
14093 : 44 : ok_label = gen_label_rtx ();
14094 : 44 : emit_cmp_and_jump_insns (tmp, const0_rtx, NE, 0, GET_MODE (tmp),
14095 : : true, ok_label);
14096 : 44 : predict_jump (REG_BR_PROB_BASE * 90 / 100);
14097 : :
14098 : 440 : for (i = 0; i < 8; i++)
14099 : 352 : emit_insn (gen_rtx_SET (xmm_regs[i], const0_rtx));
14100 : :
14101 : 44 : emit_label (ok_label);
14102 : 44 : emit_insn (gen_rtx_SET (target, pat));
14103 : :
14104 : 44 : if (GET_MODE (op0) != Pmode)
14105 : 0 : op0 = convert_to_mode (Pmode, op0, 1);
14106 : :
14107 : 396 : for (i = 0; i < 8; i++)
14108 : : {
14109 : 352 : op = gen_rtx_MEM (V2DImode,
14110 : 352 : plus_constant (Pmode, op0, (i * 16)));
14111 : 352 : emit_move_insn (op, xmm_regs[i]);
14112 : : }
14113 : :
14114 : : return target;
14115 : :
14116 : 12 : case IX86_BUILTIN_ENCODEKEY128U32:
14117 : 12 : {
14118 : 12 : rtx op, xmm_regs[7];
14119 : :
14120 : 12 : arg0 = CALL_EXPR_ARG (exp, 0); // unsigned int htype
14121 : 12 : arg1 = CALL_EXPR_ARG (exp, 1); // __m128i key
14122 : 12 : arg2 = CALL_EXPR_ARG (exp, 2); // void *h
14123 : :
14124 : 12 : op0 = expand_normal (arg0);
14125 : 12 : op1 = expand_normal (arg1);
14126 : 12 : op2 = expand_normal (arg2);
14127 : :
14128 : 12 : if (!REG_P (op0))
14129 : 6 : op0 = copy_to_mode_reg (SImode, op0);
14130 : :
14131 : 12 : if (GET_MODE (op2) != Pmode)
14132 : 1 : op2 = convert_to_mode (Pmode, op2, 1);
14133 : :
14134 : 12 : op = gen_rtx_REG (V2DImode, GET_SSE_REGNO (0));
14135 : 12 : emit_move_insn (op, op1);
14136 : :
14137 : 60 : for (i = 0; i < 3; i++)
14138 : 36 : xmm_regs[i] = gen_rtx_REG (V2DImode, GET_SSE_REGNO (i));
14139 : :
14140 : 12 : if (target == 0)
14141 : 1 : target = gen_reg_rtx (SImode);
14142 : :
14143 : 12 : emit_insn (gen_encodekey128u32 (target, op0));
14144 : :
14145 : 60 : for (i = 0; i < 3; i++)
14146 : : {
14147 : 36 : op = gen_rtx_MEM (V2DImode,
14148 : 36 : plus_constant (Pmode, op2, (i * 16)));
14149 : 36 : emit_move_insn (op, xmm_regs[i]);
14150 : : }
14151 : :
14152 : 12 : return target;
14153 : : }
14154 : 12 : case IX86_BUILTIN_ENCODEKEY256U32:
14155 : 12 : {
14156 : 12 : rtx op, xmm_regs[7];
14157 : :
14158 : 12 : arg0 = CALL_EXPR_ARG (exp, 0); // unsigned int htype
14159 : 12 : arg1 = CALL_EXPR_ARG (exp, 1); // __m128i keylow
14160 : 12 : arg2 = CALL_EXPR_ARG (exp, 2); // __m128i keyhi
14161 : 12 : arg3 = CALL_EXPR_ARG (exp, 3); // void *h
14162 : :
14163 : 12 : op0 = expand_normal (arg0);
14164 : 12 : op1 = expand_normal (arg1);
14165 : 12 : op2 = expand_normal (arg2);
14166 : 12 : op3 = expand_normal (arg3);
14167 : :
14168 : 12 : if (!REG_P (op0))
14169 : 6 : op0 = copy_to_mode_reg (SImode, op0);
14170 : :
14171 : 12 : if (GET_MODE (op3) != Pmode)
14172 : 1 : op3 = convert_to_mode (Pmode, op3, 1);
14173 : :
14174 : : /* Force to use xmm0, xmm1 for keylow, keyhi*/
14175 : 12 : op = gen_rtx_REG (V2DImode, GET_SSE_REGNO (0));
14176 : 12 : emit_move_insn (op, op1);
14177 : 12 : op = gen_rtx_REG (V2DImode, GET_SSE_REGNO (1));
14178 : 12 : emit_move_insn (op, op2);
14179 : :
14180 : 72 : for (i = 0; i < 4; i++)
14181 : 48 : xmm_regs[i] = gen_rtx_REG (V2DImode, GET_SSE_REGNO (i));
14182 : :
14183 : 12 : if (target == 0)
14184 : 1 : target = gen_reg_rtx (SImode);
14185 : :
14186 : 12 : emit_insn (gen_encodekey256u32 (target, op0));
14187 : :
14188 : 72 : for (i = 0; i < 4; i++)
14189 : : {
14190 : 48 : op = gen_rtx_MEM (V2DImode,
14191 : 48 : plus_constant (Pmode, op3, (i * 16)));
14192 : 48 : emit_move_insn (op, xmm_regs[i]);
14193 : : }
14194 : :
14195 : 12 : return target;
14196 : : }
14197 : :
14198 : 48 : case IX86_BUILTIN_PREFETCH:
14199 : 48 : {
14200 : 48 : arg0 = CALL_EXPR_ARG (exp, 0); // const void *
14201 : 48 : arg1 = CALL_EXPR_ARG (exp, 1); // const int
14202 : 48 : arg2 = CALL_EXPR_ARG (exp, 2); // const int
14203 : 48 : arg3 = CALL_EXPR_ARG (exp, 3); // const int
14204 : :
14205 : 48 : op0 = expand_normal (arg0);
14206 : 48 : op1 = expand_normal (arg1);
14207 : 48 : op2 = expand_normal (arg2);
14208 : 48 : op3 = expand_normal (arg3);
14209 : :
14210 : 48 : if (!CONST_INT_P (op1) || !CONST_INT_P (op2) || !CONST_INT_P (op3))
14211 : : {
14212 : 0 : error ("second, third and fourth argument must be a const");
14213 : 0 : return const0_rtx;
14214 : : }
14215 : :
14216 : 48 : if (!IN_RANGE (INTVAL (op1), 0, 2))
14217 : : {
14218 : 1 : warning (0, "invalid second argument to"
14219 : : " %<__builtin_ia32_prefetch%>; using zero");
14220 : 1 : op1 = const0_rtx;
14221 : : }
14222 : :
14223 : 48 : if (INTVAL (op3) == 1)
14224 : : {
14225 : 4 : if (!IN_RANGE (INTVAL (op2), 2, 3))
14226 : : {
14227 : 1 : error ("invalid third argument");
14228 : 1 : return const0_rtx;
14229 : : }
14230 : :
14231 : 3 : if (TARGET_64BIT && TARGET_PREFETCHI
14232 : 6 : && local_func_symbolic_operand (op0, GET_MODE (op0)))
14233 : 2 : emit_insn (gen_prefetchi (op0, op2));
14234 : : else
14235 : : {
14236 : 1 : warning (0, "instruction prefetch applies when in 64-bit mode"
14237 : : " with RIP-relative addressing and"
14238 : : " option %<-mprefetchi%>;"
14239 : : " they stay NOPs otherwise");
14240 : 1 : emit_insn (gen_nop ());
14241 : : }
14242 : : }
14243 : : else
14244 : : {
14245 : 44 : if (INTVAL (op3) != 0)
14246 : 1 : warning (0, "invalid forth argument to"
14247 : : " %<__builtin_ia32_prefetch%>; using zero");
14248 : :
14249 : 44 : if (!address_operand (op0, VOIDmode))
14250 : : {
14251 : 10 : op0 = convert_memory_address (Pmode, op0);
14252 : 10 : op0 = copy_addr_to_reg (op0);
14253 : : }
14254 : :
14255 : 44 : if (!IN_RANGE (INTVAL (op2), 0, 3))
14256 : : {
14257 : 1 : warning (0, "invalid third argument to %<__builtin_ia32_prefetch%>; using zero");
14258 : 1 : op2 = const0_rtx;
14259 : : }
14260 : :
14261 : 44 : if (TARGET_3DNOW
14262 : 26 : || TARGET_PREFETCH_SSE
14263 : 0 : || TARGET_PRFCHW
14264 : 0 : || TARGET_MOVRS)
14265 : 44 : emit_insn (gen_prefetch (op0, op1, op2));
14266 : 0 : else if (!MEM_P (op0) && side_effects_p (op0))
14267 : : /* Don't do anything with direct references to volatile memory,
14268 : : but generate code to handle other side effects. */
14269 : 0 : emit_insn (op0);
14270 : : }
14271 : :
14272 : : return 0;
14273 : : }
14274 : :
14275 : 21 : case IX86_BUILTIN_PREFETCHI:
14276 : 21 : {
14277 : 21 : arg0 = CALL_EXPR_ARG (exp, 0); // const void *
14278 : 21 : arg1 = CALL_EXPR_ARG (exp, 1); // const int
14279 : :
14280 : 21 : op0 = expand_normal (arg0);
14281 : 21 : op1 = expand_normal (arg1);
14282 : :
14283 : 21 : if (!CONST_INT_P (op1))
14284 : : {
14285 : 0 : error ("second argument must be a const");
14286 : 0 : return const0_rtx;
14287 : : }
14288 : :
14289 : : /* GOT/PLT_PIC should not be available for instruction prefetch.
14290 : : It must be real instruction address. */
14291 : 21 : if (TARGET_64BIT
14292 : 21 : && local_func_symbolic_operand (op0, GET_MODE (op0)))
14293 : 4 : emit_insn (gen_prefetchi (op0, op1));
14294 : : else
14295 : : {
14296 : : /* Ignore the hint. */
14297 : 17 : warning (0, "instruction prefetch applies when in 64-bit mode"
14298 : : " with RIP-relative addressing and"
14299 : : " option %<-mprefetchi%>;"
14300 : : " they stay NOPs otherwise");
14301 : 17 : emit_insn (gen_nop ());
14302 : : }
14303 : :
14304 : : return 0;
14305 : : }
14306 : :
14307 : 52 : case IX86_BUILTIN_URDMSR:
14308 : 52 : case IX86_BUILTIN_UWRMSR:
14309 : 52 : {
14310 : 52 : arg0 = CALL_EXPR_ARG (exp, 0);
14311 : 52 : op0 = expand_normal (arg0);
14312 : :
14313 : 52 : if (CONST_INT_P (op0))
14314 : : {
14315 : 12 : unsigned HOST_WIDE_INT val = UINTVAL (op0);
14316 : 12 : if (val > 0xffffffff)
14317 : 2 : op0 = force_reg (DImode, op0);
14318 : : }
14319 : : else
14320 : 40 : op0 = force_reg (DImode, op0);
14321 : :
14322 : 52 : if (fcode == IX86_BUILTIN_UWRMSR)
14323 : : {
14324 : 26 : arg1 = CALL_EXPR_ARG (exp, 1);
14325 : 26 : op1 = expand_normal (arg1);
14326 : 26 : op1 = force_reg (DImode, op1);
14327 : 26 : icode = CODE_FOR_uwrmsr;
14328 : 26 : target = 0;
14329 : : }
14330 : : else
14331 : : {
14332 : 26 : if (target == 0)
14333 : 0 : target = gen_reg_rtx (DImode);
14334 : : icode = CODE_FOR_urdmsr;
14335 : : op1 = op0;
14336 : : op0 = target;
14337 : : }
14338 : 52 : emit_insn (GEN_FCN (icode) (op0, op1));
14339 : 52 : return target;
14340 : : }
14341 : :
14342 : 229 : case IX86_BUILTIN_VEC_INIT_V2SI:
14343 : 229 : case IX86_BUILTIN_VEC_INIT_V4HI:
14344 : 229 : case IX86_BUILTIN_VEC_INIT_V8QI:
14345 : 229 : return ix86_expand_vec_init_builtin (TREE_TYPE (exp), exp, target);
14346 : :
14347 : 388 : case IX86_BUILTIN_VEC_EXT_V2DF:
14348 : 388 : case IX86_BUILTIN_VEC_EXT_V2DI:
14349 : 388 : case IX86_BUILTIN_VEC_EXT_V4SF:
14350 : 388 : case IX86_BUILTIN_VEC_EXT_V4SI:
14351 : 388 : case IX86_BUILTIN_VEC_EXT_V8HI:
14352 : 388 : case IX86_BUILTIN_VEC_EXT_V2SI:
14353 : 388 : case IX86_BUILTIN_VEC_EXT_V4HI:
14354 : 388 : case IX86_BUILTIN_VEC_EXT_V16QI:
14355 : 388 : return ix86_expand_vec_ext_builtin (exp, target);
14356 : :
14357 : 204 : case IX86_BUILTIN_VEC_SET_V2DI:
14358 : 204 : case IX86_BUILTIN_VEC_SET_V4SF:
14359 : 204 : case IX86_BUILTIN_VEC_SET_V4SI:
14360 : 204 : case IX86_BUILTIN_VEC_SET_V8HI:
14361 : 204 : case IX86_BUILTIN_VEC_SET_V4HI:
14362 : 204 : case IX86_BUILTIN_VEC_SET_V16QI:
14363 : 204 : return ix86_expand_vec_set_builtin (exp);
14364 : :
14365 : 0 : case IX86_BUILTIN_NANQ:
14366 : 0 : case IX86_BUILTIN_NANSQ:
14367 : 0 : return expand_call (exp, target, ignore);
14368 : :
14369 : 18 : case IX86_BUILTIN_RDPID:
14370 : :
14371 : 18 : op0 = gen_reg_rtx (word_mode);
14372 : :
14373 : 18 : if (TARGET_64BIT)
14374 : : {
14375 : 18 : insn = gen_rdpid_rex64 (op0);
14376 : 18 : op0 = convert_to_mode (SImode, op0, 1);
14377 : : }
14378 : : else
14379 : 0 : insn = gen_rdpid (op0);
14380 : :
14381 : 18 : emit_insn (insn);
14382 : :
14383 : 18 : if (target == 0
14384 : 18 : || !register_operand (target, SImode))
14385 : 0 : target = gen_reg_rtx (SImode);
14386 : :
14387 : 18 : emit_move_insn (target, op0);
14388 : 18 : return target;
14389 : :
14390 : 75 : case IX86_BUILTIN_2INTERSECTD512:
14391 : 75 : case IX86_BUILTIN_2INTERSECTQ512:
14392 : 75 : case IX86_BUILTIN_2INTERSECTD256:
14393 : 75 : case IX86_BUILTIN_2INTERSECTQ256:
14394 : 75 : case IX86_BUILTIN_2INTERSECTD128:
14395 : 75 : case IX86_BUILTIN_2INTERSECTQ128:
14396 : 75 : arg0 = CALL_EXPR_ARG (exp, 0);
14397 : 75 : arg1 = CALL_EXPR_ARG (exp, 1);
14398 : 75 : arg2 = CALL_EXPR_ARG (exp, 2);
14399 : 75 : arg3 = CALL_EXPR_ARG (exp, 3);
14400 : 75 : op0 = expand_normal (arg0);
14401 : 75 : op1 = expand_normal (arg1);
14402 : 75 : op2 = expand_normal (arg2);
14403 : 75 : op3 = expand_normal (arg3);
14404 : :
14405 : 75 : if (!address_operand (op0, VOIDmode))
14406 : : {
14407 : 25 : op0 = convert_memory_address (Pmode, op0);
14408 : 25 : op0 = copy_addr_to_reg (op0);
14409 : : }
14410 : 75 : if (!address_operand (op1, VOIDmode))
14411 : : {
14412 : 25 : op1 = convert_memory_address (Pmode, op1);
14413 : 25 : op1 = copy_addr_to_reg (op1);
14414 : : }
14415 : :
14416 : 75 : switch (fcode)
14417 : : {
14418 : : case IX86_BUILTIN_2INTERSECTD512:
14419 : : mode4 = P2HImode;
14420 : : icode = CODE_FOR_avx512vp2intersect_2intersectv16si;
14421 : : break;
14422 : : case IX86_BUILTIN_2INTERSECTQ512:
14423 : : mode4 = P2QImode;
14424 : : icode = CODE_FOR_avx512vp2intersect_2intersectv8di;
14425 : : break;
14426 : : case IX86_BUILTIN_2INTERSECTD256:
14427 : : mode4 = P2QImode;
14428 : : icode = CODE_FOR_avx512vp2intersect_2intersectv8si;
14429 : : break;
14430 : : case IX86_BUILTIN_2INTERSECTQ256:
14431 : : mode4 = P2QImode;
14432 : : icode = CODE_FOR_avx512vp2intersect_2intersectv4di;
14433 : : break;
14434 : : case IX86_BUILTIN_2INTERSECTD128:
14435 : : mode4 = P2QImode;
14436 : : icode = CODE_FOR_avx512vp2intersect_2intersectv4si;
14437 : : break;
14438 : : case IX86_BUILTIN_2INTERSECTQ128:
14439 : : mode4 = P2QImode;
14440 : : icode = CODE_FOR_avx512vp2intersect_2intersectv2di;
14441 : : break;
14442 : 0 : default:
14443 : 0 : gcc_unreachable ();
14444 : : }
14445 : :
14446 : 75 : mode2 = insn_data[icode].operand[1].mode;
14447 : 75 : mode3 = insn_data[icode].operand[2].mode;
14448 : 75 : if (!insn_data[icode].operand[1].predicate (op2, mode2))
14449 : 25 : op2 = copy_to_mode_reg (mode2, op2);
14450 : 75 : if (!insn_data[icode].operand[2].predicate (op3, mode3))
14451 : 6 : op3 = copy_to_mode_reg (mode3, op3);
14452 : :
14453 : 75 : op4 = gen_reg_rtx (mode4);
14454 : 75 : emit_insn (GEN_FCN (icode) (op4, op2, op3));
14455 : 75 : mode0 = mode4 == P2HImode ? HImode : QImode;
14456 : 75 : emit_move_insn (gen_rtx_MEM (mode0, op0),
14457 : 75 : gen_lowpart (mode0, op4));
14458 : 75 : emit_move_insn (gen_rtx_MEM (mode0, op1),
14459 : : gen_highpart (mode0, op4));
14460 : :
14461 : 75 : return 0;
14462 : :
14463 : 102 : case IX86_BUILTIN_RDPMC:
14464 : 102 : case IX86_BUILTIN_RDTSC:
14465 : 102 : case IX86_BUILTIN_RDTSCP:
14466 : 102 : case IX86_BUILTIN_XGETBV:
14467 : :
14468 : 102 : op0 = gen_reg_rtx (DImode);
14469 : 102 : op1 = gen_reg_rtx (DImode);
14470 : :
14471 : 102 : if (fcode == IX86_BUILTIN_RDPMC)
14472 : : {
14473 : 22 : arg0 = CALL_EXPR_ARG (exp, 0);
14474 : 22 : op2 = expand_normal (arg0);
14475 : 22 : if (!register_operand (op2, SImode))
14476 : 11 : op2 = copy_to_mode_reg (SImode, op2);
14477 : :
14478 : 44 : insn = (TARGET_64BIT
14479 : 22 : ? gen_rdpmc_rex64 (op0, op1, op2)
14480 : 0 : : gen_rdpmc (op0, op2));
14481 : 22 : emit_insn (insn);
14482 : : }
14483 : 80 : else if (fcode == IX86_BUILTIN_XGETBV)
14484 : : {
14485 : 22 : arg0 = CALL_EXPR_ARG (exp, 0);
14486 : 22 : op2 = expand_normal (arg0);
14487 : 22 : if (!register_operand (op2, SImode))
14488 : 1 : op2 = copy_to_mode_reg (SImode, op2);
14489 : :
14490 : 44 : insn = (TARGET_64BIT
14491 : 22 : ? gen_xgetbv_rex64 (op0, op1, op2)
14492 : 0 : : gen_xgetbv (op0, op2));
14493 : 22 : emit_insn (insn);
14494 : : }
14495 : 58 : else if (fcode == IX86_BUILTIN_RDTSC)
14496 : : {
14497 : 72 : insn = (TARGET_64BIT
14498 : 36 : ? gen_rdtsc_rex64 (op0, op1)
14499 : 2 : : gen_rdtsc (op0));
14500 : 36 : emit_insn (insn);
14501 : : }
14502 : : else
14503 : : {
14504 : 22 : op2 = gen_reg_rtx (SImode);
14505 : :
14506 : 44 : insn = (TARGET_64BIT
14507 : 22 : ? gen_rdtscp_rex64 (op0, op1, op2)
14508 : 0 : : gen_rdtscp (op0, op2));
14509 : 22 : emit_insn (insn);
14510 : :
14511 : 22 : arg0 = CALL_EXPR_ARG (exp, 0);
14512 : 22 : op4 = expand_normal (arg0);
14513 : 22 : if (!address_operand (op4, VOIDmode))
14514 : : {
14515 : 10 : op4 = convert_memory_address (Pmode, op4);
14516 : 10 : op4 = copy_addr_to_reg (op4);
14517 : : }
14518 : 22 : emit_move_insn (gen_rtx_MEM (SImode, op4), op2);
14519 : : }
14520 : :
14521 : 102 : if (target == 0
14522 : 102 : || !register_operand (target, DImode))
14523 : 10 : target = gen_reg_rtx (DImode);
14524 : :
14525 : 102 : if (TARGET_64BIT)
14526 : : {
14527 : 100 : op1 = expand_simple_binop (DImode, ASHIFT, op1, GEN_INT (32),
14528 : : op1, 1, OPTAB_DIRECT);
14529 : 100 : op0 = expand_simple_binop (DImode, IOR, op0, op1,
14530 : : op0, 1, OPTAB_DIRECT);
14531 : : }
14532 : :
14533 : 102 : emit_move_insn (target, op0);
14534 : 102 : return target;
14535 : :
14536 : 62 : case IX86_BUILTIN_ENQCMD:
14537 : 62 : case IX86_BUILTIN_ENQCMDS:
14538 : 62 : case IX86_BUILTIN_MOVDIR64B:
14539 : :
14540 : 62 : arg0 = CALL_EXPR_ARG (exp, 0);
14541 : 62 : arg1 = CALL_EXPR_ARG (exp, 1);
14542 : 62 : op0 = expand_normal (arg0);
14543 : 62 : op1 = expand_normal (arg1);
14544 : :
14545 : 62 : op0 = ix86_zero_extend_to_Pmode (op0);
14546 : 62 : if (!address_operand (op1, VOIDmode))
14547 : : {
14548 : 29 : op1 = convert_memory_address (Pmode, op1);
14549 : 29 : op1 = copy_addr_to_reg (op1);
14550 : : }
14551 : 62 : op1 = gen_rtx_MEM (XImode, op1);
14552 : :
14553 : 62 : if (fcode == IX86_BUILTIN_MOVDIR64B)
14554 : : {
14555 : 24 : emit_insn (gen_movdir64b (Pmode, op0, op1));
14556 : 24 : return 0;
14557 : : }
14558 : : else
14559 : : {
14560 : 38 : if (target == 0
14561 : 38 : || !register_operand (target, SImode))
14562 : 0 : target = gen_reg_rtx (SImode);
14563 : :
14564 : 38 : emit_move_insn (target, const0_rtx);
14565 : 38 : target = gen_rtx_SUBREG (QImode, target, 0);
14566 : :
14567 : 76 : int unspecv = (fcode == IX86_BUILTIN_ENQCMD
14568 : 38 : ? UNSPECV_ENQCMD
14569 : : : UNSPECV_ENQCMDS);
14570 : 38 : icode = code_for_enqcmd (unspecv, Pmode);
14571 : 38 : emit_insn (GEN_FCN (icode) (op0, op1));
14572 : :
14573 : 38 : emit_insn
14574 : 38 : (gen_rtx_SET (gen_rtx_STRICT_LOW_PART (VOIDmode, target),
14575 : : gen_rtx_fmt_ee (EQ, QImode,
14576 : : gen_rtx_REG (CCZmode, FLAGS_REG),
14577 : : const0_rtx)));
14578 : 38 : return SUBREG_REG (target);
14579 : : }
14580 : :
14581 : 14775 : case IX86_BUILTIN_FXSAVE:
14582 : 14775 : case IX86_BUILTIN_FXRSTOR:
14583 : 14775 : case IX86_BUILTIN_FXSAVE64:
14584 : 14775 : case IX86_BUILTIN_FXRSTOR64:
14585 : 14775 : case IX86_BUILTIN_FNSTENV:
14586 : 14775 : case IX86_BUILTIN_FLDENV:
14587 : 14775 : mode0 = BLKmode;
14588 : 14775 : switch (fcode)
14589 : : {
14590 : : case IX86_BUILTIN_FXSAVE:
14591 : : icode = CODE_FOR_fxsave;
14592 : : break;
14593 : 19 : case IX86_BUILTIN_FXRSTOR:
14594 : 19 : icode = CODE_FOR_fxrstor;
14595 : 19 : break;
14596 : 23 : case IX86_BUILTIN_FXSAVE64:
14597 : 23 : icode = CODE_FOR_fxsave64;
14598 : 23 : break;
14599 : 21 : case IX86_BUILTIN_FXRSTOR64:
14600 : 21 : icode = CODE_FOR_fxrstor64;
14601 : 21 : break;
14602 : 7257 : case IX86_BUILTIN_FNSTENV:
14603 : 7257 : icode = CODE_FOR_fnstenv;
14604 : 7257 : break;
14605 : 7435 : case IX86_BUILTIN_FLDENV:
14606 : 7435 : icode = CODE_FOR_fldenv;
14607 : 7435 : break;
14608 : 0 : default:
14609 : 0 : gcc_unreachable ();
14610 : : }
14611 : :
14612 : 14775 : arg0 = CALL_EXPR_ARG (exp, 0);
14613 : 14775 : op0 = expand_normal (arg0);
14614 : :
14615 : 14775 : if (!address_operand (op0, VOIDmode))
14616 : : {
14617 : 36 : op0 = convert_memory_address (Pmode, op0);
14618 : 36 : op0 = copy_addr_to_reg (op0);
14619 : : }
14620 : 14775 : op0 = gen_rtx_MEM (mode0, op0);
14621 : :
14622 : 14775 : pat = GEN_FCN (icode) (op0);
14623 : 14775 : if (pat)
14624 : 14775 : emit_insn (pat);
14625 : : return 0;
14626 : :
14627 : 21 : case IX86_BUILTIN_XSETBV:
14628 : 21 : arg0 = CALL_EXPR_ARG (exp, 0);
14629 : 21 : arg1 = CALL_EXPR_ARG (exp, 1);
14630 : 21 : op0 = expand_normal (arg0);
14631 : 21 : op1 = expand_normal (arg1);
14632 : :
14633 : 21 : if (!REG_P (op0))
14634 : 1 : op0 = copy_to_mode_reg (SImode, op0);
14635 : :
14636 : 21 : op1 = force_reg (DImode, op1);
14637 : :
14638 : 21 : if (TARGET_64BIT)
14639 : : {
14640 : 21 : op2 = expand_simple_binop (DImode, LSHIFTRT, op1, GEN_INT (32),
14641 : : NULL, 1, OPTAB_DIRECT);
14642 : :
14643 : 21 : icode = CODE_FOR_xsetbv_rex64;
14644 : :
14645 : 21 : op2 = gen_lowpart (SImode, op2);
14646 : 21 : op1 = gen_lowpart (SImode, op1);
14647 : 21 : pat = GEN_FCN (icode) (op0, op1, op2);
14648 : : }
14649 : : else
14650 : : {
14651 : 0 : icode = CODE_FOR_xsetbv;
14652 : :
14653 : 0 : pat = GEN_FCN (icode) (op0, op1);
14654 : : }
14655 : 21 : if (pat)
14656 : 21 : emit_insn (pat);
14657 : : return 0;
14658 : :
14659 : 232 : case IX86_BUILTIN_XSAVE:
14660 : 232 : case IX86_BUILTIN_XRSTOR:
14661 : 232 : case IX86_BUILTIN_XSAVE64:
14662 : 232 : case IX86_BUILTIN_XRSTOR64:
14663 : 232 : case IX86_BUILTIN_XSAVEOPT:
14664 : 232 : case IX86_BUILTIN_XSAVEOPT64:
14665 : 232 : case IX86_BUILTIN_XSAVES:
14666 : 232 : case IX86_BUILTIN_XRSTORS:
14667 : 232 : case IX86_BUILTIN_XSAVES64:
14668 : 232 : case IX86_BUILTIN_XRSTORS64:
14669 : 232 : case IX86_BUILTIN_XSAVEC:
14670 : 232 : case IX86_BUILTIN_XSAVEC64:
14671 : 232 : arg0 = CALL_EXPR_ARG (exp, 0);
14672 : 232 : arg1 = CALL_EXPR_ARG (exp, 1);
14673 : 232 : op0 = expand_normal (arg0);
14674 : 232 : op1 = expand_normal (arg1);
14675 : :
14676 : 232 : if (!address_operand (op0, VOIDmode))
14677 : : {
14678 : 108 : op0 = convert_memory_address (Pmode, op0);
14679 : 108 : op0 = copy_addr_to_reg (op0);
14680 : : }
14681 : 232 : op0 = gen_rtx_MEM (BLKmode, op0);
14682 : :
14683 : 232 : op1 = force_reg (DImode, op1);
14684 : :
14685 : 232 : if (TARGET_64BIT)
14686 : : {
14687 : 232 : op2 = expand_simple_binop (DImode, LSHIFTRT, op1, GEN_INT (32),
14688 : : NULL, 1, OPTAB_DIRECT);
14689 : 232 : switch (fcode)
14690 : : {
14691 : : case IX86_BUILTIN_XSAVE:
14692 : : icode = CODE_FOR_xsave_rex64;
14693 : : break;
14694 : 19 : case IX86_BUILTIN_XRSTOR:
14695 : 19 : icode = CODE_FOR_xrstor_rex64;
14696 : 19 : break;
14697 : 21 : case IX86_BUILTIN_XSAVE64:
14698 : 21 : icode = CODE_FOR_xsave64;
14699 : 21 : break;
14700 : 21 : case IX86_BUILTIN_XRSTOR64:
14701 : 21 : icode = CODE_FOR_xrstor64;
14702 : 21 : break;
14703 : 19 : case IX86_BUILTIN_XSAVEOPT:
14704 : 19 : icode = CODE_FOR_xsaveopt_rex64;
14705 : 19 : break;
14706 : 19 : case IX86_BUILTIN_XSAVEOPT64:
14707 : 19 : icode = CODE_FOR_xsaveopt64;
14708 : 19 : break;
14709 : 19 : case IX86_BUILTIN_XSAVES:
14710 : 19 : icode = CODE_FOR_xsaves_rex64;
14711 : 19 : break;
14712 : 19 : case IX86_BUILTIN_XRSTORS:
14713 : 19 : icode = CODE_FOR_xrstors_rex64;
14714 : 19 : break;
14715 : 19 : case IX86_BUILTIN_XSAVES64:
14716 : 19 : icode = CODE_FOR_xsaves64;
14717 : 19 : break;
14718 : 19 : case IX86_BUILTIN_XRSTORS64:
14719 : 19 : icode = CODE_FOR_xrstors64;
14720 : 19 : break;
14721 : 19 : case IX86_BUILTIN_XSAVEC:
14722 : 19 : icode = CODE_FOR_xsavec_rex64;
14723 : 19 : break;
14724 : 19 : case IX86_BUILTIN_XSAVEC64:
14725 : 19 : icode = CODE_FOR_xsavec64;
14726 : 19 : break;
14727 : 0 : default:
14728 : 0 : gcc_unreachable ();
14729 : : }
14730 : :
14731 : 232 : op2 = gen_lowpart (SImode, op2);
14732 : 232 : op1 = gen_lowpart (SImode, op1);
14733 : 232 : pat = GEN_FCN (icode) (op0, op1, op2);
14734 : : }
14735 : : else
14736 : : {
14737 : 0 : switch (fcode)
14738 : : {
14739 : : case IX86_BUILTIN_XSAVE:
14740 : : icode = CODE_FOR_xsave;
14741 : : break;
14742 : : case IX86_BUILTIN_XRSTOR:
14743 : : icode = CODE_FOR_xrstor;
14744 : : break;
14745 : : case IX86_BUILTIN_XSAVEOPT:
14746 : : icode = CODE_FOR_xsaveopt;
14747 : : break;
14748 : : case IX86_BUILTIN_XSAVES:
14749 : : icode = CODE_FOR_xsaves;
14750 : : break;
14751 : : case IX86_BUILTIN_XRSTORS:
14752 : : icode = CODE_FOR_xrstors;
14753 : : break;
14754 : : case IX86_BUILTIN_XSAVEC:
14755 : : icode = CODE_FOR_xsavec;
14756 : : break;
14757 : 0 : default:
14758 : 0 : gcc_unreachable ();
14759 : : }
14760 : 0 : pat = GEN_FCN (icode) (op0, op1);
14761 : : }
14762 : :
14763 : 232 : if (pat)
14764 : 232 : emit_insn (pat);
14765 : : return 0;
14766 : :
14767 : 83 : case IX86_BUILTIN_LDTILECFG:
14768 : 83 : case IX86_BUILTIN_STTILECFG:
14769 : 83 : arg0 = CALL_EXPR_ARG (exp, 0);
14770 : 83 : op0 = expand_normal (arg0);
14771 : :
14772 : 83 : if (!address_operand (op0, VOIDmode))
14773 : : {
14774 : 8 : op0 = convert_memory_address (Pmode, op0);
14775 : 8 : op0 = copy_addr_to_reg (op0);
14776 : : }
14777 : 83 : op0 = gen_rtx_MEM (BLKmode, op0);
14778 : 83 : if (fcode == IX86_BUILTIN_LDTILECFG)
14779 : : icode = CODE_FOR_ldtilecfg;
14780 : : else
14781 : 52 : icode = CODE_FOR_sttilecfg;
14782 : 83 : pat = GEN_FCN (icode) (op0);
14783 : 83 : emit_insn (pat);
14784 : 83 : return 0;
14785 : :
14786 : 18 : case IX86_BUILTIN_LLWPCB:
14787 : 18 : arg0 = CALL_EXPR_ARG (exp, 0);
14788 : 18 : op0 = expand_normal (arg0);
14789 : :
14790 : 18 : if (!register_operand (op0, Pmode))
14791 : 9 : op0 = ix86_zero_extend_to_Pmode (op0);
14792 : 18 : emit_insn (gen_lwp_llwpcb (Pmode, op0));
14793 : 18 : return 0;
14794 : :
14795 : 18 : case IX86_BUILTIN_SLWPCB:
14796 : 18 : if (!target
14797 : 18 : || !register_operand (target, Pmode))
14798 : 0 : target = gen_reg_rtx (Pmode);
14799 : 18 : emit_insn (gen_lwp_slwpcb (Pmode, target));
14800 : 18 : return target;
14801 : :
14802 : 51 : case IX86_BUILTIN_LWPVAL32:
14803 : 51 : case IX86_BUILTIN_LWPVAL64:
14804 : 51 : case IX86_BUILTIN_LWPINS32:
14805 : 51 : case IX86_BUILTIN_LWPINS64:
14806 : 51 : mode = ((fcode == IX86_BUILTIN_LWPVAL32
14807 : 51 : || fcode == IX86_BUILTIN_LWPINS32)
14808 : 51 : ? SImode : DImode);
14809 : :
14810 : 51 : if (fcode == IX86_BUILTIN_LWPVAL32
14811 : 51 : || fcode == IX86_BUILTIN_LWPVAL64)
14812 : 26 : icode = code_for_lwp_lwpval (mode);
14813 : : else
14814 : 25 : icode = code_for_lwp_lwpins (mode);
14815 : :
14816 : 51 : arg0 = CALL_EXPR_ARG (exp, 0);
14817 : 51 : arg1 = CALL_EXPR_ARG (exp, 1);
14818 : 51 : arg2 = CALL_EXPR_ARG (exp, 2);
14819 : 51 : op0 = expand_normal (arg0);
14820 : 51 : op1 = expand_normal (arg1);
14821 : 51 : op2 = expand_normal (arg2);
14822 : 51 : mode0 = insn_data[icode].operand[0].mode;
14823 : :
14824 : 51 : if (!insn_data[icode].operand[0].predicate (op0, mode0))
14825 : 13 : op0 = copy_to_mode_reg (mode0, op0);
14826 : 51 : if (!insn_data[icode].operand[1].predicate (op1, SImode))
14827 : 0 : op1 = copy_to_mode_reg (SImode, op1);
14828 : :
14829 : 51 : if (!CONST_INT_P (op2))
14830 : : {
14831 : 0 : error ("the last argument must be a 32-bit immediate");
14832 : 0 : return const0_rtx;
14833 : : }
14834 : :
14835 : 51 : emit_insn (GEN_FCN (icode) (op0, op1, op2));
14836 : :
14837 : 51 : if (fcode == IX86_BUILTIN_LWPINS32
14838 : 51 : || fcode == IX86_BUILTIN_LWPINS64)
14839 : : {
14840 : 25 : if (target == 0
14841 : 25 : || !nonimmediate_operand (target, QImode))
14842 : 0 : target = gen_reg_rtx (QImode);
14843 : :
14844 : 25 : pat = gen_rtx_EQ (QImode, gen_rtx_REG (CCCmode, FLAGS_REG),
14845 : : const0_rtx);
14846 : 25 : emit_insn (gen_rtx_SET (target, pat));
14847 : :
14848 : 25 : return target;
14849 : : }
14850 : : else
14851 : : return 0;
14852 : :
14853 : 18 : case IX86_BUILTIN_BEXTRI32:
14854 : 18 : case IX86_BUILTIN_BEXTRI64:
14855 : 18 : mode = (fcode == IX86_BUILTIN_BEXTRI32 ? SImode : DImode);
14856 : :
14857 : 18 : arg0 = CALL_EXPR_ARG (exp, 0);
14858 : 18 : arg1 = CALL_EXPR_ARG (exp, 1);
14859 : 18 : op0 = expand_normal (arg0);
14860 : 18 : op1 = expand_normal (arg1);
14861 : :
14862 : 18 : if (!CONST_INT_P (op1))
14863 : : {
14864 : 0 : error ("last argument must be an immediate");
14865 : 0 : return const0_rtx;
14866 : : }
14867 : : else
14868 : : {
14869 : 18 : unsigned char lsb_index = UINTVAL (op1);
14870 : 18 : unsigned char length = UINTVAL (op1) >> 8;
14871 : :
14872 : 18 : unsigned char bitsize = GET_MODE_BITSIZE (mode);
14873 : :
14874 : 18 : icode = code_for_tbm_bextri (mode);
14875 : :
14876 : 18 : mode1 = insn_data[icode].operand[1].mode;
14877 : 18 : if (!insn_data[icode].operand[1].predicate (op0, mode1))
14878 : 12 : op0 = copy_to_mode_reg (mode1, op0);
14879 : :
14880 : 18 : mode0 = insn_data[icode].operand[0].mode;
14881 : 18 : if (target == 0
14882 : 18 : || !register_operand (target, mode0))
14883 : 0 : target = gen_reg_rtx (mode0);
14884 : :
14885 : 18 : if (length == 0 || lsb_index >= bitsize)
14886 : : {
14887 : 8 : emit_move_insn (target, const0_rtx);
14888 : 8 : return target;
14889 : : }
14890 : :
14891 : 10 : if (length + lsb_index > bitsize)
14892 : 5 : length = bitsize - lsb_index;
14893 : :
14894 : 10 : op1 = GEN_INT (length);
14895 : 10 : op2 = GEN_INT (lsb_index);
14896 : :
14897 : 10 : emit_insn (GEN_FCN (icode) (target, op0, op1, op2));
14898 : 10 : return target;
14899 : : }
14900 : :
14901 : 21 : case IX86_BUILTIN_RDRAND16_STEP:
14902 : 21 : mode = HImode;
14903 : 21 : goto rdrand_step;
14904 : :
14905 : 42 : case IX86_BUILTIN_RDRAND32_STEP:
14906 : 42 : mode = SImode;
14907 : 42 : goto rdrand_step;
14908 : :
14909 : : case IX86_BUILTIN_RDRAND64_STEP:
14910 : : mode = DImode;
14911 : :
14912 : 83 : rdrand_step:
14913 : 83 : arg0 = CALL_EXPR_ARG (exp, 0);
14914 : 83 : op1 = expand_normal (arg0);
14915 : 83 : if (!address_operand (op1, VOIDmode))
14916 : : {
14917 : 29 : op1 = convert_memory_address (Pmode, op1);
14918 : 29 : op1 = copy_addr_to_reg (op1);
14919 : : }
14920 : :
14921 : 83 : op0 = gen_reg_rtx (mode);
14922 : 83 : emit_insn (gen_rdrand (mode, op0));
14923 : :
14924 : 83 : emit_move_insn (gen_rtx_MEM (mode, op1), op0);
14925 : :
14926 : 83 : op1 = force_reg (SImode, const1_rtx);
14927 : :
14928 : : /* Emit SImode conditional move. */
14929 : 83 : if (mode == HImode)
14930 : : {
14931 : 21 : if (TARGET_ZERO_EXTEND_WITH_AND
14932 : 21 : && optimize_function_for_speed_p (cfun))
14933 : : {
14934 : 0 : op2 = force_reg (SImode, const0_rtx);
14935 : :
14936 : 0 : emit_insn (gen_movstricthi
14937 : 0 : (gen_lowpart (HImode, op2), op0));
14938 : : }
14939 : : else
14940 : : {
14941 : 21 : op2 = gen_reg_rtx (SImode);
14942 : :
14943 : 21 : emit_insn (gen_zero_extendhisi2 (op2, op0));
14944 : : }
14945 : : }
14946 : 62 : else if (mode == SImode)
14947 : : op2 = op0;
14948 : : else
14949 : 20 : op2 = gen_rtx_SUBREG (SImode, op0, 0);
14950 : :
14951 : 83 : if (target == 0
14952 : 83 : || !register_operand (target, SImode))
14953 : 7 : target = gen_reg_rtx (SImode);
14954 : :
14955 : 83 : pat = gen_rtx_GEU (VOIDmode, gen_rtx_REG (CCCmode, FLAGS_REG),
14956 : : const0_rtx);
14957 : 83 : emit_insn (gen_rtx_SET (target,
14958 : : gen_rtx_IF_THEN_ELSE (SImode, pat, op2, op1)));
14959 : 83 : return target;
14960 : :
14961 : 19 : case IX86_BUILTIN_RDSEED16_STEP:
14962 : 19 : mode = HImode;
14963 : 19 : goto rdseed_step;
14964 : :
14965 : 28 : case IX86_BUILTIN_RDSEED32_STEP:
14966 : 28 : mode = SImode;
14967 : 28 : goto rdseed_step;
14968 : :
14969 : : case IX86_BUILTIN_RDSEED64_STEP:
14970 : : mode = DImode;
14971 : :
14972 : 66 : rdseed_step:
14973 : 66 : arg0 = CALL_EXPR_ARG (exp, 0);
14974 : 66 : op1 = expand_normal (arg0);
14975 : 66 : if (!address_operand (op1, VOIDmode))
14976 : : {
14977 : 28 : op1 = convert_memory_address (Pmode, op1);
14978 : 28 : op1 = copy_addr_to_reg (op1);
14979 : : }
14980 : :
14981 : 66 : op0 = gen_reg_rtx (mode);
14982 : 66 : emit_insn (gen_rdseed (mode, op0));
14983 : :
14984 : 66 : emit_move_insn (gen_rtx_MEM (mode, op1), op0);
14985 : :
14986 : 66 : op2 = gen_reg_rtx (QImode);
14987 : :
14988 : 66 : pat = gen_rtx_LTU (QImode, gen_rtx_REG (CCCmode, FLAGS_REG),
14989 : : const0_rtx);
14990 : 66 : emit_insn (gen_rtx_SET (op2, pat));
14991 : :
14992 : 66 : if (target == 0
14993 : 66 : || !register_operand (target, SImode))
14994 : 1 : target = gen_reg_rtx (SImode);
14995 : :
14996 : 66 : emit_insn (gen_zero_extendqisi2 (target, op2));
14997 : 66 : return target;
14998 : :
14999 : 38 : case IX86_BUILTIN_SBB32:
15000 : 38 : icode = CODE_FOR_subborrowsi;
15001 : 38 : icode2 = CODE_FOR_subborrowsi_0;
15002 : 38 : mode0 = SImode;
15003 : 38 : mode1 = DImode;
15004 : 38 : mode2 = CCmode;
15005 : 38 : goto handlecarry;
15006 : :
15007 : 44 : case IX86_BUILTIN_SBB64:
15008 : 44 : icode = CODE_FOR_subborrowdi;
15009 : 44 : icode2 = CODE_FOR_subborrowdi_0;
15010 : 44 : mode0 = DImode;
15011 : 44 : mode1 = TImode;
15012 : 44 : mode2 = CCmode;
15013 : 44 : goto handlecarry;
15014 : :
15015 : 68 : case IX86_BUILTIN_ADDCARRYX32:
15016 : 68 : icode = CODE_FOR_addcarrysi;
15017 : 68 : icode2 = CODE_FOR_addcarrysi_0;
15018 : 68 : mode0 = SImode;
15019 : 68 : mode1 = DImode;
15020 : 68 : mode2 = CCCmode;
15021 : 68 : goto handlecarry;
15022 : :
15023 : : case IX86_BUILTIN_ADDCARRYX64:
15024 : : icode = CODE_FOR_addcarrydi;
15025 : : icode2 = CODE_FOR_addcarrydi_0;
15026 : : mode0 = DImode;
15027 : : mode1 = TImode;
15028 : : mode2 = CCCmode;
15029 : :
15030 : 212 : handlecarry:
15031 : 212 : arg0 = CALL_EXPR_ARG (exp, 0); /* unsigned char c_in. */
15032 : 212 : arg1 = CALL_EXPR_ARG (exp, 1); /* unsigned int src1. */
15033 : 212 : arg2 = CALL_EXPR_ARG (exp, 2); /* unsigned int src2. */
15034 : 212 : arg3 = CALL_EXPR_ARG (exp, 3); /* unsigned int *sum_out. */
15035 : :
15036 : 212 : op1 = expand_normal (arg0);
15037 : :
15038 : 212 : op2 = expand_normal (arg1);
15039 : 212 : if (!register_operand (op2, mode0))
15040 : 117 : op2 = copy_to_mode_reg (mode0, op2);
15041 : :
15042 : 212 : op3 = expand_normal (arg2);
15043 : 212 : if (!register_operand (op3, mode0))
15044 : 120 : op3 = copy_to_mode_reg (mode0, op3);
15045 : :
15046 : 212 : op4 = expand_normal (arg3);
15047 : 212 : if (!address_operand (op4, VOIDmode))
15048 : : {
15049 : 67 : op4 = convert_memory_address (Pmode, op4);
15050 : 67 : op4 = copy_addr_to_reg (op4);
15051 : : }
15052 : :
15053 : 212 : op0 = gen_reg_rtx (mode0);
15054 : 212 : if (op1 == const0_rtx)
15055 : : {
15056 : : /* If arg0 is 0, optimize right away into add or sub
15057 : : instruction that sets CCCmode flags. */
15058 : 21 : op1 = gen_rtx_REG (mode2, FLAGS_REG);
15059 : 21 : emit_insn (GEN_FCN (icode2) (op0, op2, op3));
15060 : : }
15061 : : else
15062 : : {
15063 : : /* Generate CF from input operand. */
15064 : 191 : ix86_expand_carry (op1);
15065 : :
15066 : : /* Generate instruction that consumes CF. */
15067 : 191 : op1 = gen_rtx_REG (CCCmode, FLAGS_REG);
15068 : 191 : pat = gen_rtx_LTU (mode1, op1, const0_rtx);
15069 : 191 : pat2 = gen_rtx_LTU (mode0, op1, const0_rtx);
15070 : 191 : emit_insn (GEN_FCN (icode) (op0, op2, op3, op1, pat, pat2));
15071 : : }
15072 : :
15073 : : /* Return current CF value. */
15074 : 212 : if (target == 0)
15075 : 14 : target = gen_reg_rtx (QImode);
15076 : :
15077 : 212 : pat = gen_rtx_LTU (QImode, op1, const0_rtx);
15078 : 212 : emit_insn (gen_rtx_SET (target, pat));
15079 : :
15080 : : /* Store the result. */
15081 : 212 : emit_move_insn (gen_rtx_MEM (mode0, op4), op0);
15082 : :
15083 : 212 : return target;
15084 : :
15085 : 24 : case IX86_BUILTIN_READ_FLAGS:
15086 : 24 : if (ignore)
15087 : 1 : return const0_rtx;
15088 : :
15089 : 23 : emit_insn (gen_pushfl ());
15090 : :
15091 : 23 : if (optimize
15092 : 11 : || target == NULL_RTX
15093 : 11 : || !nonimmediate_operand (target, word_mode)
15094 : 34 : || GET_MODE (target) != word_mode)
15095 : 12 : target = gen_reg_rtx (word_mode);
15096 : :
15097 : 23 : emit_insn (gen_pop (target));
15098 : 23 : return target;
15099 : :
15100 : 21 : case IX86_BUILTIN_WRITE_FLAGS:
15101 : :
15102 : 21 : arg0 = CALL_EXPR_ARG (exp, 0);
15103 : 21 : op0 = expand_normal (arg0);
15104 : 21 : if (!general_no_elim_operand (op0, word_mode))
15105 : 0 : op0 = copy_to_mode_reg (word_mode, op0);
15106 : :
15107 : 21 : emit_insn (gen_push (op0));
15108 : 21 : emit_insn (gen_popfl ());
15109 : 21 : return 0;
15110 : :
15111 : 22 : case IX86_BUILTIN_KTESTC8:
15112 : 22 : icode = CODE_FOR_ktestqi;
15113 : 22 : mode3 = CCCmode;
15114 : 22 : goto kortest;
15115 : :
15116 : 22 : case IX86_BUILTIN_KTESTZ8:
15117 : 22 : icode = CODE_FOR_ktestqi;
15118 : 22 : mode3 = CCZmode;
15119 : 22 : goto kortest;
15120 : :
15121 : 22 : case IX86_BUILTIN_KTESTC16:
15122 : 22 : icode = CODE_FOR_ktesthi;
15123 : 22 : mode3 = CCCmode;
15124 : 22 : goto kortest;
15125 : :
15126 : 22 : case IX86_BUILTIN_KTESTZ16:
15127 : 22 : icode = CODE_FOR_ktesthi;
15128 : 22 : mode3 = CCZmode;
15129 : 22 : goto kortest;
15130 : :
15131 : 22 : case IX86_BUILTIN_KTESTC32:
15132 : 22 : icode = CODE_FOR_ktestsi;
15133 : 22 : mode3 = CCCmode;
15134 : 22 : goto kortest;
15135 : :
15136 : 22 : case IX86_BUILTIN_KTESTZ32:
15137 : 22 : icode = CODE_FOR_ktestsi;
15138 : 22 : mode3 = CCZmode;
15139 : 22 : goto kortest;
15140 : :
15141 : 22 : case IX86_BUILTIN_KTESTC64:
15142 : 22 : icode = CODE_FOR_ktestdi;
15143 : 22 : mode3 = CCCmode;
15144 : 22 : goto kortest;
15145 : :
15146 : 22 : case IX86_BUILTIN_KTESTZ64:
15147 : 22 : icode = CODE_FOR_ktestdi;
15148 : 22 : mode3 = CCZmode;
15149 : 22 : goto kortest;
15150 : :
15151 : 22 : case IX86_BUILTIN_KORTESTC8:
15152 : 22 : icode = CODE_FOR_kortestqi;
15153 : 22 : mode3 = CCCmode;
15154 : 22 : goto kortest;
15155 : :
15156 : 76 : case IX86_BUILTIN_KORTESTZ8:
15157 : 76 : icode = CODE_FOR_kortestqi;
15158 : 76 : mode3 = CCZmode;
15159 : 76 : goto kortest;
15160 : :
15161 : 38 : case IX86_BUILTIN_KORTESTC16:
15162 : 38 : icode = CODE_FOR_kortesthi;
15163 : 38 : mode3 = CCCmode;
15164 : 38 : goto kortest;
15165 : :
15166 : 90 : case IX86_BUILTIN_KORTESTZ16:
15167 : 90 : icode = CODE_FOR_kortesthi;
15168 : 90 : mode3 = CCZmode;
15169 : 90 : goto kortest;
15170 : :
15171 : 22 : case IX86_BUILTIN_KORTESTC32:
15172 : 22 : icode = CODE_FOR_kortestsi;
15173 : 22 : mode3 = CCCmode;
15174 : 22 : goto kortest;
15175 : :
15176 : 79 : case IX86_BUILTIN_KORTESTZ32:
15177 : 79 : icode = CODE_FOR_kortestsi;
15178 : 79 : mode3 = CCZmode;
15179 : 79 : goto kortest;
15180 : :
15181 : 22 : case IX86_BUILTIN_KORTESTC64:
15182 : 22 : icode = CODE_FOR_kortestdi;
15183 : 22 : mode3 = CCCmode;
15184 : 22 : goto kortest;
15185 : :
15186 : : case IX86_BUILTIN_KORTESTZ64:
15187 : : icode = CODE_FOR_kortestdi;
15188 : : mode3 = CCZmode;
15189 : :
15190 : 609 : kortest:
15191 : 609 : arg0 = CALL_EXPR_ARG (exp, 0); /* Mask reg src1. */
15192 : 609 : arg1 = CALL_EXPR_ARG (exp, 1); /* Mask reg src2. */
15193 : 609 : op0 = expand_normal (arg0);
15194 : 609 : op1 = expand_normal (arg1);
15195 : :
15196 : 609 : mode0 = insn_data[icode].operand[0].mode;
15197 : 609 : mode1 = insn_data[icode].operand[1].mode;
15198 : :
15199 : 609 : if (GET_MODE (op0) != VOIDmode)
15200 : 609 : op0 = force_reg (GET_MODE (op0), op0);
15201 : :
15202 : 609 : op0 = gen_lowpart (mode0, op0);
15203 : :
15204 : 609 : if (!insn_data[icode].operand[0].predicate (op0, mode0))
15205 : 0 : op0 = copy_to_mode_reg (mode0, op0);
15206 : :
15207 : 609 : if (GET_MODE (op1) != VOIDmode)
15208 : 608 : op1 = force_reg (GET_MODE (op1), op1);
15209 : :
15210 : 609 : op1 = gen_lowpart (mode1, op1);
15211 : :
15212 : 609 : if (!insn_data[icode].operand[1].predicate (op1, mode1))
15213 : 1 : op1 = copy_to_mode_reg (mode1, op1);
15214 : :
15215 : 609 : target = gen_reg_rtx (QImode);
15216 : :
15217 : : /* Emit kortest. */
15218 : 609 : emit_insn (GEN_FCN (icode) (op0, op1));
15219 : : /* And use setcc to return result from flags. */
15220 : 609 : ix86_expand_setcc (target, EQ,
15221 : : gen_rtx_REG (mode3, FLAGS_REG), const0_rtx);
15222 : 609 : return target;
15223 : :
15224 : 24 : case IX86_BUILTIN_GATHERSIV2DF:
15225 : 24 : icode = CODE_FOR_avx2_gathersiv2df;
15226 : 24 : goto gather_gen;
15227 : 18 : case IX86_BUILTIN_GATHERSIV4DF:
15228 : 18 : icode = CODE_FOR_avx2_gathersiv4df;
15229 : 18 : goto gather_gen;
15230 : 21 : case IX86_BUILTIN_GATHERDIV2DF:
15231 : 21 : icode = CODE_FOR_avx2_gatherdiv2df;
15232 : 21 : goto gather_gen;
15233 : 32 : case IX86_BUILTIN_GATHERDIV4DF:
15234 : 32 : icode = CODE_FOR_avx2_gatherdiv4df;
15235 : 32 : goto gather_gen;
15236 : 29 : case IX86_BUILTIN_GATHERSIV4SF:
15237 : 29 : icode = CODE_FOR_avx2_gathersiv4sf;
15238 : 29 : goto gather_gen;
15239 : 36 : case IX86_BUILTIN_GATHERSIV8SF:
15240 : 36 : icode = CODE_FOR_avx2_gathersiv8sf;
15241 : 36 : goto gather_gen;
15242 : 24 : case IX86_BUILTIN_GATHERDIV4SF:
15243 : 24 : icode = CODE_FOR_avx2_gatherdiv4sf;
15244 : 24 : goto gather_gen;
15245 : 18 : case IX86_BUILTIN_GATHERDIV8SF:
15246 : 18 : icode = CODE_FOR_avx2_gatherdiv8sf;
15247 : 18 : goto gather_gen;
15248 : 18 : case IX86_BUILTIN_GATHERSIV2DI:
15249 : 18 : icode = CODE_FOR_avx2_gathersiv2di;
15250 : 18 : goto gather_gen;
15251 : 18 : case IX86_BUILTIN_GATHERSIV4DI:
15252 : 18 : icode = CODE_FOR_avx2_gathersiv4di;
15253 : 18 : goto gather_gen;
15254 : 27 : case IX86_BUILTIN_GATHERDIV2DI:
15255 : 27 : icode = CODE_FOR_avx2_gatherdiv2di;
15256 : 27 : goto gather_gen;
15257 : 29 : case IX86_BUILTIN_GATHERDIV4DI:
15258 : 29 : icode = CODE_FOR_avx2_gatherdiv4di;
15259 : 29 : goto gather_gen;
15260 : 20 : case IX86_BUILTIN_GATHERSIV4SI:
15261 : 20 : icode = CODE_FOR_avx2_gathersiv4si;
15262 : 20 : goto gather_gen;
15263 : 22 : case IX86_BUILTIN_GATHERSIV8SI:
15264 : 22 : icode = CODE_FOR_avx2_gathersiv8si;
15265 : 22 : goto gather_gen;
15266 : 28 : case IX86_BUILTIN_GATHERDIV4SI:
15267 : 28 : icode = CODE_FOR_avx2_gatherdiv4si;
15268 : 28 : goto gather_gen;
15269 : 18 : case IX86_BUILTIN_GATHERDIV8SI:
15270 : 18 : icode = CODE_FOR_avx2_gatherdiv8si;
15271 : 18 : goto gather_gen;
15272 : 20 : case IX86_BUILTIN_GATHERALTSIV4DF:
15273 : 20 : icode = CODE_FOR_avx2_gathersiv4df;
15274 : 20 : goto gather_gen;
15275 : 16 : case IX86_BUILTIN_GATHERALTDIV8SF:
15276 : 16 : icode = CODE_FOR_avx2_gatherdiv8sf;
15277 : 16 : goto gather_gen;
15278 : 4 : case IX86_BUILTIN_GATHERALTSIV4DI:
15279 : 4 : icode = CODE_FOR_avx2_gathersiv4di;
15280 : 4 : goto gather_gen;
15281 : 10 : case IX86_BUILTIN_GATHERALTDIV8SI:
15282 : 10 : icode = CODE_FOR_avx2_gatherdiv8si;
15283 : 10 : goto gather_gen;
15284 : 36 : case IX86_BUILTIN_GATHER3SIV16SF:
15285 : 36 : icode = CODE_FOR_avx512f_gathersiv16sf;
15286 : 36 : goto gather_gen;
15287 : 24 : case IX86_BUILTIN_GATHER3SIV8DF:
15288 : 24 : icode = CODE_FOR_avx512f_gathersiv8df;
15289 : 24 : goto gather_gen;
15290 : 24 : case IX86_BUILTIN_GATHER3DIV16SF:
15291 : 24 : icode = CODE_FOR_avx512f_gatherdiv16sf;
15292 : 24 : goto gather_gen;
15293 : 37 : case IX86_BUILTIN_GATHER3DIV8DF:
15294 : 37 : icode = CODE_FOR_avx512f_gatherdiv8df;
15295 : 37 : goto gather_gen;
15296 : 30 : case IX86_BUILTIN_GATHER3SIV16SI:
15297 : 30 : icode = CODE_FOR_avx512f_gathersiv16si;
15298 : 30 : goto gather_gen;
15299 : 24 : case IX86_BUILTIN_GATHER3SIV8DI:
15300 : 24 : icode = CODE_FOR_avx512f_gathersiv8di;
15301 : 24 : goto gather_gen;
15302 : 24 : case IX86_BUILTIN_GATHER3DIV16SI:
15303 : 24 : icode = CODE_FOR_avx512f_gatherdiv16si;
15304 : 24 : goto gather_gen;
15305 : 37 : case IX86_BUILTIN_GATHER3DIV8DI:
15306 : 37 : icode = CODE_FOR_avx512f_gatherdiv8di;
15307 : 37 : goto gather_gen;
15308 : 16 : case IX86_BUILTIN_GATHER3ALTSIV8DF:
15309 : 16 : icode = CODE_FOR_avx512f_gathersiv8df;
15310 : 16 : goto gather_gen;
15311 : 22 : case IX86_BUILTIN_GATHER3ALTDIV16SF:
15312 : 22 : icode = CODE_FOR_avx512f_gatherdiv16sf;
15313 : 22 : goto gather_gen;
15314 : 14 : case IX86_BUILTIN_GATHER3ALTSIV8DI:
15315 : 14 : icode = CODE_FOR_avx512f_gathersiv8di;
15316 : 14 : goto gather_gen;
15317 : 20 : case IX86_BUILTIN_GATHER3ALTDIV16SI:
15318 : 20 : icode = CODE_FOR_avx512f_gatherdiv16si;
15319 : 20 : goto gather_gen;
15320 : 18 : case IX86_BUILTIN_GATHER3SIV2DF:
15321 : 18 : icode = CODE_FOR_avx512vl_gathersiv2df;
15322 : 18 : goto gather_gen;
15323 : 10 : case IX86_BUILTIN_GATHER3SIV4DF:
15324 : 10 : icode = CODE_FOR_avx512vl_gathersiv4df;
15325 : 10 : goto gather_gen;
15326 : 15 : case IX86_BUILTIN_GATHER3DIV2DF:
15327 : 15 : icode = CODE_FOR_avx512vl_gatherdiv2df;
15328 : 15 : goto gather_gen;
15329 : 16 : case IX86_BUILTIN_GATHER3DIV4DF:
15330 : 16 : icode = CODE_FOR_avx512vl_gatherdiv4df;
15331 : 16 : goto gather_gen;
15332 : 14 : case IX86_BUILTIN_GATHER3SIV4SF:
15333 : 14 : icode = CODE_FOR_avx512vl_gathersiv4sf;
15334 : 14 : goto gather_gen;
15335 : 12 : case IX86_BUILTIN_GATHER3SIV8SF:
15336 : 12 : icode = CODE_FOR_avx512vl_gathersiv8sf;
15337 : 12 : goto gather_gen;
15338 : 22 : case IX86_BUILTIN_GATHER3DIV4SF:
15339 : 22 : icode = CODE_FOR_avx512vl_gatherdiv4sf;
15340 : 22 : goto gather_gen;
15341 : 10 : case IX86_BUILTIN_GATHER3DIV8SF:
15342 : 10 : icode = CODE_FOR_avx512vl_gatherdiv8sf;
15343 : 10 : goto gather_gen;
15344 : 20 : case IX86_BUILTIN_GATHER3SIV2DI:
15345 : 20 : icode = CODE_FOR_avx512vl_gathersiv2di;
15346 : 20 : goto gather_gen;
15347 : 10 : case IX86_BUILTIN_GATHER3SIV4DI:
15348 : 10 : icode = CODE_FOR_avx512vl_gathersiv4di;
15349 : 10 : goto gather_gen;
15350 : 14 : case IX86_BUILTIN_GATHER3DIV2DI:
15351 : 14 : icode = CODE_FOR_avx512vl_gatherdiv2di;
15352 : 14 : goto gather_gen;
15353 : 13 : case IX86_BUILTIN_GATHER3DIV4DI:
15354 : 13 : icode = CODE_FOR_avx512vl_gatherdiv4di;
15355 : 13 : goto gather_gen;
15356 : 14 : case IX86_BUILTIN_GATHER3SIV4SI:
15357 : 14 : icode = CODE_FOR_avx512vl_gathersiv4si;
15358 : 14 : goto gather_gen;
15359 : 12 : case IX86_BUILTIN_GATHER3SIV8SI:
15360 : 12 : icode = CODE_FOR_avx512vl_gathersiv8si;
15361 : 12 : goto gather_gen;
15362 : 24 : case IX86_BUILTIN_GATHER3DIV4SI:
15363 : 24 : icode = CODE_FOR_avx512vl_gatherdiv4si;
15364 : 24 : goto gather_gen;
15365 : 10 : case IX86_BUILTIN_GATHER3DIV8SI:
15366 : 10 : icode = CODE_FOR_avx512vl_gatherdiv8si;
15367 : 10 : goto gather_gen;
15368 : 4 : case IX86_BUILTIN_GATHER3ALTSIV4DF:
15369 : 4 : icode = CODE_FOR_avx512vl_gathersiv4df;
15370 : 4 : goto gather_gen;
15371 : 8 : case IX86_BUILTIN_GATHER3ALTDIV8SF:
15372 : 8 : icode = CODE_FOR_avx512vl_gatherdiv8sf;
15373 : 8 : goto gather_gen;
15374 : 6 : case IX86_BUILTIN_GATHER3ALTSIV4DI:
15375 : 6 : icode = CODE_FOR_avx512vl_gathersiv4di;
15376 : 6 : goto gather_gen;
15377 : 10 : case IX86_BUILTIN_GATHER3ALTDIV8SI:
15378 : 10 : icode = CODE_FOR_avx512vl_gatherdiv8si;
15379 : 10 : goto gather_gen;
15380 : 40 : case IX86_BUILTIN_SCATTERSIV16SF:
15381 : 40 : icode = CODE_FOR_avx512f_scattersiv16sf;
15382 : 40 : goto scatter_gen;
15383 : 27 : case IX86_BUILTIN_SCATTERSIV8DF:
15384 : 27 : icode = CODE_FOR_avx512f_scattersiv8df;
15385 : 27 : goto scatter_gen;
15386 : 24 : case IX86_BUILTIN_SCATTERDIV16SF:
15387 : 24 : icode = CODE_FOR_avx512f_scatterdiv16sf;
15388 : 24 : goto scatter_gen;
15389 : 41 : case IX86_BUILTIN_SCATTERDIV8DF:
15390 : 41 : icode = CODE_FOR_avx512f_scatterdiv8df;
15391 : 41 : goto scatter_gen;
15392 : 30 : case IX86_BUILTIN_SCATTERSIV16SI:
15393 : 30 : icode = CODE_FOR_avx512f_scattersiv16si;
15394 : 30 : goto scatter_gen;
15395 : 24 : case IX86_BUILTIN_SCATTERSIV8DI:
15396 : 24 : icode = CODE_FOR_avx512f_scattersiv8di;
15397 : 24 : goto scatter_gen;
15398 : 24 : case IX86_BUILTIN_SCATTERDIV16SI:
15399 : 24 : icode = CODE_FOR_avx512f_scatterdiv16si;
15400 : 24 : goto scatter_gen;
15401 : 29 : case IX86_BUILTIN_SCATTERDIV8DI:
15402 : 29 : icode = CODE_FOR_avx512f_scatterdiv8di;
15403 : 29 : goto scatter_gen;
15404 : 18 : case IX86_BUILTIN_SCATTERSIV8SF:
15405 : 18 : icode = CODE_FOR_avx512vl_scattersiv8sf;
15406 : 18 : goto scatter_gen;
15407 : 20 : case IX86_BUILTIN_SCATTERSIV4SF:
15408 : 20 : icode = CODE_FOR_avx512vl_scattersiv4sf;
15409 : 20 : goto scatter_gen;
15410 : 16 : case IX86_BUILTIN_SCATTERSIV4DF:
15411 : 16 : icode = CODE_FOR_avx512vl_scattersiv4df;
15412 : 16 : goto scatter_gen;
15413 : 16 : case IX86_BUILTIN_SCATTERSIV2DF:
15414 : 16 : icode = CODE_FOR_avx512vl_scattersiv2df;
15415 : 16 : goto scatter_gen;
15416 : 16 : case IX86_BUILTIN_SCATTERDIV8SF:
15417 : 16 : icode = CODE_FOR_avx512vl_scatterdiv8sf;
15418 : 16 : goto scatter_gen;
15419 : 16 : case IX86_BUILTIN_SCATTERDIV4SF:
15420 : 16 : icode = CODE_FOR_avx512vl_scatterdiv4sf;
15421 : 16 : goto scatter_gen;
15422 : 18 : case IX86_BUILTIN_SCATTERDIV4DF:
15423 : 18 : icode = CODE_FOR_avx512vl_scatterdiv4df;
15424 : 18 : goto scatter_gen;
15425 : 18 : case IX86_BUILTIN_SCATTERDIV2DF:
15426 : 18 : icode = CODE_FOR_avx512vl_scatterdiv2df;
15427 : 18 : goto scatter_gen;
15428 : 26 : case IX86_BUILTIN_SCATTERSIV8SI:
15429 : 26 : icode = CODE_FOR_avx512vl_scattersiv8si;
15430 : 26 : goto scatter_gen;
15431 : 24 : case IX86_BUILTIN_SCATTERSIV4SI:
15432 : 24 : icode = CODE_FOR_avx512vl_scattersiv4si;
15433 : 24 : goto scatter_gen;
15434 : 16 : case IX86_BUILTIN_SCATTERSIV4DI:
15435 : 16 : icode = CODE_FOR_avx512vl_scattersiv4di;
15436 : 16 : goto scatter_gen;
15437 : 16 : case IX86_BUILTIN_SCATTERSIV2DI:
15438 : 16 : icode = CODE_FOR_avx512vl_scattersiv2di;
15439 : 16 : goto scatter_gen;
15440 : 16 : case IX86_BUILTIN_SCATTERDIV8SI:
15441 : 16 : icode = CODE_FOR_avx512vl_scatterdiv8si;
15442 : 16 : goto scatter_gen;
15443 : 16 : case IX86_BUILTIN_SCATTERDIV4SI:
15444 : 16 : icode = CODE_FOR_avx512vl_scatterdiv4si;
15445 : 16 : goto scatter_gen;
15446 : 18 : case IX86_BUILTIN_SCATTERDIV4DI:
15447 : 18 : icode = CODE_FOR_avx512vl_scatterdiv4di;
15448 : 18 : goto scatter_gen;
15449 : 18 : case IX86_BUILTIN_SCATTERDIV2DI:
15450 : 18 : icode = CODE_FOR_avx512vl_scatterdiv2di;
15451 : 18 : goto scatter_gen;
15452 : 16 : case IX86_BUILTIN_SCATTERALTSIV8DF:
15453 : 16 : icode = CODE_FOR_avx512f_scattersiv8df;
15454 : 16 : goto scatter_gen;
15455 : 12 : case IX86_BUILTIN_SCATTERALTDIV16SF:
15456 : 12 : icode = CODE_FOR_avx512f_scatterdiv16sf;
15457 : 12 : goto scatter_gen;
15458 : 8 : case IX86_BUILTIN_SCATTERALTSIV8DI:
15459 : 8 : icode = CODE_FOR_avx512f_scattersiv8di;
15460 : 8 : goto scatter_gen;
15461 : 24 : case IX86_BUILTIN_SCATTERALTDIV16SI:
15462 : 24 : icode = CODE_FOR_avx512f_scatterdiv16si;
15463 : 24 : goto scatter_gen;
15464 : 4 : case IX86_BUILTIN_SCATTERALTSIV4DF:
15465 : 4 : icode = CODE_FOR_avx512vl_scattersiv4df;
15466 : 4 : goto scatter_gen;
15467 : 4 : case IX86_BUILTIN_SCATTERALTDIV8SF:
15468 : 4 : icode = CODE_FOR_avx512vl_scatterdiv8sf;
15469 : 4 : goto scatter_gen;
15470 : 4 : case IX86_BUILTIN_SCATTERALTSIV4DI:
15471 : 4 : icode = CODE_FOR_avx512vl_scattersiv4di;
15472 : 4 : goto scatter_gen;
15473 : 4 : case IX86_BUILTIN_SCATTERALTDIV8SI:
15474 : 4 : icode = CODE_FOR_avx512vl_scatterdiv8si;
15475 : 4 : goto scatter_gen;
15476 : 8 : case IX86_BUILTIN_SCATTERALTSIV2DF:
15477 : 8 : icode = CODE_FOR_avx512vl_scattersiv2df;
15478 : 8 : goto scatter_gen;
15479 : 8 : case IX86_BUILTIN_SCATTERALTDIV4SF:
15480 : 8 : icode = CODE_FOR_avx512vl_scatterdiv4sf;
15481 : 8 : goto scatter_gen;
15482 : 8 : case IX86_BUILTIN_SCATTERALTSIV2DI:
15483 : 8 : icode = CODE_FOR_avx512vl_scattersiv2di;
15484 : 8 : goto scatter_gen;
15485 : 8 : case IX86_BUILTIN_SCATTERALTDIV4SI:
15486 : 8 : icode = CODE_FOR_avx512vl_scatterdiv4si;
15487 : 8 : goto scatter_gen;
15488 : :
15489 : 1002 : gather_gen:
15490 : 1002 : rtx half;
15491 : 1002 : rtx (*gen) (rtx, rtx);
15492 : :
15493 : 1002 : arg0 = CALL_EXPR_ARG (exp, 0);
15494 : 1002 : arg1 = CALL_EXPR_ARG (exp, 1);
15495 : 1002 : arg2 = CALL_EXPR_ARG (exp, 2);
15496 : 1002 : arg3 = CALL_EXPR_ARG (exp, 3);
15497 : 1002 : arg4 = CALL_EXPR_ARG (exp, 4);
15498 : 1002 : op0 = expand_normal (arg0);
15499 : 1002 : op1 = expand_normal (arg1);
15500 : 1002 : op2 = expand_normal (arg2);
15501 : 1002 : op3 = expand_normal (arg3);
15502 : 1002 : op4 = expand_normal (arg4);
15503 : : /* Note the arg order is different from the operand order. */
15504 : 1002 : mode0 = insn_data[icode].operand[1].mode;
15505 : 1002 : mode2 = insn_data[icode].operand[3].mode;
15506 : 1002 : mode3 = insn_data[icode].operand[4].mode;
15507 : 1002 : mode4 = insn_data[icode].operand[5].mode;
15508 : :
15509 : 1002 : if (target == NULL_RTX
15510 : 1002 : || GET_MODE (target) != insn_data[icode].operand[0].mode
15511 : 1900 : || !insn_data[icode].operand[0].predicate (target,
15512 : : GET_MODE (target)))
15513 : 105 : subtarget = gen_reg_rtx (insn_data[icode].operand[0].mode);
15514 : : else
15515 : : subtarget = target;
15516 : :
15517 : 1002 : switch (fcode)
15518 : : {
15519 : 30 : case IX86_BUILTIN_GATHER3ALTSIV8DF:
15520 : 30 : case IX86_BUILTIN_GATHER3ALTSIV8DI:
15521 : 30 : half = gen_reg_rtx (V8SImode);
15522 : 30 : if (!nonimmediate_operand (op2, V16SImode))
15523 : 0 : op2 = copy_to_mode_reg (V16SImode, op2);
15524 : 30 : emit_insn (gen_vec_extract_lo_v16si (half, op2));
15525 : 30 : op2 = half;
15526 : 30 : break;
15527 : 34 : case IX86_BUILTIN_GATHER3ALTSIV4DF:
15528 : 34 : case IX86_BUILTIN_GATHER3ALTSIV4DI:
15529 : 34 : case IX86_BUILTIN_GATHERALTSIV4DF:
15530 : 34 : case IX86_BUILTIN_GATHERALTSIV4DI:
15531 : 34 : half = gen_reg_rtx (V4SImode);
15532 : 34 : if (!nonimmediate_operand (op2, V8SImode))
15533 : 0 : op2 = copy_to_mode_reg (V8SImode, op2);
15534 : 34 : emit_insn (gen_vec_extract_lo_v8si (half, op2));
15535 : 34 : op2 = half;
15536 : 34 : break;
15537 : 42 : case IX86_BUILTIN_GATHER3ALTDIV16SF:
15538 : 42 : case IX86_BUILTIN_GATHER3ALTDIV16SI:
15539 : 42 : half = gen_reg_rtx (mode0);
15540 : 42 : if (mode0 == V8SFmode)
15541 : : gen = gen_vec_extract_lo_v16sf;
15542 : : else
15543 : 20 : gen = gen_vec_extract_lo_v16si;
15544 : 42 : if (!nonimmediate_operand (op0, GET_MODE (op0)))
15545 : 42 : op0 = copy_to_mode_reg (GET_MODE (op0), op0);
15546 : 42 : emit_insn (gen (half, op0));
15547 : 42 : op0 = half;
15548 : 42 : op3 = lowpart_subreg (QImode, op3, HImode);
15549 : 42 : break;
15550 : 44 : case IX86_BUILTIN_GATHER3ALTDIV8SF:
15551 : 44 : case IX86_BUILTIN_GATHER3ALTDIV8SI:
15552 : 44 : case IX86_BUILTIN_GATHERALTDIV8SF:
15553 : 44 : case IX86_BUILTIN_GATHERALTDIV8SI:
15554 : 44 : half = gen_reg_rtx (mode0);
15555 : 44 : if (mode0 == V4SFmode)
15556 : : gen = gen_vec_extract_lo_v8sf;
15557 : : else
15558 : 20 : gen = gen_vec_extract_lo_v8si;
15559 : 44 : if (!nonimmediate_operand (op0, GET_MODE (op0)))
15560 : 44 : op0 = copy_to_mode_reg (GET_MODE (op0), op0);
15561 : 44 : emit_insn (gen (half, op0));
15562 : 44 : op0 = half;
15563 : 44 : if (VECTOR_MODE_P (GET_MODE (op3)))
15564 : : {
15565 : 26 : half = gen_reg_rtx (mode0);
15566 : 26 : if (!nonimmediate_operand (op3, GET_MODE (op3)))
15567 : 12 : op3 = copy_to_mode_reg (GET_MODE (op3), op3);
15568 : 26 : emit_insn (gen (half, op3));
15569 : 26 : op3 = half;
15570 : : }
15571 : : break;
15572 : : default:
15573 : : break;
15574 : : }
15575 : :
15576 : : /* Force memory operand only with base register here. But we
15577 : : don't want to do it on memory operand for other builtin
15578 : : functions. */
15579 : 1002 : op1 = ix86_zero_extend_to_Pmode (op1);
15580 : :
15581 : 1002 : if (!insn_data[icode].operand[1].predicate (op0, mode0))
15582 : 401 : op0 = copy_to_mode_reg (mode0, op0);
15583 : 1002 : if (!insn_data[icode].operand[2].predicate (op1, Pmode))
15584 : 0 : op1 = copy_to_mode_reg (Pmode, op1);
15585 : 1002 : if (!insn_data[icode].operand[3].predicate (op2, mode2))
15586 : 221 : op2 = copy_to_mode_reg (mode2, op2);
15587 : :
15588 : 1002 : op3 = fixup_modeless_constant (op3, mode3);
15589 : :
15590 : 1002 : if (GET_MODE (op3) == mode3 || GET_MODE (op3) == VOIDmode)
15591 : : {
15592 : 786 : if (!insn_data[icode].operand[4].predicate (op3, mode3))
15593 : 354 : op3 = copy_to_mode_reg (mode3, op3);
15594 : : }
15595 : : else
15596 : : {
15597 : 216 : op3 = copy_to_reg (op3);
15598 : 216 : op3 = lowpart_subreg (mode3, op3, GET_MODE (op3));
15599 : : }
15600 : 1002 : if (!insn_data[icode].operand[5].predicate (op4, mode4))
15601 : : {
15602 : 0 : error ("the last argument must be scale 1, 2, 4, 8");
15603 : 0 : return const0_rtx;
15604 : : }
15605 : :
15606 : : /* Optimize. If mask is known to have all high bits set,
15607 : : replace op0 with pc_rtx to signal that the instruction
15608 : : overwrites the whole destination and doesn't use its
15609 : : previous contents. */
15610 : 1002 : if (optimize)
15611 : : {
15612 : 912 : if (TREE_CODE (arg3) == INTEGER_CST)
15613 : : {
15614 : 209 : if (integer_all_onesp (arg3))
15615 : 195 : op0 = pc_rtx;
15616 : : }
15617 : 703 : else if (TREE_CODE (arg3) == VECTOR_CST)
15618 : : {
15619 : : unsigned int negative = 0;
15620 : 741 : for (i = 0; i < VECTOR_CST_NELTS (arg3); ++i)
15621 : : {
15622 : 608 : tree cst = VECTOR_CST_ELT (arg3, i);
15623 : 608 : if (TREE_CODE (cst) == INTEGER_CST
15624 : 608 : && tree_int_cst_sign_bit (cst))
15625 : 286 : negative++;
15626 : 322 : else if (TREE_CODE (cst) == REAL_CST
15627 : 322 : && REAL_VALUE_NEGATIVE (TREE_REAL_CST (cst)))
15628 : 294 : negative++;
15629 : : }
15630 : 133 : if (negative == TYPE_VECTOR_SUBPARTS (TREE_TYPE (arg3)))
15631 : 119 : op0 = pc_rtx;
15632 : : }
15633 : 570 : else if (TREE_CODE (arg3) == SSA_NAME
15634 : 570 : && VECTOR_TYPE_P (TREE_TYPE (arg3)))
15635 : : {
15636 : : /* Recognize also when mask is like:
15637 : : __v2df src = _mm_setzero_pd ();
15638 : : __v2df mask = _mm_cmpeq_pd (src, src);
15639 : : or
15640 : : __v8sf src = _mm256_setzero_ps ();
15641 : : __v8sf mask = _mm256_cmp_ps (src, src, _CMP_EQ_OQ);
15642 : : as that is a cheaper way to load all ones into
15643 : : a register than having to load a constant from
15644 : : memory. */
15645 : 257 : gimple *def_stmt = SSA_NAME_DEF_STMT (arg3);
15646 : 257 : if (is_gimple_call (def_stmt))
15647 : : {
15648 : 76 : tree fndecl = gimple_call_fndecl (def_stmt);
15649 : 76 : if (fndecl
15650 : 76 : && fndecl_built_in_p (fndecl, BUILT_IN_MD))
15651 : 67 : switch (DECL_MD_FUNCTION_CODE (fndecl))
15652 : : {
15653 : 24 : case IX86_BUILTIN_CMPPD:
15654 : 24 : case IX86_BUILTIN_CMPPS:
15655 : 24 : case IX86_BUILTIN_CMPPD256:
15656 : 24 : case IX86_BUILTIN_CMPPS256:
15657 : 24 : if (!integer_zerop (gimple_call_arg (def_stmt, 2)))
15658 : : break;
15659 : : /* FALLTHRU */
15660 : 49 : case IX86_BUILTIN_CMPEQPD:
15661 : 49 : case IX86_BUILTIN_CMPEQPS:
15662 : 49 : if (initializer_zerop (gimple_call_arg (def_stmt, 0))
15663 : 49 : && initializer_zerop (gimple_call_arg (def_stmt,
15664 : : 1)))
15665 : 49 : op0 = pc_rtx;
15666 : : break;
15667 : : default:
15668 : : break;
15669 : : }
15670 : : }
15671 : : }
15672 : : }
15673 : :
15674 : 1002 : pat = GEN_FCN (icode) (subtarget, op0, op1, op2, op3, op4);
15675 : 1002 : if (! pat)
15676 : 0 : return const0_rtx;
15677 : 1002 : emit_insn (pat);
15678 : :
15679 : 1002 : switch (fcode)
15680 : : {
15681 : 24 : case IX86_BUILTIN_GATHER3DIV16SF:
15682 : 24 : if (target == NULL_RTX)
15683 : 0 : target = gen_reg_rtx (V8SFmode);
15684 : 24 : emit_insn (gen_vec_extract_lo_v16sf (target, subtarget));
15685 : 24 : break;
15686 : 24 : case IX86_BUILTIN_GATHER3DIV16SI:
15687 : 24 : if (target == NULL_RTX)
15688 : 0 : target = gen_reg_rtx (V8SImode);
15689 : 24 : emit_insn (gen_vec_extract_lo_v16si (target, subtarget));
15690 : 24 : break;
15691 : 28 : case IX86_BUILTIN_GATHER3DIV8SF:
15692 : 28 : case IX86_BUILTIN_GATHERDIV8SF:
15693 : 28 : if (target == NULL_RTX)
15694 : 0 : target = gen_reg_rtx (V4SFmode);
15695 : 28 : emit_insn (gen_vec_extract_lo_v8sf (target, subtarget));
15696 : 28 : break;
15697 : 28 : case IX86_BUILTIN_GATHER3DIV8SI:
15698 : 28 : case IX86_BUILTIN_GATHERDIV8SI:
15699 : 28 : if (target == NULL_RTX)
15700 : 0 : target = gen_reg_rtx (V4SImode);
15701 : 28 : emit_insn (gen_vec_extract_lo_v8si (target, subtarget));
15702 : 28 : break;
15703 : : default:
15704 : : target = subtarget;
15705 : : break;
15706 : : }
15707 : : return target;
15708 : :
15709 : 635 : scatter_gen:
15710 : 635 : arg0 = CALL_EXPR_ARG (exp, 0);
15711 : 635 : arg1 = CALL_EXPR_ARG (exp, 1);
15712 : 635 : arg2 = CALL_EXPR_ARG (exp, 2);
15713 : 635 : arg3 = CALL_EXPR_ARG (exp, 3);
15714 : 635 : arg4 = CALL_EXPR_ARG (exp, 4);
15715 : 635 : op0 = expand_normal (arg0);
15716 : 635 : op1 = expand_normal (arg1);
15717 : 635 : op2 = expand_normal (arg2);
15718 : 635 : op3 = expand_normal (arg3);
15719 : 635 : op4 = expand_normal (arg4);
15720 : 635 : mode1 = insn_data[icode].operand[1].mode;
15721 : 635 : mode2 = insn_data[icode].operand[2].mode;
15722 : 635 : mode3 = insn_data[icode].operand[3].mode;
15723 : 635 : mode4 = insn_data[icode].operand[4].mode;
15724 : :
15725 : : /* Scatter instruction stores operand op3 to memory with
15726 : : indices from op2 and scale from op4 under writemask op1.
15727 : : If index operand op2 has more elements then source operand
15728 : : op3 one need to use only its low half. And vice versa. */
15729 : 635 : switch (fcode)
15730 : : {
15731 : 24 : case IX86_BUILTIN_SCATTERALTSIV8DF:
15732 : 24 : case IX86_BUILTIN_SCATTERALTSIV8DI:
15733 : 24 : half = gen_reg_rtx (V8SImode);
15734 : 24 : if (!nonimmediate_operand (op2, V16SImode))
15735 : 0 : op2 = copy_to_mode_reg (V16SImode, op2);
15736 : 24 : emit_insn (gen_vec_extract_lo_v16si (half, op2));
15737 : 24 : op2 = half;
15738 : 24 : break;
15739 : 36 : case IX86_BUILTIN_SCATTERALTDIV16SF:
15740 : 36 : case IX86_BUILTIN_SCATTERALTDIV16SI:
15741 : 36 : half = gen_reg_rtx (mode3);
15742 : 36 : if (mode3 == V8SFmode)
15743 : : gen = gen_vec_extract_lo_v16sf;
15744 : : else
15745 : 24 : gen = gen_vec_extract_lo_v16si;
15746 : 36 : if (!nonimmediate_operand (op3, GET_MODE (op3)))
15747 : 0 : op3 = copy_to_mode_reg (GET_MODE (op3), op3);
15748 : 36 : emit_insn (gen (half, op3));
15749 : 36 : op3 = half;
15750 : 36 : break;
15751 : 8 : case IX86_BUILTIN_SCATTERALTSIV4DF:
15752 : 8 : case IX86_BUILTIN_SCATTERALTSIV4DI:
15753 : 8 : half = gen_reg_rtx (V4SImode);
15754 : 8 : if (!nonimmediate_operand (op2, V8SImode))
15755 : 0 : op2 = copy_to_mode_reg (V8SImode, op2);
15756 : 8 : emit_insn (gen_vec_extract_lo_v8si (half, op2));
15757 : 8 : op2 = half;
15758 : 8 : break;
15759 : 8 : case IX86_BUILTIN_SCATTERALTDIV8SF:
15760 : 8 : case IX86_BUILTIN_SCATTERALTDIV8SI:
15761 : 8 : half = gen_reg_rtx (mode3);
15762 : 8 : if (mode3 == V4SFmode)
15763 : : gen = gen_vec_extract_lo_v8sf;
15764 : : else
15765 : 4 : gen = gen_vec_extract_lo_v8si;
15766 : 8 : if (!nonimmediate_operand (op3, GET_MODE (op3)))
15767 : 0 : op3 = copy_to_mode_reg (GET_MODE (op3), op3);
15768 : 8 : emit_insn (gen (half, op3));
15769 : 8 : op3 = half;
15770 : 8 : break;
15771 : 16 : case IX86_BUILTIN_SCATTERALTSIV2DF:
15772 : 16 : case IX86_BUILTIN_SCATTERALTSIV2DI:
15773 : 16 : if (!nonimmediate_operand (op2, V4SImode))
15774 : 0 : op2 = copy_to_mode_reg (V4SImode, op2);
15775 : : break;
15776 : 16 : case IX86_BUILTIN_SCATTERALTDIV4SF:
15777 : 16 : case IX86_BUILTIN_SCATTERALTDIV4SI:
15778 : 16 : if (!nonimmediate_operand (op3, GET_MODE (op3)))
15779 : 0 : op3 = copy_to_mode_reg (GET_MODE (op3), op3);
15780 : : break;
15781 : : default:
15782 : : break;
15783 : : }
15784 : :
15785 : : /* Force memory operand only with base register here. But we
15786 : : don't want to do it on memory operand for other builtin
15787 : : functions. */
15788 : 635 : op0 = force_reg (Pmode, convert_to_mode (Pmode, op0, 1));
15789 : :
15790 : 635 : if (!insn_data[icode].operand[0].predicate (op0, Pmode))
15791 : 0 : op0 = copy_to_mode_reg (Pmode, op0);
15792 : :
15793 : 635 : op1 = fixup_modeless_constant (op1, mode1);
15794 : :
15795 : 635 : if (GET_MODE (op1) == mode1 || GET_MODE (op1) == VOIDmode)
15796 : : {
15797 : 377 : if (!insn_data[icode].operand[1].predicate (op1, mode1))
15798 : 285 : op1 = copy_to_mode_reg (mode1, op1);
15799 : : }
15800 : : else
15801 : : {
15802 : 258 : op1 = copy_to_reg (op1);
15803 : 258 : op1 = lowpart_subreg (mode1, op1, GET_MODE (op1));
15804 : : }
15805 : :
15806 : 635 : if (!insn_data[icode].operand[2].predicate (op2, mode2))
15807 : 57 : op2 = copy_to_mode_reg (mode2, op2);
15808 : :
15809 : 635 : if (!insn_data[icode].operand[3].predicate (op3, mode3))
15810 : 90 : op3 = copy_to_mode_reg (mode3, op3);
15811 : :
15812 : 635 : if (!insn_data[icode].operand[4].predicate (op4, mode4))
15813 : : {
15814 : 0 : error ("the last argument must be scale 1, 2, 4, 8");
15815 : 0 : return const0_rtx;
15816 : : }
15817 : :
15818 : 635 : pat = GEN_FCN (icode) (op0, op1, op2, op3, op4);
15819 : 635 : if (! pat)
15820 : 0 : return const0_rtx;
15821 : :
15822 : 635 : emit_insn (pat);
15823 : 635 : return 0;
15824 : :
15825 : 23 : case IX86_BUILTIN_XABORT:
15826 : 23 : icode = CODE_FOR_xabort;
15827 : 23 : arg0 = CALL_EXPR_ARG (exp, 0);
15828 : 23 : op0 = expand_normal (arg0);
15829 : 23 : mode0 = insn_data[icode].operand[0].mode;
15830 : 23 : if (!insn_data[icode].operand[0].predicate (op0, mode0))
15831 : : {
15832 : 0 : error ("the argument to %<xabort%> intrinsic must "
15833 : : "be an 8-bit immediate");
15834 : 0 : return const0_rtx;
15835 : : }
15836 : 23 : emit_insn (gen_xabort (op0));
15837 : 23 : return 0;
15838 : :
15839 : 55 : case IX86_BUILTIN_RDSSPD:
15840 : 55 : case IX86_BUILTIN_RDSSPQ:
15841 : 55 : mode = (fcode == IX86_BUILTIN_RDSSPD ? SImode : DImode);
15842 : :
15843 : 55 : if (target == 0
15844 : 55 : || !register_operand (target, mode))
15845 : 0 : target = gen_reg_rtx (mode);
15846 : :
15847 : 55 : op0 = force_reg (mode, const0_rtx);
15848 : :
15849 : 55 : emit_insn (gen_rdssp (mode, target, op0));
15850 : 55 : return target;
15851 : :
15852 : 55 : case IX86_BUILTIN_INCSSPD:
15853 : 55 : case IX86_BUILTIN_INCSSPQ:
15854 : 55 : mode = (fcode == IX86_BUILTIN_INCSSPD ? SImode : DImode);
15855 : :
15856 : 55 : arg0 = CALL_EXPR_ARG (exp, 0);
15857 : 55 : op0 = expand_normal (arg0);
15858 : :
15859 : 55 : op0 = force_reg (mode, op0);
15860 : :
15861 : 55 : emit_insn (gen_incssp (mode, op0));
15862 : 55 : return 0;
15863 : :
15864 : 20 : case IX86_BUILTIN_HRESET:
15865 : 20 : icode = CODE_FOR_hreset;
15866 : 20 : arg0 = CALL_EXPR_ARG (exp, 0);
15867 : 20 : op0 = expand_normal (arg0);
15868 : 20 : op0 = force_reg (SImode, op0);
15869 : 20 : emit_insn (gen_hreset (op0));
15870 : 20 : return 0;
15871 : :
15872 : 38 : case IX86_BUILTIN_RSTORSSP:
15873 : 38 : case IX86_BUILTIN_CLRSSBSY:
15874 : 38 : arg0 = CALL_EXPR_ARG (exp, 0);
15875 : 38 : op0 = expand_normal (arg0);
15876 : 76 : icode = (fcode == IX86_BUILTIN_RSTORSSP
15877 : 38 : ? CODE_FOR_rstorssp
15878 : : : CODE_FOR_clrssbsy);
15879 : :
15880 : 38 : if (!address_operand (op0, VOIDmode))
15881 : : {
15882 : 18 : op0 = convert_memory_address (Pmode, op0);
15883 : 18 : op0 = copy_addr_to_reg (op0);
15884 : : }
15885 : 38 : emit_insn (GEN_FCN (icode) (gen_rtx_MEM (DImode, op0)));
15886 : 38 : return 0;
15887 : :
15888 : 76 : case IX86_BUILTIN_WRSSD:
15889 : 76 : case IX86_BUILTIN_WRSSQ:
15890 : 76 : case IX86_BUILTIN_WRUSSD:
15891 : 76 : case IX86_BUILTIN_WRUSSQ:
15892 : 76 : mode = ((fcode == IX86_BUILTIN_WRSSD
15893 : 76 : || fcode == IX86_BUILTIN_WRUSSD)
15894 : 76 : ? SImode : DImode);
15895 : :
15896 : 76 : arg0 = CALL_EXPR_ARG (exp, 0);
15897 : 76 : op0 = expand_normal (arg0);
15898 : 76 : arg1 = CALL_EXPR_ARG (exp, 1);
15899 : 76 : op1 = expand_normal (arg1);
15900 : :
15901 : 76 : op0 = force_reg (mode, op0);
15902 : :
15903 : 76 : if (!address_operand (op1, VOIDmode))
15904 : : {
15905 : 36 : op1 = convert_memory_address (Pmode, op1);
15906 : 36 : op1 = copy_addr_to_reg (op1);
15907 : : }
15908 : 76 : op1 = gen_rtx_MEM (mode, op1);
15909 : :
15910 : 152 : icode = ((fcode == IX86_BUILTIN_WRSSD
15911 : 76 : || fcode == IX86_BUILTIN_WRSSQ)
15912 : 76 : ? code_for_wrss (mode)
15913 : 38 : : code_for_wruss (mode));
15914 : 76 : emit_insn (GEN_FCN (icode) (op0, op1));
15915 : :
15916 : 76 : return 0;
15917 : :
15918 : 116695 : default:
15919 : 116695 : break;
15920 : : }
15921 : :
15922 : 116695 : if (fcode >= IX86_BUILTIN__BDESC_SPECIAL_ARGS_FIRST
15923 : 116695 : && fcode <= IX86_BUILTIN__BDESC_SPECIAL_ARGS_LAST)
15924 : : {
15925 : 27351 : i = fcode - IX86_BUILTIN__BDESC_SPECIAL_ARGS_FIRST;
15926 : 27351 : return ix86_expand_special_args_builtin (bdesc_special_args + i, exp,
15927 : 27351 : target);
15928 : : }
15929 : :
15930 : 89344 : if (fcode >= IX86_BUILTIN__BDESC_PURE_ARGS_FIRST
15931 : 89344 : && fcode <= IX86_BUILTIN__BDESC_PURE_ARGS_LAST)
15932 : : {
15933 : 93 : i = fcode - IX86_BUILTIN__BDESC_PURE_ARGS_FIRST;
15934 : 93 : return ix86_expand_special_args_builtin (bdesc_pure_args + i, exp,
15935 : 93 : target);
15936 : : }
15937 : :
15938 : 89251 : if (fcode >= IX86_BUILTIN__BDESC_ARGS_FIRST
15939 : 89251 : && fcode <= IX86_BUILTIN__BDESC_ARGS_LAST)
15940 : : {
15941 : 66870 : i = fcode - IX86_BUILTIN__BDESC_ARGS_FIRST;
15942 : :
15943 : 66870 : switch (fcode)
15944 : : {
15945 : 0 : case IX86_BUILTIN_RDPID:
15946 : 0 : return ix86_expand_special_args_builtin (bdesc_args + i, exp,
15947 : 0 : target);
15948 : 66 : case IX86_BUILTIN_VCOMSBF16EQ:
15949 : 66 : case IX86_BUILTIN_VCOMSBF16NE:
15950 : 66 : case IX86_BUILTIN_VCOMSBF16GT:
15951 : 66 : case IX86_BUILTIN_VCOMSBF16GE:
15952 : 66 : case IX86_BUILTIN_VCOMSBF16LT:
15953 : 66 : case IX86_BUILTIN_VCOMSBF16LE:
15954 : 66 : return ix86_expand_sse_comi (bdesc_args + i, exp, target, false);
15955 : 9 : case IX86_BUILTIN_FABSQ:
15956 : 9 : case IX86_BUILTIN_COPYSIGNQ:
15957 : 9 : if (!TARGET_SSE)
15958 : : /* Emit a normal call if SSE isn't available. */
15959 : 0 : return expand_call (exp, target, ignore);
15960 : : /* FALLTHRU */
15961 : 66804 : default:
15962 : 66804 : return ix86_expand_args_builtin (bdesc_args + i, exp, target);
15963 : : }
15964 : : }
15965 : :
15966 : 22381 : if (fcode >= IX86_BUILTIN__BDESC_COMI_FIRST
15967 : 22381 : && fcode <= IX86_BUILTIN__BDESC_COMI_LAST)
15968 : : {
15969 : 473 : i = fcode - IX86_BUILTIN__BDESC_COMI_FIRST;
15970 : 473 : return ix86_expand_sse_comi (bdesc_comi + i, exp, target, true);
15971 : : }
15972 : :
15973 : 21908 : if (fcode >= IX86_BUILTIN__BDESC_ROUND_ARGS_FIRST
15974 : 21908 : && fcode <= IX86_BUILTIN__BDESC_ROUND_ARGS_LAST)
15975 : : {
15976 : 19592 : i = fcode - IX86_BUILTIN__BDESC_ROUND_ARGS_FIRST;
15977 : 19592 : return ix86_expand_round_builtin (bdesc_round_args + i, exp, target);
15978 : : }
15979 : :
15980 : 2316 : if (fcode >= IX86_BUILTIN__BDESC_PCMPESTR_FIRST
15981 : 2316 : && fcode <= IX86_BUILTIN__BDESC_PCMPESTR_LAST)
15982 : : {
15983 : 216 : i = fcode - IX86_BUILTIN__BDESC_PCMPESTR_FIRST;
15984 : 216 : return ix86_expand_sse_pcmpestr (bdesc_pcmpestr + i, exp, target);
15985 : : }
15986 : :
15987 : 2100 : if (fcode >= IX86_BUILTIN__BDESC_PCMPISTR_FIRST
15988 : 2100 : && fcode <= IX86_BUILTIN__BDESC_PCMPISTR_LAST)
15989 : : {
15990 : 275 : i = fcode - IX86_BUILTIN__BDESC_PCMPISTR_FIRST;
15991 : 275 : return ix86_expand_sse_pcmpistr (bdesc_pcmpistr + i, exp, target);
15992 : : }
15993 : :
15994 : 1825 : if (fcode >= IX86_BUILTIN__BDESC_MULTI_ARG_FIRST
15995 : 1825 : && fcode <= IX86_BUILTIN__BDESC_MULTI_ARG_LAST)
15996 : : {
15997 : 1787 : i = fcode - IX86_BUILTIN__BDESC_MULTI_ARG_FIRST;
15998 : 1787 : const struct builtin_description *d = bdesc_multi_arg + i;
15999 : 1787 : return ix86_expand_multi_arg_builtin (d->icode, exp, target,
16000 : : (enum ix86_builtin_func_type)
16001 : 1787 : d->flag, d->comparison);
16002 : : }
16003 : :
16004 : 38 : if (fcode >= IX86_BUILTIN__BDESC_CET_FIRST
16005 : 38 : && fcode <= IX86_BUILTIN__BDESC_CET_LAST)
16006 : : {
16007 : 38 : i = fcode - IX86_BUILTIN__BDESC_CET_FIRST;
16008 : 38 : return ix86_expand_special_args_builtin (bdesc_cet + i, exp,
16009 : 38 : target);
16010 : : }
16011 : :
16012 : 0 : gcc_unreachable ();
16013 : : }
16014 : :
16015 : : /* See below where shifts are handled for explanation of this enum. */
16016 : : enum ix86_vec_bcast_alg
16017 : : {
16018 : : VEC_BCAST_PXOR,
16019 : : VEC_BCAST_PCMPEQ,
16020 : : VEC_BCAST_PABSB,
16021 : : VEC_BCAST_PADDB,
16022 : : VEC_BCAST_PSRLW,
16023 : : VEC_BCAST_PSRLD,
16024 : : VEC_BCAST_PSLLW,
16025 : : VEC_BCAST_PSLLD
16026 : : };
16027 : :
16028 : : struct ix86_vec_bcast_map_simode_t
16029 : : {
16030 : : unsigned int key;
16031 : : enum ix86_vec_bcast_alg alg;
16032 : : unsigned int arg;
16033 : : };
16034 : :
16035 : : /* This table must be kept sorted as values are looked-up using bsearch. */
16036 : : static const ix86_vec_bcast_map_simode_t ix86_vec_bcast_map_simode[] = {
16037 : : { 0x00000000, VEC_BCAST_PXOR, 0 },
16038 : : { 0x00000001, VEC_BCAST_PSRLD, 31 },
16039 : : { 0x00000003, VEC_BCAST_PSRLD, 30 },
16040 : : { 0x00000007, VEC_BCAST_PSRLD, 29 },
16041 : : { 0x0000000f, VEC_BCAST_PSRLD, 28 },
16042 : : { 0x0000001f, VEC_BCAST_PSRLD, 27 },
16043 : : { 0x0000003f, VEC_BCAST_PSRLD, 26 },
16044 : : { 0x0000007f, VEC_BCAST_PSRLD, 25 },
16045 : : { 0x000000ff, VEC_BCAST_PSRLD, 24 },
16046 : : { 0x000001ff, VEC_BCAST_PSRLD, 23 },
16047 : : { 0x000003ff, VEC_BCAST_PSRLD, 22 },
16048 : : { 0x000007ff, VEC_BCAST_PSRLD, 21 },
16049 : : { 0x00000fff, VEC_BCAST_PSRLD, 20 },
16050 : : { 0x00001fff, VEC_BCAST_PSRLD, 19 },
16051 : : { 0x00003fff, VEC_BCAST_PSRLD, 18 },
16052 : : { 0x00007fff, VEC_BCAST_PSRLD, 17 },
16053 : : { 0x0000ffff, VEC_BCAST_PSRLD, 16 },
16054 : : { 0x00010001, VEC_BCAST_PSRLW, 15 },
16055 : : { 0x0001ffff, VEC_BCAST_PSRLD, 15 },
16056 : : { 0x00030003, VEC_BCAST_PSRLW, 14 },
16057 : : { 0x0003ffff, VEC_BCAST_PSRLD, 14 },
16058 : : { 0x00070007, VEC_BCAST_PSRLW, 13 },
16059 : : { 0x0007ffff, VEC_BCAST_PSRLD, 13 },
16060 : : { 0x000f000f, VEC_BCAST_PSRLW, 12 },
16061 : : { 0x000fffff, VEC_BCAST_PSRLD, 12 },
16062 : : { 0x001f001f, VEC_BCAST_PSRLW, 11 },
16063 : : { 0x001fffff, VEC_BCAST_PSRLD, 11 },
16064 : : { 0x003f003f, VEC_BCAST_PSRLW, 10 },
16065 : : { 0x003fffff, VEC_BCAST_PSRLD, 10 },
16066 : : { 0x007f007f, VEC_BCAST_PSRLW, 9 },
16067 : : { 0x007fffff, VEC_BCAST_PSRLD, 9 },
16068 : : { 0x00ff00ff, VEC_BCAST_PSRLW, 8 },
16069 : : { 0x00ffffff, VEC_BCAST_PSRLD, 8 },
16070 : : { 0x01010101, VEC_BCAST_PABSB, 0 },
16071 : : { 0x01ff01ff, VEC_BCAST_PSRLW, 7 },
16072 : : { 0x01ffffff, VEC_BCAST_PSRLD, 7 },
16073 : : { 0x03ff03ff, VEC_BCAST_PSRLW, 6 },
16074 : : { 0x03ffffff, VEC_BCAST_PSRLD, 6 },
16075 : : { 0x07ff07ff, VEC_BCAST_PSRLW, 5 },
16076 : : { 0x07ffffff, VEC_BCAST_PSRLD, 5 },
16077 : : { 0x0fff0fff, VEC_BCAST_PSRLW, 4 },
16078 : : { 0x0fffffff, VEC_BCAST_PSRLD, 4 },
16079 : : { 0x1fff1fff, VEC_BCAST_PSRLW, 3 },
16080 : : { 0x1fffffff, VEC_BCAST_PSRLD, 3 },
16081 : : { 0x3fff3fff, VEC_BCAST_PSRLW, 2 },
16082 : : { 0x3fffffff, VEC_BCAST_PSRLD, 2 },
16083 : : { 0x7fff7fff, VEC_BCAST_PSRLW, 1 },
16084 : : { 0x7fffffff, VEC_BCAST_PSRLD, 1 },
16085 : : { 0x80000000, VEC_BCAST_PSLLD, 31 },
16086 : : { 0x80008000, VEC_BCAST_PSLLW, 15 },
16087 : : { 0xc0000000, VEC_BCAST_PSLLD, 30 },
16088 : : { 0xc000c000, VEC_BCAST_PSLLW, 14 },
16089 : : { 0xe0000000, VEC_BCAST_PSLLD, 29 },
16090 : : { 0xe000e000, VEC_BCAST_PSLLW, 13 },
16091 : : { 0xf0000000, VEC_BCAST_PSLLD, 28 },
16092 : : { 0xf000f000, VEC_BCAST_PSLLW, 12 },
16093 : : { 0xf8000000, VEC_BCAST_PSLLD, 27 },
16094 : : { 0xf800f800, VEC_BCAST_PSLLW, 11 },
16095 : : { 0xfc000000, VEC_BCAST_PSLLD, 26 },
16096 : : { 0xfc00fc00, VEC_BCAST_PSLLW, 10 },
16097 : : { 0xfe000000, VEC_BCAST_PSLLD, 25 },
16098 : : { 0xfe00fe00, VEC_BCAST_PSLLW, 9 },
16099 : : { 0xfefefefe, VEC_BCAST_PADDB, 0 },
16100 : : { 0xff000000, VEC_BCAST_PSLLD, 24 },
16101 : : { 0xff00ff00, VEC_BCAST_PSLLW, 8 },
16102 : : { 0xff800000, VEC_BCAST_PSLLD, 23 },
16103 : : { 0xff80ff80, VEC_BCAST_PSLLW, 7 },
16104 : : { 0xffc00000, VEC_BCAST_PSLLD, 22 },
16105 : : { 0xffc0ffc0, VEC_BCAST_PSLLW, 6 },
16106 : : { 0xffe00000, VEC_BCAST_PSLLD, 21 },
16107 : : { 0xffe0ffe0, VEC_BCAST_PSLLW, 5 },
16108 : : { 0xfff00000, VEC_BCAST_PSLLD, 20 },
16109 : : { 0xfff0fff0, VEC_BCAST_PSLLW, 4 },
16110 : : { 0xfff80000, VEC_BCAST_PSLLD, 19 },
16111 : : { 0xfff8fff8, VEC_BCAST_PSLLW, 3 },
16112 : : { 0xfffc0000, VEC_BCAST_PSLLD, 18 },
16113 : : { 0xfffcfffc, VEC_BCAST_PSLLW, 2 },
16114 : : { 0xfffe0000, VEC_BCAST_PSLLD, 17 },
16115 : : { 0xfffefffe, VEC_BCAST_PSLLW, 1 },
16116 : : { 0xffff0000, VEC_BCAST_PSLLD, 16 },
16117 : : { 0xffff8000, VEC_BCAST_PSLLD, 15 },
16118 : : { 0xffffc000, VEC_BCAST_PSLLD, 14 },
16119 : : { 0xffffe000, VEC_BCAST_PSLLD, 13 },
16120 : : { 0xfffff000, VEC_BCAST_PSLLD, 12 },
16121 : : { 0xfffff800, VEC_BCAST_PSLLD, 11 },
16122 : : { 0xfffffc00, VEC_BCAST_PSLLD, 10 },
16123 : : { 0xfffffe00, VEC_BCAST_PSLLD, 9 },
16124 : : { 0xffffff00, VEC_BCAST_PSLLD, 8 },
16125 : : { 0xffffff80, VEC_BCAST_PSLLD, 7 },
16126 : : { 0xffffffc0, VEC_BCAST_PSLLD, 6 },
16127 : : { 0xffffffe0, VEC_BCAST_PSLLD, 5 },
16128 : : { 0xfffffff0, VEC_BCAST_PSLLD, 4 },
16129 : : { 0xfffffff8, VEC_BCAST_PSLLD, 3 },
16130 : : { 0xfffffffc, VEC_BCAST_PSLLD, 2 },
16131 : : { 0xfffffffe, VEC_BCAST_PSLLD, 1 },
16132 : : { 0xffffffff, VEC_BCAST_PCMPEQ, 0 }
16133 : : };
16134 : :
16135 : : /* Comparator for bsearch on ix86_vec_bcast_map. */
16136 : : static int
16137 : 273118 : ix86_vec_bcast_map_simode_cmp (const void *key, const void *entry)
16138 : : {
16139 : 273118 : return (*(const unsigned int*)key)
16140 : 273118 : - ((const ix86_vec_bcast_map_simode_t*)entry)->key;
16141 : : }
16142 : :
16143 : : /* A subroutine of ix86_vector_duplicate_value. Tries to efficiently
16144 : : materialize V4SImode, V8SImode and V16SImode vectors from SImode
16145 : : integer constants. */
16146 : : static bool
16147 : 42185 : ix86_vector_duplicate_simode_const (machine_mode mode, rtx target,
16148 : : unsigned int val)
16149 : : {
16150 : 42185 : const ix86_vec_bcast_map_simode_t *entry;
16151 : 42185 : rtx tmp1, tmp2;
16152 : :
16153 : 42185 : entry = (const ix86_vec_bcast_map_simode_t*)
16154 : 42185 : bsearch(&val, ix86_vec_bcast_map_simode,
16155 : : ARRAY_SIZE (ix86_vec_bcast_map_simode),
16156 : : sizeof (ix86_vec_bcast_map_simode_t),
16157 : : ix86_vec_bcast_map_simode_cmp);
16158 : 42185 : if (!entry)
16159 : : return false;
16160 : :
16161 : 19932 : switch (entry->alg)
16162 : : {
16163 : 0 : case VEC_BCAST_PXOR:
16164 : 0 : if ((mode == V8SImode && !TARGET_AVX2)
16165 : 0 : || (mode == V16SImode && !(TARGET_AVX512F && TARGET_EVEX512)))
16166 : : return false;
16167 : 0 : emit_move_insn (target, CONST0_RTX (mode));
16168 : 0 : return true;
16169 : :
16170 : 168 : case VEC_BCAST_PCMPEQ:
16171 : 168 : if ((mode == V4SImode && !TARGET_SSE2)
16172 : 167 : || (mode == V8SImode && !TARGET_AVX2)
16173 : 150 : || (mode == V16SImode && !(TARGET_AVX512F && TARGET_EVEX512)))
16174 : : return false;
16175 : 150 : emit_move_insn (target, CONSTM1_RTX (mode));
16176 : 150 : return true;
16177 : :
16178 : 508 : case VEC_BCAST_PABSB:
16179 : 508 : if (mode == V4SImode && TARGET_SSE2)
16180 : : {
16181 : 421 : tmp1 = gen_reg_rtx (V16QImode);
16182 : 421 : emit_move_insn (tmp1, CONSTM1_RTX (V16QImode));
16183 : 421 : tmp2 = gen_reg_rtx (V16QImode);
16184 : 421 : emit_insn (gen_absv16qi2 (tmp2, tmp1));
16185 : : }
16186 : 87 : else if (mode == V8SImode && TARGET_AVX2)
16187 : : {
16188 : 42 : tmp1 = gen_reg_rtx (V32QImode);
16189 : 42 : emit_move_insn (tmp1, CONSTM1_RTX (V32QImode));
16190 : 42 : tmp2 = gen_reg_rtx (V32QImode);
16191 : 42 : emit_insn (gen_absv32qi2 (tmp2, tmp1));
16192 : : }
16193 : 45 : else if (mode == V16SImode && TARGET_AVX512BW && TARGET_EVEX512)
16194 : : {
16195 : 37 : tmp1 = gen_reg_rtx (V64QImode);
16196 : 37 : emit_move_insn (tmp1, CONSTM1_RTX (V64QImode));
16197 : 37 : tmp2 = gen_reg_rtx (V64QImode);
16198 : 37 : emit_insn (gen_absv64qi2 (tmp2, tmp1));
16199 : : }
16200 : : else
16201 : : return false;
16202 : : break;
16203 : :
16204 : 100 : case VEC_BCAST_PADDB:
16205 : 100 : if (mode == V4SImode && TARGET_SSE2)
16206 : : {
16207 : 95 : tmp1 = gen_reg_rtx (V16QImode);
16208 : 95 : emit_move_insn (tmp1, CONSTM1_RTX (V16QImode));
16209 : 95 : tmp2 = gen_reg_rtx (V16QImode);
16210 : 95 : emit_insn (gen_addv16qi3 (tmp2, tmp1, tmp1));
16211 : : }
16212 : 5 : else if (mode == V8SImode && TARGET_AVX2)
16213 : : {
16214 : 1 : tmp1 = gen_reg_rtx (V32QImode);
16215 : 1 : emit_move_insn (tmp1, CONSTM1_RTX (V32QImode));
16216 : 1 : tmp2 = gen_reg_rtx (V32QImode);
16217 : 1 : emit_insn (gen_addv32qi3 (tmp2, tmp1, tmp1));
16218 : : }
16219 : 4 : else if (mode == V16SImode && TARGET_AVX512BW && TARGET_EVEX512)
16220 : : {
16221 : 4 : tmp1 = gen_reg_rtx (V64QImode);
16222 : 4 : emit_move_insn (tmp1, CONSTM1_RTX (V64QImode));
16223 : 4 : tmp2 = gen_reg_rtx (V64QImode);
16224 : 4 : emit_insn (gen_addv64qi3 (tmp2, tmp1, tmp1));
16225 : : }
16226 : : else
16227 : : return false;
16228 : : break;
16229 : :
16230 : 3401 : case VEC_BCAST_PSRLW:
16231 : 3401 : if (mode == V4SImode && TARGET_SSE2)
16232 : : {
16233 : 3131 : tmp1 = gen_reg_rtx (V8HImode);
16234 : 3131 : emit_move_insn (tmp1, CONSTM1_RTX (V8HImode));
16235 : 3131 : tmp2 = gen_reg_rtx (V8HImode);
16236 : 3131 : emit_insn (gen_lshrv8hi3 (tmp2, tmp1, GEN_INT (entry->arg)));
16237 : : }
16238 : 270 : else if (mode == V8SImode && TARGET_AVX2)
16239 : : {
16240 : 177 : tmp1 = gen_reg_rtx (V16HImode);
16241 : 177 : emit_move_insn (tmp1, CONSTM1_RTX (V16HImode));
16242 : 177 : tmp2 = gen_reg_rtx (V16HImode);
16243 : 177 : emit_insn (gen_lshrv16hi3 (tmp2, tmp1, GEN_INT (entry->arg)));
16244 : : }
16245 : 93 : else if (mode == V16SImode && TARGET_AVX512BW && TARGET_EVEX512)
16246 : : {
16247 : 91 : tmp1 = gen_reg_rtx (V32HImode);
16248 : 91 : emit_move_insn (tmp1, CONSTM1_RTX (V32HImode));
16249 : 91 : tmp2 = gen_reg_rtx (V32HImode);
16250 : 91 : emit_insn (gen_lshrv32hi3 (tmp2, tmp1, GEN_INT (entry->arg)));
16251 : : }
16252 : : else
16253 : : return false;
16254 : : break;
16255 : :
16256 : 13679 : case VEC_BCAST_PSRLD:
16257 : 13679 : if (mode == V4SImode && TARGET_SSE2)
16258 : : {
16259 : 9964 : tmp1 = gen_reg_rtx (V4SImode);
16260 : 9964 : emit_move_insn (tmp1, CONSTM1_RTX (V4SImode));
16261 : 9964 : emit_insn (gen_lshrv4si3 (target, tmp1, GEN_INT (entry->arg)));
16262 : 9964 : return true;
16263 : : }
16264 : 3715 : else if (mode == V8SImode && TARGET_AVX2)
16265 : : {
16266 : 1548 : tmp1 = gen_reg_rtx (V8SImode);
16267 : 1548 : emit_move_insn (tmp1, CONSTM1_RTX (V8SImode));
16268 : 1548 : emit_insn (gen_lshrv8si3 (target, tmp1, GEN_INT (entry->arg)));
16269 : 1548 : return true;
16270 : : }
16271 : 2167 : else if (mode == V16SImode && TARGET_AVX512F && TARGET_EVEX512)
16272 : : {
16273 : 1336 : tmp1 = gen_reg_rtx (V16SImode);
16274 : 1336 : emit_move_insn (tmp1, CONSTM1_RTX (V16SImode));
16275 : 1336 : emit_insn (gen_lshrv16si3 (target, tmp1, GEN_INT (entry->arg)));
16276 : 1336 : return true;
16277 : : }
16278 : : else
16279 : : return false;
16280 : 114 : break;
16281 : :
16282 : 114 : case VEC_BCAST_PSLLW:
16283 : 114 : if (mode == V4SImode && TARGET_SSE2)
16284 : : {
16285 : 85 : tmp1 = gen_reg_rtx (V8HImode);
16286 : 85 : emit_move_insn (tmp1, CONSTM1_RTX (V8HImode));
16287 : 85 : tmp2 = gen_reg_rtx (V8HImode);
16288 : 85 : emit_insn (gen_ashlv8hi3 (tmp2, tmp1, GEN_INT (entry->arg)));
16289 : : }
16290 : 29 : else if (mode == V8SImode && TARGET_AVX2)
16291 : : {
16292 : 21 : tmp1 = gen_reg_rtx (V16HImode);
16293 : 21 : emit_move_insn (tmp1, CONSTM1_RTX (V16HImode));
16294 : 21 : tmp2 = gen_reg_rtx (V16HImode);
16295 : 21 : emit_insn (gen_ashlv16hi3 (tmp2, tmp1, GEN_INT (entry->arg)));
16296 : : }
16297 : 8 : else if (mode == V16SImode && TARGET_AVX512BW && TARGET_EVEX512)
16298 : : {
16299 : 8 : tmp1 = gen_reg_rtx (V32HImode);
16300 : 8 : emit_move_insn (tmp1, CONSTM1_RTX (V32HImode));
16301 : 8 : tmp2 = gen_reg_rtx (V32HImode);
16302 : 8 : emit_insn (gen_ashlv32hi3 (tmp2, tmp1, GEN_INT (entry->arg)));
16303 : : }
16304 : : else
16305 : : return false;
16306 : : break;
16307 : :
16308 : 1962 : case VEC_BCAST_PSLLD:
16309 : 1962 : if (mode == V4SImode && TARGET_SSE2)
16310 : : {
16311 : 1695 : tmp1 = gen_reg_rtx (V4SImode);
16312 : 1695 : emit_move_insn (tmp1, CONSTM1_RTX (V4SImode));
16313 : 1695 : emit_insn (gen_ashlv4si3 (target, tmp1, GEN_INT (entry->arg)));
16314 : 1695 : return true;
16315 : : }
16316 : 267 : else if (mode == V8SImode && TARGET_AVX2)
16317 : : {
16318 : 174 : tmp1 = gen_reg_rtx (V8SImode);
16319 : 174 : emit_move_insn (tmp1, CONSTM1_RTX (V8SImode));
16320 : 174 : emit_insn (gen_ashlv8si3 (target, tmp1, GEN_INT (entry->arg)));
16321 : 174 : return true;
16322 : : }
16323 : 93 : else if (mode == V16SImode && TARGET_AVX512F && TARGET_EVEX512)
16324 : : {
16325 : 93 : tmp1 = gen_reg_rtx (V16SImode);
16326 : 93 : emit_move_insn (tmp1, CONSTM1_RTX (V16SImode));
16327 : 93 : emit_insn (gen_ashlv16si3 (target, tmp1, GEN_INT (entry->arg)));
16328 : 93 : return true;
16329 : : }
16330 : : else
16331 : : return false;
16332 : :
16333 : : default:
16334 : : return false;
16335 : : }
16336 : :
16337 : 4113 : emit_move_insn (target, gen_lowpart (mode, tmp2));
16338 : 4113 : return true;
16339 : : }
16340 : :
16341 : : /* A subroutine of ix86_expand_vector_init_duplicate. Tries to
16342 : : fill target with val via vec_duplicate. */
16343 : :
16344 : : static bool
16345 : 145487 : ix86_vector_duplicate_value (machine_mode mode, rtx target, rtx val)
16346 : : {
16347 : 145487 : bool ok;
16348 : 145487 : rtx_insn *insn;
16349 : 145487 : rtx dup;
16350 : :
16351 : 145487 : if ((mode == V4SImode || mode == V8SImode || mode == V16SImode)
16352 : 49576 : && CONST_INT_P (val)
16353 : 42185 : && ix86_vector_duplicate_simode_const (mode, target, INTVAL (val)))
16354 : : return true;
16355 : :
16356 : : /* Save/restore recog_data in case this is called from splitters
16357 : : or other routines where recog_data needs to stay valid across
16358 : : force_reg. See PR106577. */
16359 : 126414 : recog_data_d recog_data_save = recog_data;
16360 : :
16361 : : /* First attempt to recognize VAL as-is. */
16362 : 126414 : dup = gen_vec_duplicate (mode, val);
16363 : 126414 : insn = emit_insn (gen_rtx_SET (target, dup));
16364 : 126414 : if (recog_memoized (insn) < 0)
16365 : : {
16366 : 83966 : rtx_insn *seq;
16367 : 83966 : machine_mode innermode = GET_MODE_INNER (mode);
16368 : 83966 : rtx reg;
16369 : :
16370 : : /* If that fails, force VAL into a register. */
16371 : :
16372 : 83966 : start_sequence ();
16373 : 83966 : reg = force_reg (innermode, val);
16374 : 83966 : if (GET_MODE (reg) != innermode)
16375 : 0 : reg = gen_lowpart (innermode, reg);
16376 : 83966 : SET_SRC (PATTERN (insn)) = gen_vec_duplicate (mode, reg);
16377 : 83966 : seq = get_insns ();
16378 : 83966 : end_sequence ();
16379 : 83966 : if (seq)
16380 : 83966 : emit_insn_before (seq, insn);
16381 : :
16382 : 83966 : ok = recog_memoized (insn) >= 0;
16383 : 83966 : gcc_assert (ok);
16384 : : }
16385 : 126414 : recog_data = recog_data_save;
16386 : 126414 : return true;
16387 : : }
16388 : :
16389 : : /* Get a vector mode of the same size as the original but with elements
16390 : : twice as wide. This is only guaranteed to apply to integral vectors. */
16391 : :
16392 : : static machine_mode
16393 : 15279 : get_mode_wider_vector (machine_mode o)
16394 : : {
16395 : : /* ??? Rely on the ordering that genmodes.cc gives to vectors. */
16396 : 15279 : machine_mode n = GET_MODE_NEXT_MODE (o).require ();
16397 : 45837 : gcc_assert (GET_MODE_NUNITS (o) == GET_MODE_NUNITS (n) * 2);
16398 : 45837 : gcc_assert (GET_MODE_SIZE (o) == GET_MODE_SIZE (n));
16399 : 15279 : return n;
16400 : : }
16401 : :
16402 : : static bool expand_vec_perm_broadcast_1 (struct expand_vec_perm_d *d);
16403 : : static bool expand_vec_perm_1 (struct expand_vec_perm_d *d);
16404 : :
16405 : : /* A subroutine of ix86_expand_vector_init. Store into TARGET a vector
16406 : : with all elements equal to VAR. Return true if successful. */
16407 : :
16408 : : bool
16409 : 163308 : ix86_expand_vector_init_duplicate (bool mmx_ok, machine_mode mode,
16410 : : rtx target, rtx val)
16411 : : {
16412 : 163308 : bool ok;
16413 : :
16414 : 163308 : switch (mode)
16415 : : {
16416 : 76116 : case E_V2DImode:
16417 : 76116 : if (CONST_INT_P (val))
16418 : : {
16419 : 60157 : int tmp = (int)INTVAL (val);
16420 : 60157 : if (tmp == (int)(INTVAL (val) >> 32))
16421 : : {
16422 : 128 : rtx reg = gen_reg_rtx (V4SImode);
16423 : 128 : ok = ix86_vector_duplicate_value (V4SImode, reg,
16424 : : GEN_INT (tmp));
16425 : 128 : if (ok)
16426 : : {
16427 : 128 : emit_move_insn (target, gen_lowpart (V2DImode, reg));
16428 : 128 : return true;
16429 : : }
16430 : : }
16431 : : }
16432 : 75988 : return ix86_vector_duplicate_value (mode, target, val);
16433 : :
16434 : 727 : case E_V4DImode:
16435 : 727 : if (CONST_INT_P (val))
16436 : : {
16437 : 621 : int tmp = (int)INTVAL (val);
16438 : 621 : if (tmp == (int)(INTVAL (val) >> 32))
16439 : : {
16440 : 44 : rtx reg = gen_reg_rtx (V8SImode);
16441 : 44 : ok = ix86_vector_duplicate_value (V8SImode, reg,
16442 : : GEN_INT (tmp));
16443 : 44 : if (ok)
16444 : : {
16445 : 44 : emit_move_insn (target, gen_lowpart (V4DImode, reg));
16446 : 44 : return true;
16447 : : }
16448 : : }
16449 : : }
16450 : 683 : return ix86_vector_duplicate_value (mode, target, val);
16451 : :
16452 : 317 : case E_V8DImode:
16453 : 317 : if (CONST_INT_P (val))
16454 : : {
16455 : 236 : int tmp = (int)INTVAL (val);
16456 : 236 : if (tmp == (int)(INTVAL (val) >> 32))
16457 : : {
16458 : 22 : rtx reg = gen_reg_rtx (V16SImode);
16459 : 22 : ok = ix86_vector_duplicate_value (V16SImode, reg,
16460 : : GEN_INT (tmp));
16461 : 22 : if (ok)
16462 : : {
16463 : 22 : emit_move_insn (target, gen_lowpart (V8DImode, reg));
16464 : 22 : return true;
16465 : : }
16466 : : }
16467 : : }
16468 : 295 : return ix86_vector_duplicate_value (mode, target, val);
16469 : :
16470 : 3821 : case E_V2SImode:
16471 : 3821 : case E_V2SFmode:
16472 : 3821 : if (!mmx_ok)
16473 : : return false;
16474 : : /* FALLTHRU */
16475 : :
16476 : 67510 : case E_V4DFmode:
16477 : 67510 : case E_V8SFmode:
16478 : 67510 : case E_V8SImode:
16479 : 67510 : case E_V2DFmode:
16480 : 67510 : case E_V4SFmode:
16481 : 67510 : case E_V4SImode:
16482 : 67510 : case E_V16SImode:
16483 : 67510 : case E_V16SFmode:
16484 : 67510 : case E_V8DFmode:
16485 : 67510 : return ix86_vector_duplicate_value (mode, target, val);
16486 : :
16487 : 405 : case E_V4HImode:
16488 : 405 : if (!mmx_ok)
16489 : : return false;
16490 : 402 : if (TARGET_SSE || TARGET_3DNOW_A)
16491 : : {
16492 : 402 : rtx x;
16493 : :
16494 : 402 : val = gen_lowpart (SImode, val);
16495 : 402 : if (CONST_INT_P (val))
16496 : : return false;
16497 : 400 : x = gen_rtx_TRUNCATE (HImode, val);
16498 : 400 : x = gen_rtx_VEC_DUPLICATE (mode, x);
16499 : 400 : emit_insn (gen_rtx_SET (target, x));
16500 : 400 : return true;
16501 : : }
16502 : 0 : goto widen;
16503 : :
16504 : 5 : case E_V4HFmode:
16505 : 5 : case E_V4BFmode:
16506 : 5 : if (TARGET_MMX_WITH_SSE)
16507 : : {
16508 : 10 : val = force_reg (GET_MODE_INNER (mode), val);
16509 : 5 : rtx x = gen_rtx_VEC_DUPLICATE (mode, val);
16510 : 5 : emit_insn (gen_rtx_SET (target, x));
16511 : 5 : return true;
16512 : : }
16513 : : return false;
16514 : :
16515 : 180 : case E_V2HImode:
16516 : 180 : if (TARGET_SSE2)
16517 : : {
16518 : 180 : rtx x;
16519 : :
16520 : 180 : val = gen_lowpart (SImode, val);
16521 : 180 : if (CONST_INT_P (val))
16522 : : return false;
16523 : 180 : x = gen_rtx_TRUNCATE (HImode, val);
16524 : 180 : x = gen_rtx_VEC_DUPLICATE (mode, x);
16525 : 180 : emit_insn (gen_rtx_SET (target, x));
16526 : 180 : return true;
16527 : : }
16528 : : return false;
16529 : :
16530 : 3 : case E_V2HFmode:
16531 : 3 : case E_V2BFmode:
16532 : 3 : if (TARGET_SSE2)
16533 : : {
16534 : 6 : val = force_reg (GET_MODE_INNER (mode), val);
16535 : 3 : rtx x = gen_rtx_VEC_DUPLICATE (mode, val);
16536 : 3 : emit_insn (gen_rtx_SET (target, x));
16537 : 3 : return true;
16538 : : }
16539 : : return false;
16540 : :
16541 : 305 : case E_V8QImode:
16542 : 305 : case E_V4QImode:
16543 : 305 : if (!mmx_ok)
16544 : : return false;
16545 : 304 : goto widen;
16546 : :
16547 : 8554 : case E_V8HImode:
16548 : 8554 : if (CONST_INT_P (val))
16549 : 8107 : goto widen;
16550 : : /* FALLTHRU */
16551 : :
16552 : 749 : case E_V8HFmode:
16553 : 749 : case E_V8BFmode:
16554 : 749 : if (TARGET_AVX2)
16555 : 344 : return ix86_vector_duplicate_value (mode, target, val);
16556 : :
16557 : 405 : if (TARGET_SSE2)
16558 : : {
16559 : 1072 : struct expand_vec_perm_d dperm;
16560 : 1072 : rtx tmp1, tmp2;
16561 : :
16562 : 405 : permute:
16563 : 1072 : memset (&dperm, 0, sizeof (dperm));
16564 : 1072 : dperm.target = target;
16565 : 1072 : dperm.vmode = mode;
16566 : 1072 : dperm.nelt = GET_MODE_NUNITS (mode);
16567 : 1072 : dperm.op0 = dperm.op1 = gen_reg_rtx (mode);
16568 : 1072 : dperm.one_operand_p = true;
16569 : :
16570 : 1072 : if (mode == V8HFmode || mode == V8BFmode)
16571 : : {
16572 : 3 : tmp1 = force_reg (GET_MODE_INNER (mode), val);
16573 : 3 : tmp2 = gen_reg_rtx (mode);
16574 : 3 : emit_insn (gen_vec_set_0 (mode, tmp2, CONST0_RTX (mode), tmp1));
16575 : 3 : tmp1 = gen_lowpart (mode, tmp2);
16576 : : }
16577 : : else
16578 : : {
16579 : : /* Extend to SImode using a paradoxical SUBREG. */
16580 : 1069 : tmp1 = gen_reg_rtx (SImode);
16581 : 1069 : emit_move_insn (tmp1, gen_lowpart (SImode, val));
16582 : :
16583 : : /* Insert the SImode value as
16584 : : low element of a V4SImode vector. */
16585 : 1069 : tmp2 = gen_reg_rtx (V4SImode);
16586 : 1069 : emit_insn (gen_vec_setv4si_0 (tmp2, CONST0_RTX (V4SImode), tmp1));
16587 : 1069 : tmp1 = gen_lowpart (mode, tmp2);
16588 : : }
16589 : :
16590 : 1072 : emit_move_insn (dperm.op0, tmp1);
16591 : 1072 : ok = (expand_vec_perm_1 (&dperm)
16592 : 1072 : || expand_vec_perm_broadcast_1 (&dperm));
16593 : 0 : gcc_assert (ok);
16594 : 1072 : return ok;
16595 : : }
16596 : 0 : goto widen;
16597 : :
16598 : 4742 : case E_V16QImode:
16599 : 4742 : if (CONST_INT_P (val))
16600 : 4024 : goto widen;
16601 : 718 : if (TARGET_AVX2)
16602 : 51 : return ix86_vector_duplicate_value (mode, target, val);
16603 : :
16604 : 667 : if (TARGET_SSE2)
16605 : 667 : goto permute;
16606 : 0 : goto widen;
16607 : :
16608 : 13764 : widen:
16609 : : /* Replicate the value once into the next wider mode and recurse. */
16610 : 13764 : {
16611 : 13764 : machine_mode smode, wsmode, wvmode;
16612 : 13764 : rtx x;
16613 : :
16614 : 13764 : smode = GET_MODE_INNER (mode);
16615 : 13764 : wvmode = get_mode_wider_vector (mode);
16616 : 13764 : wsmode = GET_MODE_INNER (wvmode);
16617 : :
16618 : 13764 : val = convert_modes (wsmode, smode, val, true);
16619 : :
16620 : 13764 : if (CONST_INT_P (val))
16621 : : {
16622 : 26922 : x = simplify_binary_operation (ASHIFT, wsmode, val,
16623 : 13461 : GEN_INT (GET_MODE_BITSIZE (smode)));
16624 : 13461 : val = simplify_binary_operation (IOR, wsmode, val, x);
16625 : : }
16626 : 303 : else if (smode == QImode && !TARGET_PARTIAL_REG_STALL)
16627 : 303 : emit_insn (gen_insv_1 (wsmode, val, val));
16628 : : else
16629 : : {
16630 : 0 : x = expand_simple_binop (wsmode, ASHIFT, val,
16631 : 0 : GEN_INT (GET_MODE_BITSIZE (smode)),
16632 : : NULL_RTX, 1, OPTAB_LIB_WIDEN);
16633 : 0 : val = expand_simple_binop (wsmode, IOR, val, x, x, 1,
16634 : : OPTAB_LIB_WIDEN);
16635 : : }
16636 : :
16637 : 13764 : x = gen_reg_rtx (wvmode);
16638 : 13764 : ok = ix86_expand_vector_init_duplicate (mmx_ok, wvmode, x, val);
16639 : 13764 : if (!ok)
16640 : : return false;
16641 : 13763 : emit_move_insn (target, gen_lowpart (GET_MODE (target), x));
16642 : 13763 : return true;
16643 : : }
16644 : :
16645 : 1054 : case E_V16HImode:
16646 : 1054 : case E_V32QImode:
16647 : 1054 : if (CONST_INT_P (val))
16648 : 800 : goto widen;
16649 : : /* FALLTHRU */
16650 : :
16651 : 324 : case E_V16HFmode:
16652 : 324 : case E_V16BFmode:
16653 : 324 : if (TARGET_AVX2)
16654 : 296 : return ix86_vector_duplicate_value (mode, target, val);
16655 : : else
16656 : : {
16657 : 28 : machine_mode hvmode;
16658 : 28 : switch (mode)
16659 : : {
16660 : : case V16HImode:
16661 : : hvmode = V8HImode;
16662 : : break;
16663 : 0 : case V16HFmode:
16664 : 0 : hvmode = V8HFmode;
16665 : 0 : break;
16666 : 1 : case V16BFmode:
16667 : 1 : hvmode = V8BFmode;
16668 : 1 : break;
16669 : 14 : case V32QImode:
16670 : 14 : hvmode = V16QImode;
16671 : 14 : break;
16672 : 0 : default:
16673 : 0 : gcc_unreachable ();
16674 : : }
16675 : 28 : rtx x = gen_reg_rtx (hvmode);
16676 : :
16677 : 28 : ok = ix86_expand_vector_init_duplicate (false, hvmode, x, val);
16678 : 28 : if (!ok)
16679 : : return false;
16680 : :
16681 : 28 : x = gen_rtx_VEC_CONCAT (mode, x, x);
16682 : 28 : emit_insn (gen_rtx_SET (target, x));
16683 : : }
16684 : 28 : return true;
16685 : :
16686 : 613 : case E_V32HImode:
16687 : 613 : case E_V64QImode:
16688 : 613 : if (CONST_INT_P (val))
16689 : 529 : goto widen;
16690 : : /* FALLTHRU */
16691 : :
16692 : 146 : case E_V32HFmode:
16693 : 146 : case E_V32BFmode:
16694 : 146 : gcc_assert (TARGET_EVEX512);
16695 : 146 : if (TARGET_AVX512BW)
16696 : 126 : return ix86_vector_duplicate_value (mode, target, val);
16697 : : else
16698 : : {
16699 : 20 : machine_mode hvmode;
16700 : 20 : switch (mode)
16701 : : {
16702 : : case V32HImode:
16703 : : hvmode = V16HImode;
16704 : : break;
16705 : 0 : case V32HFmode:
16706 : 0 : hvmode = V16HFmode;
16707 : 0 : break;
16708 : 1 : case V32BFmode:
16709 : 1 : hvmode = V16BFmode;
16710 : 1 : break;
16711 : 10 : case V64QImode:
16712 : 10 : hvmode = V32QImode;
16713 : 10 : break;
16714 : 0 : default:
16715 : 0 : gcc_unreachable ();
16716 : : }
16717 : 20 : rtx x = gen_reg_rtx (hvmode);
16718 : :
16719 : 20 : ok = ix86_expand_vector_init_duplicate (false, hvmode, x, val);
16720 : 20 : if (!ok)
16721 : : return false;
16722 : :
16723 : 20 : x = gen_rtx_VEC_CONCAT (mode, x, x);
16724 : 20 : emit_insn (gen_rtx_SET (target, x));
16725 : : }
16726 : 20 : return true;
16727 : :
16728 : : default:
16729 : : return false;
16730 : : }
16731 : : }
16732 : :
16733 : : /* A subroutine of ix86_expand_vector_init. Store into TARGET a vector
16734 : : whose ONE_VAR element is VAR, and other elements are zero. Return true
16735 : : if successful. */
16736 : :
16737 : : bool
16738 : 11623 : ix86_expand_vector_init_one_nonzero (bool mmx_ok, machine_mode mode,
16739 : : rtx target, rtx var, int one_var)
16740 : : {
16741 : 11623 : machine_mode vsimode;
16742 : 11623 : rtx new_target;
16743 : 11623 : rtx x, tmp;
16744 : 11623 : bool use_vector_set = false;
16745 : 11623 : rtx (*gen_vec_set_0) (rtx, rtx, rtx) = NULL;
16746 : :
16747 : 23246 : if (GET_MODE_SIZE (mode) == 64 && !TARGET_EVEX512)
16748 : : return false;
16749 : :
16750 : 11623 : switch (mode)
16751 : : {
16752 : 8761 : case E_V2DImode:
16753 : : /* For SSE4.1, we normally use vector set. But if the second
16754 : : element is zero and inter-unit moves are OK, we use movq
16755 : : instead. */
16756 : 8761 : use_vector_set = (TARGET_64BIT && TARGET_SSE4_1
16757 : 8761 : && !(TARGET_INTER_UNIT_MOVES_TO_VEC
16758 : : && one_var == 0));
16759 : : break;
16760 : 442 : case E_V16QImode:
16761 : 442 : case E_V4SImode:
16762 : 442 : case E_V4SFmode:
16763 : 442 : use_vector_set = TARGET_SSE4_1;
16764 : 442 : break;
16765 : 84 : case E_V8HImode:
16766 : 84 : use_vector_set = TARGET_SSE2;
16767 : 31 : gen_vec_set_0 = TARGET_AVX512FP16 && one_var == 0
16768 : 84 : ? gen_vec_setv8hi_0 : NULL;
16769 : : break;
16770 : 11 : case E_V8QImode:
16771 : 11 : use_vector_set = TARGET_MMX_WITH_SSE && TARGET_SSE4_1;
16772 : 11 : break;
16773 : 16 : case E_V4HImode:
16774 : 16 : case E_V4HFmode:
16775 : 16 : case E_V4BFmode:
16776 : 16 : use_vector_set = TARGET_SSE || TARGET_3DNOW_A;
16777 : 16 : break;
16778 : 7 : case E_V4QImode:
16779 : 7 : use_vector_set = TARGET_SSE4_1;
16780 : 7 : break;
16781 : 0 : case E_V32QImode:
16782 : 0 : use_vector_set = TARGET_AVX;
16783 : 0 : break;
16784 : 5 : case E_V16HImode:
16785 : 5 : use_vector_set = TARGET_AVX;
16786 : 4 : gen_vec_set_0 = TARGET_AVX512FP16 && one_var == 0
16787 : 5 : ? gen_vec_setv16hi_0 : NULL;
16788 : : break;
16789 : 3 : case E_V8SImode:
16790 : 3 : use_vector_set = TARGET_AVX;
16791 : 3 : gen_vec_set_0 = gen_vec_setv8si_0;
16792 : 3 : break;
16793 : 22 : case E_V8SFmode:
16794 : 22 : use_vector_set = TARGET_AVX;
16795 : 22 : gen_vec_set_0 = gen_vec_setv8sf_0;
16796 : 22 : break;
16797 : 13 : case E_V4DFmode:
16798 : 13 : use_vector_set = TARGET_AVX;
16799 : 13 : gen_vec_set_0 = gen_vec_setv4df_0;
16800 : 13 : break;
16801 : 7 : case E_V4DImode:
16802 : : /* Use ix86_expand_vector_set in 64bit mode only. */
16803 : 7 : use_vector_set = TARGET_AVX && TARGET_64BIT;
16804 : 7 : gen_vec_set_0 = gen_vec_setv4di_0;
16805 : 7 : break;
16806 : 17 : case E_V16SImode:
16807 : 17 : use_vector_set = TARGET_AVX512F && one_var == 0;
16808 : : gen_vec_set_0 = gen_vec_setv16si_0;
16809 : : break;
16810 : 22 : case E_V16SFmode:
16811 : 22 : use_vector_set = TARGET_AVX512F && one_var == 0;
16812 : : gen_vec_set_0 = gen_vec_setv16sf_0;
16813 : : break;
16814 : 0 : case E_V8DFmode:
16815 : 0 : use_vector_set = TARGET_AVX512F && one_var == 0;
16816 : : gen_vec_set_0 = gen_vec_setv8df_0;
16817 : : break;
16818 : 2 : case E_V8DImode:
16819 : : /* Use ix86_expand_vector_set in 64bit mode only. */
16820 : 2 : use_vector_set = TARGET_AVX512F && TARGET_64BIT && one_var == 0;
16821 : : gen_vec_set_0 = gen_vec_setv8di_0;
16822 : : break;
16823 : 38 : case E_V8HFmode:
16824 : 38 : use_vector_set = TARGET_AVX512FP16 && one_var == 0;
16825 : : gen_vec_set_0 = gen_vec_setv8hf_0;
16826 : : break;
16827 : 8 : case E_V16HFmode:
16828 : 8 : use_vector_set = TARGET_AVX512FP16 && one_var == 0;
16829 : : gen_vec_set_0 = gen_vec_setv16hf_0;
16830 : : break;
16831 : 6 : case E_V32HFmode:
16832 : 6 : use_vector_set = TARGET_AVX512FP16 && one_var == 0;
16833 : : gen_vec_set_0 = gen_vec_setv32hf_0;
16834 : : break;
16835 : 1 : case E_V8BFmode:
16836 : 1 : use_vector_set = TARGET_AVX512FP16 && one_var == 0;
16837 : : gen_vec_set_0 = gen_vec_setv8bf_0;
16838 : : break;
16839 : 0 : case E_V16BFmode:
16840 : 0 : use_vector_set = TARGET_AVX512FP16 && one_var == 0;
16841 : : gen_vec_set_0 = gen_vec_setv16bf_0;
16842 : : break;
16843 : 0 : case E_V32BFmode:
16844 : 0 : use_vector_set = TARGET_AVX512FP16 && one_var == 0;
16845 : : gen_vec_set_0 = gen_vec_setv32bf_0;
16846 : : break;
16847 : 4 : case E_V32HImode:
16848 : 4 : use_vector_set = TARGET_AVX512FP16 && one_var == 0;
16849 : : gen_vec_set_0 = gen_vec_setv32hi_0;
16850 : : default:
16851 : : break;
16852 : : }
16853 : :
16854 : 9371 : if (use_vector_set)
16855 : : {
16856 : 424 : if (gen_vec_set_0 && one_var == 0)
16857 : : {
16858 : 344 : var = force_reg (GET_MODE_INNER (mode), var);
16859 : 172 : emit_insn (gen_vec_set_0 (target, CONST0_RTX (mode), var));
16860 : 172 : return true;
16861 : : }
16862 : 252 : emit_insn (gen_rtx_SET (target, CONST0_RTX (mode)));
16863 : 504 : var = force_reg (GET_MODE_INNER (mode), var);
16864 : 252 : ix86_expand_vector_set (mmx_ok, target, var, one_var);
16865 : 252 : return true;
16866 : : }
16867 : :
16868 : 11199 : switch (mode)
16869 : : {
16870 : 2058 : case E_V2SFmode:
16871 : 2058 : case E_V2SImode:
16872 : 2058 : if (!mmx_ok)
16873 : : return false;
16874 : : /* FALLTHRU */
16875 : :
16876 : 9157 : case E_V2DFmode:
16877 : 9157 : case E_V2DImode:
16878 : 9157 : if (one_var != 0)
16879 : : return false;
16880 : 6492 : var = force_reg (GET_MODE_INNER (mode), var);
16881 : 6492 : x = gen_rtx_VEC_CONCAT (mode, var, CONST0_RTX (GET_MODE_INNER (mode)));
16882 : 3246 : emit_insn (gen_rtx_SET (target, x));
16883 : 3246 : return true;
16884 : :
16885 : 310 : case E_V4SFmode:
16886 : 310 : case E_V4SImode:
16887 : 310 : if (!REG_P (target) || REGNO (target) < FIRST_PSEUDO_REGISTER)
16888 : 0 : new_target = gen_reg_rtx (mode);
16889 : : else
16890 : : new_target = target;
16891 : 620 : var = force_reg (GET_MODE_INNER (mode), var);
16892 : 310 : x = gen_rtx_VEC_DUPLICATE (mode, var);
16893 : 310 : x = gen_rtx_VEC_MERGE (mode, x, CONST0_RTX (mode), const1_rtx);
16894 : 310 : emit_insn (gen_rtx_SET (new_target, x));
16895 : 310 : if (one_var != 0)
16896 : : {
16897 : : /* We need to shuffle the value to the correct position, so
16898 : : create a new pseudo to store the intermediate result. */
16899 : :
16900 : : /* With SSE2, we can use the integer shuffle insns. */
16901 : 46 : if (mode != V4SFmode && TARGET_SSE2)
16902 : : {
16903 : 36 : emit_insn (gen_sse2_pshufd_1 (new_target, new_target,
16904 : : const1_rtx,
16905 : 36 : GEN_INT (one_var == 1 ? 0 : 1),
16906 : 36 : GEN_INT (one_var == 2 ? 0 : 1),
16907 : 36 : GEN_INT (one_var == 3 ? 0 : 1)));
16908 : 36 : if (target != new_target)
16909 : 0 : emit_move_insn (target, new_target);
16910 : 36 : return true;
16911 : : }
16912 : :
16913 : : /* Otherwise convert the intermediate result to V4SFmode and
16914 : : use the SSE1 shuffle instructions. */
16915 : 0 : if (mode != V4SFmode)
16916 : : {
16917 : 0 : tmp = gen_reg_rtx (V4SFmode);
16918 : 0 : emit_move_insn (tmp, gen_lowpart (V4SFmode, new_target));
16919 : : }
16920 : : else
16921 : : tmp = new_target;
16922 : :
16923 : 33 : emit_insn (gen_sse_shufps_v4sf (tmp, tmp, tmp,
16924 : : const1_rtx,
16925 : 10 : GEN_INT (one_var == 1 ? 0 : 1),
16926 : : GEN_INT (one_var == 2 ? 0+4 : 1+4),
16927 : : GEN_INT (one_var == 3 ? 0+4 : 1+4)));
16928 : :
16929 : 10 : if (mode != V4SFmode)
16930 : 0 : emit_move_insn (target, gen_lowpart (V4SImode, tmp));
16931 : 10 : else if (tmp != target)
16932 : 0 : emit_move_insn (target, tmp);
16933 : : }
16934 : 264 : else if (target != new_target)
16935 : 0 : emit_move_insn (target, new_target);
16936 : : return true;
16937 : :
16938 : 14 : case E_V8HImode:
16939 : 14 : case E_V16QImode:
16940 : 14 : vsimode = V4SImode;
16941 : 14 : goto widen;
16942 : 6 : case E_V4HImode:
16943 : 6 : case E_V8QImode:
16944 : 6 : if (!mmx_ok)
16945 : : return false;
16946 : 6 : vsimode = V2SImode;
16947 : 6 : goto widen;
16948 : 20 : widen:
16949 : 20 : if (one_var != 0)
16950 : : return false;
16951 : :
16952 : : /* Zero extend the variable element to SImode and recurse. */
16953 : 26 : var = convert_modes (SImode, GET_MODE_INNER (mode), var, true);
16954 : :
16955 : 13 : x = gen_reg_rtx (vsimode);
16956 : 13 : if (!ix86_expand_vector_init_one_nonzero (mmx_ok, vsimode, x,
16957 : : var, one_var))
16958 : 0 : gcc_unreachable ();
16959 : :
16960 : 13 : emit_move_insn (target, gen_lowpart (mode, x));
16961 : 13 : return true;
16962 : :
16963 : : default:
16964 : : return false;
16965 : : }
16966 : : }
16967 : :
16968 : : /* A subroutine of ix86_expand_vector_init. Store into TARGET a vector
16969 : : consisting of the values in VALS. It is known that all elements
16970 : : except ONE_VAR are constants. Return true if successful. */
16971 : :
16972 : : static bool
16973 : 9306 : ix86_expand_vector_init_one_var (bool mmx_ok, machine_mode mode,
16974 : : rtx target, rtx vals, int one_var)
16975 : : {
16976 : 9306 : rtx var = XVECEXP (vals, 0, one_var);
16977 : 9306 : machine_mode wmode;
16978 : 9306 : rtx const_vec, x;
16979 : :
16980 : 9306 : const_vec = copy_rtx (vals);
16981 : 9306 : XVECEXP (const_vec, 0, one_var) = CONST0_RTX (GET_MODE_INNER (mode));
16982 : 9306 : const_vec = gen_rtx_CONST_VECTOR (mode, XVEC (const_vec, 0));
16983 : :
16984 : 9306 : switch (mode)
16985 : : {
16986 : : case E_V2DFmode:
16987 : : case E_V2DImode:
16988 : : case E_V2SFmode:
16989 : : case E_V2SImode:
16990 : : /* For the two element vectors, it's just as easy to use
16991 : : the general case. */
16992 : : return false;
16993 : :
16994 : 3 : case E_V4DImode:
16995 : : /* Use ix86_expand_vector_set in 64bit mode only. */
16996 : 3 : if (!TARGET_64BIT)
16997 : : return false;
16998 : : /* FALLTHRU */
16999 : : case E_V8HFmode:
17000 : : case E_V16HFmode:
17001 : : case E_V8BFmode:
17002 : : case E_V16BFmode:
17003 : : case E_V4DFmode:
17004 : : case E_V8SFmode:
17005 : : case E_V8SImode:
17006 : : case E_V16HImode:
17007 : : case E_V32QImode:
17008 : : case E_V4SFmode:
17009 : : case E_V4SImode:
17010 : : case E_V8HImode:
17011 : : case E_V4HImode:
17012 : : case E_V4HFmode:
17013 : : case E_V4BFmode:
17014 : : break;
17015 : :
17016 : 8 : case E_V16QImode:
17017 : 8 : if (TARGET_SSE4_1)
17018 : : break;
17019 : 8 : wmode = V8HImode;
17020 : 8 : goto widen;
17021 : 0 : case E_V8QImode:
17022 : 0 : if (TARGET_MMX_WITH_SSE && TARGET_SSE4_1)
17023 : : break;
17024 : 0 : wmode = V4HImode;
17025 : 0 : goto widen;
17026 : 13 : case E_V4QImode:
17027 : 13 : if (TARGET_SSE4_1)
17028 : : break;
17029 : : wmode = V2HImode;
17030 : 21 : widen:
17031 : : /* There's no way to set one QImode entry easily. Combine
17032 : : the variable value with its adjacent constant value, and
17033 : : promote to an HImode set. */
17034 : 21 : x = XVECEXP (vals, 0, one_var ^ 1);
17035 : 21 : if (one_var & 1)
17036 : : {
17037 : 12 : var = convert_modes (HImode, QImode, var, true);
17038 : 12 : var = expand_simple_binop (HImode, ASHIFT, var, GEN_INT (8),
17039 : : NULL_RTX, 1, OPTAB_LIB_WIDEN);
17040 : 12 : x = GEN_INT (INTVAL (x) & 0xff);
17041 : : }
17042 : : else
17043 : : {
17044 : 9 : var = convert_modes (HImode, QImode, var, true);
17045 : 9 : x = gen_int_mode (UINTVAL (x) << 8, HImode);
17046 : : }
17047 : 21 : if (x != const0_rtx)
17048 : 7 : var = expand_simple_binop (HImode, IOR, var, x, var,
17049 : : 1, OPTAB_LIB_WIDEN);
17050 : :
17051 : 21 : x = gen_reg_rtx (wmode);
17052 : 21 : emit_move_insn (x, gen_lowpart (wmode, const_vec));
17053 : 21 : ix86_expand_vector_set (mmx_ok, x, var, one_var >> 1);
17054 : :
17055 : 21 : emit_move_insn (target, gen_lowpart (mode, x));
17056 : 21 : return true;
17057 : :
17058 : : default:
17059 : : return false;
17060 : : }
17061 : :
17062 : 183 : emit_move_insn (target, const_vec);
17063 : 183 : ix86_expand_vector_set (mmx_ok, target, var, one_var);
17064 : 183 : return true;
17065 : : }
17066 : :
17067 : : /* A subroutine of ix86_expand_vector_init_general. Use vector
17068 : : concatenate to handle the most general case: all values variable,
17069 : : and none identical. */
17070 : :
17071 : : static void
17072 : 123795 : ix86_expand_vector_init_concat (machine_mode mode,
17073 : : rtx target, rtx *ops, int n)
17074 : : {
17075 : 123795 : machine_mode half_mode = VOIDmode;
17076 : 123795 : rtx half[2];
17077 : 123795 : rtvec v;
17078 : 123795 : int i, j;
17079 : :
17080 : 123795 : switch (n)
17081 : : {
17082 : 114788 : case 2:
17083 : 114788 : switch (mode)
17084 : : {
17085 : : case E_V32HFmode:
17086 : : half_mode = V16HFmode;
17087 : : break;
17088 : 0 : case E_V32BFmode:
17089 : 0 : half_mode = V16BFmode;
17090 : 0 : break;
17091 : 61 : case E_V16SImode:
17092 : 61 : half_mode = V8SImode;
17093 : 61 : break;
17094 : 37 : case E_V16SFmode:
17095 : 37 : half_mode = V8SFmode;
17096 : 37 : break;
17097 : 84 : case E_V8DImode:
17098 : 84 : half_mode = V4DImode;
17099 : 84 : break;
17100 : 67 : case E_V8DFmode:
17101 : 67 : half_mode = V4DFmode;
17102 : 67 : break;
17103 : 0 : case E_V16HFmode:
17104 : 0 : half_mode = V8HFmode;
17105 : 0 : break;
17106 : 0 : case E_V16BFmode:
17107 : 0 : half_mode = V8BFmode;
17108 : 0 : break;
17109 : 162 : case E_V8SImode:
17110 : 162 : half_mode = V4SImode;
17111 : 162 : break;
17112 : 158 : case E_V8SFmode:
17113 : 158 : half_mode = V4SFmode;
17114 : 158 : break;
17115 : 284 : case E_V4DImode:
17116 : 284 : half_mode = V2DImode;
17117 : 284 : break;
17118 : 378 : case E_V4DFmode:
17119 : 378 : half_mode = V2DFmode;
17120 : 378 : break;
17121 : 7196 : case E_V4SImode:
17122 : 7196 : half_mode = V2SImode;
17123 : 7196 : break;
17124 : 1686 : case E_V4SFmode:
17125 : 1686 : half_mode = V2SFmode;
17126 : 1686 : break;
17127 : 59616 : case E_V2DImode:
17128 : 59616 : half_mode = DImode;
17129 : 59616 : break;
17130 : 37347 : case E_V2SImode:
17131 : 37347 : half_mode = SImode;
17132 : 37347 : break;
17133 : 3321 : case E_V2DFmode:
17134 : 3321 : half_mode = DFmode;
17135 : 3321 : break;
17136 : 4391 : case E_V2SFmode:
17137 : 4391 : half_mode = SFmode;
17138 : 4391 : break;
17139 : 0 : default:
17140 : 0 : gcc_unreachable ();
17141 : : }
17142 : :
17143 : 114788 : if (!register_operand (ops[1], half_mode))
17144 : 45468 : ops[1] = force_reg (half_mode, ops[1]);
17145 : 114788 : if (!register_operand (ops[0], half_mode))
17146 : 37640 : ops[0] = force_reg (half_mode, ops[0]);
17147 : 114788 : emit_insn (gen_rtx_SET (target, gen_rtx_VEC_CONCAT (mode, ops[0],
17148 : : ops[1])));
17149 : 114788 : break;
17150 : :
17151 : 8531 : case 4:
17152 : 8531 : switch (mode)
17153 : : {
17154 : : case E_V4DImode:
17155 : : half_mode = V2DImode;
17156 : : break;
17157 : 328 : case E_V4DFmode:
17158 : 328 : half_mode = V2DFmode;
17159 : 328 : break;
17160 : 6415 : case E_V4SImode:
17161 : 6415 : half_mode = V2SImode;
17162 : 6415 : break;
17163 : 1602 : case E_V4SFmode:
17164 : 1602 : half_mode = V2SFmode;
17165 : 1602 : break;
17166 : 0 : default:
17167 : 0 : gcc_unreachable ();
17168 : : }
17169 : 8531 : goto half;
17170 : :
17171 : 399 : case 8:
17172 : 399 : switch (mode)
17173 : : {
17174 : : case E_V8DImode:
17175 : : half_mode = V4DImode;
17176 : : break;
17177 : 67 : case E_V8DFmode:
17178 : 67 : half_mode = V4DFmode;
17179 : 67 : break;
17180 : 133 : case E_V8SImode:
17181 : 133 : half_mode = V4SImode;
17182 : 133 : break;
17183 : 152 : case E_V8SFmode:
17184 : 152 : half_mode = V4SFmode;
17185 : 152 : break;
17186 : 0 : default:
17187 : 0 : gcc_unreachable ();
17188 : : }
17189 : 399 : goto half;
17190 : :
17191 : 77 : case 16:
17192 : 77 : switch (mode)
17193 : : {
17194 : : case E_V16SImode:
17195 : : half_mode = V8SImode;
17196 : : break;
17197 : 37 : case E_V16SFmode:
17198 : 37 : half_mode = V8SFmode;
17199 : 37 : break;
17200 : 0 : default:
17201 : 0 : gcc_unreachable ();
17202 : : }
17203 : 77 : goto half;
17204 : :
17205 : 9007 : half:
17206 : : /* FIXME: We process inputs backward to help RA. PR 36222. */
17207 : 9007 : i = n - 1;
17208 : 27021 : for (j = 1; j != -1; j--)
17209 : : {
17210 : 18014 : half[j] = gen_reg_rtx (half_mode);
17211 : 18014 : switch (n >> 1)
17212 : : {
17213 : 17062 : case 2:
17214 : 17062 : v = gen_rtvec (2, ops[i-1], ops[i]);
17215 : 17062 : i -= 2;
17216 : 17062 : break;
17217 : 798 : case 4:
17218 : 798 : v = gen_rtvec (4, ops[i-3], ops[i-2], ops[i-1], ops[i]);
17219 : 798 : i -= 4;
17220 : 798 : break;
17221 : 154 : case 8:
17222 : 308 : v = gen_rtvec (8, ops[i-7], ops[i-6], ops[i-5], ops[i-4],
17223 : 154 : ops[i-3], ops[i-2], ops[i-1], ops[i]);
17224 : 154 : i -= 8;
17225 : 154 : break;
17226 : 0 : default:
17227 : 0 : gcc_unreachable ();
17228 : : }
17229 : 18014 : ix86_expand_vector_init (false, half[j],
17230 : : gen_rtx_PARALLEL (half_mode, v));
17231 : : }
17232 : :
17233 : 9007 : ix86_expand_vector_init_concat (mode, target, half, 2);
17234 : 9007 : break;
17235 : :
17236 : 0 : default:
17237 : 0 : gcc_unreachable ();
17238 : : }
17239 : 123795 : }
17240 : :
17241 : : /* A subroutine of ix86_expand_vector_init_general. Use vector
17242 : : interleave to handle the most general case: all values variable,
17243 : : and none identical. */
17244 : :
17245 : : static void
17246 : 4006 : ix86_expand_vector_init_interleave (machine_mode mode,
17247 : : rtx target, rtx *ops, int n)
17248 : : {
17249 : 4006 : machine_mode first_imode, second_imode, third_imode, inner_mode;
17250 : 4006 : int i, j;
17251 : 4006 : rtx op, op0, op1;
17252 : 4006 : rtx (*gen_load_even) (rtx, rtx, rtx);
17253 : 4006 : rtx (*gen_interleave_first_low) (rtx, rtx, rtx);
17254 : 4006 : rtx (*gen_interleave_second_low) (rtx, rtx, rtx);
17255 : :
17256 : 4006 : switch (mode)
17257 : : {
17258 : : case E_V8HFmode:
17259 : : gen_load_even = gen_vec_interleave_lowv8hf;
17260 : : gen_interleave_first_low = gen_vec_interleave_lowv4si;
17261 : : gen_interleave_second_low = gen_vec_interleave_lowv2di;
17262 : : inner_mode = HFmode;
17263 : : first_imode = V4SImode;
17264 : : second_imode = V2DImode;
17265 : : third_imode = VOIDmode;
17266 : : break;
17267 : 487 : case E_V8BFmode:
17268 : 487 : gen_load_even = gen_vec_interleave_lowv8bf;
17269 : 487 : gen_interleave_first_low = gen_vec_interleave_lowv4si;
17270 : 487 : gen_interleave_second_low = gen_vec_interleave_lowv2di;
17271 : 487 : inner_mode = BFmode;
17272 : 487 : first_imode = V4SImode;
17273 : 487 : second_imode = V2DImode;
17274 : 487 : third_imode = VOIDmode;
17275 : 487 : break;
17276 : 750 : case E_V8HImode:
17277 : 750 : gen_load_even = gen_vec_setv8hi;
17278 : 750 : gen_interleave_first_low = gen_vec_interleave_lowv4si;
17279 : 750 : gen_interleave_second_low = gen_vec_interleave_lowv2di;
17280 : 750 : inner_mode = HImode;
17281 : 750 : first_imode = V4SImode;
17282 : 750 : second_imode = V2DImode;
17283 : 750 : third_imode = VOIDmode;
17284 : 750 : break;
17285 : 369 : case E_V16QImode:
17286 : 369 : gen_load_even = gen_vec_setv16qi;
17287 : 369 : gen_interleave_first_low = gen_vec_interleave_lowv8hi;
17288 : 369 : gen_interleave_second_low = gen_vec_interleave_lowv4si;
17289 : 369 : inner_mode = QImode;
17290 : 369 : first_imode = V8HImode;
17291 : 369 : second_imode = V4SImode;
17292 : 369 : third_imode = V2DImode;
17293 : 369 : break;
17294 : 0 : default:
17295 : 0 : gcc_unreachable ();
17296 : : }
17297 : :
17298 : 21506 : for (i = 0; i < n; i++)
17299 : : {
17300 : 17500 : op = ops [i + i];
17301 : 17500 : if (inner_mode == HFmode || inner_mode == BFmode)
17302 : : {
17303 : 11548 : rtx even, odd;
17304 : : /* Use vpuncklwd to pack 2 HFmode or BFmode. */
17305 : 23096 : machine_mode vec_mode =
17306 : 11548 : (inner_mode == HFmode) ? V8HFmode : V8BFmode;
17307 : 11548 : op0 = gen_reg_rtx (vec_mode);
17308 : 11548 : even = lowpart_subreg (vec_mode,
17309 : : force_reg (inner_mode, op), inner_mode);
17310 : 11548 : odd = lowpart_subreg (vec_mode,
17311 : 11548 : force_reg (inner_mode, ops[i + i + 1]),
17312 : : inner_mode);
17313 : 11548 : emit_insn (gen_load_even (op0, even, odd));
17314 : : }
17315 : : else
17316 : : {
17317 : : /* Extend the odd elment to SImode using a paradoxical SUBREG. */
17318 : 5952 : op0 = gen_reg_rtx (SImode);
17319 : 5952 : emit_move_insn (op0, gen_lowpart (SImode, op));
17320 : :
17321 : : /* Insert the SImode value as low element of V4SImode vector. */
17322 : 5952 : op1 = gen_reg_rtx (V4SImode);
17323 : 5952 : op0 = gen_rtx_VEC_MERGE (V4SImode,
17324 : : gen_rtx_VEC_DUPLICATE (V4SImode,
17325 : : op0),
17326 : : CONST0_RTX (V4SImode),
17327 : : const1_rtx);
17328 : 5952 : emit_insn (gen_rtx_SET (op1, op0));
17329 : :
17330 : : /* Cast the V4SImode vector back to a vector in orignal mode. */
17331 : 5952 : op0 = gen_reg_rtx (mode);
17332 : 5952 : emit_move_insn (op0, gen_lowpart (mode, op1));
17333 : :
17334 : : /* Load even elements into the second position. */
17335 : 5952 : emit_insn (gen_load_even (op0,
17336 : : force_reg (inner_mode,
17337 : 5952 : ops[i + i + 1]),
17338 : : const1_rtx));
17339 : : }
17340 : :
17341 : : /* Cast vector to FIRST_IMODE vector. */
17342 : 17500 : ops[i] = gen_reg_rtx (first_imode);
17343 : 17500 : emit_move_insn (ops[i], gen_lowpart (first_imode, op0));
17344 : : }
17345 : :
17346 : : /* Interleave low FIRST_IMODE vectors. */
17347 : 12756 : for (i = j = 0; i < n; i += 2, j++)
17348 : : {
17349 : 8750 : op0 = gen_reg_rtx (first_imode);
17350 : 8750 : emit_insn (gen_interleave_first_low (op0, ops[i], ops[i + 1]));
17351 : :
17352 : : /* Cast FIRST_IMODE vector to SECOND_IMODE vector. */
17353 : 8750 : ops[j] = gen_reg_rtx (second_imode);
17354 : 8750 : emit_move_insn (ops[j], gen_lowpart (second_imode, op0));
17355 : : }
17356 : :
17357 : : /* Interleave low SECOND_IMODE vectors. */
17358 : 4006 : switch (second_imode)
17359 : : {
17360 : : case E_V4SImode:
17361 : 1107 : for (i = j = 0; i < n / 2; i += 2, j++)
17362 : : {
17363 : 738 : op0 = gen_reg_rtx (second_imode);
17364 : 738 : emit_insn (gen_interleave_second_low (op0, ops[i],
17365 : 738 : ops[i + 1]));
17366 : :
17367 : : /* Cast the SECOND_IMODE vector to the THIRD_IMODE
17368 : : vector. */
17369 : 738 : ops[j] = gen_reg_rtx (third_imode);
17370 : 738 : emit_move_insn (ops[j], gen_lowpart (third_imode, op0));
17371 : : }
17372 : : second_imode = V2DImode;
17373 : : gen_interleave_second_low = gen_vec_interleave_lowv2di;
17374 : : /* FALLTHRU */
17375 : :
17376 : 4006 : case E_V2DImode:
17377 : 4006 : op0 = gen_reg_rtx (second_imode);
17378 : 4006 : emit_insn (gen_interleave_second_low (op0, ops[0],
17379 : : ops[1]));
17380 : :
17381 : : /* Cast the SECOND_IMODE vector back to a vector on original
17382 : : mode. */
17383 : 4006 : emit_insn (gen_rtx_SET (target, gen_lowpart (mode, op0)));
17384 : 4006 : break;
17385 : :
17386 : : default:
17387 : : gcc_unreachable ();
17388 : : }
17389 : 4006 : }
17390 : :
17391 : : /* A subroutine of ix86_expand_vector_init. Handle the most general case:
17392 : : all values variable, and none identical. */
17393 : :
17394 : : static void
17395 : 125015 : ix86_expand_vector_init_general (bool mmx_ok, machine_mode mode,
17396 : : rtx target, rtx vals)
17397 : : {
17398 : 125015 : rtx ops[64], op0, op1, op2, op3, op4, op5;
17399 : 125015 : machine_mode half_mode = VOIDmode;
17400 : 125015 : machine_mode quarter_mode = VOIDmode;
17401 : 125015 : machine_mode int_inner_mode = VOIDmode;
17402 : 125015 : int n, i;
17403 : :
17404 : 125015 : switch (mode)
17405 : : {
17406 : 41738 : case E_V2SFmode:
17407 : 41738 : case E_V2SImode:
17408 : 41738 : if (!mmx_ok && !TARGET_SSE)
17409 : : break;
17410 : : /* FALLTHRU */
17411 : :
17412 : 113682 : case E_V16SImode:
17413 : 113682 : case E_V16SFmode:
17414 : 113682 : case E_V8DFmode:
17415 : 113682 : case E_V8DImode:
17416 : 113682 : case E_V8SFmode:
17417 : 113682 : case E_V8SImode:
17418 : 113682 : case E_V4DFmode:
17419 : 113682 : case E_V4DImode:
17420 : 113682 : case E_V4SFmode:
17421 : 113682 : case E_V4SImode:
17422 : 113682 : case E_V2DFmode:
17423 : 113682 : case E_V2DImode:
17424 : 113682 : n = GET_MODE_NUNITS (mode);
17425 : 361580 : for (i = 0; i < n; i++)
17426 : 247898 : ops[i] = XVECEXP (vals, 0, i);
17427 : 113682 : ix86_expand_vector_init_concat (mode, target, ops, n);
17428 : 229504 : return;
17429 : :
17430 : : case E_V2TImode:
17431 : 72 : for (i = 0; i < 2; i++)
17432 : 48 : ops[i] = gen_lowpart (V2DImode, XVECEXP (vals, 0, i));
17433 : 24 : op0 = gen_reg_rtx (V4DImode);
17434 : 24 : ix86_expand_vector_init_concat (V4DImode, op0, ops, 2);
17435 : 24 : emit_move_insn (target, gen_lowpart (GET_MODE (target), op0));
17436 : 24 : return;
17437 : :
17438 : : case E_V4TImode:
17439 : 175 : for (i = 0; i < 4; i++)
17440 : 140 : ops[i] = gen_lowpart (V2DImode, XVECEXP (vals, 0, i));
17441 : 35 : ops[4] = gen_reg_rtx (V4DImode);
17442 : 35 : ix86_expand_vector_init_concat (V4DImode, ops[4], ops, 2);
17443 : 35 : ops[5] = gen_reg_rtx (V4DImode);
17444 : 35 : ix86_expand_vector_init_concat (V4DImode, ops[5], ops + 2, 2);
17445 : 35 : op0 = gen_reg_rtx (V8DImode);
17446 : 35 : ix86_expand_vector_init_concat (V8DImode, op0, ops + 4, 2);
17447 : 35 : emit_move_insn (target, gen_lowpart (GET_MODE (target), op0));
17448 : 35 : return;
17449 : :
17450 : 68 : case E_V32QImode:
17451 : 68 : half_mode = V16QImode;
17452 : 68 : goto half;
17453 : :
17454 : 64 : case E_V16HImode:
17455 : 64 : half_mode = V8HImode;
17456 : 64 : goto half;
17457 : :
17458 : 306 : case E_V16HFmode:
17459 : 306 : half_mode = V8HFmode;
17460 : 306 : goto half;
17461 : :
17462 : 95 : case E_V16BFmode:
17463 : 95 : half_mode = V8BFmode;
17464 : 95 : goto half;
17465 : :
17466 : 533 : half:
17467 : 533 : n = GET_MODE_NUNITS (mode);
17468 : 10149 : for (i = 0; i < n; i++)
17469 : 9616 : ops[i] = XVECEXP (vals, 0, i);
17470 : 533 : op0 = gen_reg_rtx (half_mode);
17471 : 533 : op1 = gen_reg_rtx (half_mode);
17472 : 533 : ix86_expand_vector_init_interleave (half_mode, op0, ops,
17473 : : n >> 2);
17474 : 533 : ix86_expand_vector_init_interleave (half_mode, op1,
17475 : 533 : &ops [n >> 1], n >> 2);
17476 : 533 : emit_insn (gen_rtx_SET (target, gen_rtx_VEC_CONCAT (mode, op0, op1)));
17477 : 533 : return;
17478 : :
17479 : 55 : case E_V64QImode:
17480 : 55 : quarter_mode = V16QImode;
17481 : 55 : half_mode = V32QImode;
17482 : 55 : goto quarter;
17483 : :
17484 : 71 : case E_V32HImode:
17485 : 71 : quarter_mode = V8HImode;
17486 : 71 : half_mode = V16HImode;
17487 : 71 : goto quarter;
17488 : :
17489 : 287 : case E_V32HFmode:
17490 : 287 : quarter_mode = V8HFmode;
17491 : 287 : half_mode = V16HFmode;
17492 : 287 : goto quarter;
17493 : :
17494 : 51 : case E_V32BFmode:
17495 : 51 : quarter_mode = V8BFmode;
17496 : 51 : half_mode = V16BFmode;
17497 : 51 : goto quarter;
17498 : :
17499 : 464 : quarter:
17500 : 464 : n = GET_MODE_NUNITS (mode);
17501 : 17072 : for (i = 0; i < n; i++)
17502 : 16608 : ops[i] = XVECEXP (vals, 0, i);
17503 : 464 : op0 = gen_reg_rtx (quarter_mode);
17504 : 464 : op1 = gen_reg_rtx (quarter_mode);
17505 : 464 : op2 = gen_reg_rtx (quarter_mode);
17506 : 464 : op3 = gen_reg_rtx (quarter_mode);
17507 : 464 : op4 = gen_reg_rtx (half_mode);
17508 : 464 : op5 = gen_reg_rtx (half_mode);
17509 : 464 : ix86_expand_vector_init_interleave (quarter_mode, op0, ops,
17510 : : n >> 3);
17511 : 464 : ix86_expand_vector_init_interleave (quarter_mode, op1,
17512 : 464 : &ops [n >> 2], n >> 3);
17513 : 464 : ix86_expand_vector_init_interleave (quarter_mode, op2,
17514 : 464 : &ops [n >> 1], n >> 3);
17515 : 464 : ix86_expand_vector_init_interleave (quarter_mode, op3,
17516 : 464 : &ops [(n >> 1) | (n >> 2)], n >> 3);
17517 : 464 : emit_insn (gen_rtx_SET (op4, gen_rtx_VEC_CONCAT (half_mode, op0, op1)));
17518 : 464 : emit_insn (gen_rtx_SET (op5, gen_rtx_VEC_CONCAT (half_mode, op2, op3)));
17519 : 464 : emit_insn (gen_rtx_SET (target, gen_rtx_VEC_CONCAT (mode, op4, op5)));
17520 : 464 : return;
17521 : :
17522 : 306 : case E_V16QImode:
17523 : 306 : if (!TARGET_SSE4_1)
17524 : : break;
17525 : : /* FALLTHRU */
17526 : :
17527 : 475 : case E_V8HImode:
17528 : 475 : if (!TARGET_SSE2)
17529 : : break;
17530 : :
17531 : : /* Don't use ix86_expand_vector_init_interleave if we can't
17532 : : move from GPR to SSE register directly. */
17533 : 475 : if (!TARGET_INTER_UNIT_MOVES_TO_VEC)
17534 : : break;
17535 : : /* FALLTHRU */
17536 : :
17537 : 1084 : case E_V8HFmode:
17538 : 1084 : case E_V8BFmode:
17539 : :
17540 : 1084 : n = GET_MODE_NUNITS (mode);
17541 : 9860 : for (i = 0; i < n; i++)
17542 : 8776 : ops[i] = XVECEXP (vals, 0, i);
17543 : 1084 : ix86_expand_vector_init_interleave (mode, target, ops, n >> 1);
17544 : 1084 : return;
17545 : :
17546 : : case E_V4HFmode:
17547 : : case E_V4BFmode:
17548 : : case E_V2HFmode:
17549 : : case E_V2BFmode:
17550 : 9193 : int_inner_mode = HImode;
17551 : : break;
17552 : :
17553 : : case E_V4HImode:
17554 : : case E_V8QImode:
17555 : :
17556 : : case E_V2HImode:
17557 : : case E_V4QImode:
17558 : : break;
17559 : :
17560 : 0 : default:
17561 : 0 : gcc_unreachable ();
17562 : : }
17563 : :
17564 : 9193 : {
17565 : 9193 : int i, j, n_elts, n_words, n_elt_per_word;
17566 : 9193 : machine_mode tmp_mode, inner_mode;
17567 : 9193 : rtx words[4], shift;
17568 : :
17569 : 18684 : tmp_mode = (GET_MODE_SIZE (mode) < UNITS_PER_WORD) ? SImode : word_mode;
17570 : :
17571 : 9193 : inner_mode = GET_MODE_INNER (mode);
17572 : 9193 : n_elts = GET_MODE_NUNITS (mode);
17573 : 18386 : n_words = GET_MODE_SIZE (mode) / GET_MODE_SIZE (tmp_mode);
17574 : 9193 : n_elt_per_word = n_elts / n_words;
17575 : 9193 : shift = GEN_INT (GET_MODE_BITSIZE (inner_mode));
17576 : :
17577 : 18778 : for (i = 0; i < n_words; ++i)
17578 : : {
17579 : : rtx word = NULL_RTX;
17580 : :
17581 : 50457 : for (j = 0; j < n_elt_per_word; ++j)
17582 : : {
17583 : 40872 : rtx elt = XVECEXP (vals, 0, (i+1)*n_elt_per_word - j - 1);
17584 : 40872 : if (int_inner_mode != E_VOIDmode)
17585 : : {
17586 : 142 : gcc_assert (TARGET_SSE2 && int_inner_mode == HImode);
17587 : 142 : rtx tmp = gen_reg_rtx (int_inner_mode);
17588 : 142 : elt = lowpart_subreg (int_inner_mode,
17589 : : force_reg (inner_mode, elt),
17590 : : inner_mode);
17591 : 142 : emit_move_insn (tmp, elt);
17592 : 142 : elt = tmp;
17593 : : }
17594 : 40872 : elt = convert_modes (tmp_mode, inner_mode, elt, true);
17595 : :
17596 : 40872 : if (j == 0)
17597 : : word = elt;
17598 : : else
17599 : : {
17600 : 31287 : word = expand_simple_binop (tmp_mode, ASHIFT, word, shift,
17601 : : NULL_RTX, 1, OPTAB_LIB_WIDEN);
17602 : 31287 : word = expand_simple_binop (tmp_mode, IOR, word, elt,
17603 : : NULL_RTX, 1, OPTAB_LIB_WIDEN);
17604 : : }
17605 : : }
17606 : :
17607 : 9585 : words[i] = word;
17608 : : }
17609 : :
17610 : 9193 : if (n_words == 1)
17611 : 8807 : emit_move_insn (target, gen_lowpart (mode, words[0]));
17612 : 386 : else if (n_words == 2)
17613 : : {
17614 : 383 : gcc_assert (tmp_mode == DImode || tmp_mode == SImode);
17615 : 383 : machine_mode concat_mode = tmp_mode == DImode ? V2DImode : V2SImode;
17616 : 383 : rtx tmp = gen_reg_rtx (concat_mode);
17617 : 383 : vals = gen_rtx_PARALLEL (concat_mode, gen_rtvec_v (2, words));
17618 : 383 : ix86_expand_vector_init_general (mmx_ok, concat_mode, tmp, vals);
17619 : 383 : emit_move_insn (target, gen_lowpart (mode, tmp));
17620 : : }
17621 : 3 : else if (n_words == 4)
17622 : : {
17623 : 3 : rtx tmp = gen_reg_rtx (V4SImode);
17624 : 3 : gcc_assert (tmp_mode == SImode);
17625 : 3 : vals = gen_rtx_PARALLEL (V4SImode, gen_rtvec_v (4, words));
17626 : 3 : ix86_expand_vector_init_general (false, V4SImode, tmp, vals);
17627 : 3 : emit_move_insn (target, gen_lowpart (mode, tmp));
17628 : : }
17629 : : else
17630 : 0 : gcc_unreachable ();
17631 : : }
17632 : : }
17633 : :
17634 : : /* Initialize vector TARGET via VALS. Suppress the use of MMX
17635 : : instructions unless MMX_OK is true. */
17636 : :
17637 : : void
17638 : 136016 : ix86_expand_vector_init (bool mmx_ok, rtx target, rtx vals)
17639 : : {
17640 : 136016 : machine_mode mode = GET_MODE (target);
17641 : 136016 : machine_mode inner_mode = GET_MODE_INNER (mode);
17642 : 136016 : int n_elts = GET_MODE_NUNITS (mode);
17643 : 136016 : int n_var = 0, one_var = -1;
17644 : 136016 : bool all_same = true, all_const_zero = true;
17645 : 136016 : int i;
17646 : 136016 : rtx x;
17647 : :
17648 : : /* Handle first initialization from vector elts. */
17649 : 136016 : if (n_elts != XVECLEN (vals, 0))
17650 : : {
17651 : 977 : rtx subtarget = target;
17652 : 977 : x = XVECEXP (vals, 0, 0);
17653 : 1954 : gcc_assert (GET_MODE_INNER (GET_MODE (x)) == inner_mode);
17654 : 1954 : if (GET_MODE_NUNITS (GET_MODE (x)) * 2 == n_elts)
17655 : : {
17656 : 977 : rtx ops[2] = { XVECEXP (vals, 0, 0), XVECEXP (vals, 0, 1) };
17657 : 977 : if (inner_mode == QImode
17658 : 977 : || inner_mode == HImode
17659 : 977 : || inner_mode == TImode
17660 : : || inner_mode == HFmode
17661 : : || inner_mode == BFmode)
17662 : : {
17663 : 137 : unsigned int n_bits = n_elts * GET_MODE_SIZE (inner_mode);
17664 : 137 : scalar_mode elt_mode = inner_mode == TImode ? DImode : SImode;
17665 : 137 : n_bits /= GET_MODE_SIZE (elt_mode);
17666 : 137 : mode = mode_for_vector (elt_mode, n_bits).require ();
17667 : 137 : inner_mode = mode_for_vector (elt_mode, n_bits / 2).require ();
17668 : 137 : ops[0] = gen_lowpart (inner_mode, ops[0]);
17669 : 137 : ops[1] = gen_lowpart (inner_mode, ops[1]);
17670 : 137 : subtarget = gen_reg_rtx (mode);
17671 : : }
17672 : 977 : ix86_expand_vector_init_concat (mode, subtarget, ops, 2);
17673 : 977 : if (subtarget != target)
17674 : 137 : emit_move_insn (target, gen_lowpart (GET_MODE (target), subtarget));
17675 : 977 : return;
17676 : : }
17677 : 0 : gcc_unreachable ();
17678 : : }
17679 : :
17680 : 494907 : for (i = 0; i < n_elts; ++i)
17681 : : {
17682 : 359868 : x = XVECEXP (vals, 0, i);
17683 : 698226 : if (!(CONST_SCALAR_INT_P (x)
17684 : 340895 : || CONST_DOUBLE_P (x)
17685 : : || CONST_FIXED_P (x)))
17686 : 338358 : n_var++, one_var = i;
17687 : 21510 : else if (x != CONST0_RTX (inner_mode))
17688 : 3791 : all_const_zero = false;
17689 : 359868 : if (i > 0 && !rtx_equal_p (x, XVECEXP (vals, 0, 0)))
17690 : : all_same = false;
17691 : : }
17692 : :
17693 : : /* Handle the zero vector as special case. */
17694 : 135039 : if (n_var == 0 && all_const_zero)
17695 : : {
17696 : 405 : emit_move_insn (target, CONST0_RTX (mode));
17697 : 405 : return;
17698 : : }
17699 : :
17700 : : /* If all values are identical, broadcast the value. */
17701 : 134634 : if (all_same
17702 : 142765 : && ix86_expand_vector_init_duplicate (mmx_ok, mode, target,
17703 : 8131 : XVECEXP (vals, 0, 0)))
17704 : : return;
17705 : :
17706 : : /* Constants are best loaded from the constant pool. */
17707 : 128852 : if (n_var == 0)
17708 : : {
17709 : 39 : emit_move_insn (target, gen_rtx_CONST_VECTOR (mode, XVEC (vals, 0)));
17710 : 39 : return;
17711 : : }
17712 : :
17713 : : /* Values where only one field is non-constant are best loaded from
17714 : : the pool and overwritten via move later. */
17715 : 128813 : if (n_var == 1)
17716 : : {
17717 : 13286 : if (all_const_zero
17718 : 24896 : && ix86_expand_vector_init_one_nonzero (mmx_ok, mode, target,
17719 : 11610 : XVECEXP (vals, 0, one_var),
17720 : : one_var))
17721 : : return;
17722 : :
17723 : 9306 : if (ix86_expand_vector_init_one_var (mmx_ok, mode, target, vals, one_var))
17724 : : return;
17725 : : }
17726 : :
17727 : 124629 : ix86_expand_vector_init_general (mmx_ok, mode, target, vals);
17728 : : }
17729 : :
17730 : : /* Implemented as
17731 : : V setg (V v, int idx, T val)
17732 : : {
17733 : : V idxv = (V){idx, idx, idx, idx, idx, idx, idx, idx};
17734 : : V valv = (V){val, val, val, val, val, val, val, val};
17735 : : V mask = ((V){0, 1, 2, 3, 4, 5, 6, 7} == idxv);
17736 : : v = (v & ~mask) | (valv & mask);
17737 : : return v;
17738 : : }. */
17739 : : void
17740 : 128 : ix86_expand_vector_set_var (rtx target, rtx val, rtx idx)
17741 : : {
17742 : 128 : rtx vec[64];
17743 : 128 : machine_mode mode = GET_MODE (target);
17744 : 128 : machine_mode cmp_mode = mode;
17745 : 128 : int n_elts = GET_MODE_NUNITS (mode);
17746 : 128 : rtx valv,idxv,constv,idx_tmp;
17747 : 128 : bool ok = false;
17748 : :
17749 : : /* 512-bits vector byte/word broadcast and comparison only available
17750 : : under TARGET_AVX512BW, break 512-bits vector into two 256-bits vector
17751 : : when without TARGET_AVX512BW. */
17752 : 128 : if ((mode == V32HImode || mode == V32HFmode || mode == V32BFmode
17753 : 122 : || mode == V64QImode)
17754 : 10 : && !TARGET_AVX512BW)
17755 : : {
17756 : 3 : gcc_assert (TARGET_AVX512F);
17757 : 3 : rtx vhi, vlo, idx_hi;
17758 : 3 : machine_mode half_mode;
17759 : 3 : rtx (*extract_hi)(rtx, rtx);
17760 : 3 : rtx (*extract_lo)(rtx, rtx);
17761 : :
17762 : 3 : if (mode == V32HImode)
17763 : : {
17764 : : half_mode = V16HImode;
17765 : : extract_hi = gen_vec_extract_hi_v32hi;
17766 : : extract_lo = gen_vec_extract_lo_v32hi;
17767 : : }
17768 : : else if (mode == V32HFmode)
17769 : : {
17770 : : half_mode = V16HFmode;
17771 : : extract_hi = gen_vec_extract_hi_v32hf;
17772 : : extract_lo = gen_vec_extract_lo_v32hf;
17773 : : }
17774 : : else if (mode == V32BFmode)
17775 : : {
17776 : : half_mode = V16BFmode;
17777 : : extract_hi = gen_vec_extract_hi_v32bf;
17778 : : extract_lo = gen_vec_extract_lo_v32bf;
17779 : : }
17780 : : else
17781 : : {
17782 : 3 : half_mode = V32QImode;
17783 : 3 : extract_hi = gen_vec_extract_hi_v64qi;
17784 : 3 : extract_lo = gen_vec_extract_lo_v64qi;
17785 : : }
17786 : :
17787 : 3 : vhi = gen_reg_rtx (half_mode);
17788 : 3 : vlo = gen_reg_rtx (half_mode);
17789 : 3 : idx_hi = gen_reg_rtx (GET_MODE (idx));
17790 : 3 : emit_insn (extract_hi (vhi, target));
17791 : 3 : emit_insn (extract_lo (vlo, target));
17792 : 3 : vec[0] = idx_hi;
17793 : 3 : vec[1] = idx;
17794 : 3 : vec[2] = GEN_INT (n_elts/2);
17795 : 3 : ix86_expand_binary_operator (MINUS, GET_MODE (idx), vec);
17796 : 3 : ix86_expand_vector_set_var (vhi, val, idx_hi);
17797 : 3 : ix86_expand_vector_set_var (vlo, val, idx);
17798 : 3 : emit_insn (gen_rtx_SET (target, gen_rtx_VEC_CONCAT (mode, vlo, vhi)));
17799 : 3 : return;
17800 : : }
17801 : :
17802 : 499 : if (FLOAT_MODE_P (GET_MODE_INNER (mode)))
17803 : : {
17804 : 42 : switch (mode)
17805 : : {
17806 : : case E_V2DFmode:
17807 : : cmp_mode = V2DImode;
17808 : : break;
17809 : 6 : case E_V4DFmode:
17810 : 6 : cmp_mode = V4DImode;
17811 : 6 : break;
17812 : 4 : case E_V8DFmode:
17813 : 4 : cmp_mode = V8DImode;
17814 : 4 : break;
17815 : 2 : case E_V2SFmode:
17816 : 2 : cmp_mode = V2SImode;
17817 : 2 : break;
17818 : 6 : case E_V4SFmode:
17819 : 6 : cmp_mode = V4SImode;
17820 : 6 : break;
17821 : 6 : case E_V8SFmode:
17822 : 6 : cmp_mode = V8SImode;
17823 : 6 : break;
17824 : 5 : case E_V16SFmode:
17825 : 5 : cmp_mode = V16SImode;
17826 : 5 : break;
17827 : 1 : case E_V2HFmode:
17828 : 1 : case E_V2BFmode:
17829 : 1 : cmp_mode = V2HImode;
17830 : 1 : break;
17831 : 1 : case E_V4HFmode:
17832 : 1 : case E_V4BFmode:
17833 : 1 : cmp_mode = V4HImode;
17834 : 1 : break;
17835 : : case E_V8HFmode:
17836 : 2 : cmp_mode = V8HImode;
17837 : : break;
17838 : : case E_V16HFmode:
17839 : 2 : cmp_mode = V16HImode;
17840 : : break;
17841 : : case E_V32HFmode:
17842 : 1 : cmp_mode = V32HImode;
17843 : : break;
17844 : : case E_V8BFmode:
17845 : 2 : cmp_mode = V8HImode;
17846 : : break;
17847 : : case E_V16BFmode:
17848 : 2 : cmp_mode = V16HImode;
17849 : : break;
17850 : : case E_V32BFmode:
17851 : 1 : cmp_mode = V32HImode;
17852 : : break;
17853 : 0 : default:
17854 : 0 : gcc_unreachable ();
17855 : : }
17856 : : }
17857 : :
17858 : 1599 : for (int i = 0; i != n_elts; i++)
17859 : 1474 : vec[i] = GEN_INT (i);
17860 : 125 : constv = gen_rtx_CONST_VECTOR (cmp_mode, gen_rtvec_v (n_elts, vec));
17861 : 125 : valv = gen_reg_rtx (mode);
17862 : 125 : idxv = gen_reg_rtx (cmp_mode);
17863 : 250 : idx_tmp = convert_to_mode (GET_MODE_INNER (cmp_mode), idx, 1);
17864 : :
17865 : 125 : ok = ix86_expand_vector_init_duplicate (TARGET_MMX_WITH_SSE,
17866 : : mode, valv, val);
17867 : 125 : gcc_assert (ok);
17868 : 125 : ok = ix86_expand_vector_init_duplicate (TARGET_MMX_WITH_SSE,
17869 : : cmp_mode, idxv, idx_tmp);
17870 : 125 : gcc_assert (ok);
17871 : 125 : vec[0] = target;
17872 : 125 : vec[1] = valv;
17873 : 125 : vec[2] = target;
17874 : 125 : vec[3] = gen_rtx_EQ (mode, idxv, constv);
17875 : 125 : vec[4] = idxv;
17876 : 125 : vec[5] = constv;
17877 : 125 : ok = ix86_expand_int_vcond (vec);
17878 : 125 : gcc_assert (ok);
17879 : : }
17880 : :
17881 : : void
17882 : 7552 : ix86_expand_vector_set (bool mmx_ok, rtx target, rtx val, int elt)
17883 : : {
17884 : 7552 : machine_mode mode = GET_MODE (target);
17885 : 7552 : machine_mode inner_mode = GET_MODE_INNER (mode);
17886 : 7552 : machine_mode half_mode;
17887 : 7552 : bool use_vec_merge = false;
17888 : 7552 : bool blendm_const = false;
17889 : 7552 : rtx tmp;
17890 : 7552 : static rtx (*gen_extract[8][2]) (rtx, rtx)
17891 : : = {
17892 : : { gen_vec_extract_lo_v32qi, gen_vec_extract_hi_v32qi },
17893 : : { gen_vec_extract_lo_v16hi, gen_vec_extract_hi_v16hi },
17894 : : { gen_vec_extract_lo_v8si, gen_vec_extract_hi_v8si },
17895 : : { gen_vec_extract_lo_v4di, gen_vec_extract_hi_v4di },
17896 : : { gen_vec_extract_lo_v8sf, gen_vec_extract_hi_v8sf },
17897 : : { gen_vec_extract_lo_v4df, gen_vec_extract_hi_v4df },
17898 : : { gen_vec_extract_lo_v16hf, gen_vec_extract_hi_v16hf },
17899 : : { gen_vec_extract_lo_v16bf, gen_vec_extract_hi_v16bf }
17900 : : };
17901 : 7552 : static rtx (*gen_insert[8][2]) (rtx, rtx, rtx)
17902 : : = {
17903 : : { gen_vec_set_lo_v32qi, gen_vec_set_hi_v32qi },
17904 : : { gen_vec_set_lo_v16hi, gen_vec_set_hi_v16hi },
17905 : : { gen_vec_set_lo_v8si, gen_vec_set_hi_v8si },
17906 : : { gen_vec_set_lo_v4di, gen_vec_set_hi_v4di },
17907 : : { gen_vec_set_lo_v8sf, gen_vec_set_hi_v8sf },
17908 : : { gen_vec_set_lo_v4df, gen_vec_set_hi_v4df },
17909 : : { gen_vec_set_lo_v16hf, gen_vec_set_hi_v16hf },
17910 : : { gen_vec_set_lo_v16bf, gen_vec_set_hi_v16bf },
17911 : : };
17912 : 7552 : int i, j, n;
17913 : 7552 : machine_mode mmode = VOIDmode;
17914 : 7552 : rtx (*gen_blendm) (rtx, rtx, rtx, rtx);
17915 : :
17916 : 7552 : switch (mode)
17917 : : {
17918 : 160 : case E_V2SImode:
17919 : 160 : use_vec_merge = TARGET_MMX_WITH_SSE && TARGET_SSE4_1;
17920 : 160 : if (use_vec_merge)
17921 : : break;
17922 : : /* FALLTHRU */
17923 : :
17924 : 133 : case E_V2SFmode:
17925 : 133 : if (mmx_ok)
17926 : : {
17927 : 133 : tmp = gen_reg_rtx (GET_MODE_INNER (mode));
17928 : 133 : ix86_expand_vector_extract (true, tmp, target, 1 - elt);
17929 : 133 : if (elt == 0)
17930 : 0 : tmp = gen_rtx_VEC_CONCAT (mode, val, tmp);
17931 : : else
17932 : 133 : tmp = gen_rtx_VEC_CONCAT (mode, tmp, val);
17933 : 133 : emit_insn (gen_rtx_SET (target, tmp));
17934 : 133 : return;
17935 : : }
17936 : : break;
17937 : :
17938 : 228 : case E_V2DImode:
17939 : 228 : use_vec_merge = TARGET_SSE4_1 && TARGET_64BIT;
17940 : 228 : if (use_vec_merge)
17941 : : break;
17942 : :
17943 : 88 : tmp = gen_reg_rtx (GET_MODE_INNER (mode));
17944 : 88 : ix86_expand_vector_extract (false, tmp, target, 1 - elt);
17945 : 88 : if (elt == 0)
17946 : 72 : tmp = gen_rtx_VEC_CONCAT (mode, val, tmp);
17947 : : else
17948 : 16 : tmp = gen_rtx_VEC_CONCAT (mode, tmp, val);
17949 : 88 : emit_insn (gen_rtx_SET (target, tmp));
17950 : 88 : return;
17951 : :
17952 : 122 : case E_V2DFmode:
17953 : : /* NB: For ELT == 0, use standard scalar operation patterns which
17954 : : preserve the rest of the vector for combiner:
17955 : :
17956 : : (vec_merge:V2DF
17957 : : (vec_duplicate:V2DF (reg:DF))
17958 : : (reg:V2DF)
17959 : : (const_int 1))
17960 : : */
17961 : 122 : if (elt == 0)
17962 : 57 : goto do_vec_merge;
17963 : :
17964 : 65 : {
17965 : 65 : rtx op0, op1;
17966 : :
17967 : : /* For the two element vectors, we implement a VEC_CONCAT with
17968 : : the extraction of the other element. */
17969 : :
17970 : 65 : tmp = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (1, GEN_INT (1 - elt)));
17971 : 65 : tmp = gen_rtx_VEC_SELECT (inner_mode, target, tmp);
17972 : :
17973 : 65 : if (elt == 0)
17974 : : op0 = val, op1 = tmp;
17975 : : else
17976 : 65 : op0 = tmp, op1 = val;
17977 : :
17978 : 65 : tmp = gen_rtx_VEC_CONCAT (mode, op0, op1);
17979 : 65 : emit_insn (gen_rtx_SET (target, tmp));
17980 : : }
17981 : 65 : return;
17982 : :
17983 : 153 : case E_V4SFmode:
17984 : 153 : use_vec_merge = TARGET_SSE4_1;
17985 : 153 : if (use_vec_merge)
17986 : : break;
17987 : :
17988 : 62 : switch (elt)
17989 : : {
17990 : : case 0:
17991 : : use_vec_merge = true;
17992 : : break;
17993 : :
17994 : 1 : case 1:
17995 : : /* tmp = target = A B C D */
17996 : 1 : tmp = copy_to_reg (target);
17997 : : /* target = A A B B */
17998 : 1 : emit_insn (gen_vec_interleave_lowv4sf (target, target, target));
17999 : : /* target = X A B B */
18000 : 1 : ix86_expand_vector_set (false, target, val, 0);
18001 : : /* target = A X C D */
18002 : 1 : emit_insn (gen_sse_shufps_v4sf (target, target, tmp,
18003 : : const1_rtx, const0_rtx,
18004 : : GEN_INT (2+4), GEN_INT (3+4)));
18005 : 1 : return;
18006 : :
18007 : 0 : case 2:
18008 : : /* tmp = target = A B C D */
18009 : 0 : tmp = copy_to_reg (target);
18010 : : /* tmp = X B C D */
18011 : 0 : ix86_expand_vector_set (false, tmp, val, 0);
18012 : : /* target = A B X D */
18013 : 0 : emit_insn (gen_sse_shufps_v4sf (target, target, tmp,
18014 : : const0_rtx, const1_rtx,
18015 : : GEN_INT (0+4), GEN_INT (3+4)));
18016 : 0 : return;
18017 : :
18018 : 4 : case 3:
18019 : : /* tmp = target = A B C D */
18020 : 4 : tmp = copy_to_reg (target);
18021 : : /* tmp = X B C D */
18022 : 4 : ix86_expand_vector_set (false, tmp, val, 0);
18023 : : /* target = A B X D */
18024 : 4 : emit_insn (gen_sse_shufps_v4sf (target, target, tmp,
18025 : : const0_rtx, const1_rtx,
18026 : : GEN_INT (2+4), GEN_INT (0+4)));
18027 : 4 : return;
18028 : :
18029 : 0 : default:
18030 : 0 : gcc_unreachable ();
18031 : : }
18032 : : break;
18033 : :
18034 : 370 : case E_V4SImode:
18035 : 370 : use_vec_merge = TARGET_SSE4_1;
18036 : 370 : if (use_vec_merge)
18037 : : break;
18038 : :
18039 : : /* Element 0 handled by vec_merge below. */
18040 : 225 : if (elt == 0)
18041 : : {
18042 : : use_vec_merge = true;
18043 : : break;
18044 : : }
18045 : :
18046 : 74 : if (TARGET_SSE2)
18047 : : {
18048 : : /* With SSE2, use integer shuffles to swap element 0 and ELT,
18049 : : store into element 0, then shuffle them back. */
18050 : :
18051 : 74 : rtx order[4];
18052 : :
18053 : 74 : order[0] = GEN_INT (elt);
18054 : 74 : order[1] = const1_rtx;
18055 : 74 : order[2] = const2_rtx;
18056 : 74 : order[3] = GEN_INT (3);
18057 : 74 : order[elt] = const0_rtx;
18058 : :
18059 : 74 : emit_insn (gen_sse2_pshufd_1 (target, target, order[0],
18060 : : order[1], order[2], order[3]));
18061 : :
18062 : 74 : ix86_expand_vector_set (false, target, val, 0);
18063 : :
18064 : 74 : emit_insn (gen_sse2_pshufd_1 (target, target, order[0],
18065 : : order[1], order[2], order[3]));
18066 : : }
18067 : : else
18068 : : {
18069 : : /* For SSE1, we have to reuse the V4SF code. */
18070 : 0 : rtx t = gen_reg_rtx (V4SFmode);
18071 : 0 : emit_move_insn (t, gen_lowpart (V4SFmode, target));
18072 : 0 : ix86_expand_vector_set (false, t, gen_lowpart (SFmode, val), elt);
18073 : 0 : emit_move_insn (target, gen_lowpart (mode, t));
18074 : : }
18075 : : return;
18076 : :
18077 : 3307 : case E_V8HImode:
18078 : 3307 : case E_V8HFmode:
18079 : 3307 : case E_V8BFmode:
18080 : 3307 : case E_V2HImode:
18081 : 3307 : case E_V2HFmode:
18082 : 3307 : case E_V2BFmode:
18083 : 3307 : use_vec_merge = TARGET_SSE2;
18084 : 3307 : break;
18085 : 51 : case E_V4HImode:
18086 : 51 : case E_V4HFmode:
18087 : 51 : case E_V4BFmode:
18088 : 51 : use_vec_merge = mmx_ok && (TARGET_SSE || TARGET_3DNOW_A);
18089 : : break;
18090 : :
18091 : 3027 : case E_V16QImode:
18092 : 3027 : case E_V4QImode:
18093 : 3027 : use_vec_merge = TARGET_SSE4_1;
18094 : 3027 : break;
18095 : :
18096 : 5 : case E_V8QImode:
18097 : 5 : use_vec_merge = TARGET_MMX_WITH_SSE && TARGET_SSE4_1;
18098 : 5 : break;
18099 : :
18100 : 3 : case E_V32QImode:
18101 : 3 : half_mode = V16QImode;
18102 : 3 : j = 0;
18103 : 3 : n = 16;
18104 : 3 : goto half;
18105 : :
18106 : 17 : case E_V16HFmode:
18107 : 17 : case E_V16BFmode:
18108 : : /* For ELT == 0, vec_setv8hf_0 can save 1 vpbroadcastw. */
18109 : 17 : if (TARGET_AVX2 && elt != 0)
18110 : : {
18111 : 12 : mmode = SImode;
18112 : 12 : gen_blendm = ((mode == E_V16HFmode) ? gen_avx2_pblendph_1
18113 : : : gen_avx2_pblendbf_1);
18114 : : blendm_const = true;
18115 : : break;
18116 : : }
18117 : : else
18118 : : {
18119 : 5 : half_mode = ((mode == E_V16HFmode) ? V8HFmode : V8BFmode);
18120 : 3 : j = ((mode == E_V16HFmode) ? 6 : 7);
18121 : 5 : n = 8;
18122 : 5 : goto half;
18123 : : }
18124 : :
18125 : 5 : case E_V16HImode:
18126 : 5 : half_mode = V8HImode;
18127 : 5 : j = 1;
18128 : 5 : n = 8;
18129 : 5 : goto half;
18130 : :
18131 : 13 : case E_V8SImode:
18132 : 13 : half_mode = V4SImode;
18133 : 13 : j = 2;
18134 : 13 : n = 4;
18135 : 13 : goto half;
18136 : :
18137 : 15 : case E_V4DImode:
18138 : 15 : half_mode = V2DImode;
18139 : 15 : j = 3;
18140 : 15 : n = 2;
18141 : 15 : goto half;
18142 : :
18143 : 4 : case E_V8SFmode:
18144 : 4 : half_mode = V4SFmode;
18145 : 4 : j = 4;
18146 : 4 : n = 4;
18147 : 4 : goto half;
18148 : :
18149 : 6 : case E_V4DFmode:
18150 : 6 : half_mode = V2DFmode;
18151 : 6 : j = 5;
18152 : 6 : n = 2;
18153 : 6 : goto half;
18154 : :
18155 : 51 : half:
18156 : : /* Compute offset. */
18157 : 51 : i = elt / n;
18158 : 51 : elt %= n;
18159 : :
18160 : 51 : gcc_assert (i <= 1);
18161 : :
18162 : : /* Extract the half. */
18163 : 51 : tmp = gen_reg_rtx (half_mode);
18164 : 51 : emit_insn (gen_extract[j][i] (tmp, target));
18165 : :
18166 : : /* Put val in tmp at elt. */
18167 : 51 : ix86_expand_vector_set (false, tmp, val, elt);
18168 : :
18169 : : /* Put it back. */
18170 : 51 : emit_insn (gen_insert[j][i] (target, target, tmp));
18171 : 51 : return;
18172 : :
18173 : 8 : case E_V8DFmode:
18174 : 8 : if (TARGET_AVX512F)
18175 : : {
18176 : : mmode = QImode;
18177 : : gen_blendm = gen_avx512f_blendmv8df;
18178 : : }
18179 : : break;
18180 : :
18181 : 6 : case E_V8DImode:
18182 : 6 : if (TARGET_AVX512F)
18183 : : {
18184 : : mmode = QImode;
18185 : : gen_blendm = gen_avx512f_blendmv8di;
18186 : : }
18187 : : break;
18188 : :
18189 : 0 : case E_V16SFmode:
18190 : 0 : if (TARGET_AVX512F)
18191 : : {
18192 : : mmode = HImode;
18193 : : gen_blendm = gen_avx512f_blendmv16sf;
18194 : : }
18195 : : break;
18196 : :
18197 : 0 : case E_V16SImode:
18198 : 0 : if (TARGET_AVX512F)
18199 : : {
18200 : : mmode = HImode;
18201 : : gen_blendm = gen_avx512f_blendmv16si;
18202 : : }
18203 : : break;
18204 : :
18205 : 12 : case E_V32HFmode:
18206 : 12 : if (TARGET_AVX512BW)
18207 : : {
18208 : : mmode = SImode;
18209 : : gen_blendm = gen_avx512bw_blendmv32hf;
18210 : : }
18211 : : break;
18212 : 12 : case E_V32BFmode:
18213 : 12 : if (TARGET_AVX512BW)
18214 : : {
18215 : : mmode = SImode;
18216 : : gen_blendm = gen_avx512bw_blendmv32bf;
18217 : : }
18218 : : break;
18219 : 9 : case E_V32HImode:
18220 : 9 : if (TARGET_AVX512BW)
18221 : : {
18222 : : mmode = SImode;
18223 : : gen_blendm = gen_avx512bw_blendmv32hi;
18224 : : }
18225 : 5 : else if (TARGET_AVX512F)
18226 : : {
18227 : 5 : half_mode = E_V8HImode;
18228 : 5 : n = 8;
18229 : 5 : goto quarter;
18230 : : }
18231 : : break;
18232 : :
18233 : 12 : case E_V64QImode:
18234 : 12 : if (TARGET_AVX512BW)
18235 : : {
18236 : : mmode = DImode;
18237 : : gen_blendm = gen_avx512bw_blendmv64qi;
18238 : : }
18239 : 6 : else if (TARGET_AVX512F)
18240 : : {
18241 : 6 : half_mode = E_V16QImode;
18242 : 6 : n = 16;
18243 : 6 : goto quarter;
18244 : : }
18245 : : break;
18246 : :
18247 : 11 : quarter:
18248 : : /* Compute offset. */
18249 : 11 : i = elt / n;
18250 : 11 : elt %= n;
18251 : :
18252 : 11 : gcc_assert (i <= 3);
18253 : :
18254 : 11 : {
18255 : : /* Extract the quarter. */
18256 : 11 : tmp = gen_reg_rtx (V4SImode);
18257 : 11 : rtx tmp2 = gen_lowpart (V16SImode, target);
18258 : 11 : rtx mask = gen_reg_rtx (QImode);
18259 : :
18260 : 11 : emit_move_insn (mask, constm1_rtx);
18261 : 11 : emit_insn (gen_avx512f_vextracti32x4_mask (tmp, tmp2, GEN_INT (i),
18262 : : tmp, mask));
18263 : :
18264 : 11 : tmp2 = gen_reg_rtx (half_mode);
18265 : 11 : emit_move_insn (tmp2, gen_lowpart (half_mode, tmp));
18266 : 11 : tmp = tmp2;
18267 : :
18268 : : /* Put val in tmp at elt. */
18269 : 11 : ix86_expand_vector_set (false, tmp, val, elt);
18270 : :
18271 : : /* Put it back. */
18272 : 11 : tmp2 = gen_reg_rtx (V16SImode);
18273 : 11 : rtx tmp3 = gen_lowpart (V16SImode, target);
18274 : 11 : mask = gen_reg_rtx (HImode);
18275 : 11 : emit_move_insn (mask, constm1_rtx);
18276 : 11 : tmp = gen_lowpart (V4SImode, tmp);
18277 : 11 : emit_insn (gen_avx512f_vinserti32x4_mask (tmp2, tmp3, tmp, GEN_INT (i),
18278 : : tmp3, mask));
18279 : 11 : emit_move_insn (target, gen_lowpart (mode, tmp2));
18280 : : }
18281 : 11 : return;
18282 : :
18283 : : default:
18284 : : break;
18285 : : }
18286 : :
18287 : 6339 : if (mmode != VOIDmode)
18288 : : {
18289 : 54 : tmp = gen_reg_rtx (mode);
18290 : 54 : emit_insn (gen_rtx_SET (tmp, gen_rtx_VEC_DUPLICATE (mode, val)));
18291 : 54 : rtx merge_mask = gen_int_mode (HOST_WIDE_INT_1U << elt, mmode);
18292 : : /* The avx512*_blendm<mode> expanders have different operand order
18293 : : from VEC_MERGE. In VEC_MERGE, the first input operand is used for
18294 : : elements where the mask is set and second input operand otherwise,
18295 : : in {sse,avx}*_*blend* the first input operand is used for elements
18296 : : where the mask is clear and second input operand otherwise. */
18297 : 54 : if (!blendm_const)
18298 : 42 : merge_mask = force_reg (mmode, merge_mask);
18299 : 54 : emit_insn (gen_blendm (target, target, tmp, merge_mask));
18300 : : }
18301 : 7014 : else if (use_vec_merge)
18302 : : {
18303 : 7004 : do_vec_merge:
18304 : 7061 : if (!nonimmediate_operand (val, inner_mode))
18305 : 1 : val = force_reg (inner_mode, val);
18306 : 7061 : tmp = gen_rtx_VEC_DUPLICATE (mode, val);
18307 : 7061 : tmp = gen_rtx_VEC_MERGE (mode, tmp, target,
18308 : : GEN_INT (HOST_WIDE_INT_1U << elt));
18309 : 7061 : emit_insn (gen_rtx_SET (target, tmp));
18310 : : }
18311 : : else
18312 : : {
18313 : 20 : rtx mem = assign_stack_temp (mode, GET_MODE_SIZE (mode));
18314 : :
18315 : 10 : emit_move_insn (mem, target);
18316 : :
18317 : 20 : tmp = adjust_address (mem, inner_mode, elt * GET_MODE_SIZE (inner_mode));
18318 : 10 : emit_move_insn (tmp, val);
18319 : :
18320 : 10 : emit_move_insn (target, mem);
18321 : : }
18322 : : }
18323 : :
18324 : : void
18325 : 104299 : ix86_expand_vector_extract (bool mmx_ok, rtx target, rtx vec, int elt)
18326 : : {
18327 : 104299 : machine_mode mode = GET_MODE (vec);
18328 : 104299 : machine_mode inner_mode = GET_MODE_INNER (mode);
18329 : 104299 : bool use_vec_extr = false;
18330 : 104299 : rtx tmp;
18331 : :
18332 : 104299 : switch (mode)
18333 : : {
18334 : 9234 : case E_V2SImode:
18335 : 9234 : use_vec_extr = TARGET_MMX_WITH_SSE && TARGET_SSE4_1;
18336 : 9234 : if (use_vec_extr)
18337 : : break;
18338 : : /* FALLTHRU */
18339 : :
18340 : 9941 : case E_V2SFmode:
18341 : 9941 : if (!mmx_ok)
18342 : : break;
18343 : : /* FALLTHRU */
18344 : :
18345 : : case E_V2DFmode:
18346 : : case E_V2DImode:
18347 : : case E_V2TImode:
18348 : : case E_V4TImode:
18349 : : use_vec_extr = true;
18350 : : break;
18351 : :
18352 : 7519 : case E_V4SFmode:
18353 : 7519 : use_vec_extr = TARGET_SSE4_1;
18354 : 7519 : if (use_vec_extr)
18355 : : break;
18356 : :
18357 : 4324 : switch (elt)
18358 : : {
18359 : : case 0:
18360 : : tmp = vec;
18361 : : break;
18362 : :
18363 : 1706 : case 1:
18364 : 1706 : case 3:
18365 : 1706 : tmp = gen_reg_rtx (mode);
18366 : 1706 : emit_insn (gen_sse_shufps_v4sf (tmp, vec, vec,
18367 : : GEN_INT (elt), GEN_INT (elt),
18368 : 1706 : GEN_INT (elt+4), GEN_INT (elt+4)));
18369 : 1706 : break;
18370 : :
18371 : 1035 : case 2:
18372 : 1035 : tmp = gen_reg_rtx (mode);
18373 : 1035 : emit_insn (gen_vec_interleave_highv4sf (tmp, vec, vec));
18374 : 1035 : break;
18375 : :
18376 : 0 : default:
18377 : 0 : gcc_unreachable ();
18378 : : }
18379 : : vec = tmp;
18380 : : use_vec_extr = true;
18381 : : elt = 0;
18382 : : break;
18383 : :
18384 : 25183 : case E_V4SImode:
18385 : 25183 : use_vec_extr = TARGET_SSE4_1;
18386 : 25183 : if (use_vec_extr)
18387 : : break;
18388 : :
18389 : 16137 : if (TARGET_SSE2)
18390 : : {
18391 : 16133 : switch (elt)
18392 : : {
18393 : : case 0:
18394 : : tmp = vec;
18395 : : break;
18396 : :
18397 : 4970 : case 1:
18398 : 4970 : case 3:
18399 : 4970 : tmp = gen_reg_rtx (mode);
18400 : 4970 : emit_insn (gen_sse2_pshufd_1 (tmp, vec,
18401 : : GEN_INT (elt), GEN_INT (elt),
18402 : : GEN_INT (elt), GEN_INT (elt)));
18403 : 4970 : break;
18404 : :
18405 : 2421 : case 2:
18406 : 2421 : tmp = gen_reg_rtx (mode);
18407 : 2421 : emit_insn (gen_vec_interleave_highv4si (tmp, vec, vec));
18408 : 2421 : break;
18409 : :
18410 : 0 : default:
18411 : 0 : gcc_unreachable ();
18412 : : }
18413 : : vec = tmp;
18414 : : use_vec_extr = true;
18415 : : elt = 0;
18416 : : }
18417 : : else
18418 : : {
18419 : : /* For SSE1, we have to reuse the V4SF code. */
18420 : 4 : ix86_expand_vector_extract (false, gen_lowpart (SFmode, target),
18421 : 4 : gen_lowpart (V4SFmode, vec), elt);
18422 : 4 : return;
18423 : : }
18424 : : break;
18425 : :
18426 : 6321 : case E_V8HImode:
18427 : 6321 : case E_V8HFmode:
18428 : 6321 : case E_V8BFmode:
18429 : 6321 : case E_V2HImode:
18430 : 6321 : case E_V2HFmode:
18431 : 6321 : case E_V2BFmode:
18432 : 6321 : use_vec_extr = TARGET_SSE2;
18433 : 6321 : break;
18434 : 789 : case E_V4HImode:
18435 : 789 : case E_V4HFmode:
18436 : 789 : case E_V4BFmode:
18437 : 789 : use_vec_extr = mmx_ok && (TARGET_SSE || TARGET_3DNOW_A);
18438 : : break;
18439 : :
18440 : 7286 : case E_V16QImode:
18441 : 7286 : use_vec_extr = TARGET_SSE4_1;
18442 : 7286 : if (!use_vec_extr
18443 : 5545 : && TARGET_SSE2
18444 : 5545 : && elt == 0
18445 : 11008 : && (optimize_insn_for_size_p () || TARGET_INTER_UNIT_MOVES_FROM_VEC))
18446 : : {
18447 : 3721 : tmp = gen_reg_rtx (SImode);
18448 : 3721 : ix86_expand_vector_extract (false, tmp, gen_lowpart (V4SImode, vec),
18449 : : 0);
18450 : 3721 : emit_insn (gen_rtx_SET (target, gen_lowpart (QImode, tmp)));
18451 : 3721 : return;
18452 : : }
18453 : : break;
18454 : 60 : case E_V4QImode:
18455 : 60 : use_vec_extr = TARGET_SSE4_1;
18456 : 60 : break;
18457 : :
18458 : 283 : case E_V8SFmode:
18459 : 283 : if (TARGET_AVX)
18460 : : {
18461 : 283 : tmp = gen_reg_rtx (V4SFmode);
18462 : 283 : if (elt < 4)
18463 : 137 : emit_insn (gen_vec_extract_lo_v8sf (tmp, vec));
18464 : : else
18465 : 146 : emit_insn (gen_vec_extract_hi_v8sf (tmp, vec));
18466 : 283 : ix86_expand_vector_extract (false, target, tmp, elt & 3);
18467 : 283 : return;
18468 : : }
18469 : : break;
18470 : :
18471 : 275 : case E_V4DFmode:
18472 : 275 : if (TARGET_AVX)
18473 : : {
18474 : 275 : tmp = gen_reg_rtx (V2DFmode);
18475 : 275 : if (elt < 2)
18476 : 147 : emit_insn (gen_vec_extract_lo_v4df (tmp, vec));
18477 : : else
18478 : 128 : emit_insn (gen_vec_extract_hi_v4df (tmp, vec));
18479 : 275 : ix86_expand_vector_extract (false, target, tmp, elt & 1);
18480 : 275 : return;
18481 : : }
18482 : : break;
18483 : :
18484 : 190 : case E_V32QImode:
18485 : 190 : if (TARGET_AVX)
18486 : : {
18487 : 190 : tmp = gen_reg_rtx (V16QImode);
18488 : 190 : if (elt < 16)
18489 : 99 : emit_insn (gen_vec_extract_lo_v32qi (tmp, vec));
18490 : : else
18491 : 91 : emit_insn (gen_vec_extract_hi_v32qi (tmp, vec));
18492 : 190 : ix86_expand_vector_extract (false, target, tmp, elt & 15);
18493 : 190 : return;
18494 : : }
18495 : : break;
18496 : :
18497 : 586 : case E_V16HImode:
18498 : 586 : if (TARGET_AVX)
18499 : : {
18500 : 586 : tmp = gen_reg_rtx (V8HImode);
18501 : 586 : if (elt < 8)
18502 : 290 : emit_insn (gen_vec_extract_lo_v16hi (tmp, vec));
18503 : : else
18504 : 296 : emit_insn (gen_vec_extract_hi_v16hi (tmp, vec));
18505 : 586 : ix86_expand_vector_extract (false, target, tmp, elt & 7);
18506 : 586 : return;
18507 : : }
18508 : : break;
18509 : :
18510 : 1326 : case E_V8SImode:
18511 : 1326 : if (TARGET_AVX)
18512 : : {
18513 : 1326 : tmp = gen_reg_rtx (V4SImode);
18514 : 1326 : if (elt < 4)
18515 : 934 : emit_insn (gen_vec_extract_lo_v8si (tmp, vec));
18516 : : else
18517 : 392 : emit_insn (gen_vec_extract_hi_v8si (tmp, vec));
18518 : 1326 : ix86_expand_vector_extract (false, target, tmp, elt & 3);
18519 : 1326 : return;
18520 : : }
18521 : : break;
18522 : :
18523 : 1432 : case E_V4DImode:
18524 : 1432 : if (TARGET_AVX)
18525 : : {
18526 : 1432 : tmp = gen_reg_rtx (V2DImode);
18527 : 1432 : if (elt < 2)
18528 : 735 : emit_insn (gen_vec_extract_lo_v4di (tmp, vec));
18529 : : else
18530 : 697 : emit_insn (gen_vec_extract_hi_v4di (tmp, vec));
18531 : 1432 : ix86_expand_vector_extract (false, target, tmp, elt & 1);
18532 : 1432 : return;
18533 : : }
18534 : : break;
18535 : :
18536 : 10 : case E_V32HImode:
18537 : 10 : if (TARGET_AVX512BW)
18538 : : {
18539 : 10 : tmp = gen_reg_rtx (V16HImode);
18540 : 10 : if (elt < 16)
18541 : 5 : emit_insn (gen_vec_extract_lo_v32hi (tmp, vec));
18542 : : else
18543 : 5 : emit_insn (gen_vec_extract_hi_v32hi (tmp, vec));
18544 : 10 : ix86_expand_vector_extract (false, target, tmp, elt & 15);
18545 : 10 : return;
18546 : : }
18547 : : break;
18548 : :
18549 : 12 : case E_V64QImode:
18550 : 12 : if (TARGET_AVX512BW)
18551 : : {
18552 : 12 : tmp = gen_reg_rtx (V32QImode);
18553 : 12 : if (elt < 32)
18554 : 6 : emit_insn (gen_vec_extract_lo_v64qi (tmp, vec));
18555 : : else
18556 : 6 : emit_insn (gen_vec_extract_hi_v64qi (tmp, vec));
18557 : 12 : ix86_expand_vector_extract (false, target, tmp, elt & 31);
18558 : 12 : return;
18559 : : }
18560 : : break;
18561 : :
18562 : 55 : case E_V16SFmode:
18563 : 55 : tmp = gen_reg_rtx (V8SFmode);
18564 : 55 : if (elt < 8)
18565 : 29 : emit_insn (gen_vec_extract_lo_v16sf (tmp, vec));
18566 : : else
18567 : 26 : emit_insn (gen_vec_extract_hi_v16sf (tmp, vec));
18568 : 55 : ix86_expand_vector_extract (false, target, tmp, elt & 7);
18569 : 55 : return;
18570 : :
18571 : 62 : case E_V8DFmode:
18572 : 62 : tmp = gen_reg_rtx (V4DFmode);
18573 : 62 : if (elt < 4)
18574 : 38 : emit_insn (gen_vec_extract_lo_v8df (tmp, vec));
18575 : : else
18576 : 24 : emit_insn (gen_vec_extract_hi_v8df (tmp, vec));
18577 : 62 : ix86_expand_vector_extract (false, target, tmp, elt & 3);
18578 : 62 : return;
18579 : :
18580 : 344 : case E_V16SImode:
18581 : 344 : tmp = gen_reg_rtx (V8SImode);
18582 : 344 : if (elt < 8)
18583 : 257 : emit_insn (gen_vec_extract_lo_v16si (tmp, vec));
18584 : : else
18585 : 87 : emit_insn (gen_vec_extract_hi_v16si (tmp, vec));
18586 : 344 : ix86_expand_vector_extract (false, target, tmp, elt & 7);
18587 : 344 : return;
18588 : :
18589 : 710 : case E_V8DImode:
18590 : 710 : tmp = gen_reg_rtx (V4DImode);
18591 : 710 : if (elt < 4)
18592 : 405 : emit_insn (gen_vec_extract_lo_v8di (tmp, vec));
18593 : : else
18594 : 305 : emit_insn (gen_vec_extract_hi_v8di (tmp, vec));
18595 : 710 : ix86_expand_vector_extract (false, target, tmp, elt & 3);
18596 : 710 : return;
18597 : :
18598 : 45 : case E_V32HFmode:
18599 : 45 : case E_V32BFmode:
18600 : 45 : if (TARGET_AVX512BW)
18601 : : {
18602 : 90 : tmp = (mode == E_V32HFmode
18603 : 45 : ? gen_reg_rtx (V16HFmode)
18604 : 7 : : gen_reg_rtx (V16BFmode));
18605 : 45 : if (elt < 16)
18606 : 31 : emit_insn (gen_vec_extract_lo (mode, tmp, vec));
18607 : : else
18608 : 14 : emit_insn (gen_vec_extract_hi (mode, tmp, vec));
18609 : 45 : ix86_expand_vector_extract (false, target, tmp, elt & 15);
18610 : 45 : return;
18611 : : }
18612 : : break;
18613 : :
18614 : 442 : case E_V16HFmode:
18615 : 442 : case E_V16BFmode:
18616 : 442 : if (TARGET_AVX)
18617 : : {
18618 : 884 : tmp = (mode == E_V16HFmode
18619 : 442 : ? gen_reg_rtx (V8HFmode)
18620 : 339 : : gen_reg_rtx (V8BFmode));
18621 : 442 : if (elt < 8)
18622 : 233 : emit_insn (gen_vec_extract_lo (mode, tmp, vec));
18623 : : else
18624 : 209 : emit_insn (gen_vec_extract_hi (mode, tmp, vec));
18625 : 442 : ix86_expand_vector_extract (false, target, tmp, elt & 7);
18626 : 442 : return;
18627 : : }
18628 : : break;
18629 : :
18630 : 615 : case E_V8QImode:
18631 : 615 : use_vec_extr = TARGET_MMX_WITH_SSE && TARGET_SSE4_1;
18632 : : /* ??? Could extract the appropriate HImode element and shift. */
18633 : 615 : break;
18634 : :
18635 : : default:
18636 : : break;
18637 : : }
18638 : :
18639 : 29183 : if (use_vec_extr)
18640 : : {
18641 : 86871 : tmp = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (1, GEN_INT (elt)));
18642 : 86871 : tmp = gen_rtx_VEC_SELECT (inner_mode, vec, tmp);
18643 : :
18644 : : /* Let the rtl optimizers know about the zero extension performed. */
18645 : 86871 : if (inner_mode == QImode || inner_mode == HImode)
18646 : : {
18647 : 8402 : rtx reg = gen_reg_rtx (SImode);
18648 : 8402 : tmp = gen_rtx_ZERO_EXTEND (SImode, tmp);
18649 : 8402 : emit_move_insn (reg, tmp);
18650 : 8402 : tmp = gen_lowpart (inner_mode, reg);
18651 : 8402 : SUBREG_PROMOTED_VAR_P (tmp) = 1;
18652 : 8402 : SUBREG_PROMOTED_SET (tmp, 1);
18653 : : }
18654 : :
18655 : 86871 : emit_move_insn (target, tmp);
18656 : : }
18657 : : else
18658 : : {
18659 : 15862 : rtx mem = assign_stack_temp (mode, GET_MODE_SIZE (mode));
18660 : :
18661 : 7931 : emit_move_insn (mem, vec);
18662 : :
18663 : 15862 : tmp = adjust_address (mem, inner_mode, elt*GET_MODE_SIZE (inner_mode));
18664 : 7931 : emit_move_insn (target, tmp);
18665 : : }
18666 : : }
18667 : :
18668 : : /* Generate code to copy vector bits i / 2 ... i - 1 from vector SRC
18669 : : to bits 0 ... i / 2 - 1 of vector DEST, which has the same mode.
18670 : : The upper bits of DEST are undefined, though they shouldn't cause
18671 : : exceptions (some bits from src or all zeros are ok). */
18672 : :
18673 : : static void
18674 : 46363 : emit_reduc_half (rtx dest, rtx src, int i)
18675 : : {
18676 : 46363 : rtx tem, d = dest;
18677 : 46363 : switch (GET_MODE (src))
18678 : : {
18679 : 6106 : case E_V4SFmode:
18680 : 6106 : if (i == 128)
18681 : 3053 : tem = gen_sse_movhlps (dest, src, src);
18682 : : else
18683 : 3053 : tem = gen_sse_shufps_v4sf (dest, src, src, const1_rtx, const1_rtx,
18684 : : GEN_INT (1 + 4), GEN_INT (1 + 4));
18685 : : break;
18686 : 3241 : case E_V2DFmode:
18687 : 3241 : tem = gen_vec_interleave_highv2df (dest, src, src);
18688 : 3241 : break;
18689 : 102 : case E_V4QImode:
18690 : 102 : d = gen_reg_rtx (V1SImode);
18691 : 102 : tem = gen_mmx_lshrv1si3 (d, gen_lowpart (V1SImode, src),
18692 : 102 : GEN_INT (i / 2));
18693 : 102 : break;
18694 : 575 : case E_V8QImode:
18695 : 575 : case E_V4HImode:
18696 : 575 : d = gen_reg_rtx (V1DImode);
18697 : 575 : tem = gen_mmx_lshrv1di3 (d, gen_lowpart (V1DImode, src),
18698 : 575 : GEN_INT (i / 2));
18699 : 575 : break;
18700 : 36339 : case E_V16QImode:
18701 : 36339 : case E_V8HImode:
18702 : 36339 : case E_V8HFmode:
18703 : 36339 : case E_V4SImode:
18704 : 36339 : case E_V2DImode:
18705 : 36339 : d = gen_reg_rtx (V1TImode);
18706 : 36339 : tem = gen_sse2_lshrv1ti3 (d, gen_lowpart (V1TImode, src),
18707 : 36339 : GEN_INT (i / 2));
18708 : 36339 : break;
18709 : 0 : case E_V8SFmode:
18710 : 0 : if (i == 256)
18711 : 0 : tem = gen_avx_vperm2f128v8sf3 (dest, src, src, const1_rtx);
18712 : : else
18713 : 0 : tem = gen_avx_shufps256 (dest, src, src,
18714 : : GEN_INT (i == 128 ? 2 + (3 << 2) : 1));
18715 : : break;
18716 : 0 : case E_V4DFmode:
18717 : 0 : if (i == 256)
18718 : 0 : tem = gen_avx_vperm2f128v4df3 (dest, src, src, const1_rtx);
18719 : : else
18720 : 0 : tem = gen_avx_shufpd256 (dest, src, src, const1_rtx);
18721 : : break;
18722 : 0 : case E_V32QImode:
18723 : 0 : case E_V16HImode:
18724 : 0 : case E_V16HFmode:
18725 : 0 : case E_V8SImode:
18726 : 0 : case E_V4DImode:
18727 : 0 : if (i == 256)
18728 : : {
18729 : 0 : if (GET_MODE (dest) != V4DImode)
18730 : 0 : d = gen_reg_rtx (V4DImode);
18731 : 0 : tem = gen_avx2_permv2ti (d, gen_lowpart (V4DImode, src),
18732 : 0 : gen_lowpart (V4DImode, src),
18733 : : const1_rtx);
18734 : : }
18735 : : else
18736 : : {
18737 : 0 : d = gen_reg_rtx (V2TImode);
18738 : 0 : tem = gen_avx2_lshrv2ti3 (d, gen_lowpart (V2TImode, src),
18739 : 0 : GEN_INT (i / 2));
18740 : : }
18741 : : break;
18742 : 0 : case E_V64QImode:
18743 : 0 : case E_V32HImode:
18744 : 0 : case E_V32HFmode:
18745 : 0 : if (i < 64)
18746 : : {
18747 : 0 : d = gen_reg_rtx (V4TImode);
18748 : 0 : tem = gen_avx512bw_lshrv4ti3 (d, gen_lowpart (V4TImode, src),
18749 : 0 : GEN_INT (i / 2));
18750 : 0 : break;
18751 : : }
18752 : : /* FALLTHRU */
18753 : 0 : case E_V16SImode:
18754 : 0 : case E_V16SFmode:
18755 : 0 : case E_V8DImode:
18756 : 0 : case E_V8DFmode:
18757 : 0 : if (i > 128)
18758 : 0 : tem = gen_avx512f_shuf_i32x4_1 (gen_lowpart (V16SImode, dest),
18759 : 0 : gen_lowpart (V16SImode, src),
18760 : 0 : gen_lowpart (V16SImode, src),
18761 : : GEN_INT (0x4 + (i == 512 ? 4 : 0)),
18762 : : GEN_INT (0x5 + (i == 512 ? 4 : 0)),
18763 : : GEN_INT (0x6 + (i == 512 ? 4 : 0)),
18764 : : GEN_INT (0x7 + (i == 512 ? 4 : 0)),
18765 : : GEN_INT (0xC), GEN_INT (0xD),
18766 : : GEN_INT (0xE), GEN_INT (0xF),
18767 : : GEN_INT (0x10), GEN_INT (0x11),
18768 : : GEN_INT (0x12), GEN_INT (0x13),
18769 : : GEN_INT (0x14), GEN_INT (0x15),
18770 : : GEN_INT (0x16), GEN_INT (0x17));
18771 : : else
18772 : 0 : tem = gen_avx512f_pshufd_1 (gen_lowpart (V16SImode, dest),
18773 : 0 : gen_lowpart (V16SImode, src),
18774 : : GEN_INT (i == 128 ? 0x2 : 0x1),
18775 : : GEN_INT (0x3),
18776 : : GEN_INT (0x3),
18777 : : GEN_INT (0x3),
18778 : : GEN_INT (i == 128 ? 0x6 : 0x5),
18779 : : GEN_INT (0x7),
18780 : : GEN_INT (0x7),
18781 : : GEN_INT (0x7),
18782 : : GEN_INT (i == 128 ? 0xA : 0x9),
18783 : : GEN_INT (0xB),
18784 : : GEN_INT (0xB),
18785 : : GEN_INT (0xB),
18786 : : GEN_INT (i == 128 ? 0xE : 0xD),
18787 : : GEN_INT (0xF),
18788 : : GEN_INT (0xF),
18789 : : GEN_INT (0xF));
18790 : : break;
18791 : 0 : default:
18792 : 0 : gcc_unreachable ();
18793 : : }
18794 : 46363 : emit_insn (tem);
18795 : 46363 : if (d != dest)
18796 : 37016 : emit_move_insn (dest, gen_lowpart (GET_MODE (dest), d));
18797 : 46363 : }
18798 : :
18799 : : /* Expand a vector reduction. FN is the binary pattern to reduce;
18800 : : DEST is the destination; IN is the input vector. */
18801 : :
18802 : : void
18803 : 23115 : ix86_expand_reduc (rtx (*fn) (rtx, rtx, rtx), rtx dest, rtx in)
18804 : : {
18805 : 23115 : rtx half, dst, vec = in;
18806 : 23115 : machine_mode mode = GET_MODE (in);
18807 : 23115 : int i;
18808 : :
18809 : : /* SSE4 has a special instruction for V8HImode UMIN reduction. */
18810 : 23115 : if (TARGET_SSE4_1
18811 : 12043 : && mode == V8HImode
18812 : 789 : && fn == gen_uminv8hi3)
18813 : : {
18814 : 12 : emit_insn (gen_sse4_1_phminposuw (dest, in));
18815 : 12 : return;
18816 : : }
18817 : :
18818 : 46206 : for (i = GET_MODE_BITSIZE (mode);
18819 : 138932 : i > GET_MODE_UNIT_BITSIZE (mode);
18820 : 46363 : i >>= 1)
18821 : : {
18822 : 46363 : half = gen_reg_rtx (mode);
18823 : 46363 : emit_reduc_half (half, vec, i);
18824 : 92726 : if (i == GET_MODE_UNIT_BITSIZE (mode) * 2)
18825 : : dst = dest;
18826 : : else
18827 : 23260 : dst = gen_reg_rtx (mode);
18828 : 46363 : emit_insn (fn (dst, half, vec));
18829 : 46363 : vec = dst;
18830 : : }
18831 : : }
18832 : :
18833 : : /* Output code to perform a conditional jump to LABEL, if C2 flag in
18834 : : FP status register is set. */
18835 : :
18836 : : void
18837 : 279 : ix86_emit_fp_unordered_jump (rtx label)
18838 : : {
18839 : 279 : rtx reg = gen_reg_rtx (HImode);
18840 : 279 : rtx_insn *insn;
18841 : 279 : rtx temp;
18842 : :
18843 : 279 : emit_insn (gen_x86_fnstsw_1 (reg));
18844 : :
18845 : 279 : if (TARGET_SAHF && (TARGET_USE_SAHF || optimize_insn_for_size_p ()))
18846 : : {
18847 : 37 : emit_insn (gen_x86_sahf_1 (reg));
18848 : :
18849 : 37 : temp = gen_rtx_REG (CCmode, FLAGS_REG);
18850 : 37 : temp = gen_rtx_UNORDERED (VOIDmode, temp, const0_rtx);
18851 : : }
18852 : : else
18853 : : {
18854 : 242 : emit_insn (gen_testqi_ext_1_ccno (reg, GEN_INT (0x04)));
18855 : :
18856 : 242 : temp = gen_rtx_REG (CCNOmode, FLAGS_REG);
18857 : 242 : temp = gen_rtx_NE (VOIDmode, temp, const0_rtx);
18858 : : }
18859 : :
18860 : 279 : temp = gen_rtx_IF_THEN_ELSE (VOIDmode, temp,
18861 : : gen_rtx_LABEL_REF (VOIDmode, label),
18862 : : pc_rtx);
18863 : 279 : insn = emit_jump_insn (gen_rtx_SET (pc_rtx, temp));
18864 : 279 : predict_jump (REG_BR_PROB_BASE * 10 / 100);
18865 : 279 : JUMP_LABEL (insn) = label;
18866 : 279 : }
18867 : :
18868 : : /* Output code to perform an sinh XFmode calculation. */
18869 : :
18870 : : void
18871 : 2 : ix86_emit_i387_sinh (rtx op0, rtx op1)
18872 : : {
18873 : 2 : rtx e1 = gen_reg_rtx (XFmode);
18874 : 2 : rtx e2 = gen_reg_rtx (XFmode);
18875 : 2 : rtx scratch = gen_reg_rtx (HImode);
18876 : 2 : rtx flags = gen_rtx_REG (CCNOmode, FLAGS_REG);
18877 : 2 : rtx half = const_double_from_real_value (dconsthalf, XFmode);
18878 : 2 : rtx cst1, tmp;
18879 : 2 : rtx_code_label *jump_label = gen_label_rtx ();
18880 : 2 : rtx_insn *insn;
18881 : :
18882 : : /* scratch = fxam (op1) */
18883 : 2 : emit_insn (gen_fxamxf2_i387 (scratch, op1));
18884 : :
18885 : : /* e1 = expm1 (|op1|) */
18886 : 2 : emit_insn (gen_absxf2 (e2, op1));
18887 : 2 : emit_insn (gen_expm1xf2 (e1, e2));
18888 : :
18889 : : /* e2 = e1 / (e1 + 1.0) + e1 */
18890 : 2 : cst1 = force_reg (XFmode, CONST1_RTX (XFmode));
18891 : 2 : emit_insn (gen_addxf3 (e2, e1, cst1));
18892 : 2 : emit_insn (gen_divxf3 (e2, e1, e2));
18893 : 2 : emit_insn (gen_addxf3 (e2, e2, e1));
18894 : :
18895 : : /* flags = signbit (op1) */
18896 : 2 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x02)));
18897 : :
18898 : : /* if (flags) then e2 = -e2 */
18899 : 2 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode,
18900 : : gen_rtx_EQ (VOIDmode, flags, const0_rtx),
18901 : : gen_rtx_LABEL_REF (VOIDmode, jump_label),
18902 : : pc_rtx);
18903 : 2 : insn = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
18904 : 2 : predict_jump (REG_BR_PROB_BASE * 50 / 100);
18905 : 2 : JUMP_LABEL (insn) = jump_label;
18906 : :
18907 : 2 : emit_insn (gen_negxf2 (e2, e2));
18908 : :
18909 : 2 : emit_label (jump_label);
18910 : 2 : LABEL_NUSES (jump_label) = 1;
18911 : :
18912 : : /* op0 = 0.5 * e2 */
18913 : 2 : half = force_reg (XFmode, half);
18914 : 2 : emit_insn (gen_mulxf3 (op0, e2, half));
18915 : 2 : }
18916 : :
18917 : : /* Output code to perform an cosh XFmode calculation. */
18918 : :
18919 : : void
18920 : 3 : ix86_emit_i387_cosh (rtx op0, rtx op1)
18921 : : {
18922 : 3 : rtx e1 = gen_reg_rtx (XFmode);
18923 : 3 : rtx e2 = gen_reg_rtx (XFmode);
18924 : 3 : rtx half = const_double_from_real_value (dconsthalf, XFmode);
18925 : 3 : rtx cst1;
18926 : :
18927 : : /* e1 = exp (op1) */
18928 : 3 : emit_insn (gen_expxf2 (e1, op1));
18929 : :
18930 : : /* e2 = e1 + 1.0 / e1 */
18931 : 3 : cst1 = force_reg (XFmode, CONST1_RTX (XFmode));
18932 : 3 : emit_insn (gen_divxf3 (e2, cst1, e1));
18933 : 3 : emit_insn (gen_addxf3 (e2, e1, e2));
18934 : :
18935 : : /* op0 = 0.5 * e2 */
18936 : 3 : half = force_reg (XFmode, half);
18937 : 3 : emit_insn (gen_mulxf3 (op0, e2, half));
18938 : 3 : }
18939 : :
18940 : : /* Output code to perform an tanh XFmode calculation. */
18941 : :
18942 : : void
18943 : 1 : ix86_emit_i387_tanh (rtx op0, rtx op1)
18944 : : {
18945 : 1 : rtx e1 = gen_reg_rtx (XFmode);
18946 : 1 : rtx e2 = gen_reg_rtx (XFmode);
18947 : 1 : rtx scratch = gen_reg_rtx (HImode);
18948 : 1 : rtx flags = gen_rtx_REG (CCNOmode, FLAGS_REG);
18949 : 1 : rtx cst2, tmp;
18950 : 1 : rtx_code_label *jump_label = gen_label_rtx ();
18951 : 1 : rtx_insn *insn;
18952 : :
18953 : : /* scratch = fxam (op1) */
18954 : 1 : emit_insn (gen_fxamxf2_i387 (scratch, op1));
18955 : :
18956 : : /* e1 = expm1 (-|2 * op1|) */
18957 : 1 : emit_insn (gen_addxf3 (e2, op1, op1));
18958 : 1 : emit_insn (gen_absxf2 (e2, e2));
18959 : 1 : emit_insn (gen_negxf2 (e2, e2));
18960 : 1 : emit_insn (gen_expm1xf2 (e1, e2));
18961 : :
18962 : : /* e2 = e1 / (e1 + 2.0) */
18963 : 1 : cst2 = force_reg (XFmode, CONST2_RTX (XFmode));
18964 : 1 : emit_insn (gen_addxf3 (e2, e1, cst2));
18965 : 1 : emit_insn (gen_divxf3 (e2, e1, e2));
18966 : :
18967 : : /* flags = signbit (op1) */
18968 : 1 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x02)));
18969 : :
18970 : : /* if (!flags) then e2 = -e2 */
18971 : 1 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode,
18972 : : gen_rtx_NE (VOIDmode, flags, const0_rtx),
18973 : : gen_rtx_LABEL_REF (VOIDmode, jump_label),
18974 : : pc_rtx);
18975 : 1 : insn = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
18976 : 1 : predict_jump (REG_BR_PROB_BASE * 50 / 100);
18977 : 1 : JUMP_LABEL (insn) = jump_label;
18978 : :
18979 : 1 : emit_insn (gen_negxf2 (e2, e2));
18980 : :
18981 : 1 : emit_label (jump_label);
18982 : 1 : LABEL_NUSES (jump_label) = 1;
18983 : :
18984 : 1 : emit_move_insn (op0, e2);
18985 : 1 : }
18986 : :
18987 : : /* Output code to perform an asinh XFmode calculation. */
18988 : :
18989 : : void
18990 : 0 : ix86_emit_i387_asinh (rtx op0, rtx op1)
18991 : : {
18992 : 0 : rtx e1 = gen_reg_rtx (XFmode);
18993 : 0 : rtx e2 = gen_reg_rtx (XFmode);
18994 : 0 : rtx scratch = gen_reg_rtx (HImode);
18995 : 0 : rtx flags = gen_rtx_REG (CCNOmode, FLAGS_REG);
18996 : 0 : rtx cst1, tmp;
18997 : 0 : rtx_code_label *jump_label = gen_label_rtx ();
18998 : 0 : rtx_insn *insn;
18999 : :
19000 : : /* e2 = sqrt (op1^2 + 1.0) + 1.0 */
19001 : 0 : emit_insn (gen_mulxf3 (e1, op1, op1));
19002 : 0 : cst1 = force_reg (XFmode, CONST1_RTX (XFmode));
19003 : 0 : emit_insn (gen_addxf3 (e2, e1, cst1));
19004 : 0 : emit_insn (gen_sqrtxf2 (e2, e2));
19005 : 0 : emit_insn (gen_addxf3 (e2, e2, cst1));
19006 : :
19007 : : /* e1 = e1 / e2 */
19008 : 0 : emit_insn (gen_divxf3 (e1, e1, e2));
19009 : :
19010 : : /* scratch = fxam (op1) */
19011 : 0 : emit_insn (gen_fxamxf2_i387 (scratch, op1));
19012 : :
19013 : : /* e1 = e1 + |op1| */
19014 : 0 : emit_insn (gen_absxf2 (e2, op1));
19015 : 0 : emit_insn (gen_addxf3 (e1, e1, e2));
19016 : :
19017 : : /* e2 = log1p (e1) */
19018 : 0 : ix86_emit_i387_log1p (e2, e1);
19019 : :
19020 : : /* flags = signbit (op1) */
19021 : 0 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x02)));
19022 : :
19023 : : /* if (flags) then e2 = -e2 */
19024 : 0 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode,
19025 : : gen_rtx_EQ (VOIDmode, flags, const0_rtx),
19026 : : gen_rtx_LABEL_REF (VOIDmode, jump_label),
19027 : : pc_rtx);
19028 : 0 : insn = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
19029 : 0 : predict_jump (REG_BR_PROB_BASE * 50 / 100);
19030 : 0 : JUMP_LABEL (insn) = jump_label;
19031 : :
19032 : 0 : emit_insn (gen_negxf2 (e2, e2));
19033 : :
19034 : 0 : emit_label (jump_label);
19035 : 0 : LABEL_NUSES (jump_label) = 1;
19036 : :
19037 : 0 : emit_move_insn (op0, e2);
19038 : 0 : }
19039 : :
19040 : : /* Output code to perform an acosh XFmode calculation. */
19041 : :
19042 : : void
19043 : 0 : ix86_emit_i387_acosh (rtx op0, rtx op1)
19044 : : {
19045 : 0 : rtx e1 = gen_reg_rtx (XFmode);
19046 : 0 : rtx e2 = gen_reg_rtx (XFmode);
19047 : 0 : rtx cst1 = force_reg (XFmode, CONST1_RTX (XFmode));
19048 : :
19049 : : /* e2 = sqrt (op1 + 1.0) */
19050 : 0 : emit_insn (gen_addxf3 (e2, op1, cst1));
19051 : 0 : emit_insn (gen_sqrtxf2 (e2, e2));
19052 : :
19053 : : /* e1 = sqrt (op1 - 1.0) */
19054 : 0 : emit_insn (gen_subxf3 (e1, op1, cst1));
19055 : 0 : emit_insn (gen_sqrtxf2 (e1, e1));
19056 : :
19057 : : /* e1 = e1 * e2 */
19058 : 0 : emit_insn (gen_mulxf3 (e1, e1, e2));
19059 : :
19060 : : /* e1 = e1 + op1 */
19061 : 0 : emit_insn (gen_addxf3 (e1, e1, op1));
19062 : :
19063 : : /* op0 = log (e1) */
19064 : 0 : emit_insn (gen_logxf2 (op0, e1));
19065 : 0 : }
19066 : :
19067 : : /* Output code to perform an atanh XFmode calculation. */
19068 : :
19069 : : void
19070 : 4 : ix86_emit_i387_atanh (rtx op0, rtx op1)
19071 : : {
19072 : 4 : rtx e1 = gen_reg_rtx (XFmode);
19073 : 4 : rtx e2 = gen_reg_rtx (XFmode);
19074 : 4 : rtx scratch = gen_reg_rtx (HImode);
19075 : 4 : rtx flags = gen_rtx_REG (CCNOmode, FLAGS_REG);
19076 : 4 : rtx half = const_double_from_real_value (dconsthalf, XFmode);
19077 : 4 : rtx cst1, tmp;
19078 : 4 : rtx_code_label *jump_label = gen_label_rtx ();
19079 : 4 : rtx_insn *insn;
19080 : :
19081 : : /* scratch = fxam (op1) */
19082 : 4 : emit_insn (gen_fxamxf2_i387 (scratch, op1));
19083 : :
19084 : : /* e2 = |op1| */
19085 : 4 : emit_insn (gen_absxf2 (e2, op1));
19086 : :
19087 : : /* e1 = -(e2 + e2) / (e2 + 1.0) */
19088 : 4 : cst1 = force_reg (XFmode, CONST1_RTX (XFmode));
19089 : 4 : emit_insn (gen_addxf3 (e1, e2, cst1));
19090 : 4 : emit_insn (gen_addxf3 (e2, e2, e2));
19091 : 4 : emit_insn (gen_negxf2 (e2, e2));
19092 : 4 : emit_insn (gen_divxf3 (e1, e2, e1));
19093 : :
19094 : : /* e2 = log1p (e1) */
19095 : 4 : ix86_emit_i387_log1p (e2, e1);
19096 : :
19097 : : /* flags = signbit (op1) */
19098 : 4 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x02)));
19099 : :
19100 : : /* if (!flags) then e2 = -e2 */
19101 : 4 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode,
19102 : : gen_rtx_NE (VOIDmode, flags, const0_rtx),
19103 : : gen_rtx_LABEL_REF (VOIDmode, jump_label),
19104 : : pc_rtx);
19105 : 4 : insn = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
19106 : 4 : predict_jump (REG_BR_PROB_BASE * 50 / 100);
19107 : 4 : JUMP_LABEL (insn) = jump_label;
19108 : :
19109 : 4 : emit_insn (gen_negxf2 (e2, e2));
19110 : :
19111 : 4 : emit_label (jump_label);
19112 : 4 : LABEL_NUSES (jump_label) = 1;
19113 : :
19114 : : /* op0 = 0.5 * e2 */
19115 : 4 : half = force_reg (XFmode, half);
19116 : 4 : emit_insn (gen_mulxf3 (op0, e2, half));
19117 : 4 : }
19118 : :
19119 : : /* Output code to perform a log1p XFmode calculation. */
19120 : :
19121 : : void
19122 : 5 : ix86_emit_i387_log1p (rtx op0, rtx op1)
19123 : : {
19124 : 5 : rtx_code_label *label1 = gen_label_rtx ();
19125 : 5 : rtx_code_label *label2 = gen_label_rtx ();
19126 : :
19127 : 5 : rtx tmp = gen_reg_rtx (XFmode);
19128 : 5 : rtx res = gen_reg_rtx (XFmode);
19129 : 5 : rtx cst, cstln2, cst1;
19130 : 5 : rtx_insn *insn;
19131 : :
19132 : : /* The emit_jump call emits pending stack adjust, make sure it is emitted
19133 : : before the conditional jump, otherwise the stack adjustment will be
19134 : : only conditional. */
19135 : 5 : do_pending_stack_adjust ();
19136 : :
19137 : 5 : cst = const_double_from_real_value
19138 : 5 : (REAL_VALUE_ATOF ("0.29289321881345247561810596348408353", XFmode), XFmode);
19139 : 5 : cstln2 = force_reg (XFmode, standard_80387_constant_rtx (4)); /* fldln2 */
19140 : :
19141 : 5 : emit_insn (gen_absxf2 (tmp, op1));
19142 : :
19143 : 5 : cst = force_reg (XFmode, cst);
19144 : 5 : ix86_expand_branch (GE, tmp, cst, label1);
19145 : 5 : predict_jump (REG_BR_PROB_BASE * 10 / 100);
19146 : 5 : insn = get_last_insn ();
19147 : 5 : JUMP_LABEL (insn) = label1;
19148 : :
19149 : 5 : emit_insn (gen_fyl2xp1xf3_i387 (res, op1, cstln2));
19150 : 5 : emit_jump (label2);
19151 : :
19152 : 5 : emit_label (label1);
19153 : 5 : LABEL_NUSES (label1) = 1;
19154 : :
19155 : 5 : cst1 = force_reg (XFmode, CONST1_RTX (XFmode));
19156 : 5 : emit_insn (gen_rtx_SET (tmp, gen_rtx_PLUS (XFmode, op1, cst1)));
19157 : 5 : emit_insn (gen_fyl2xxf3_i387 (res, tmp, cstln2));
19158 : :
19159 : 5 : emit_label (label2);
19160 : 5 : LABEL_NUSES (label2) = 1;
19161 : :
19162 : 5 : emit_move_insn (op0, res);
19163 : 5 : }
19164 : :
19165 : : /* Emit code for round calculation. */
19166 : : void
19167 : 68 : ix86_emit_i387_round (rtx op0, rtx op1)
19168 : : {
19169 : 68 : machine_mode inmode = GET_MODE (op1);
19170 : 68 : machine_mode outmode = GET_MODE (op0);
19171 : 68 : rtx e1 = gen_reg_rtx (XFmode);
19172 : 68 : rtx e2 = gen_reg_rtx (XFmode);
19173 : 68 : rtx scratch = gen_reg_rtx (HImode);
19174 : 68 : rtx flags = gen_rtx_REG (CCNOmode, FLAGS_REG);
19175 : 68 : rtx half = const_double_from_real_value (dconsthalf, XFmode);
19176 : 68 : rtx res = gen_reg_rtx (outmode);
19177 : 68 : rtx_code_label *jump_label = gen_label_rtx ();
19178 : 68 : rtx (*floor_insn) (rtx, rtx);
19179 : 68 : rtx (*neg_insn) (rtx, rtx);
19180 : 68 : rtx_insn *insn;
19181 : 68 : rtx tmp;
19182 : :
19183 : 68 : switch (inmode)
19184 : : {
19185 : 37 : case E_SFmode:
19186 : 37 : case E_DFmode:
19187 : 37 : tmp = gen_reg_rtx (XFmode);
19188 : :
19189 : 37 : emit_insn (gen_rtx_SET (tmp, gen_rtx_FLOAT_EXTEND (XFmode, op1)));
19190 : 37 : op1 = tmp;
19191 : 37 : break;
19192 : : case E_XFmode:
19193 : : break;
19194 : 0 : default:
19195 : 0 : gcc_unreachable ();
19196 : : }
19197 : :
19198 : 68 : switch (outmode)
19199 : : {
19200 : : case E_SFmode:
19201 : : floor_insn = gen_frndintxf2_floor;
19202 : : neg_insn = gen_negsf2;
19203 : : break;
19204 : 8 : case E_DFmode:
19205 : 8 : floor_insn = gen_frndintxf2_floor;
19206 : 8 : neg_insn = gen_negdf2;
19207 : 8 : break;
19208 : 10 : case E_XFmode:
19209 : 10 : floor_insn = gen_frndintxf2_floor;
19210 : 10 : neg_insn = gen_negxf2;
19211 : 10 : break;
19212 : 0 : case E_HImode:
19213 : 0 : floor_insn = gen_lfloorxfhi2;
19214 : 0 : neg_insn = gen_neghi2;
19215 : 0 : break;
19216 : 10 : case E_SImode:
19217 : 10 : floor_insn = gen_lfloorxfsi2;
19218 : 10 : neg_insn = gen_negsi2;
19219 : 10 : break;
19220 : 36 : case E_DImode:
19221 : 36 : floor_insn = gen_lfloorxfdi2;
19222 : 36 : neg_insn = gen_negdi2;
19223 : 36 : break;
19224 : 0 : default:
19225 : 0 : gcc_unreachable ();
19226 : : }
19227 : :
19228 : : /* round(a) = sgn(a) * floor(fabs(a) + 0.5) */
19229 : :
19230 : : /* scratch = fxam(op1) */
19231 : 68 : emit_insn (gen_fxamxf2_i387 (scratch, op1));
19232 : :
19233 : : /* e1 = fabs(op1) */
19234 : 68 : emit_insn (gen_absxf2 (e1, op1));
19235 : :
19236 : : /* e2 = e1 + 0.5 */
19237 : 68 : half = force_reg (XFmode, half);
19238 : 68 : emit_insn (gen_rtx_SET (e2, gen_rtx_PLUS (XFmode, e1, half)));
19239 : :
19240 : : /* res = floor(e2) */
19241 : 68 : switch (outmode)
19242 : : {
19243 : 12 : case E_SFmode:
19244 : 12 : case E_DFmode:
19245 : 12 : {
19246 : 12 : tmp = gen_reg_rtx (XFmode);
19247 : :
19248 : 12 : emit_insn (floor_insn (tmp, e2));
19249 : 12 : emit_insn (gen_rtx_SET (res,
19250 : : gen_rtx_UNSPEC (outmode, gen_rtvec (1, tmp),
19251 : : UNSPEC_TRUNC_NOOP)));
19252 : : }
19253 : 12 : break;
19254 : 56 : default:
19255 : 56 : emit_insn (floor_insn (res, e2));
19256 : : }
19257 : :
19258 : : /* flags = signbit(a) */
19259 : 68 : emit_insn (gen_testqi_ext_1_ccno (scratch, GEN_INT (0x02)));
19260 : :
19261 : : /* if (flags) then res = -res */
19262 : 68 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode,
19263 : : gen_rtx_EQ (VOIDmode, flags, const0_rtx),
19264 : : gen_rtx_LABEL_REF (VOIDmode, jump_label),
19265 : : pc_rtx);
19266 : 68 : insn = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
19267 : 68 : predict_jump (REG_BR_PROB_BASE * 50 / 100);
19268 : 68 : JUMP_LABEL (insn) = jump_label;
19269 : :
19270 : 68 : emit_insn (neg_insn (res, res));
19271 : :
19272 : 68 : emit_label (jump_label);
19273 : 68 : LABEL_NUSES (jump_label) = 1;
19274 : :
19275 : 68 : emit_move_insn (op0, res);
19276 : 68 : }
19277 : :
19278 : : /* Output code to perform a Newton-Rhapson approximation of a single precision
19279 : : floating point divide [http://en.wikipedia.org/wiki/N-th_root_algorithm]. */
19280 : :
19281 : : void
19282 : 48 : ix86_emit_swdivsf (rtx res, rtx a, rtx b, machine_mode mode)
19283 : : {
19284 : 48 : rtx x0, x1, e0, e1;
19285 : :
19286 : 48 : x0 = gen_reg_rtx (mode);
19287 : 48 : e0 = gen_reg_rtx (mode);
19288 : 48 : e1 = gen_reg_rtx (mode);
19289 : 48 : x1 = gen_reg_rtx (mode);
19290 : :
19291 : : /* a / b = a * ((rcp(b) + rcp(b)) - (b * rcp(b) * rcp (b))) */
19292 : :
19293 : 48 : b = force_reg (mode, b);
19294 : :
19295 : : /* x0 = rcp(b) estimate */
19296 : 48 : if (mode == V16SFmode || mode == V8DFmode)
19297 : : {
19298 : 0 : emit_insn (gen_rtx_SET (x0, gen_rtx_UNSPEC (mode, gen_rtvec (1, b),
19299 : : UNSPEC_RCP14)));
19300 : : }
19301 : : else
19302 : 48 : emit_insn (gen_rtx_SET (x0, gen_rtx_UNSPEC (mode, gen_rtvec (1, b),
19303 : : UNSPEC_RCP)));
19304 : :
19305 : : /* e0 = x0 * b */
19306 : 48 : emit_insn (gen_rtx_SET (e0, gen_rtx_MULT (mode, x0, b)));
19307 : :
19308 : : /* e0 = x0 * e0 */
19309 : 48 : emit_insn (gen_rtx_SET (e0, gen_rtx_MULT (mode, x0, e0)));
19310 : :
19311 : : /* e1 = x0 + x0 */
19312 : 48 : emit_insn (gen_rtx_SET (e1, gen_rtx_PLUS (mode, x0, x0)));
19313 : :
19314 : : /* x1 = e1 - e0 */
19315 : 48 : emit_insn (gen_rtx_SET (x1, gen_rtx_MINUS (mode, e1, e0)));
19316 : :
19317 : : /* res = a * x1 */
19318 : 48 : emit_insn (gen_rtx_SET (res, gen_rtx_MULT (mode, a, x1)));
19319 : 48 : }
19320 : :
19321 : : /* Output code to perform a Newton-Rhapson approximation of a
19322 : : single precision floating point [reciprocal] square root. */
19323 : :
19324 : : void
19325 : 89 : ix86_emit_swsqrtsf (rtx res, rtx a, machine_mode mode, bool recip)
19326 : : {
19327 : 89 : rtx x0, e0, e1, e2, e3, mthree, mhalf;
19328 : 89 : REAL_VALUE_TYPE r;
19329 : 89 : int unspec;
19330 : :
19331 : 89 : x0 = gen_reg_rtx (mode);
19332 : 89 : e0 = gen_reg_rtx (mode);
19333 : 89 : e1 = gen_reg_rtx (mode);
19334 : 89 : e2 = gen_reg_rtx (mode);
19335 : 89 : e3 = gen_reg_rtx (mode);
19336 : :
19337 : 89 : real_from_integer (&r, VOIDmode, -3, SIGNED);
19338 : 89 : mthree = const_double_from_real_value (r, SFmode);
19339 : :
19340 : 89 : real_arithmetic (&r, NEGATE_EXPR, &dconsthalf, NULL);
19341 : 89 : mhalf = const_double_from_real_value (r, SFmode);
19342 : 89 : unspec = UNSPEC_RSQRT;
19343 : :
19344 : 89 : if (VECTOR_MODE_P (mode))
19345 : : {
19346 : 66 : mthree = ix86_build_const_vector (mode, true, mthree);
19347 : 66 : mhalf = ix86_build_const_vector (mode, true, mhalf);
19348 : : /* There is no 512-bit rsqrt. There is however rsqrt14. */
19349 : 132 : if (GET_MODE_SIZE (mode) == 64)
19350 : 0 : unspec = UNSPEC_RSQRT14;
19351 : : }
19352 : :
19353 : : /* sqrt(a) = -0.5 * a * rsqrtss(a) * (a * rsqrtss(a) * rsqrtss(a) - 3.0)
19354 : : rsqrt(a) = -0.5 * rsqrtss(a) * (a * rsqrtss(a) * rsqrtss(a) - 3.0) */
19355 : :
19356 : 89 : a = force_reg (mode, a);
19357 : :
19358 : : /* x0 = rsqrt(a) estimate */
19359 : 89 : emit_insn (gen_rtx_SET (x0, gen_rtx_UNSPEC (mode, gen_rtvec (1, a),
19360 : : unspec)));
19361 : :
19362 : : /* If (a == 0.0) Filter out infinity to prevent NaN for sqrt(0.0). */
19363 : 89 : if (!recip)
19364 : : {
19365 : 57 : rtx zero = force_reg (mode, CONST0_RTX(mode));
19366 : 57 : rtx mask;
19367 : :
19368 : : /* Handle masked compare. */
19369 : 110 : if (VECTOR_MODE_P (mode) && GET_MODE_SIZE (mode) == 64)
19370 : : {
19371 : 0 : mask = gen_reg_rtx (HImode);
19372 : : /* Imm value 0x4 corresponds to not-equal comparison. */
19373 : 0 : emit_insn (gen_avx512f_cmpv16sf3 (mask, zero, a, GEN_INT (0x4)));
19374 : 0 : emit_insn (gen_avx512f_blendmv16sf (x0, zero, x0, mask));
19375 : : }
19376 : : else
19377 : : {
19378 : 57 : mask = gen_reg_rtx (mode);
19379 : 57 : emit_insn (gen_rtx_SET (mask, gen_rtx_NE (mode, zero, a)));
19380 : 57 : emit_insn (gen_rtx_SET (x0, gen_rtx_AND (mode, x0, mask)));
19381 : : }
19382 : : }
19383 : :
19384 : 89 : mthree = force_reg (mode, mthree);
19385 : :
19386 : : /* e0 = x0 * a */
19387 : 89 : emit_insn (gen_rtx_SET (e0, gen_rtx_MULT (mode, x0, a)));
19388 : :
19389 : 89 : unsigned vector_size = GET_MODE_SIZE (mode);
19390 : 89 : if (TARGET_FMA
19391 : 81 : || (TARGET_AVX512F && TARGET_EVEX512 && vector_size == 64)
19392 : 81 : || (TARGET_AVX512VL && (vector_size == 32 || vector_size == 16)))
19393 : 16 : emit_insn (gen_rtx_SET (e2,
19394 : : gen_rtx_FMA (mode, e0, x0, mthree)));
19395 : : else
19396 : : {
19397 : : /* e1 = e0 * x0 */
19398 : 73 : emit_insn (gen_rtx_SET (e1, gen_rtx_MULT (mode, e0, x0)));
19399 : :
19400 : : /* e2 = e1 - 3. */
19401 : 73 : emit_insn (gen_rtx_SET (e2, gen_rtx_PLUS (mode, e1, mthree)));
19402 : : }
19403 : :
19404 : 89 : mhalf = force_reg (mode, mhalf);
19405 : 89 : if (recip)
19406 : : /* e3 = -.5 * x0 */
19407 : 32 : emit_insn (gen_rtx_SET (e3, gen_rtx_MULT (mode, x0, mhalf)));
19408 : : else
19409 : : /* e3 = -.5 * e0 */
19410 : 57 : emit_insn (gen_rtx_SET (e3, gen_rtx_MULT (mode, e0, mhalf)));
19411 : : /* ret = e2 * e3 */
19412 : 89 : emit_insn (gen_rtx_SET (res, gen_rtx_MULT (mode, e2, e3)));
19413 : 89 : }
19414 : :
19415 : : /* Expand fabs (OP0) and return a new rtx that holds the result. The
19416 : : mask for masking out the sign-bit is stored in *SMASK, if that is
19417 : : non-null. */
19418 : :
19419 : : static rtx
19420 : 879 : ix86_expand_sse_fabs (rtx op0, rtx *smask)
19421 : : {
19422 : 879 : machine_mode vmode, mode = GET_MODE (op0);
19423 : 879 : rtx xa, mask;
19424 : :
19425 : 879 : xa = gen_reg_rtx (mode);
19426 : 879 : if (mode == SFmode)
19427 : : vmode = V4SFmode;
19428 : 486 : else if (mode == DFmode)
19429 : : vmode = V2DFmode;
19430 : : else
19431 : 0 : vmode = mode;
19432 : 879 : mask = ix86_build_signbit_mask (vmode, VECTOR_MODE_P (mode), true);
19433 : 879 : if (!VECTOR_MODE_P (mode))
19434 : : {
19435 : : /* We need to generate a scalar mode mask in this case. */
19436 : 879 : rtx tmp = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (1, const0_rtx));
19437 : 879 : tmp = gen_rtx_VEC_SELECT (mode, mask, tmp);
19438 : 879 : mask = gen_reg_rtx (mode);
19439 : 879 : emit_insn (gen_rtx_SET (mask, tmp));
19440 : : }
19441 : 879 : emit_insn (gen_rtx_SET (xa, gen_rtx_AND (mode, op0, mask)));
19442 : :
19443 : 879 : if (smask)
19444 : 826 : *smask = mask;
19445 : :
19446 : 879 : return xa;
19447 : : }
19448 : :
19449 : : /* Expands a comparison of OP0 with OP1 using comparison code CODE,
19450 : : swapping the operands if SWAP_OPERANDS is true. The expanded
19451 : : code is a forward jump to a newly created label in case the
19452 : : comparison is true. The generated label rtx is returned. */
19453 : : static rtx_code_label *
19454 : 894 : ix86_expand_sse_compare_and_jump (enum rtx_code code, rtx op0, rtx op1,
19455 : : bool swap_operands)
19456 : : {
19457 : 894 : bool unordered_compare = ix86_unordered_fp_compare (code);
19458 : 894 : rtx_code_label *label;
19459 : 894 : rtx tmp, reg;
19460 : :
19461 : 894 : if (swap_operands)
19462 : 34 : std::swap (op0, op1);
19463 : :
19464 : 894 : label = gen_label_rtx ();
19465 : 894 : tmp = gen_rtx_COMPARE (CCFPmode, op0, op1);
19466 : 894 : if (unordered_compare)
19467 : 738 : tmp = gen_rtx_UNSPEC (CCFPmode, gen_rtvec (1, tmp), UNSPEC_NOTRAP);
19468 : 894 : reg = gen_rtx_REG (CCFPmode, FLAGS_REG);
19469 : 894 : emit_insn (gen_rtx_SET (reg, tmp));
19470 : 894 : tmp = gen_rtx_fmt_ee (code, VOIDmode, reg, const0_rtx);
19471 : 894 : tmp = gen_rtx_IF_THEN_ELSE (VOIDmode, tmp,
19472 : : gen_rtx_LABEL_REF (VOIDmode, label), pc_rtx);
19473 : 894 : tmp = emit_jump_insn (gen_rtx_SET (pc_rtx, tmp));
19474 : 894 : JUMP_LABEL (tmp) = label;
19475 : :
19476 : 894 : return label;
19477 : : }
19478 : :
19479 : : /* Expand a mask generating SSE comparison instruction comparing OP0 with OP1
19480 : : using comparison code CODE. Operands are swapped for the comparison if
19481 : : SWAP_OPERANDS is true. Returns a rtx for the generated mask. */
19482 : : static rtx
19483 : 566 : ix86_expand_sse_compare_mask (enum rtx_code code, rtx op0, rtx op1,
19484 : : bool swap_operands)
19485 : : {
19486 : 566 : rtx (*insn)(rtx, rtx, rtx, rtx);
19487 : 566 : machine_mode mode = GET_MODE (op0);
19488 : 566 : rtx mask = gen_reg_rtx (mode);
19489 : :
19490 : 566 : if (swap_operands)
19491 : 388 : std::swap (op0, op1);
19492 : :
19493 : 566 : insn = mode == DFmode ? gen_setcc_df_sse : gen_setcc_sf_sse;
19494 : :
19495 : 566 : emit_insn (insn (mask, op0, op1,
19496 : : gen_rtx_fmt_ee (code, mode, op0, op1)));
19497 : 566 : return mask;
19498 : : }
19499 : :
19500 : : /* Expand copysign from SIGN to the positive value ABS_VALUE
19501 : : storing in RESULT. If MASK is non-null, it shall be a mask to mask out
19502 : : the sign-bit. */
19503 : :
19504 : : static void
19505 : 853 : ix86_sse_copysign_to_positive (rtx result, rtx abs_value, rtx sign, rtx mask)
19506 : : {
19507 : 853 : machine_mode mode = GET_MODE (sign);
19508 : 853 : rtx sgn = gen_reg_rtx (mode);
19509 : 853 : if (mask == NULL_RTX)
19510 : : {
19511 : 35 : machine_mode vmode;
19512 : :
19513 : 35 : if (mode == SFmode)
19514 : : vmode = V4SFmode;
19515 : : else if (mode == DFmode)
19516 : : vmode = V2DFmode;
19517 : : else if (mode == HFmode)
19518 : : vmode = V8HFmode;
19519 : : else
19520 : 35 : vmode = mode;
19521 : :
19522 : 35 : mask = ix86_build_signbit_mask (vmode, VECTOR_MODE_P (mode), false);
19523 : 35 : if (!VECTOR_MODE_P (mode))
19524 : : {
19525 : : /* We need to generate a scalar mode mask in this case. */
19526 : 35 : rtx tmp = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (1, const0_rtx));
19527 : 35 : tmp = gen_rtx_VEC_SELECT (mode, mask, tmp);
19528 : 35 : mask = gen_reg_rtx (mode);
19529 : 35 : emit_insn (gen_rtx_SET (mask, tmp));
19530 : : }
19531 : : }
19532 : : else
19533 : 818 : mask = gen_rtx_NOT (mode, mask);
19534 : 853 : emit_insn (gen_rtx_SET (sgn, gen_rtx_AND (mode, mask, sign)));
19535 : 853 : emit_insn (gen_rtx_SET (result, gen_rtx_IOR (mode, abs_value, sgn)));
19536 : 853 : }
19537 : :
19538 : : /* Expand SSE sequence for computing lround from OP1 storing
19539 : : into OP0. */
19540 : :
19541 : : void
19542 : 35 : ix86_expand_lround (rtx op0, rtx op1)
19543 : : {
19544 : : /* C code for the stuff we're doing below:
19545 : : tmp = op1 + copysign (nextafter (0.5, 0.0), op1)
19546 : : return (long)tmp;
19547 : : */
19548 : 35 : machine_mode mode = GET_MODE (op1);
19549 : 35 : const struct real_format *fmt;
19550 : 35 : REAL_VALUE_TYPE pred_half, half_minus_pred_half;
19551 : 35 : rtx adj;
19552 : :
19553 : : /* load nextafter (0.5, 0.0) */
19554 : 35 : fmt = REAL_MODE_FORMAT (mode);
19555 : 35 : real_2expN (&half_minus_pred_half, -(fmt->p) - 1, mode);
19556 : 35 : real_arithmetic (&pred_half, MINUS_EXPR, &dconsthalf, &half_minus_pred_half);
19557 : :
19558 : : /* adj = copysign (0.5, op1) */
19559 : 35 : adj = force_reg (mode, const_double_from_real_value (pred_half, mode));
19560 : 35 : ix86_sse_copysign_to_positive (adj, adj, force_reg (mode, op1), NULL_RTX);
19561 : :
19562 : : /* adj = op1 + adj */
19563 : 35 : adj = expand_simple_binop (mode, PLUS, adj, op1, NULL_RTX, 0, OPTAB_DIRECT);
19564 : :
19565 : : /* op0 = (imode)adj */
19566 : 35 : expand_fix (op0, adj, 0);
19567 : 35 : }
19568 : :
19569 : : /* Expand SSE2 sequence for computing lround from OPERAND1 storing
19570 : : into OPERAND0. */
19571 : :
19572 : : void
19573 : 68 : ix86_expand_lfloorceil (rtx op0, rtx op1, bool do_floor)
19574 : : {
19575 : : /* C code for the stuff we're doing below (for do_floor):
19576 : : xi = (long)op1;
19577 : : xi -= (double)xi > op1 ? 1 : 0;
19578 : : return xi;
19579 : : */
19580 : 68 : machine_mode fmode = GET_MODE (op1);
19581 : 68 : machine_mode imode = GET_MODE (op0);
19582 : 68 : rtx ireg, freg, tmp;
19583 : 68 : rtx_code_label *label;
19584 : :
19585 : : /* reg = (long)op1 */
19586 : 68 : ireg = gen_reg_rtx (imode);
19587 : 68 : expand_fix (ireg, op1, 0);
19588 : :
19589 : : /* freg = (double)reg */
19590 : 68 : freg = gen_reg_rtx (fmode);
19591 : 68 : expand_float (freg, ireg, 0);
19592 : :
19593 : : /* ireg = (freg > op1) ? ireg - 1 : ireg */
19594 : 136 : label = ix86_expand_sse_compare_and_jump (UNLE,
19595 : 68 : freg, op1, !do_floor);
19596 : 102 : tmp = expand_simple_binop (imode, do_floor ? MINUS : PLUS,
19597 : : ireg, const1_rtx, NULL_RTX, 0, OPTAB_DIRECT);
19598 : 68 : emit_move_insn (ireg, tmp);
19599 : :
19600 : 68 : emit_label (label);
19601 : 68 : LABEL_NUSES (label) = 1;
19602 : :
19603 : 68 : emit_move_insn (op0, ireg);
19604 : 68 : }
19605 : :
19606 : : /* Generate and return a rtx of mode MODE for 2**n where n is the number
19607 : : of bits of the mantissa of MODE, which must be one of DFmode or SFmode. */
19608 : :
19609 : : static rtx
19610 : 826 : ix86_gen_TWO52 (machine_mode mode)
19611 : : {
19612 : 826 : const struct real_format *fmt;
19613 : 826 : REAL_VALUE_TYPE TWO52r;
19614 : 826 : rtx TWO52;
19615 : :
19616 : 826 : fmt = REAL_MODE_FORMAT (mode);
19617 : 826 : real_2expN (&TWO52r, fmt->p - 1, mode);
19618 : 826 : TWO52 = const_double_from_real_value (TWO52r, mode);
19619 : 826 : TWO52 = force_reg (mode, TWO52);
19620 : :
19621 : 826 : return TWO52;
19622 : : }
19623 : :
19624 : : /* Expand rint rounding OPERAND1 and storing the result in OPERAND0. */
19625 : :
19626 : : void
19627 : 123 : ix86_expand_rint (rtx operand0, rtx operand1)
19628 : : {
19629 : : /* C code for the stuff we're doing below:
19630 : : xa = fabs (operand1);
19631 : : if (!isless (xa, 2**52))
19632 : : return operand1;
19633 : : two52 = 2**52;
19634 : : if (flag_rounding_math)
19635 : : {
19636 : : two52 = copysign (two52, operand1);
19637 : : xa = operand1;
19638 : : }
19639 : : xa = xa + two52 - two52;
19640 : : return copysign (xa, operand1);
19641 : : */
19642 : 123 : machine_mode mode = GET_MODE (operand0);
19643 : 123 : rtx res, xa, TWO52, mask;
19644 : 123 : rtx_code_label *label;
19645 : :
19646 : 123 : TWO52 = ix86_gen_TWO52 (mode);
19647 : :
19648 : : /* Temporary for holding the result, initialized to the input
19649 : : operand to ease control flow. */
19650 : 123 : res = copy_to_reg (operand1);
19651 : :
19652 : : /* xa = abs (operand1) */
19653 : 123 : xa = ix86_expand_sse_fabs (res, &mask);
19654 : :
19655 : : /* if (!isless (xa, TWO52)) goto label; */
19656 : 123 : label = ix86_expand_sse_compare_and_jump (UNLE, TWO52, xa, false);
19657 : :
19658 : 123 : if (flag_rounding_math)
19659 : : {
19660 : 53 : ix86_sse_copysign_to_positive (TWO52, TWO52, res, mask);
19661 : 53 : xa = res;
19662 : : }
19663 : :
19664 : 123 : xa = expand_simple_binop (mode, PLUS, xa, TWO52, NULL_RTX, 0, OPTAB_DIRECT);
19665 : 123 : xa = expand_simple_binop (mode, MINUS, xa, TWO52, xa, 0, OPTAB_DIRECT);
19666 : :
19667 : : /* Remove the sign with FE_DOWNWARD, where x - x = -0.0. */
19668 : 123 : if (HONOR_SIGNED_ZEROS (mode) && flag_rounding_math)
19669 : 53 : xa = ix86_expand_sse_fabs (xa, NULL);
19670 : :
19671 : 123 : ix86_sse_copysign_to_positive (res, xa, res, mask);
19672 : :
19673 : 123 : emit_label (label);
19674 : 123 : LABEL_NUSES (label) = 1;
19675 : :
19676 : 123 : emit_move_insn (operand0, res);
19677 : 123 : }
19678 : :
19679 : : /* Expand SSE2 sequence for computing floor or ceil
19680 : : from OPERAND1 storing into OPERAND0. */
19681 : : void
19682 : 566 : ix86_expand_floorceil (rtx operand0, rtx operand1, bool do_floor)
19683 : : {
19684 : : /* C code for the stuff we expand below.
19685 : : double xa = fabs (x), x2;
19686 : : if (!isless (xa, TWO52))
19687 : : return x;
19688 : : x2 = (double)(long)x;
19689 : :
19690 : : Compensate. Floor:
19691 : : if (x2 > x)
19692 : : x2 -= 1;
19693 : : Compensate. Ceil:
19694 : : if (x2 < x)
19695 : : x2 += 1;
19696 : :
19697 : : if (HONOR_SIGNED_ZEROS (mode))
19698 : : return copysign (x2, x);
19699 : : return x2;
19700 : : */
19701 : 566 : machine_mode mode = GET_MODE (operand0);
19702 : 566 : rtx xa, xi, TWO52, tmp, one, res, mask;
19703 : 566 : rtx_code_label *label;
19704 : :
19705 : 566 : TWO52 = ix86_gen_TWO52 (mode);
19706 : :
19707 : : /* Temporary for holding the result, initialized to the input
19708 : : operand to ease control flow. */
19709 : 566 : res = copy_to_reg (operand1);
19710 : :
19711 : : /* xa = abs (operand1) */
19712 : 566 : xa = ix86_expand_sse_fabs (res, &mask);
19713 : :
19714 : : /* if (!isless (xa, TWO52)) goto label; */
19715 : 566 : label = ix86_expand_sse_compare_and_jump (UNLE, TWO52, xa, false);
19716 : :
19717 : : /* xa = (double)(long)x */
19718 : 566 : xi = gen_reg_rtx (int_mode_for_mode (mode).require ());
19719 : 566 : expand_fix (xi, res, 0);
19720 : 566 : expand_float (xa, xi, 0);
19721 : :
19722 : : /* generate 1.0 */
19723 : 566 : one = force_reg (mode, const_double_from_real_value (dconst1, mode));
19724 : :
19725 : : /* Compensate: xa = xa - (xa > operand1 ? 1 : 0) */
19726 : 566 : tmp = ix86_expand_sse_compare_mask (UNGT, xa, res, !do_floor);
19727 : 566 : emit_insn (gen_rtx_SET (tmp, gen_rtx_AND (mode, one, tmp)));
19728 : 954 : tmp = expand_simple_binop (mode, do_floor ? MINUS : PLUS,
19729 : : xa, tmp, NULL_RTX, 0, OPTAB_DIRECT);
19730 : 566 : if (HONOR_SIGNED_ZEROS (mode))
19731 : : {
19732 : : /* Remove the sign with FE_DOWNWARD, where x - x = -0.0. */
19733 : 519 : if (do_floor && flag_rounding_math)
19734 : 0 : tmp = ix86_expand_sse_fabs (tmp, NULL);
19735 : :
19736 : 519 : ix86_sse_copysign_to_positive (tmp, tmp, res, mask);
19737 : : }
19738 : 566 : emit_move_insn (res, tmp);
19739 : :
19740 : 566 : emit_label (label);
19741 : 566 : LABEL_NUSES (label) = 1;
19742 : :
19743 : 566 : emit_move_insn (operand0, res);
19744 : 566 : }
19745 : :
19746 : : /* Expand SSE2 sequence for computing floor or ceil from OPERAND1 storing
19747 : : into OPERAND0 without relying on DImode truncation via cvttsd2siq
19748 : : that is only available on 64bit targets. */
19749 : : void
19750 : 0 : ix86_expand_floorceildf_32 (rtx operand0, rtx operand1, bool do_floor)
19751 : : {
19752 : : /* C code for the stuff we expand below.
19753 : : double xa = fabs (x), x2;
19754 : : if (!isless (xa, TWO52))
19755 : : return x;
19756 : : xa = xa + TWO52 - TWO52;
19757 : : x2 = copysign (xa, x);
19758 : :
19759 : : Compensate. Floor:
19760 : : if (x2 > x)
19761 : : x2 -= 1;
19762 : : Compensate. Ceil:
19763 : : if (x2 < x)
19764 : : x2 += 1;
19765 : :
19766 : : if (HONOR_SIGNED_ZEROS (mode))
19767 : : x2 = copysign (x2, x);
19768 : : return x2;
19769 : : */
19770 : 0 : machine_mode mode = GET_MODE (operand0);
19771 : 0 : rtx xa, TWO52, tmp, one, res, mask;
19772 : 0 : rtx_code_label *label;
19773 : :
19774 : 0 : TWO52 = ix86_gen_TWO52 (mode);
19775 : :
19776 : : /* Temporary for holding the result, initialized to the input
19777 : : operand to ease control flow. */
19778 : 0 : res = copy_to_reg (operand1);
19779 : :
19780 : : /* xa = abs (operand1) */
19781 : 0 : xa = ix86_expand_sse_fabs (res, &mask);
19782 : :
19783 : : /* if (!isless (xa, TWO52)) goto label; */
19784 : 0 : label = ix86_expand_sse_compare_and_jump (UNLE, TWO52, xa, false);
19785 : :
19786 : : /* xa = xa + TWO52 - TWO52; */
19787 : 0 : xa = expand_simple_binop (mode, PLUS, xa, TWO52, NULL_RTX, 0, OPTAB_DIRECT);
19788 : 0 : xa = expand_simple_binop (mode, MINUS, xa, TWO52, xa, 0, OPTAB_DIRECT);
19789 : :
19790 : : /* xa = copysign (xa, operand1) */
19791 : 0 : ix86_sse_copysign_to_positive (xa, xa, res, mask);
19792 : :
19793 : : /* generate 1.0 */
19794 : 0 : one = force_reg (mode, const_double_from_real_value (dconst1, mode));
19795 : :
19796 : : /* Compensate: xa = xa - (xa > operand1 ? 1 : 0) */
19797 : 0 : tmp = ix86_expand_sse_compare_mask (UNGT, xa, res, !do_floor);
19798 : 0 : emit_insn (gen_rtx_SET (tmp, gen_rtx_AND (mode, one, tmp)));
19799 : 0 : tmp = expand_simple_binop (mode, do_floor ? MINUS : PLUS,
19800 : : xa, tmp, NULL_RTX, 0, OPTAB_DIRECT);
19801 : 0 : if (HONOR_SIGNED_ZEROS (mode))
19802 : : {
19803 : : /* Remove the sign with FE_DOWNWARD, where x - x = -0.0. */
19804 : 0 : if (do_floor && flag_rounding_math)
19805 : 0 : tmp = ix86_expand_sse_fabs (tmp, NULL);
19806 : :
19807 : 0 : ix86_sse_copysign_to_positive (tmp, tmp, res, mask);
19808 : : }
19809 : 0 : emit_move_insn (res, tmp);
19810 : :
19811 : 0 : emit_label (label);
19812 : 0 : LABEL_NUSES (label) = 1;
19813 : :
19814 : 0 : emit_move_insn (operand0, res);
19815 : 0 : }
19816 : :
19817 : : /* Expand SSE sequence for computing trunc
19818 : : from OPERAND1 storing into OPERAND0. */
19819 : : void
19820 : 123 : ix86_expand_trunc (rtx operand0, rtx operand1)
19821 : : {
19822 : : /* C code for SSE variant we expand below.
19823 : : double xa = fabs (x), x2;
19824 : : if (!isless (xa, TWO52))
19825 : : return x;
19826 : : x2 = (double)(long)x;
19827 : : if (HONOR_SIGNED_ZEROS (mode))
19828 : : return copysign (x2, x);
19829 : : return x2;
19830 : : */
19831 : 123 : machine_mode mode = GET_MODE (operand0);
19832 : 123 : rtx xa, xi, TWO52, res, mask;
19833 : 123 : rtx_code_label *label;
19834 : :
19835 : 123 : TWO52 = ix86_gen_TWO52 (mode);
19836 : :
19837 : : /* Temporary for holding the result, initialized to the input
19838 : : operand to ease control flow. */
19839 : 123 : res = copy_to_reg (operand1);
19840 : :
19841 : : /* xa = abs (operand1) */
19842 : 123 : xa = ix86_expand_sse_fabs (res, &mask);
19843 : :
19844 : : /* if (!isless (xa, TWO52)) goto label; */
19845 : 123 : label = ix86_expand_sse_compare_and_jump (UNLE, TWO52, xa, false);
19846 : :
19847 : : /* xa = (double)(long)x */
19848 : 123 : xi = gen_reg_rtx (int_mode_for_mode (mode).require ());
19849 : 123 : expand_fix (xi, res, 0);
19850 : 123 : expand_float (xa, xi, 0);
19851 : :
19852 : 123 : if (HONOR_SIGNED_ZEROS (mode))
19853 : 109 : ix86_sse_copysign_to_positive (xa, xa, res, mask);
19854 : :
19855 : 123 : emit_move_insn (res, xa);
19856 : :
19857 : 123 : emit_label (label);
19858 : 123 : LABEL_NUSES (label) = 1;
19859 : :
19860 : 123 : emit_move_insn (operand0, res);
19861 : 123 : }
19862 : :
19863 : : /* Expand SSE sequence for computing trunc from OPERAND1 storing
19864 : : into OPERAND0 without relying on DImode truncation via cvttsd2siq
19865 : : that is only available on 64bit targets. */
19866 : : void
19867 : 0 : ix86_expand_truncdf_32 (rtx operand0, rtx operand1)
19868 : : {
19869 : 0 : machine_mode mode = GET_MODE (operand0);
19870 : 0 : rtx xa, xa2, TWO52, tmp, one, res, mask;
19871 : 0 : rtx_code_label *label;
19872 : :
19873 : : /* C code for SSE variant we expand below.
19874 : : double xa = fabs (x), x2;
19875 : : if (!isless (xa, TWO52))
19876 : : return x;
19877 : : xa2 = xa + TWO52 - TWO52;
19878 : : Compensate:
19879 : : if (xa2 > xa)
19880 : : xa2 -= 1.0;
19881 : : x2 = copysign (xa2, x);
19882 : : return x2;
19883 : : */
19884 : :
19885 : 0 : TWO52 = ix86_gen_TWO52 (mode);
19886 : :
19887 : : /* Temporary for holding the result, initialized to the input
19888 : : operand to ease control flow. */
19889 : 0 : res =copy_to_reg (operand1);
19890 : :
19891 : : /* xa = abs (operand1) */
19892 : 0 : xa = ix86_expand_sse_fabs (res, &mask);
19893 : :
19894 : : /* if (!isless (xa, TWO52)) goto label; */
19895 : 0 : label = ix86_expand_sse_compare_and_jump (UNLE, TWO52, xa, false);
19896 : :
19897 : : /* xa2 = xa + TWO52 - TWO52; */
19898 : 0 : xa2 = expand_simple_binop (mode, PLUS, xa, TWO52, NULL_RTX, 0, OPTAB_DIRECT);
19899 : 0 : xa2 = expand_simple_binop (mode, MINUS, xa2, TWO52, xa2, 0, OPTAB_DIRECT);
19900 : :
19901 : : /* generate 1.0 */
19902 : 0 : one = force_reg (mode, const_double_from_real_value (dconst1, mode));
19903 : :
19904 : : /* Compensate: xa2 = xa2 - (xa2 > xa ? 1 : 0) */
19905 : 0 : tmp = ix86_expand_sse_compare_mask (UNGT, xa2, xa, false);
19906 : 0 : emit_insn (gen_rtx_SET (tmp, gen_rtx_AND (mode, one, tmp)));
19907 : 0 : tmp = expand_simple_binop (mode, MINUS,
19908 : : xa2, tmp, NULL_RTX, 0, OPTAB_DIRECT);
19909 : : /* Remove the sign with FE_DOWNWARD, where x - x = -0.0. */
19910 : 0 : if (HONOR_SIGNED_ZEROS (mode) && flag_rounding_math)
19911 : 0 : tmp = ix86_expand_sse_fabs (tmp, NULL);
19912 : :
19913 : : /* res = copysign (xa2, operand1) */
19914 : 0 : ix86_sse_copysign_to_positive (res, tmp, res, mask);
19915 : :
19916 : 0 : emit_label (label);
19917 : 0 : LABEL_NUSES (label) = 1;
19918 : :
19919 : 0 : emit_move_insn (operand0, res);
19920 : 0 : }
19921 : :
19922 : : /* Expand SSE sequence for computing round
19923 : : from OPERAND1 storing into OPERAND0. */
19924 : : void
19925 : 14 : ix86_expand_round (rtx operand0, rtx operand1)
19926 : : {
19927 : : /* C code for the stuff we're doing below:
19928 : : double xa = fabs (x);
19929 : : if (!isless (xa, TWO52))
19930 : : return x;
19931 : : xa = (double)(long)(xa + nextafter (0.5, 0.0));
19932 : : return copysign (xa, x);
19933 : : */
19934 : 14 : machine_mode mode = GET_MODE (operand0);
19935 : 14 : rtx res, TWO52, xa, xi, half, mask;
19936 : 14 : rtx_code_label *label;
19937 : 14 : const struct real_format *fmt;
19938 : 14 : REAL_VALUE_TYPE pred_half, half_minus_pred_half;
19939 : :
19940 : : /* Temporary for holding the result, initialized to the input
19941 : : operand to ease control flow. */
19942 : 14 : res = copy_to_reg (operand1);
19943 : :
19944 : 14 : TWO52 = ix86_gen_TWO52 (mode);
19945 : 14 : xa = ix86_expand_sse_fabs (res, &mask);
19946 : 14 : label = ix86_expand_sse_compare_and_jump (UNLE, TWO52, xa, false);
19947 : :
19948 : : /* load nextafter (0.5, 0.0) */
19949 : 14 : fmt = REAL_MODE_FORMAT (mode);
19950 : 14 : real_2expN (&half_minus_pred_half, -(fmt->p) - 1, mode);
19951 : 14 : real_arithmetic (&pred_half, MINUS_EXPR, &dconsthalf, &half_minus_pred_half);
19952 : :
19953 : : /* xa = xa + 0.5 */
19954 : 14 : half = force_reg (mode, const_double_from_real_value (pred_half, mode));
19955 : 14 : xa = expand_simple_binop (mode, PLUS, xa, half, NULL_RTX, 0, OPTAB_DIRECT);
19956 : :
19957 : : /* xa = (double)(int64_t)xa */
19958 : 14 : xi = gen_reg_rtx (int_mode_for_mode (mode).require ());
19959 : 14 : expand_fix (xi, xa, 0);
19960 : 14 : expand_float (xa, xi, 0);
19961 : :
19962 : : /* res = copysign (xa, operand1) */
19963 : 14 : ix86_sse_copysign_to_positive (res, xa, res, mask);
19964 : :
19965 : 14 : emit_label (label);
19966 : 14 : LABEL_NUSES (label) = 1;
19967 : :
19968 : 14 : emit_move_insn (operand0, res);
19969 : 14 : }
19970 : :
19971 : : /* Expand SSE sequence for computing round from OPERAND1 storing
19972 : : into OPERAND0 without relying on DImode truncation via cvttsd2siq
19973 : : that is only available on 64bit targets. */
19974 : : void
19975 : 0 : ix86_expand_rounddf_32 (rtx operand0, rtx operand1)
19976 : : {
19977 : : /* C code for the stuff we expand below.
19978 : : double xa = fabs (x), xa2, x2;
19979 : : if (!isless (xa, TWO52))
19980 : : return x;
19981 : : Using the absolute value and copying back sign makes
19982 : : -0.0 -> -0.0 correct.
19983 : : xa2 = xa + TWO52 - TWO52;
19984 : : Compensate.
19985 : : dxa = xa2 - xa;
19986 : : if (dxa <= -0.5)
19987 : : xa2 += 1;
19988 : : else if (dxa > 0.5)
19989 : : xa2 -= 1;
19990 : : x2 = copysign (xa2, x);
19991 : : return x2;
19992 : : */
19993 : 0 : machine_mode mode = GET_MODE (operand0);
19994 : 0 : rtx xa, xa2, dxa, TWO52, tmp, half, mhalf, one, res, mask;
19995 : 0 : rtx_code_label *label;
19996 : :
19997 : 0 : TWO52 = ix86_gen_TWO52 (mode);
19998 : :
19999 : : /* Temporary for holding the result, initialized to the input
20000 : : operand to ease control flow. */
20001 : 0 : res = copy_to_reg (operand1);
20002 : :
20003 : : /* xa = abs (operand1) */
20004 : 0 : xa = ix86_expand_sse_fabs (res, &mask);
20005 : :
20006 : : /* if (!isless (xa, TWO52)) goto label; */
20007 : 0 : label = ix86_expand_sse_compare_and_jump (UNLE, TWO52, xa, false);
20008 : :
20009 : : /* xa2 = xa + TWO52 - TWO52; */
20010 : 0 : xa2 = expand_simple_binop (mode, PLUS, xa, TWO52, NULL_RTX, 0, OPTAB_DIRECT);
20011 : 0 : xa2 = expand_simple_binop (mode, MINUS, xa2, TWO52, xa2, 0, OPTAB_DIRECT);
20012 : :
20013 : : /* dxa = xa2 - xa; */
20014 : 0 : dxa = expand_simple_binop (mode, MINUS, xa2, xa, NULL_RTX, 0, OPTAB_DIRECT);
20015 : :
20016 : : /* generate 0.5, 1.0 and -0.5 */
20017 : 0 : half = force_reg (mode, const_double_from_real_value (dconsthalf, mode));
20018 : 0 : one = expand_simple_binop (mode, PLUS, half, half, NULL_RTX, 0, OPTAB_DIRECT);
20019 : 0 : mhalf = expand_simple_binop (mode, MINUS, half, one, NULL_RTX,
20020 : : 0, OPTAB_DIRECT);
20021 : :
20022 : : /* Compensate. */
20023 : : /* xa2 = xa2 - (dxa > 0.5 ? 1 : 0) */
20024 : 0 : tmp = ix86_expand_sse_compare_mask (UNGT, dxa, half, false);
20025 : 0 : emit_insn (gen_rtx_SET (tmp, gen_rtx_AND (mode, tmp, one)));
20026 : 0 : xa2 = expand_simple_binop (mode, MINUS, xa2, tmp, NULL_RTX, 0, OPTAB_DIRECT);
20027 : : /* xa2 = xa2 + (dxa <= -0.5 ? 1 : 0) */
20028 : 0 : tmp = ix86_expand_sse_compare_mask (UNGE, mhalf, dxa, false);
20029 : 0 : emit_insn (gen_rtx_SET (tmp, gen_rtx_AND (mode, tmp, one)));
20030 : 0 : xa2 = expand_simple_binop (mode, PLUS, xa2, tmp, NULL_RTX, 0, OPTAB_DIRECT);
20031 : :
20032 : : /* res = copysign (xa2, operand1) */
20033 : 0 : ix86_sse_copysign_to_positive (res, xa2, res, mask);
20034 : :
20035 : 0 : emit_label (label);
20036 : 0 : LABEL_NUSES (label) = 1;
20037 : :
20038 : 0 : emit_move_insn (operand0, res);
20039 : 0 : }
20040 : :
20041 : : /* Expand SSE sequence for computing round
20042 : : from OP1 storing into OP0 using sse4 round insn. */
20043 : : void
20044 : 9 : ix86_expand_round_sse4 (rtx op0, rtx op1)
20045 : : {
20046 : 9 : machine_mode mode = GET_MODE (op0);
20047 : 9 : rtx e1, e2, res, half;
20048 : 9 : const struct real_format *fmt;
20049 : 9 : REAL_VALUE_TYPE pred_half, half_minus_pred_half;
20050 : 9 : rtx (*gen_copysign) (rtx, rtx, rtx);
20051 : 9 : rtx (*gen_round) (rtx, rtx, rtx);
20052 : :
20053 : 9 : switch (mode)
20054 : : {
20055 : : case E_HFmode:
20056 : : gen_copysign = gen_copysignhf3;
20057 : : gen_round = gen_sse4_1_roundhf2;
20058 : : break;
20059 : 4 : case E_SFmode:
20060 : 4 : gen_copysign = gen_copysignsf3;
20061 : 4 : gen_round = gen_sse4_1_roundsf2;
20062 : 4 : break;
20063 : 4 : case E_DFmode:
20064 : 4 : gen_copysign = gen_copysigndf3;
20065 : 4 : gen_round = gen_sse4_1_rounddf2;
20066 : 4 : break;
20067 : 0 : default:
20068 : 0 : gcc_unreachable ();
20069 : : }
20070 : :
20071 : : /* round (a) = trunc (a + copysign (0.5, a)) */
20072 : :
20073 : : /* load nextafter (0.5, 0.0) */
20074 : 9 : fmt = REAL_MODE_FORMAT (mode);
20075 : 9 : real_2expN (&half_minus_pred_half, -(fmt->p) - 1, mode);
20076 : 9 : real_arithmetic (&pred_half, MINUS_EXPR, &dconsthalf, &half_minus_pred_half);
20077 : 9 : half = const_double_from_real_value (pred_half, mode);
20078 : :
20079 : : /* e1 = copysign (0.5, op1) */
20080 : 9 : e1 = gen_reg_rtx (mode);
20081 : 9 : emit_insn (gen_copysign (e1, half, op1));
20082 : :
20083 : : /* e2 = op1 + e1 */
20084 : 9 : e2 = expand_simple_binop (mode, PLUS, op1, e1, NULL_RTX, 0, OPTAB_DIRECT);
20085 : :
20086 : : /* res = trunc (e2) */
20087 : 9 : res = gen_reg_rtx (mode);
20088 : 9 : emit_insn (gen_round (res, e2, GEN_INT (ROUND_TRUNC)));
20089 : :
20090 : 9 : emit_move_insn (op0, res);
20091 : 9 : }
20092 : :
20093 : : /* A cached (set (nil) (vselect (vconcat (nil) (nil)) (parallel [])))
20094 : : insn, so that expand_vselect{,_vconcat} doesn't have to create a fresh
20095 : : insn every time. */
20096 : :
20097 : : static GTY(()) rtx_insn *vselect_insn;
20098 : :
20099 : : /* Initialize vselect_insn. */
20100 : :
20101 : : static void
20102 : 6543 : init_vselect_insn (void)
20103 : : {
20104 : 6543 : unsigned i;
20105 : 6543 : rtx x;
20106 : :
20107 : 6543 : x = gen_rtx_PARALLEL (VOIDmode, rtvec_alloc (MAX_VECT_LEN));
20108 : 425295 : for (i = 0; i < MAX_VECT_LEN; ++i)
20109 : 418752 : XVECEXP (x, 0, i) = const0_rtx;
20110 : 6543 : x = gen_rtx_VEC_SELECT (V2DFmode, gen_rtx_VEC_CONCAT (V4DFmode, const0_rtx,
20111 : : const0_rtx), x);
20112 : 6543 : x = gen_rtx_SET (const0_rtx, x);
20113 : 6543 : start_sequence ();
20114 : 6543 : vselect_insn = emit_insn (x);
20115 : 6543 : end_sequence ();
20116 : 6543 : }
20117 : :
20118 : : /* Construct (set target (vec_select op0 (parallel perm))) and
20119 : : return true if that's a valid instruction in the active ISA. */
20120 : :
20121 : : static bool
20122 : 543891 : expand_vselect (rtx target, rtx op0, const unsigned char *perm,
20123 : : unsigned nelt, bool testing_p)
20124 : : {
20125 : 543891 : unsigned int i;
20126 : 543891 : rtx x, save_vconcat;
20127 : 543891 : int icode;
20128 : :
20129 : 543891 : if (vselect_insn == NULL_RTX)
20130 : 1476 : init_vselect_insn ();
20131 : :
20132 : 543891 : x = XEXP (SET_SRC (PATTERN (vselect_insn)), 1);
20133 : 543891 : PUT_NUM_ELEM (XVEC (x, 0), nelt);
20134 : 4267067 : for (i = 0; i < nelt; ++i)
20135 : 3723176 : XVECEXP (x, 0, i) = GEN_INT (perm[i]);
20136 : 543891 : save_vconcat = XEXP (SET_SRC (PATTERN (vselect_insn)), 0);
20137 : 543891 : XEXP (SET_SRC (PATTERN (vselect_insn)), 0) = op0;
20138 : 543891 : PUT_MODE (SET_SRC (PATTERN (vselect_insn)), GET_MODE (target));
20139 : 543891 : SET_DEST (PATTERN (vselect_insn)) = target;
20140 : 543891 : icode = recog_memoized (vselect_insn);
20141 : :
20142 : 543891 : if (icode >= 0 && !testing_p)
20143 : 67282 : emit_insn (copy_rtx (PATTERN (vselect_insn)));
20144 : :
20145 : 543891 : SET_DEST (PATTERN (vselect_insn)) = const0_rtx;
20146 : 543891 : XEXP (SET_SRC (PATTERN (vselect_insn)), 0) = save_vconcat;
20147 : 543891 : INSN_CODE (vselect_insn) = -1;
20148 : :
20149 : 543891 : return icode >= 0;
20150 : : }
20151 : :
20152 : : /* Similar, but generate a vec_concat from op0 and op1 as well. */
20153 : :
20154 : : static bool
20155 : 484205 : expand_vselect_vconcat (rtx target, rtx op0, rtx op1,
20156 : : const unsigned char *perm, unsigned nelt,
20157 : : bool testing_p)
20158 : : {
20159 : 484205 : machine_mode v2mode;
20160 : 484205 : rtx x;
20161 : 484205 : bool ok;
20162 : :
20163 : 484205 : if (vselect_insn == NULL_RTX)
20164 : 5067 : init_vselect_insn ();
20165 : :
20166 : 484205 : if (!GET_MODE_2XWIDER_MODE (GET_MODE (op0)).exists (&v2mode))
20167 : : return false;
20168 : 484205 : x = XEXP (SET_SRC (PATTERN (vselect_insn)), 0);
20169 : 484205 : PUT_MODE (x, v2mode);
20170 : 484205 : XEXP (x, 0) = op0;
20171 : 484205 : XEXP (x, 1) = op1;
20172 : 484205 : ok = expand_vselect (target, x, perm, nelt, testing_p);
20173 : 484205 : XEXP (x, 0) = const0_rtx;
20174 : 484205 : XEXP (x, 1) = const0_rtx;
20175 : 484205 : return ok;
20176 : : }
20177 : :
20178 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement D
20179 : : using movss or movsd. */
20180 : : static bool
20181 : 317430 : expand_vec_perm_movs (struct expand_vec_perm_d *d)
20182 : : {
20183 : 317430 : machine_mode vmode = d->vmode;
20184 : 317430 : unsigned i, nelt = d->nelt;
20185 : 317430 : rtx x;
20186 : :
20187 : 317430 : if (d->one_operand_p)
20188 : : return false;
20189 : :
20190 : 289719 : if (!(TARGET_SSE && (vmode == V4SFmode || vmode == V4SImode))
20191 : 135500 : && !(TARGET_MMX_WITH_SSE && (vmode == V2SFmode || vmode == V2SImode))
20192 : 81347 : && !(TARGET_SSE2 && (vmode == V2DFmode || vmode == V2DImode)))
20193 : : return false;
20194 : :
20195 : : /* Only the first element is changed. */
20196 : 211860 : if (d->perm[0] != nelt && d->perm[0] != 0)
20197 : : return false;
20198 : 147707 : for (i = 1; i < nelt; ++i)
20199 : 119488 : if (d->perm[i] != i + nelt - d->perm[0])
20200 : : return false;
20201 : :
20202 : 28219 : if (d->testing_p)
20203 : : return true;
20204 : :
20205 : 797 : if (d->perm[0] == nelt)
20206 : 0 : x = gen_rtx_VEC_MERGE (vmode, d->op1, d->op0, GEN_INT (1));
20207 : : else
20208 : 797 : x = gen_rtx_VEC_MERGE (vmode, d->op0, d->op1, GEN_INT (1));
20209 : :
20210 : 797 : emit_insn (gen_rtx_SET (d->target, x));
20211 : :
20212 : 797 : return true;
20213 : : }
20214 : :
20215 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement D
20216 : : using insertps. */
20217 : : static bool
20218 : 289211 : expand_vec_perm_insertps (struct expand_vec_perm_d *d)
20219 : : {
20220 : 289211 : machine_mode vmode = d->vmode;
20221 : 289211 : unsigned i, cnt_s, nelt = d->nelt;
20222 : 289211 : int cnt_d = -1;
20223 : 289211 : rtx src, dst;
20224 : :
20225 : 289211 : if (d->one_operand_p)
20226 : : return false;
20227 : :
20228 : 261500 : if (!(TARGET_SSE4_1
20229 : 39679 : && (vmode == V4SFmode || vmode == V4SImode
20230 : 29267 : || (TARGET_MMX_WITH_SSE
20231 : 20651 : && (vmode == V2SFmode || vmode == V2SImode)))))
20232 : : return false;
20233 : :
20234 : 52295 : for (i = 0; i < nelt; ++i)
20235 : : {
20236 : 49916 : if (d->perm[i] == i)
20237 : 9955 : continue;
20238 : 39961 : if (cnt_d != -1)
20239 : : {
20240 : : cnt_d = -1;
20241 : : break;
20242 : : }
20243 : 21170 : cnt_d = i;
20244 : : }
20245 : :
20246 : 21170 : if (cnt_d == -1)
20247 : : {
20248 : 41907 : for (i = 0; i < nelt; ++i)
20249 : : {
20250 : 39693 : if (d->perm[i] == i + nelt)
20251 : 4325 : continue;
20252 : 35368 : if (cnt_d != -1)
20253 : : return false;
20254 : 18791 : cnt_d = i;
20255 : : }
20256 : :
20257 : 2214 : if (cnt_d == -1)
20258 : : return false;
20259 : : }
20260 : :
20261 : 4593 : if (d->testing_p)
20262 : : return true;
20263 : :
20264 : 425 : gcc_assert (cnt_d != -1);
20265 : :
20266 : 425 : cnt_s = d->perm[cnt_d];
20267 : 425 : if (cnt_s < nelt)
20268 : : {
20269 : 195 : src = d->op0;
20270 : 195 : dst = d->op1;
20271 : : }
20272 : : else
20273 : : {
20274 : 230 : cnt_s -= nelt;
20275 : 230 : src = d->op1;
20276 : 230 : dst = d->op0;
20277 : : }
20278 : 425 : gcc_assert (cnt_s < nelt);
20279 : :
20280 : 425 : rtx x = gen_sse4_1_insertps (vmode, d->target, dst, src,
20281 : 425 : GEN_INT (cnt_s << 6 | cnt_d << 4));
20282 : 425 : emit_insn (x);
20283 : :
20284 : 425 : return true;
20285 : : }
20286 : :
20287 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement D
20288 : : in terms of blendp[sd] / pblendw / pblendvb / vpblendd. */
20289 : :
20290 : : static bool
20291 : 320715 : expand_vec_perm_blend (struct expand_vec_perm_d *d)
20292 : : {
20293 : 320715 : machine_mode mmode, vmode = d->vmode;
20294 : 320715 : unsigned i, nelt = d->nelt;
20295 : 320715 : unsigned HOST_WIDE_INT mask;
20296 : 320715 : rtx target, op0, op1, maskop, x;
20297 : 320715 : rtx rperm[32], vperm;
20298 : :
20299 : 320715 : if (d->one_operand_p)
20300 : : return false;
20301 : 6006 : if (TARGET_AVX512F && GET_MODE_SIZE (vmode) == 64
20302 : 294069 : && (TARGET_AVX512BW
20303 : 670 : || GET_MODE_UNIT_SIZE (vmode) >= 4))
20304 : : ;
20305 : 303447 : else if (TARGET_AVX2 && GET_MODE_SIZE (vmode) == 32)
20306 : : ;
20307 : 285656 : else if (TARGET_AVX && (vmode == V4DFmode || vmode == V8SFmode))
20308 : : ;
20309 : 277006 : else if (TARGET_SSE4_1
20310 : 308928 : && (GET_MODE_SIZE (vmode) == 16
20311 : 22076 : || (TARGET_MMX_WITH_SSE && GET_MODE_SIZE (vmode) == 8)
20312 : 2770 : || GET_MODE_SIZE (vmode) == 4))
20313 : : ;
20314 : : else
20315 : : return false;
20316 : :
20317 : : /* This is a blend, not a permute. Elements must stay in their
20318 : : respective lanes. */
20319 : 104848 : for (i = 0; i < nelt; ++i)
20320 : : {
20321 : 101563 : unsigned e = d->perm[i];
20322 : 101563 : if (!(e == i || e == i + nelt))
20323 : : return false;
20324 : : }
20325 : :
20326 : 3285 : if (d->testing_p)
20327 : : return true;
20328 : :
20329 : : /* ??? Without SSE4.1, we could implement this with and/andn/or. This
20330 : : decision should be extracted elsewhere, so that we only try that
20331 : : sequence once all budget==3 options have been tried. */
20332 : 2749 : target = d->target;
20333 : 2749 : op0 = d->op0;
20334 : 2749 : op1 = d->op1;
20335 : 2749 : mask = 0;
20336 : :
20337 : 2749 : switch (vmode)
20338 : : {
20339 : : case E_V8DFmode:
20340 : : case E_V16SFmode:
20341 : : case E_V4DFmode:
20342 : : case E_V8SFmode:
20343 : : case E_V2DFmode:
20344 : : case E_V4SFmode:
20345 : : case E_V2SFmode:
20346 : : case E_V2HImode:
20347 : : case E_V4HImode:
20348 : : case E_V8HImode:
20349 : : case E_V8SImode:
20350 : : case E_V32HImode:
20351 : : case E_V64QImode:
20352 : : case E_V16SImode:
20353 : : case E_V8DImode:
20354 : 9788 : for (i = 0; i < nelt; ++i)
20355 : 8456 : mask |= ((unsigned HOST_WIDE_INT) (d->perm[i] >= nelt)) << i;
20356 : : break;
20357 : :
20358 : : case E_V2DImode:
20359 : 18 : for (i = 0; i < 2; ++i)
20360 : 18 : mask |= (d->perm[i] >= 2 ? 15 : 0) << (i * 4);
20361 : 6 : vmode = V8HImode;
20362 : 6 : goto do_subreg;
20363 : :
20364 : : case E_V2SImode:
20365 : 30 : for (i = 0; i < 2; ++i)
20366 : 30 : mask |= (d->perm[i] >= 2 ? 3 : 0) << (i * 2);
20367 : 10 : vmode = V4HImode;
20368 : 10 : goto do_subreg;
20369 : :
20370 : 781 : case E_V4SImode:
20371 : 781 : if (TARGET_AVX2)
20372 : : {
20373 : : /* Use vpblendd instead of vpblendw. */
20374 : 130 : for (i = 0; i < nelt; ++i)
20375 : 104 : mask |= ((unsigned HOST_WIDE_INT) (d->perm[i] >= nelt)) << i;
20376 : : break;
20377 : : }
20378 : : else
20379 : : {
20380 : 3775 : for (i = 0; i < 4; ++i)
20381 : 4726 : mask |= (d->perm[i] >= 4 ? 3 : 0) << (i * 2);
20382 : 755 : vmode = V8HImode;
20383 : 755 : goto do_subreg;
20384 : : }
20385 : :
20386 : : case E_V16QImode:
20387 : : /* See if bytes move in pairs so we can use pblendw with
20388 : : an immediate argument, rather than pblendvb with a vector
20389 : : argument. */
20390 : 84 : for (i = 0; i < 16; i += 2)
20391 : 84 : if (d->perm[i] + 1 != d->perm[i + 1])
20392 : : {
20393 : 83 : use_pblendvb:
20394 : 3427 : for (i = 0; i < nelt; ++i)
20395 : 3152 : rperm[i] = (d->perm[i] < nelt ? const0_rtx : constm1_rtx);
20396 : :
20397 : 275 : finish_pblendvb:
20398 : 276 : vperm = gen_rtx_CONST_VECTOR (vmode, gen_rtvec_v (nelt, rperm));
20399 : 276 : vperm = force_reg (vmode, vperm);
20400 : :
20401 : 552 : if (GET_MODE_SIZE (vmode) == 4)
20402 : 120 : emit_insn (gen_mmx_pblendvb_v4qi (target, op0, op1, vperm));
20403 : 312 : else if (GET_MODE_SIZE (vmode) == 8)
20404 : 40 : emit_insn (gen_mmx_pblendvb_v8qi (target, op0, op1, vperm));
20405 : 232 : else if (GET_MODE_SIZE (vmode) == 16)
20406 : 83 : emit_insn (gen_sse4_1_pblendvb (target, op0, op1, vperm));
20407 : : else
20408 : 33 : emit_insn (gen_avx2_pblendvb (target, op0, op1, vperm));
20409 : 276 : if (target != d->target)
20410 : 1 : emit_move_insn (d->target, gen_lowpart (d->vmode, target));
20411 : 276 : return true;
20412 : : }
20413 : :
20414 : 0 : for (i = 0; i < 8; ++i)
20415 : 0 : mask |= (d->perm[i * 2] >= 16) << i;
20416 : : vmode = V8HImode;
20417 : : /* FALLTHRU */
20418 : :
20419 : 1083 : do_subreg:
20420 : 1083 : target = gen_reg_rtx (vmode);
20421 : 1083 : op0 = gen_lowpart (vmode, op0);
20422 : 1083 : op1 = gen_lowpart (vmode, op1);
20423 : 1083 : break;
20424 : :
20425 : : case E_V8QImode:
20426 : 40 : for (i = 0; i < 8; i += 2)
20427 : 40 : if (d->perm[i] + 1 != d->perm[i + 1])
20428 : 40 : goto use_pblendvb;
20429 : :
20430 : 0 : for (i = 0; i < 4; ++i)
20431 : 0 : mask |= (d->perm[i * 2] >= 8) << i;
20432 : 0 : vmode = V4HImode;
20433 : 0 : goto do_subreg;
20434 : :
20435 : : case E_V4QImode:
20436 : 120 : for (i = 0; i < 4; i += 2)
20437 : 120 : if (d->perm[i] + 1 != d->perm[i + 1])
20438 : 120 : goto use_pblendvb;
20439 : :
20440 : 0 : for (i = 0; i < 2; ++i)
20441 : 0 : mask |= (d->perm[i * 2] >= 4) << i;
20442 : 0 : vmode = V2HImode;
20443 : 0 : goto do_subreg;
20444 : :
20445 : : case E_V32QImode:
20446 : : /* See if bytes move in pairs. If not, vpblendvb must be used. */
20447 : 4928 : for (i = 0; i < 32; i += 2)
20448 : 4640 : if (d->perm[i] + 1 != d->perm[i + 1])
20449 : 32 : goto use_pblendvb;
20450 : : /* See if bytes move in quadruplets. If yes, vpblendd
20451 : : with immediate can be used. */
20452 : 2592 : for (i = 0; i < 32; i += 4)
20453 : 2304 : if (d->perm[i] + 2 != d->perm[i + 2])
20454 : : break;
20455 : 288 : if (i < 32)
20456 : : {
20457 : : /* See if bytes move the same in both lanes. If yes,
20458 : : vpblendw with immediate can be used. */
20459 : 0 : for (i = 0; i < 16; i += 2)
20460 : 0 : if (d->perm[i] + 16 != d->perm[i + 16])
20461 : 0 : goto use_pblendvb;
20462 : :
20463 : : /* Use vpblendw. */
20464 : 0 : for (i = 0; i < 16; ++i)
20465 : 0 : mask |= (d->perm[i * 2] >= 32) << i;
20466 : 0 : vmode = V16HImode;
20467 : 0 : goto do_subreg;
20468 : : }
20469 : :
20470 : : /* Use vpblendd. */
20471 : 2592 : for (i = 0; i < 8; ++i)
20472 : 2304 : mask |= (d->perm[i * 4] >= 32) << i;
20473 : 288 : vmode = V8SImode;
20474 : 288 : goto do_subreg;
20475 : :
20476 : : case E_V16HImode:
20477 : : /* See if words move in pairs. If yes, vpblendd can be used. */
20478 : 177 : for (i = 0; i < 16; i += 2)
20479 : 161 : if (d->perm[i] + 1 != d->perm[i + 1])
20480 : : break;
20481 : 49 : if (i < 16)
20482 : : {
20483 : : /* See if words move the same in both lanes. If not,
20484 : : vpblendvb must be used. */
20485 : 290 : for (i = 0; i < 8; i++)
20486 : 258 : if (d->perm[i] + 8 != d->perm[i + 8])
20487 : : {
20488 : : /* Use vpblendvb. */
20489 : 33 : for (i = 0; i < 32; ++i)
20490 : 32 : rperm[i] = (d->perm[i / 2] < 16 ? const0_rtx : constm1_rtx);
20491 : :
20492 : 1 : vmode = V32QImode;
20493 : 1 : nelt = 32;
20494 : 1 : target = gen_reg_rtx (vmode);
20495 : 1 : op0 = gen_lowpart (vmode, op0);
20496 : 1 : op1 = gen_lowpart (vmode, op1);
20497 : 1 : goto finish_pblendvb;
20498 : : }
20499 : :
20500 : : /* Use vpblendw. */
20501 : 544 : for (i = 0; i < 16; ++i)
20502 : 512 : mask |= (d->perm[i] >= 16) << i;
20503 : : break;
20504 : : }
20505 : :
20506 : : /* Use vpblendd. */
20507 : 144 : for (i = 0; i < 8; ++i)
20508 : 128 : mask |= (d->perm[i * 2] >= 16) << i;
20509 : 16 : vmode = V8SImode;
20510 : 16 : goto do_subreg;
20511 : :
20512 : : case E_V4DImode:
20513 : : /* Use vpblendd. */
20514 : 40 : for (i = 0; i < 4; ++i)
20515 : 47 : mask |= (d->perm[i] >= 4 ? 3 : 0) << (i * 2);
20516 : 8 : vmode = V8SImode;
20517 : 8 : goto do_subreg;
20518 : :
20519 : 0 : default:
20520 : 0 : gcc_unreachable ();
20521 : : }
20522 : :
20523 : 2473 : switch (vmode)
20524 : : {
20525 : : case E_V8DFmode:
20526 : : case E_V8DImode:
20527 : : mmode = QImode;
20528 : : break;
20529 : 5 : case E_V16SFmode:
20530 : 5 : case E_V16SImode:
20531 : 5 : mmode = HImode;
20532 : 5 : break;
20533 : 6 : case E_V32HImode:
20534 : 6 : mmode = SImode;
20535 : 6 : break;
20536 : 1 : case E_V64QImode:
20537 : 1 : mmode = DImode;
20538 : 1 : break;
20539 : : default:
20540 : : mmode = VOIDmode;
20541 : : }
20542 : :
20543 : : /* Canonicalize vec_merge. */
20544 : 2473 : if (swap_commutative_operands_p (op1, op0)
20545 : : /* Two operands have same precedence, then
20546 : : first bit of mask select first operand. */
20547 : 2473 : || (!swap_commutative_operands_p (op0, op1)
20548 : 2473 : && !(mask & 1)))
20549 : : {
20550 : 2466 : unsigned n_elts = GET_MODE_NUNITS (vmode);
20551 : 2466 : std::swap (op0, op1);
20552 : 2466 : unsigned HOST_WIDE_INT mask_all = HOST_WIDE_INT_1U;
20553 : 2466 : if (n_elts == HOST_BITS_PER_WIDE_INT)
20554 : : mask_all = -1;
20555 : : else
20556 : 2465 : mask_all = (HOST_WIDE_INT_1U << n_elts) - 1;
20557 : 2466 : mask = ~mask & mask_all;
20558 : : }
20559 : :
20560 : 2473 : if (mmode != VOIDmode)
20561 : 16 : maskop = force_reg (mmode, gen_int_mode (mask, mmode));
20562 : : else
20563 : 2457 : maskop = GEN_INT (mask);
20564 : :
20565 : : /* This matches five different patterns with the different modes. */
20566 : 2473 : x = gen_rtx_VEC_MERGE (vmode, op1, op0, maskop);
20567 : 2473 : x = gen_rtx_SET (target, x);
20568 : 2473 : emit_insn (x);
20569 : 2473 : if (target != d->target)
20570 : 1083 : emit_move_insn (d->target, gen_lowpart (d->vmode, target));
20571 : :
20572 : : return true;
20573 : : }
20574 : :
20575 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement D
20576 : : in terms of the variable form of vpermilps.
20577 : :
20578 : : Note that we will have already failed the immediate input vpermilps,
20579 : : which requires that the high and low part shuffle be identical; the
20580 : : variable form doesn't require that. */
20581 : :
20582 : : static bool
20583 : 141415 : expand_vec_perm_vpermil (struct expand_vec_perm_d *d)
20584 : : {
20585 : 141415 : rtx rperm[8], vperm;
20586 : 141415 : unsigned i;
20587 : :
20588 : 141415 : if (!TARGET_AVX || d->vmode != V8SFmode || !d->one_operand_p)
20589 : : return false;
20590 : :
20591 : : /* We can only permute within the 128-bit lane. */
20592 : 23042 : for (i = 0; i < 8; ++i)
20593 : : {
20594 : 21962 : unsigned e = d->perm[i];
20595 : 21962 : if (i < 4 ? e >= 4 : e < 4)
20596 : : return false;
20597 : : }
20598 : :
20599 : 1080 : if (d->testing_p)
20600 : : return true;
20601 : :
20602 : 468 : for (i = 0; i < 8; ++i)
20603 : : {
20604 : 416 : unsigned e = d->perm[i];
20605 : :
20606 : : /* Within each 128-bit lane, the elements of op0 are numbered
20607 : : from 0 and the elements of op1 are numbered from 4. */
20608 : 416 : if (e >= 8 + 4)
20609 : 0 : e -= 8;
20610 : 416 : else if (e >= 4)
20611 : 208 : e -= 4;
20612 : :
20613 : 416 : rperm[i] = GEN_INT (e);
20614 : : }
20615 : :
20616 : 52 : vperm = gen_rtx_CONST_VECTOR (V8SImode, gen_rtvec_v (8, rperm));
20617 : 52 : vperm = force_reg (V8SImode, vperm);
20618 : 52 : emit_insn (gen_avx_vpermilvarv8sf3 (d->target, d->op0, vperm));
20619 : :
20620 : 52 : return true;
20621 : : }
20622 : :
20623 : : /* For V*[QHS]Imode permutations, check if the same permutation
20624 : : can't be performed in a 2x, 4x or 8x wider inner mode. */
20625 : :
20626 : : static bool
20627 : 163132 : canonicalize_vector_int_perm (const struct expand_vec_perm_d *d,
20628 : : struct expand_vec_perm_d *nd)
20629 : : {
20630 : 163132 : int i;
20631 : 163132 : machine_mode mode = VOIDmode;
20632 : :
20633 : 163132 : switch (d->vmode)
20634 : : {
20635 : : case E_V8QImode: mode = V4HImode; break;
20636 : 29087 : case E_V16QImode: mode = V8HImode; break;
20637 : 1437 : case E_V32QImode: mode = V16HImode; break;
20638 : 270 : case E_V64QImode: mode = V32HImode; break;
20639 : 11549 : case E_V4HImode: mode = V2SImode; break;
20640 : 20779 : case E_V8HImode: mode = V4SImode; break;
20641 : 1007 : case E_V16HImode: mode = V8SImode; break;
20642 : 397 : case E_V32HImode: mode = V16SImode; break;
20643 : 42394 : case E_V4SImode: mode = V2DImode; break;
20644 : 1536 : case E_V8SImode: mode = V4DImode; break;
20645 : 60 : case E_V16SImode: mode = V8DImode; break;
20646 : : default: return false;
20647 : : }
20648 : 199550 : for (i = 0; i < d->nelt; i += 2)
20649 : 185864 : if ((d->perm[i] & 1) || d->perm[i + 1] != d->perm[i] + 1)
20650 : : return false;
20651 : 13686 : nd->vmode = mode;
20652 : 13686 : nd->nelt = d->nelt / 2;
20653 : 89928 : for (i = 0; i < nd->nelt; i++)
20654 : 76242 : nd->perm[i] = d->perm[2 * i] / 2;
20655 : 27372 : if (GET_MODE_INNER (mode) != DImode)
20656 : 11995 : canonicalize_vector_int_perm (nd, nd);
20657 : 13686 : if (nd != d)
20658 : : {
20659 : 8504 : nd->one_operand_p = d->one_operand_p;
20660 : 8504 : nd->testing_p = d->testing_p;
20661 : 8504 : if (d->op0 == d->op1)
20662 : 2500 : nd->op0 = nd->op1 = gen_lowpart (nd->vmode, d->op0);
20663 : : else
20664 : : {
20665 : 6004 : nd->op0 = gen_lowpart (nd->vmode, d->op0);
20666 : 6004 : nd->op1 = gen_lowpart (nd->vmode, d->op1);
20667 : : }
20668 : 8504 : if (d->testing_p)
20669 : 5288 : nd->target = gen_raw_REG (nd->vmode, LAST_VIRTUAL_REGISTER + 1);
20670 : : else
20671 : 3216 : nd->target = gen_reg_rtx (nd->vmode);
20672 : : }
20673 : : return true;
20674 : : }
20675 : :
20676 : : /* Return true if permutation D can be performed as VMODE permutation
20677 : : instead. */
20678 : :
20679 : : static bool
20680 : 6964 : valid_perm_using_mode_p (machine_mode vmode, struct expand_vec_perm_d *d)
20681 : : {
20682 : 6964 : unsigned int i, j, chunk;
20683 : :
20684 : 6964 : if (GET_MODE_CLASS (vmode) != MODE_VECTOR_INT
20685 : 6964 : || GET_MODE_CLASS (d->vmode) != MODE_VECTOR_INT
20686 : 17244 : || GET_MODE_SIZE (vmode) != GET_MODE_SIZE (d->vmode))
20687 : : return false;
20688 : :
20689 : 10280 : if (GET_MODE_NUNITS (vmode) >= d->nelt)
20690 : : return true;
20691 : :
20692 : 4880 : chunk = d->nelt / GET_MODE_NUNITS (vmode);
20693 : 6827 : for (i = 0; i < d->nelt; i += chunk)
20694 : 6583 : if (d->perm[i] & (chunk - 1))
20695 : : return false;
20696 : : else
20697 : 12490 : for (j = 1; j < chunk; ++j)
20698 : 10543 : if (d->perm[i] + j != d->perm[i + j])
20699 : : return false;
20700 : :
20701 : : return true;
20702 : : }
20703 : :
20704 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement D
20705 : : in terms of pshufb, vpperm, vpermq, vpermd, vpermps or vperm2i128. */
20706 : :
20707 : : static bool
20708 : 140335 : expand_vec_perm_pshufb (struct expand_vec_perm_d *d)
20709 : : {
20710 : 140335 : unsigned i, nelt, eltsz, mask;
20711 : 140335 : unsigned char perm[64];
20712 : 140335 : machine_mode vmode;
20713 : 140335 : struct expand_vec_perm_d nd;
20714 : 140335 : rtx rperm[64], vperm, target, op0, op1;
20715 : :
20716 : 140335 : nelt = d->nelt;
20717 : :
20718 : 140335 : if (!d->one_operand_p)
20719 : 227604 : switch (GET_MODE_SIZE (d->vmode))
20720 : : {
20721 : 7061 : case 4:
20722 : 7061 : if (!TARGET_XOP)
20723 : : return false;
20724 : : vmode = V4QImode;
20725 : : break;
20726 : :
20727 : 18975 : case 8:
20728 : 18975 : if (!TARGET_XOP)
20729 : : return false;
20730 : : vmode = V8QImode;
20731 : : break;
20732 : :
20733 : 74995 : case 16:
20734 : 74995 : if (!TARGET_XOP)
20735 : : return false;
20736 : : vmode = V16QImode;
20737 : : break;
20738 : :
20739 : 11827 : case 32:
20740 : 11827 : if (!TARGET_AVX2)
20741 : : return false;
20742 : :
20743 : 4291 : if (valid_perm_using_mode_p (V2TImode, d))
20744 : : {
20745 : 52 : if (d->testing_p)
20746 : : return true;
20747 : :
20748 : : /* Use vperm2i128 insn. The pattern uses
20749 : : V4DImode instead of V2TImode. */
20750 : 48 : target = d->target;
20751 : 48 : if (d->vmode != V4DImode)
20752 : 12 : target = gen_reg_rtx (V4DImode);
20753 : 48 : op0 = gen_lowpart (V4DImode, d->op0);
20754 : 48 : op1 = gen_lowpart (V4DImode, d->op1);
20755 : 48 : rperm[0]
20756 : 48 : = GEN_INT ((d->perm[0] / (nelt / 2))
20757 : : | ((d->perm[nelt / 2] / (nelt / 2)) * 16));
20758 : 48 : emit_insn (gen_avx2_permv2ti (target, op0, op1, rperm[0]));
20759 : 48 : if (target != d->target)
20760 : 12 : emit_move_insn (d->target, gen_lowpart (d->vmode, target));
20761 : 48 : return true;
20762 : : }
20763 : : /* FALLTHRU */
20764 : :
20765 : : default:
20766 : : return false;
20767 : : }
20768 : : else
20769 : 53066 : switch (GET_MODE_SIZE (d->vmode))
20770 : : {
20771 : 3174 : case 4:
20772 : 3174 : if (!TARGET_SSSE3)
20773 : : return false;
20774 : : vmode = V4QImode;
20775 : : break;
20776 : :
20777 : 1886 : case 8:
20778 : 1886 : if (!TARGET_SSSE3)
20779 : : return false;
20780 : : vmode = V8QImode;
20781 : : break;
20782 : :
20783 : 14714 : case 16:
20784 : 14714 : if (!TARGET_SSSE3)
20785 : : return false;
20786 : : vmode = V16QImode;
20787 : : break;
20788 : :
20789 : 6465 : case 32:
20790 : 6465 : if (!TARGET_AVX2)
20791 : : return false;
20792 : :
20793 : : /* V4DImode should be already handled through
20794 : : expand_vselect by vpermq instruction. */
20795 : 2507 : gcc_assert (d->vmode != V4DImode);
20796 : :
20797 : 2507 : vmode = V32QImode;
20798 : 2507 : if (d->vmode == V8SImode
20799 : 2141 : || d->vmode == V16HImode
20800 : 1925 : || d->vmode == V32QImode)
20801 : : {
20802 : : /* First see if vpermq can be used for
20803 : : V8SImode/V16HImode/V32QImode. */
20804 : 1351 : if (valid_perm_using_mode_p (V4DImode, d))
20805 : : {
20806 : 775 : for (i = 0; i < 4; i++)
20807 : 620 : perm[i] = (d->perm[i * nelt / 4] * 4 / nelt) & 3;
20808 : 155 : if (d->testing_p)
20809 : : return true;
20810 : 59 : target = gen_reg_rtx (V4DImode);
20811 : 59 : if (expand_vselect (target, gen_lowpart (V4DImode, d->op0),
20812 : : perm, 4, false))
20813 : : {
20814 : 118 : emit_move_insn (d->target,
20815 : 59 : gen_lowpart (d->vmode, target));
20816 : 59 : return true;
20817 : : }
20818 : : return false;
20819 : : }
20820 : :
20821 : : /* Next see if vpermd can be used. */
20822 : 1196 : if (valid_perm_using_mode_p (V8SImode, d))
20823 : : vmode = V8SImode;
20824 : : }
20825 : : /* Or if vpermps can be used. */
20826 : 1156 : else if (d->vmode == V8SFmode)
20827 : : vmode = V8SImode;
20828 : :
20829 : : if (vmode == V32QImode)
20830 : : {
20831 : : /* vpshufb only works intra lanes, it is not
20832 : : possible to shuffle bytes in between the lanes. */
20833 : 22039 : for (i = 0; i < nelt; ++i)
20834 : 21385 : if ((d->perm[i] ^ i) & (nelt / 2))
20835 : : return false;
20836 : : }
20837 : : break;
20838 : :
20839 : 294 : case 64:
20840 : 294 : if (!TARGET_AVX512BW)
20841 : : return false;
20842 : :
20843 : : /* If vpermq didn't work, vpshufb won't work either. */
20844 : 103 : if (d->vmode == V8DFmode || d->vmode == V8DImode)
20845 : : return false;
20846 : :
20847 : 74 : vmode = V64QImode;
20848 : 74 : if (d->vmode == V16SImode
20849 : 54 : || d->vmode == V32HImode
20850 : 18 : || d->vmode == V64QImode)
20851 : : {
20852 : : /* First see if vpermq can be used for
20853 : : V16SImode/V32HImode/V64QImode. */
20854 : 63 : if (valid_perm_using_mode_p (V8DImode, d))
20855 : : {
20856 : 0 : for (i = 0; i < 8; i++)
20857 : 0 : perm[i] = (d->perm[i * nelt / 8] * 8 / nelt) & 7;
20858 : 0 : if (d->testing_p)
20859 : : return true;
20860 : 0 : target = gen_reg_rtx (V8DImode);
20861 : 0 : if (expand_vselect (target, gen_lowpart (V8DImode, d->op0),
20862 : : perm, 8, false))
20863 : : {
20864 : 0 : emit_move_insn (d->target,
20865 : 0 : gen_lowpart (d->vmode, target));
20866 : 0 : return true;
20867 : : }
20868 : : return false;
20869 : : }
20870 : :
20871 : : /* Next see if vpermd can be used. */
20872 : 63 : if (valid_perm_using_mode_p (V16SImode, d))
20873 : : vmode = V16SImode;
20874 : : }
20875 : : /* Or if vpermps can be used. */
20876 : 11 : else if (d->vmode == V16SFmode)
20877 : : vmode = V16SImode;
20878 : :
20879 : : if (vmode == V64QImode)
20880 : : {
20881 : : /* vpshufb only works intra lanes, it is not
20882 : : possible to shuffle bytes in between the lanes. */
20883 : 226 : for (i = 0; i < nelt; ++i)
20884 : 226 : if ((d->perm[i] ^ i) & (3 * nelt / 4))
20885 : : return false;
20886 : : }
20887 : : break;
20888 : :
20889 : : default:
20890 : : return false;
20891 : : }
20892 : :
20893 : 12000 : if (d->testing_p)
20894 : : return true;
20895 : :
20896 : : /* Try to avoid variable permutation instruction. */
20897 : 9123 : if (canonicalize_vector_int_perm (d, &nd) && expand_vec_perm_1 (&nd))
20898 : : {
20899 : 1838 : emit_move_insn (d->target, gen_lowpart (d->vmode, nd.target));
20900 : 1838 : return true;
20901 : : }
20902 : :
20903 : 7285 : if (vmode == V8SImode)
20904 : 8244 : for (i = 0; i < 8; ++i)
20905 : 7328 : rperm[i] = GEN_INT ((d->perm[i * nelt / 8] * 8 / nelt) & 7);
20906 : 6369 : else if (vmode == V16SImode)
20907 : 527 : for (i = 0; i < 16; ++i)
20908 : 496 : rperm[i] = GEN_INT ((d->perm[i * nelt / 16] * 16 / nelt) & 15);
20909 : : else
20910 : : {
20911 : 6338 : eltsz = GET_MODE_UNIT_SIZE (d->vmode);
20912 : 6338 : if (!d->one_operand_p)
20913 : 3201 : mask = 2 * nelt - 1;
20914 : 3137 : else if (vmode == V64QImode)
20915 : 0 : mask = nelt / 4 - 1;
20916 : 3137 : else if (vmode == V32QImode)
20917 : 648 : mask = nelt / 2 - 1;
20918 : : else
20919 : 2489 : mask = nelt - 1;
20920 : :
20921 : 74138 : for (i = 0; i < nelt; ++i)
20922 : : {
20923 : 67800 : unsigned j, e = d->perm[i] & mask;
20924 : 177496 : for (j = 0; j < eltsz; ++j)
20925 : 109696 : rperm[i * eltsz + j] = GEN_INT (e * eltsz + j);
20926 : : }
20927 : : }
20928 : :
20929 : 7285 : machine_mode vpmode = vmode;
20930 : :
20931 : 7285 : nelt = GET_MODE_SIZE (vmode);
20932 : :
20933 : : /* Emulate narrow modes with V16QI instructions. */
20934 : 7285 : if (nelt < 16)
20935 : : {
20936 : 199 : rtx m128 = GEN_INT (-128);
20937 : :
20938 : : /* Remap elements from the second operand, as we have to
20939 : : account for inactive top elements from the first operand. */
20940 : 199 : if (!d->one_operand_p)
20941 : : {
20942 : 243 : for (i = 0; i < nelt; ++i)
20943 : : {
20944 : 216 : unsigned ival = UINTVAL (rperm[i]);
20945 : 216 : if (ival >= nelt)
20946 : 108 : rperm[i] = GEN_INT (ival + 16 - nelt);
20947 : : }
20948 : : }
20949 : :
20950 : : /* Fill inactive elements in the top positions with zeros. */
20951 : 2279 : for (i = nelt; i < 16; ++i)
20952 : 2080 : rperm[i] = m128;
20953 : :
20954 : : vpmode = V16QImode;
20955 : : }
20956 : :
20957 : 14570 : vperm = gen_rtx_CONST_VECTOR (vpmode,
20958 : 7285 : gen_rtvec_v (GET_MODE_NUNITS (vpmode), rperm));
20959 : 7285 : vperm = force_reg (vpmode, vperm);
20960 : :
20961 : 7285 : if (vmode == d->vmode)
20962 : 2827 : target = d->target;
20963 : : else
20964 : 4458 : target = gen_reg_rtx (vmode);
20965 : :
20966 : 7285 : op0 = gen_lowpart (vmode, d->op0);
20967 : :
20968 : 7285 : if (d->one_operand_p)
20969 : : {
20970 : 4084 : rtx (*gen) (rtx, rtx, rtx);
20971 : :
20972 : 4084 : if (vmode == V4QImode)
20973 : : gen = gen_mmx_pshufbv4qi3;
20974 : : else if (vmode == V8QImode)
20975 : : gen = gen_mmx_pshufbv8qi3;
20976 : : else if (vmode == V16QImode)
20977 : : gen = gen_ssse3_pshufbv16qi3;
20978 : : else if (vmode == V32QImode)
20979 : : gen = gen_avx2_pshufbv32qi3;
20980 : : else if (vmode == V64QImode)
20981 : : gen = gen_avx512bw_pshufbv64qi3;
20982 : : else if (vmode == V8SFmode)
20983 : : gen = gen_avx2_permvarv8sf;
20984 : : else if (vmode == V8SImode)
20985 : : gen = gen_avx2_permvarv8si;
20986 : : else if (vmode == V16SFmode)
20987 : : gen = gen_avx512f_permvarv16sf;
20988 : : else if (vmode == V16SImode)
20989 : : gen = gen_avx512f_permvarv16si;
20990 : : else
20991 : : gcc_unreachable ();
20992 : :
20993 : 4084 : emit_insn (gen (target, op0, vperm));
20994 : : }
20995 : : else
20996 : : {
20997 : 3201 : rtx (*gen) (rtx, rtx, rtx, rtx);
20998 : :
20999 : 3201 : op1 = gen_lowpart (vmode, d->op1);
21000 : :
21001 : 3201 : if (vmode == V4QImode)
21002 : : gen = gen_mmx_ppermv32;
21003 : : else if (vmode == V8QImode)
21004 : : gen = gen_mmx_ppermv64;
21005 : : else if (vmode == V16QImode)
21006 : : gen = gen_xop_pperm;
21007 : : else
21008 : 0 : gcc_unreachable ();
21009 : :
21010 : 3201 : emit_insn (gen (target, op0, op1, vperm));
21011 : : }
21012 : :
21013 : 7285 : if (target != d->target)
21014 : 4458 : emit_move_insn (d->target, gen_lowpart (d->vmode, target));
21015 : :
21016 : : return true;
21017 : : }
21018 : :
21019 : : /* Try to expand one-operand permutation with constant mask. */
21020 : :
21021 : : static bool
21022 : 128033 : ix86_expand_vec_one_operand_perm_avx512 (struct expand_vec_perm_d *d)
21023 : : {
21024 : 128033 : machine_mode mode = GET_MODE (d->op0);
21025 : 128033 : machine_mode maskmode = mode;
21026 : 256066 : unsigned inner_size = GET_MODE_SIZE (GET_MODE_INNER (mode));
21027 : 128033 : rtx (*gen) (rtx, rtx, rtx) = NULL;
21028 : 128033 : rtx target, op0, mask;
21029 : 128033 : rtx vec[64];
21030 : :
21031 : 128033 : if (!rtx_equal_p (d->op0, d->op1))
21032 : : return false;
21033 : :
21034 : 18739 : if (!TARGET_AVX512F)
21035 : : return false;
21036 : :
21037 : : /* Accept VNxHImode and VNxQImode now. */
21038 : 623 : if (!TARGET_AVX512VL && GET_MODE_SIZE (mode) < 64)
21039 : : return false;
21040 : :
21041 : : /* vpermw. */
21042 : 363 : if (!TARGET_AVX512BW && inner_size == 2)
21043 : : return false;
21044 : :
21045 : : /* vpermb. */
21046 : 229 : if (!TARGET_AVX512VBMI && inner_size == 1)
21047 : : return false;
21048 : :
21049 : 140 : switch (mode)
21050 : : {
21051 : : case E_V16SImode:
21052 : : gen = gen_avx512f_permvarv16si;
21053 : : break;
21054 : 4 : case E_V16SFmode:
21055 : 4 : gen = gen_avx512f_permvarv16sf;
21056 : 4 : maskmode = V16SImode;
21057 : 4 : break;
21058 : 0 : case E_V8DImode:
21059 : 0 : gen = gen_avx512f_permvarv8di;
21060 : 0 : break;
21061 : 29 : case E_V8DFmode:
21062 : 29 : gen = gen_avx512f_permvarv8df;
21063 : 29 : maskmode = V8DImode;
21064 : 29 : break;
21065 : 42 : case E_V32HImode:
21066 : 42 : gen = gen_avx512bw_permvarv32hi;
21067 : 42 : break;
21068 : 14 : case E_V16HImode:
21069 : 14 : gen = gen_avx512vl_permvarv16hi;
21070 : 14 : break;
21071 : 6 : case E_V8HImode:
21072 : 6 : gen = gen_avx512vl_permvarv8hi;
21073 : 6 : break;
21074 : 2 : case E_V64QImode:
21075 : 2 : gen = gen_avx512bw_permvarv64qi;
21076 : 2 : break;
21077 : 2 : case E_V32QImode:
21078 : 2 : gen = gen_avx512vl_permvarv32qi;
21079 : 2 : break;
21080 : 0 : case E_V16QImode:
21081 : 0 : gen = gen_avx512vl_permvarv16qi;
21082 : 0 : break;
21083 : :
21084 : : default:
21085 : : return false;
21086 : : }
21087 : :
21088 : 139 : if (d->testing_p)
21089 : : return true;
21090 : :
21091 : 130 : target = d->target;
21092 : 130 : op0 = d->op0;
21093 : 2730 : for (int i = 0; i < d->nelt; ++i)
21094 : 2600 : vec[i] = GEN_INT (d->perm[i]);
21095 : 130 : mask = gen_rtx_CONST_VECTOR (maskmode, gen_rtvec_v (d->nelt, vec));
21096 : 130 : emit_insn (gen (target, op0, force_reg (maskmode, mask)));
21097 : 130 : return true;
21098 : : }
21099 : :
21100 : : static bool expand_vec_perm_palignr (struct expand_vec_perm_d *d, bool);
21101 : :
21102 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to instantiate D
21103 : : in a single instruction. */
21104 : :
21105 : : static bool
21106 : 346832 : expand_vec_perm_1 (struct expand_vec_perm_d *d)
21107 : : {
21108 : 346832 : unsigned i, nelt = d->nelt;
21109 : 346832 : struct expand_vec_perm_d nd;
21110 : :
21111 : : /* Check plain VEC_SELECT first, because AVX has instructions that could
21112 : : match both SEL and SEL+CONCAT, but the plain SEL will allow a memory
21113 : : input where SEL+CONCAT may not. */
21114 : 346832 : if (d->one_operand_p)
21115 : : {
21116 : : int mask = nelt - 1;
21117 : : bool identity_perm = true;
21118 : : bool broadcast_perm = true;
21119 : :
21120 : 493970 : for (i = 0; i < nelt; i++)
21121 : : {
21122 : 437606 : nd.perm[i] = d->perm[i] & mask;
21123 : 437606 : if (nd.perm[i] != i)
21124 : 324604 : identity_perm = false;
21125 : 437606 : if (nd.perm[i])
21126 : 366381 : broadcast_perm = false;
21127 : : }
21128 : :
21129 : 56364 : if (identity_perm)
21130 : : {
21131 : 59 : if (!d->testing_p)
21132 : 5 : emit_move_insn (d->target, d->op0);
21133 : 59 : return true;
21134 : : }
21135 : 56305 : else if (broadcast_perm && TARGET_AVX2)
21136 : : {
21137 : : /* Use vpbroadcast{b,w,d}. */
21138 : 208 : rtx (*gen) (rtx, rtx) = NULL;
21139 : 208 : switch (d->vmode)
21140 : : {
21141 : 1 : case E_V64QImode:
21142 : 1 : if (TARGET_AVX512BW)
21143 : : gen = gen_avx512bw_vec_dupv64qi_1;
21144 : : break;
21145 : 4 : case E_V32QImode:
21146 : 4 : gen = gen_avx2_pbroadcastv32qi_1;
21147 : 4 : break;
21148 : 1 : case E_V32HImode:
21149 : 1 : if (TARGET_AVX512BW)
21150 : : gen = gen_avx512bw_vec_dupv32hi_1;
21151 : : break;
21152 : 4 : case E_V16HImode:
21153 : 4 : gen = gen_avx2_pbroadcastv16hi_1;
21154 : 4 : break;
21155 : 0 : case E_V16SImode:
21156 : 0 : if (TARGET_AVX512F)
21157 : : gen = gen_avx512f_vec_dupv16si_1;
21158 : : break;
21159 : 4 : case E_V8SImode:
21160 : 4 : gen = gen_avx2_pbroadcastv8si_1;
21161 : 4 : break;
21162 : 4 : case E_V16QImode:
21163 : 4 : gen = gen_avx2_pbroadcastv16qi;
21164 : 4 : break;
21165 : 4 : case E_V8HImode:
21166 : 4 : gen = gen_avx2_pbroadcastv8hi;
21167 : 4 : break;
21168 : 0 : case E_V16SFmode:
21169 : 0 : if (TARGET_AVX512F)
21170 : : gen = gen_avx512f_vec_dupv16sf_1;
21171 : : break;
21172 : : case E_V8SFmode:
21173 : : gen = gen_avx2_vec_dupv8sf_1;
21174 : : break;
21175 : 0 : case E_V8DFmode:
21176 : 0 : if (TARGET_AVX512F)
21177 : : gen = gen_avx512f_vec_dupv8df_1;
21178 : : break;
21179 : 0 : case E_V8DImode:
21180 : 0 : if (TARGET_AVX512F)
21181 : : gen = gen_avx512f_vec_dupv8di_1;
21182 : : break;
21183 : : /* For other modes prefer other shuffles this function creates. */
21184 : : default: break;
21185 : : }
21186 : 20 : if (gen != NULL)
21187 : : {
21188 : 22 : if (!d->testing_p)
21189 : 22 : emit_insn (gen (d->target, d->op0));
21190 : 22 : return true;
21191 : : }
21192 : : }
21193 : :
21194 : 56283 : if (expand_vselect (d->target, d->op0, nd.perm, nelt, d->testing_p))
21195 : : return true;
21196 : :
21197 : : /* There are plenty of patterns in sse.md that are written for
21198 : : SEL+CONCAT and are not replicated for a single op. Perhaps
21199 : : that should be changed, to avoid the nastiness here. */
21200 : :
21201 : : /* Recognize interleave style patterns, which means incrementing
21202 : : every other permutation operand. */
21203 : 212066 : for (i = 0; i < nelt; i += 2)
21204 : : {
21205 : 174630 : nd.perm[i] = d->perm[i] & mask;
21206 : 174630 : nd.perm[i + 1] = (d->perm[i + 1] & mask) + nelt;
21207 : : }
21208 : 37436 : if (expand_vselect_vconcat (d->target, d->op0, d->op0, nd.perm, nelt,
21209 : 37436 : d->testing_p))
21210 : : return true;
21211 : :
21212 : : /* Recognize shufps, which means adding {0, 0, nelt, nelt}. */
21213 : 33396 : if (nelt >= 4)
21214 : : {
21215 : 116083 : for (i = 0; i < nelt; i += 4)
21216 : : {
21217 : 82687 : nd.perm[i + 0] = d->perm[i + 0] & mask;
21218 : 82687 : nd.perm[i + 1] = d->perm[i + 1] & mask;
21219 : 82687 : nd.perm[i + 2] = (d->perm[i + 2] & mask) + nelt;
21220 : 82687 : nd.perm[i + 3] = (d->perm[i + 3] & mask) + nelt;
21221 : : }
21222 : :
21223 : 33396 : if (expand_vselect_vconcat (d->target, d->op0, d->op0, nd.perm, nelt,
21224 : 33396 : d->testing_p))
21225 : : return true;
21226 : : }
21227 : : }
21228 : :
21229 : : /* Try the SSE4.1 blend variable merge instructions. */
21230 : 318179 : if (expand_vec_perm_blend (d))
21231 : : return true;
21232 : :
21233 : : /* Try movss/movsd instructions. */
21234 : 317430 : if (expand_vec_perm_movs (d))
21235 : : return true;
21236 : :
21237 : : /* Try the SSE4.1 insertps instruction. */
21238 : 289211 : if (expand_vec_perm_insertps (d))
21239 : : return true;
21240 : :
21241 : : /* Try the fully general two operand permute. */
21242 : 284618 : if (expand_vselect_vconcat (d->target, d->op0, d->op1, d->perm, nelt,
21243 : 284618 : d->testing_p))
21244 : : return true;
21245 : :
21246 : : /* Recognize interleave style patterns with reversed operands. */
21247 : 141420 : if (!d->one_operand_p)
21248 : : {
21249 : 915409 : for (i = 0; i < nelt; ++i)
21250 : : {
21251 : 801602 : unsigned e = d->perm[i];
21252 : 801602 : if (e >= nelt)
21253 : 391148 : e -= nelt;
21254 : : else
21255 : 410454 : e += nelt;
21256 : 801602 : nd.perm[i] = e;
21257 : : }
21258 : :
21259 : 113807 : if (expand_vselect_vconcat (d->target, d->op1, d->op0, nd.perm, nelt,
21260 : 113807 : d->testing_p))
21261 : : return true;
21262 : : }
21263 : :
21264 : : /* Try one of the AVX vpermil variable permutations. */
21265 : 141415 : if (expand_vec_perm_vpermil (d))
21266 : : return true;
21267 : :
21268 : : /* Try the SSSE3 pshufb or XOP vpperm or AVX2 vperm2i128,
21269 : : vpshufb, vpermd, vpermps or vpermq variable permutation. */
21270 : 140335 : if (expand_vec_perm_pshufb (d))
21271 : : return true;
21272 : :
21273 : : /* Try the AVX2 vpalignr instruction. */
21274 : 128128 : if (expand_vec_perm_palignr (d, true))
21275 : : return true;
21276 : :
21277 : : /* Try the AVX512F vperm{w,b,s,d} instructions */
21278 : 128033 : if (ix86_expand_vec_one_operand_perm_avx512 (d))
21279 : : return true;
21280 : :
21281 : : /* Try the AVX512F vpermt2/vpermi2 instructions. */
21282 : 127894 : if (ix86_expand_vec_perm_vpermt2 (NULL_RTX, NULL_RTX, NULL_RTX, NULL_RTX, d))
21283 : : return true;
21284 : :
21285 : : /* See if we can get the same permutation in different vector integer
21286 : : mode. */
21287 : 127004 : if (canonicalize_vector_int_perm (d, &nd) && expand_vec_perm_1 (&nd))
21288 : : {
21289 : 6147 : if (!d->testing_p)
21290 : 1172 : emit_move_insn (d->target, gen_lowpart (d->vmode, nd.target));
21291 : 6147 : return true;
21292 : : }
21293 : : return false;
21294 : : }
21295 : :
21296 : : /* Canonicalize vec_perm index to make the first index
21297 : : always comes from the first vector. */
21298 : : static void
21299 : 8203 : ix86_vec_perm_index_canon (struct expand_vec_perm_d *d)
21300 : : {
21301 : 8203 : unsigned nelt = d->nelt;
21302 : 8203 : if (d->perm[0] < nelt)
21303 : : return;
21304 : :
21305 : 5 : for (unsigned i = 0; i != nelt; i++)
21306 : 4 : d->perm[i] = (d->perm[i] + nelt) % (2 * nelt);
21307 : :
21308 : 1 : std::swap (d->op0, d->op1);
21309 : 1 : return;
21310 : : }
21311 : :
21312 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement D
21313 : : in terms of a pair of shufps+ shufps/pshufd instructions. */
21314 : : static bool
21315 : 86920 : expand_vec_perm_shufps_shufps (struct expand_vec_perm_d *d)
21316 : : {
21317 : 86920 : unsigned char perm1[4];
21318 : 86920 : machine_mode vmode = d->vmode;
21319 : 86920 : bool ok;
21320 : 86920 : unsigned i, j, k, count = 0;
21321 : :
21322 : 86920 : if (d->one_operand_p
21323 : 81568 : || (vmode != V4SImode && vmode != V4SFmode))
21324 : : return false;
21325 : :
21326 : 35938 : if (d->testing_p)
21327 : : return true;
21328 : :
21329 : 8203 : ix86_vec_perm_index_canon (d);
21330 : 49218 : for (i = 0; i < 4; ++i)
21331 : 51341 : count += d->perm[i] > 3 ? 1 : 0;
21332 : :
21333 : 8203 : gcc_assert (count & 3);
21334 : :
21335 : 8203 : rtx tmp = gen_reg_rtx (vmode);
21336 : : /* 2 from op0 and 2 from op1. */
21337 : 8203 : if (count == 2)
21338 : : {
21339 : : unsigned char perm2[4];
21340 : 18460 : for (i = 0, j = 0, k = 2; i < 4; ++i)
21341 : 14768 : if (d->perm[i] & 4)
21342 : : {
21343 : 7384 : perm1[k++] = d->perm[i];
21344 : 7384 : perm2[i] = k - 1;
21345 : : }
21346 : : else
21347 : : {
21348 : 7384 : perm1[j++] = d->perm[i];
21349 : 7384 : perm2[i] = j - 1;
21350 : : }
21351 : :
21352 : : /* shufps. */
21353 : 7384 : ok = expand_vselect_vconcat (tmp, d->op0, d->op1,
21354 : 3692 : perm1, d->nelt, false);
21355 : 3692 : gcc_assert (ok);
21356 : 3692 : if (vmode == V4SImode && TARGET_SSE2)
21357 : : /* pshufd. */
21358 : 2162 : ok = expand_vselect (d->target, tmp,
21359 : 2162 : perm2, d->nelt, false);
21360 : : else
21361 : : {
21362 : : /* shufps. */
21363 : 1530 : perm2[2] += 4;
21364 : 1530 : perm2[3] += 4;
21365 : 1530 : ok = expand_vselect_vconcat (d->target, tmp, tmp,
21366 : 1530 : perm2, d->nelt, false);
21367 : : }
21368 : 3692 : gcc_assert (ok);
21369 : : }
21370 : : /* 3 from one op and 1 from another. */
21371 : : else
21372 : : {
21373 : 22555 : unsigned pair_idx = 8, lone_idx = 8, shift;
21374 : :
21375 : : /* Find the lone index. */
21376 : 22555 : for (i = 0; i < 4; ++i)
21377 : 18044 : if ((d->perm[i] > 3 && count == 1)
21378 : 14727 : || (d->perm[i] < 4 && count == 3))
21379 : 18044 : lone_idx = i;
21380 : :
21381 : : /* When lone_idx is not 0, it must from second op(count == 1). */
21382 : 5705 : gcc_assert (count == (lone_idx ? 1 : 3));
21383 : :
21384 : : /* Find the pair index that sits in the same half as the lone index. */
21385 : 4511 : shift = lone_idx & 2;
21386 : 4511 : pair_idx = 1 - lone_idx + 2 * shift;
21387 : :
21388 : : /* First permutate lone index and pair index into the same vector as
21389 : : [ lone, lone, pair, pair ]. */
21390 : 9022 : perm1[1] = perm1[0]
21391 : 4511 : = (count == 3) ? d->perm[lone_idx] : d->perm[lone_idx] - 4;
21392 : 9022 : perm1[3] = perm1[2]
21393 : 4511 : = (count == 3) ? d->perm[pair_idx] : d->perm[pair_idx] + 4;
21394 : :
21395 : : /* Alway put the vector contains lone indx at the first. */
21396 : 4511 : if (count == 1)
21397 : 3317 : std::swap (d->op0, d->op1);
21398 : :
21399 : : /* shufps. */
21400 : 9022 : ok = expand_vselect_vconcat (tmp, d->op0, d->op1,
21401 : 4511 : perm1, d->nelt, false);
21402 : 4511 : gcc_assert (ok);
21403 : :
21404 : : /* Refine lone and pair index to original order. */
21405 : 4511 : perm1[shift] = lone_idx << 1;
21406 : 4511 : perm1[shift + 1] = pair_idx << 1;
21407 : :
21408 : : /* Select the remaining 2 elements in another vector. */
21409 : 13533 : for (i = 2 - shift; i < 4 - shift; ++i)
21410 : 9022 : perm1[i] = lone_idx == 1 ? d->perm[i] + 4 : d->perm[i];
21411 : :
21412 : : /* Adjust to original selector. */
21413 : 4511 : if (lone_idx > 1)
21414 : 2235 : std::swap (tmp, d->op1);
21415 : :
21416 : : /* shufps. */
21417 : 9022 : ok = expand_vselect_vconcat (d->target, tmp, d->op1,
21418 : 4511 : perm1, d->nelt, false);
21419 : :
21420 : 4511 : gcc_assert (ok);
21421 : : }
21422 : :
21423 : : return true;
21424 : : }
21425 : :
21426 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement D
21427 : : in terms of a pair of pshuflw + pshufhw instructions. */
21428 : :
21429 : : static bool
21430 : 104628 : expand_vec_perm_pshuflw_pshufhw (struct expand_vec_perm_d *d)
21431 : : {
21432 : 104628 : unsigned char perm2[MAX_VECT_LEN];
21433 : 104628 : unsigned i;
21434 : 104628 : bool ok;
21435 : :
21436 : 104628 : if (d->vmode != V8HImode || !d->one_operand_p)
21437 : : return false;
21438 : :
21439 : : /* The two permutations only operate in 64-bit lanes. */
21440 : 15312 : for (i = 0; i < 4; ++i)
21441 : 12329 : if (d->perm[i] >= 4)
21442 : : return false;
21443 : 14859 : for (i = 4; i < 8; ++i)
21444 : 11890 : if (d->perm[i] < 4)
21445 : : return false;
21446 : :
21447 : 2969 : if (d->testing_p)
21448 : : return true;
21449 : :
21450 : : /* Emit the pshuflw. */
21451 : 134 : memcpy (perm2, d->perm, 4);
21452 : 670 : for (i = 4; i < 8; ++i)
21453 : 536 : perm2[i] = i;
21454 : 134 : ok = expand_vselect (d->target, d->op0, perm2, 8, d->testing_p);
21455 : 134 : gcc_assert (ok);
21456 : :
21457 : : /* Emit the pshufhw. */
21458 : 134 : memcpy (perm2 + 4, d->perm + 4, 4);
21459 : 670 : for (i = 0; i < 4; ++i)
21460 : 536 : perm2[i] = i;
21461 : 134 : ok = expand_vselect (d->target, d->target, perm2, 8, d->testing_p);
21462 : 134 : gcc_assert (ok);
21463 : :
21464 : : return true;
21465 : : }
21466 : :
21467 : : /* Try to permute 2 64-bit vectors by punpckldq + 128-bit vector shuffle. */
21468 : : static bool
21469 : 50982 : expand_vec_perm_punpckldq_pshuf (struct expand_vec_perm_d *d)
21470 : : {
21471 : 50982 : if (GET_MODE_BITSIZE (d->vmode) != 64
21472 : 15497 : || !TARGET_MMX_WITH_SSE
21473 : 66479 : || d->one_operand_p)
21474 : : return false;
21475 : :
21476 : 14281 : machine_mode widen_vmode;
21477 : 14281 : switch (d->vmode)
21478 : : {
21479 : : /* pshufd. */
21480 : : case E_V2SImode:
21481 : : widen_vmode = V4SImode;
21482 : : break;
21483 : :
21484 : : /* pshufd. */
21485 : 1100 : case E_V2SFmode:
21486 : 1100 : widen_vmode = V4SFmode;
21487 : 1100 : break;
21488 : :
21489 : 4891 : case E_V4HImode:
21490 : 4891 : widen_vmode = V8HImode;
21491 : : /* pshufb. */
21492 : 4891 : if (!TARGET_SSSE3)
21493 : : return false;
21494 : : break;
21495 : :
21496 : 5736 : case E_V8QImode:
21497 : : /* pshufb. */
21498 : 5736 : widen_vmode = V16QImode;
21499 : 5736 : if (!TARGET_SSSE3)
21500 : : return false;
21501 : : break;
21502 : :
21503 : : default:
21504 : : return false;
21505 : : }
21506 : :
21507 : 5714 : if (d->testing_p)
21508 : : return true;
21509 : :
21510 : 248 : struct expand_vec_perm_d dperm;
21511 : 248 : dperm.target = gen_reg_rtx (widen_vmode);
21512 : 248 : rtx op0 = gen_reg_rtx (widen_vmode);
21513 : 248 : emit_move_insn (op0, gen_rtx_VEC_CONCAT (widen_vmode, d->op0, d->op1));
21514 : 248 : dperm.op0 = op0;
21515 : 248 : dperm.op1 = op0;
21516 : 248 : dperm.vmode = widen_vmode;
21517 : 248 : unsigned nelt = GET_MODE_NUNITS (widen_vmode);
21518 : 248 : dperm.nelt = nelt;
21519 : 248 : dperm.one_operand_p = true;
21520 : 248 : dperm.testing_p = false;
21521 : :
21522 : 1622 : for (unsigned i = 0; i != nelt / 2; i++)
21523 : : {
21524 : 1374 : dperm.perm[i] = d->perm[i];
21525 : 1374 : dperm.perm[i + nelt / 2] = d->perm[i];
21526 : : }
21527 : :
21528 : 248 : gcc_assert (expand_vec_perm_1 (&dperm));
21529 : 248 : emit_move_insn (d->target, lowpart_subreg (d->vmode,
21530 : : dperm.target,
21531 : : dperm.vmode));
21532 : 248 : return true;
21533 : : }
21534 : :
21535 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to simplify
21536 : : the permutation using the SSSE3 palignr instruction. This succeeds
21537 : : when all of the elements in PERM fit within one vector and we merely
21538 : : need to shift them down so that a single vector permutation has a
21539 : : chance to succeed. If SINGLE_INSN_ONLY_P, succeed if only
21540 : : the vpalignr instruction itself can perform the requested permutation. */
21541 : :
21542 : : static bool
21543 : 229787 : expand_vec_perm_palignr (struct expand_vec_perm_d *d, bool single_insn_only_p)
21544 : : {
21545 : 229787 : unsigned i, nelt = d->nelt;
21546 : 229787 : unsigned min, max, minswap, maxswap;
21547 : 229787 : bool in_order, ok, swap = false;
21548 : 229787 : rtx shift, target;
21549 : 229787 : struct expand_vec_perm_d dcopy;
21550 : :
21551 : : /* Even with AVX, palignr only operates on 128-bit vectors,
21552 : : in AVX2 palignr operates on both 128-bit lanes. */
21553 : 130096 : if ((!TARGET_SSSE3 || GET_MODE_SIZE (d->vmode) != 16)
21554 : 278747 : && (!TARGET_AVX2 || GET_MODE_SIZE (d->vmode) != 32))
21555 : : return false;
21556 : :
21557 : 34762 : min = 2 * nelt;
21558 : 34762 : max = 0;
21559 : 34762 : minswap = 2 * nelt;
21560 : 34762 : maxswap = 0;
21561 : 254254 : for (i = 0; i < nelt; ++i)
21562 : : {
21563 : 219492 : unsigned e = d->perm[i];
21564 : 219492 : unsigned eswap = d->perm[i] ^ nelt;
21565 : 438984 : if (GET_MODE_SIZE (d->vmode) == 32)
21566 : : {
21567 : 85560 : e = (e & ((nelt / 2) - 1)) | ((e & nelt) >> 1);
21568 : 85560 : eswap = e ^ (nelt / 2);
21569 : : }
21570 : 219492 : if (e < min)
21571 : : min = e;
21572 : 219492 : if (e > max)
21573 : : max = e;
21574 : 219492 : if (eswap < minswap)
21575 : : minswap = eswap;
21576 : 219492 : if (eswap > maxswap)
21577 : : maxswap = eswap;
21578 : : }
21579 : 34762 : if (min == 0
21580 : 50322 : || max - min >= (GET_MODE_SIZE (d->vmode) == 32 ? nelt / 2 : nelt))
21581 : : {
21582 : 31573 : if (d->one_operand_p
21583 : 31307 : || minswap == 0
21584 : 66775 : || maxswap - minswap >= (GET_MODE_SIZE (d->vmode) == 32
21585 : 17601 : ? nelt / 2 : nelt))
21586 : : return false;
21587 : : swap = true;
21588 : : min = minswap;
21589 : 6385 : max = maxswap;
21590 : : }
21591 : :
21592 : : /* Given that we have SSSE3, we know we'll be able to implement the
21593 : : single operand permutation after the palignr with pshufb for
21594 : : 128-bit vectors. If SINGLE_INSN_ONLY_P, in_order has to be computed
21595 : : first. */
21596 : 6423 : if (d->testing_p && GET_MODE_SIZE (d->vmode) == 16 && !single_insn_only_p)
21597 : : return true;
21598 : :
21599 : 6385 : dcopy = *d;
21600 : 6385 : if (swap)
21601 : : {
21602 : 3196 : dcopy.op0 = d->op1;
21603 : 3196 : dcopy.op1 = d->op0;
21604 : 15980 : for (i = 0; i < nelt; ++i)
21605 : 12784 : dcopy.perm[i] ^= nelt;
21606 : : }
21607 : :
21608 : : in_order = true;
21609 : 32409 : for (i = 0; i < nelt; ++i)
21610 : : {
21611 : 26024 : unsigned e = dcopy.perm[i];
21612 : 26024 : if (GET_MODE_SIZE (d->vmode) == 32
21613 : 960 : && e >= nelt
21614 : 26228 : && (e & (nelt / 2 - 1)) < min)
21615 : 204 : e = e - min - (nelt / 2);
21616 : : else
21617 : 25820 : e = e - min;
21618 : 26024 : if (e != i)
21619 : 19386 : in_order = false;
21620 : 26024 : dcopy.perm[i] = e;
21621 : : }
21622 : 6385 : dcopy.one_operand_p = true;
21623 : :
21624 : 6385 : if (single_insn_only_p && !in_order)
21625 : : return false;
21626 : :
21627 : : /* For AVX2, test whether we can permute the result in one instruction. */
21628 : 3238 : if (d->testing_p)
21629 : : {
21630 : 38 : if (in_order)
21631 : : return true;
21632 : 0 : dcopy.op1 = dcopy.op0;
21633 : 0 : return expand_vec_perm_1 (&dcopy);
21634 : : }
21635 : :
21636 : 6400 : shift = GEN_INT (min * GET_MODE_UNIT_BITSIZE (d->vmode));
21637 : 6400 : if (GET_MODE_SIZE (d->vmode) == 16)
21638 : : {
21639 : 3141 : target = gen_reg_rtx (V1TImode);
21640 : 3141 : emit_insn (gen_ssse3_palignrv1ti (target,
21641 : 3141 : gen_lowpart (V1TImode, dcopy.op1),
21642 : 3141 : gen_lowpart (V1TImode, dcopy.op0),
21643 : : shift));
21644 : : }
21645 : : else
21646 : : {
21647 : 59 : target = gen_reg_rtx (V2TImode);
21648 : 59 : emit_insn (gen_avx2_palignrv2ti (target,
21649 : 59 : gen_lowpart (V2TImode, dcopy.op1),
21650 : 59 : gen_lowpart (V2TImode, dcopy.op0),
21651 : : shift));
21652 : : }
21653 : :
21654 : 3200 : dcopy.op0 = dcopy.op1 = gen_lowpart (d->vmode, target);
21655 : :
21656 : : /* Test for the degenerate case where the alignment by itself
21657 : : produces the desired permutation. */
21658 : 3200 : if (in_order)
21659 : : {
21660 : 57 : emit_move_insn (d->target, dcopy.op0);
21661 : 57 : return true;
21662 : : }
21663 : :
21664 : 3143 : ok = expand_vec_perm_1 (&dcopy);
21665 : 3155 : gcc_assert (ok || GET_MODE_SIZE (d->vmode) == 32);
21666 : :
21667 : : return ok;
21668 : : }
21669 : :
21670 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to simplify
21671 : : the permutation using the SSE4_1 pblendv instruction. Potentially
21672 : : reduces permutation from 2 pshufb and or to 1 pshufb and pblendv. */
21673 : :
21674 : : static bool
21675 : 92108 : expand_vec_perm_pblendv (struct expand_vec_perm_d *d)
21676 : : {
21677 : 92108 : unsigned i, which, nelt = d->nelt;
21678 : 92108 : struct expand_vec_perm_d dcopy, dcopy1;
21679 : 92108 : machine_mode vmode = d->vmode;
21680 : 92108 : bool ok;
21681 : :
21682 : : /* Use the same checks as in expand_vec_perm_blend. */
21683 : 92108 : if (d->one_operand_p)
21684 : : return false;
21685 : 90786 : if (TARGET_AVX2 && GET_MODE_SIZE (vmode) == 32)
21686 : : ;
21687 : 84686 : else if (TARGET_AVX && (vmode == V4DFmode || vmode == V8SFmode))
21688 : : ;
21689 : 78813 : else if (TARGET_SSE4_1
21690 : 88868 : && (GET_MODE_SIZE (vmode) == 16
21691 : 8210 : || (TARGET_MMX_WITH_SSE && GET_MODE_SIZE (vmode) == 8)
21692 : 2287 : || GET_MODE_SIZE (vmode) == 4))
21693 : : ;
21694 : : else
21695 : : return false;
21696 : :
21697 : : /* Figure out where permutation elements stay not in their
21698 : : respective lanes. */
21699 : 132655 : for (i = 0, which = 0; i < nelt; ++i)
21700 : : {
21701 : 115164 : unsigned e = d->perm[i];
21702 : 115164 : if (e != i)
21703 : 157074 : which |= (e < nelt ? 1 : 2);
21704 : : }
21705 : : /* We can pblend the part where elements stay not in their
21706 : : respective lanes only when these elements are all in one
21707 : : half of a permutation.
21708 : : {0 1 8 3 4 5 9 7} is ok as 8, 9 are at not at their respective
21709 : : lanes, but both 8 and 9 >= 8
21710 : : {0 1 8 3 4 5 2 7} is not ok as 2 and 8 are not at their
21711 : : respective lanes and 8 >= 8, but 2 not. */
21712 : 17491 : if (which != 1 && which != 2)
21713 : : return false;
21714 : 3450 : if (d->testing_p && GET_MODE_SIZE (vmode) == 16)
21715 : : return true;
21716 : :
21717 : : /* First we apply one operand permutation to the part where
21718 : : elements stay not in their respective lanes. */
21719 : 2091 : dcopy = *d;
21720 : 2091 : if (which == 2)
21721 : 2091 : dcopy.op0 = dcopy.op1 = d->op1;
21722 : : else
21723 : 0 : dcopy.op0 = dcopy.op1 = d->op0;
21724 : 2091 : if (!d->testing_p)
21725 : 732 : dcopy.target = gen_reg_rtx (vmode);
21726 : 2091 : dcopy.one_operand_p = true;
21727 : :
21728 : 17147 : for (i = 0; i < nelt; ++i)
21729 : 15056 : dcopy.perm[i] = d->perm[i] & (nelt - 1);
21730 : :
21731 : 2091 : ok = expand_vec_perm_1 (&dcopy);
21732 : 4182 : if (GET_MODE_SIZE (vmode) != 16 && !ok)
21733 : : return false;
21734 : : else
21735 : 1796 : gcc_assert (ok);
21736 : 1796 : if (d->testing_p)
21737 : : return true;
21738 : :
21739 : : /* Next we put permuted elements into their positions. */
21740 : 670 : dcopy1 = *d;
21741 : 670 : if (which == 2)
21742 : 670 : dcopy1.op1 = dcopy.target;
21743 : : else
21744 : 0 : dcopy1.op0 = dcopy.target;
21745 : :
21746 : 5706 : for (i = 0; i < nelt; ++i)
21747 : 5036 : dcopy1.perm[i] = ((d->perm[i] >= nelt) ? (nelt + i) : i);
21748 : :
21749 : 670 : ok = expand_vec_perm_blend (&dcopy1);
21750 : 670 : gcc_assert (ok);
21751 : :
21752 : : return true;
21753 : : }
21754 : :
21755 : : static bool expand_vec_perm_interleave3 (struct expand_vec_perm_d *d);
21756 : :
21757 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to simplify
21758 : : a two vector permutation into a single vector permutation by using
21759 : : an interleave operation to merge the vectors. */
21760 : :
21761 : : static bool
21762 : 98528 : expand_vec_perm_interleave2 (struct expand_vec_perm_d *d)
21763 : : {
21764 : 98528 : struct expand_vec_perm_d dremap, dfinal;
21765 : 98528 : unsigned i, nelt = d->nelt, nelt2 = nelt / 2;
21766 : 98528 : unsigned HOST_WIDE_INT contents;
21767 : 98528 : unsigned char remap[2 * MAX_VECT_LEN];
21768 : 98528 : rtx_insn *seq;
21769 : 98528 : bool ok, same_halves = false;
21770 : :
21771 : 98528 : if (GET_MODE_SIZE (d->vmode) == 4
21772 : 180030 : || GET_MODE_SIZE (d->vmode) == 8
21773 : 244280 : || GET_MODE_SIZE (d->vmode) == 16)
21774 : : {
21775 : 89158 : if (d->one_operand_p)
21776 : : return false;
21777 : : }
21778 : 18740 : else if (GET_MODE_SIZE (d->vmode) == 32)
21779 : : {
21780 : 9060 : if (!TARGET_AVX)
21781 : : return false;
21782 : : /* For 32-byte modes allow even d->one_operand_p.
21783 : : The lack of cross-lane shuffling in some instructions
21784 : : might prevent a single insn shuffle. */
21785 : 9060 : dfinal = *d;
21786 : 9060 : dfinal.testing_p = true;
21787 : : /* If expand_vec_perm_interleave3 can expand this into
21788 : : a 3 insn sequence, give up and let it be expanded as
21789 : : 3 insn sequence. While that is one insn longer,
21790 : : it doesn't need a memory operand and in the common
21791 : : case that both interleave low and high permutations
21792 : : with the same operands are adjacent needs 4 insns
21793 : : for both after CSE. */
21794 : 9060 : if (expand_vec_perm_interleave3 (&dfinal))
21795 : : return false;
21796 : : }
21797 : : else
21798 : : return false;
21799 : :
21800 : : /* Examine from whence the elements come. */
21801 : 92616 : contents = 0;
21802 : 696640 : for (i = 0; i < nelt; ++i)
21803 : 604024 : contents |= HOST_WIDE_INT_1U << d->perm[i];
21804 : :
21805 : 92616 : memset (remap, 0xff, sizeof (remap));
21806 : 92616 : dremap = *d;
21807 : :
21808 : 92616 : if (GET_MODE_SIZE (d->vmode) == 4
21809 : 178209 : || GET_MODE_SIZE (d->vmode) == 8)
21810 : : {
21811 : 22942 : unsigned HOST_WIDE_INT h1, h2, h3, h4;
21812 : :
21813 : : /* Split the two input vectors into 4 halves. */
21814 : 22942 : h1 = (HOST_WIDE_INT_1U << nelt2) - 1;
21815 : 22942 : h2 = h1 << nelt2;
21816 : 22942 : h3 = h2 << nelt2;
21817 : 22942 : h4 = h3 << nelt2;
21818 : :
21819 : : /* If the elements from the low halves use interleave low,
21820 : : and similarly for interleave high. */
21821 : 22942 : if ((contents & (h1 | h3)) == contents)
21822 : : {
21823 : : /* punpckl* */
21824 : 2535 : for (i = 0; i < nelt2; ++i)
21825 : : {
21826 : 1722 : remap[i] = i * 2;
21827 : 1722 : remap[i + nelt] = i * 2 + 1;
21828 : 1722 : dremap.perm[i * 2] = i;
21829 : 1722 : dremap.perm[i * 2 + 1] = i + nelt;
21830 : : }
21831 : : }
21832 : 22129 : else if ((contents & (h2 | h4)) == contents)
21833 : : {
21834 : : /* punpckh* */
21835 : 2136 : for (i = 0; i < nelt2; ++i)
21836 : : {
21837 : 1440 : remap[i + nelt2] = i * 2;
21838 : 1440 : remap[i + nelt + nelt2] = i * 2 + 1;
21839 : 1440 : dremap.perm[i * 2] = i + nelt2;
21840 : 1440 : dremap.perm[i * 2 + 1] = i + nelt + nelt2;
21841 : : }
21842 : : }
21843 : : else
21844 : : return false;
21845 : : }
21846 : 139348 : else if (GET_MODE_SIZE (d->vmode) == 16)
21847 : : {
21848 : 60924 : unsigned HOST_WIDE_INT h1, h2, h3, h4;
21849 : :
21850 : : /* Split the two input vectors into 4 halves. */
21851 : 60924 : h1 = (HOST_WIDE_INT_1U << nelt2) - 1;
21852 : 60924 : h2 = h1 << nelt2;
21853 : 60924 : h3 = h2 << nelt2;
21854 : 60924 : h4 = h3 << nelt2;
21855 : :
21856 : : /* If the elements from the low halves use interleave low, and similarly
21857 : : for interleave high. If the elements are from mis-matched halves, we
21858 : : can use shufps for V4SF/V4SI or do a DImode shuffle. */
21859 : 60924 : if ((contents & (h1 | h3)) == contents)
21860 : : {
21861 : : /* punpckl* */
21862 : 5200 : for (i = 0; i < nelt2; ++i)
21863 : : {
21864 : 3644 : remap[i] = i * 2;
21865 : 3644 : remap[i + nelt] = i * 2 + 1;
21866 : 3644 : dremap.perm[i * 2] = i;
21867 : 3644 : dremap.perm[i * 2 + 1] = i + nelt;
21868 : : }
21869 : 1556 : if (!TARGET_SSE2 && d->vmode == V4SImode)
21870 : 0 : dremap.vmode = V4SFmode;
21871 : : }
21872 : 59368 : else if ((contents & (h2 | h4)) == contents)
21873 : : {
21874 : : /* punpckh* */
21875 : 4428 : for (i = 0; i < nelt2; ++i)
21876 : : {
21877 : 3054 : remap[i + nelt2] = i * 2;
21878 : 3054 : remap[i + nelt + nelt2] = i * 2 + 1;
21879 : 3054 : dremap.perm[i * 2] = i + nelt2;
21880 : 3054 : dremap.perm[i * 2 + 1] = i + nelt + nelt2;
21881 : : }
21882 : 1374 : if (!TARGET_SSE2 && d->vmode == V4SImode)
21883 : 0 : dremap.vmode = V4SFmode;
21884 : : }
21885 : 57994 : else if ((contents & (h1 | h4)) == contents)
21886 : : {
21887 : : /* shufps */
21888 : 2513 : for (i = 0; i < nelt2; ++i)
21889 : : {
21890 : 1780 : remap[i] = i;
21891 : 1780 : remap[i + nelt + nelt2] = i + nelt2;
21892 : 1780 : dremap.perm[i] = i;
21893 : 1780 : dremap.perm[i + nelt2] = i + nelt + nelt2;
21894 : : }
21895 : 733 : if (nelt != 4)
21896 : : {
21897 : : /* shufpd */
21898 : 53 : dremap.vmode = V2DImode;
21899 : 53 : dremap.nelt = 2;
21900 : 53 : dremap.perm[0] = 0;
21901 : 53 : dremap.perm[1] = 3;
21902 : : }
21903 : : }
21904 : 57261 : else if ((contents & (h2 | h3)) == contents)
21905 : : {
21906 : : /* shufps */
21907 : 3723 : for (i = 0; i < nelt2; ++i)
21908 : : {
21909 : 2578 : remap[i + nelt2] = i;
21910 : 2578 : remap[i + nelt] = i + nelt2;
21911 : 2578 : dremap.perm[i] = i + nelt2;
21912 : 2578 : dremap.perm[i + nelt2] = i + nelt;
21913 : : }
21914 : 1145 : if (nelt != 4)
21915 : : {
21916 : : /* shufpd */
21917 : 48 : dremap.vmode = V2DImode;
21918 : 48 : dremap.nelt = 2;
21919 : 48 : dremap.perm[0] = 1;
21920 : 48 : dremap.perm[1] = 2;
21921 : : }
21922 : : }
21923 : : else
21924 : : return false;
21925 : : }
21926 : : else
21927 : : {
21928 : 8750 : unsigned int nelt4 = nelt / 4, nzcnt = 0;
21929 : 8750 : unsigned HOST_WIDE_INT q[8];
21930 : 8750 : unsigned int nonzero_halves[4];
21931 : :
21932 : : /* Split the two input vectors into 8 quarters. */
21933 : 8750 : q[0] = (HOST_WIDE_INT_1U << nelt4) - 1;
21934 : 70000 : for (i = 1; i < 8; ++i)
21935 : 61250 : q[i] = q[0] << (nelt4 * i);
21936 : 43750 : for (i = 0; i < 4; ++i)
21937 : 35000 : if (((q[2 * i] | q[2 * i + 1]) & contents) != 0)
21938 : : {
21939 : 31958 : nonzero_halves[nzcnt] = i;
21940 : 31958 : ++nzcnt;
21941 : : }
21942 : :
21943 : 8750 : if (nzcnt == 1)
21944 : : {
21945 : 274 : gcc_assert (d->one_operand_p);
21946 : 274 : nonzero_halves[1] = nonzero_halves[0];
21947 : 274 : same_halves = true;
21948 : : }
21949 : 8476 : else if (d->one_operand_p)
21950 : : {
21951 : 10 : gcc_assert (nonzero_halves[0] == 0);
21952 : 10 : gcc_assert (nonzero_halves[1] == 1);
21953 : : }
21954 : :
21955 : 8750 : if (nzcnt <= 2)
21956 : : {
21957 : 550 : if (d->perm[0] / nelt2 == nonzero_halves[1])
21958 : : {
21959 : : /* Attempt to increase the likelihood that dfinal
21960 : : shuffle will be intra-lane. */
21961 : 278 : std::swap (nonzero_halves[0], nonzero_halves[1]);
21962 : : }
21963 : :
21964 : : /* vperm2f128 or vperm2i128. */
21965 : 3668 : for (i = 0; i < nelt2; ++i)
21966 : : {
21967 : 3118 : remap[i + nonzero_halves[1] * nelt2] = i + nelt2;
21968 : 3118 : remap[i + nonzero_halves[0] * nelt2] = i;
21969 : 3118 : dremap.perm[i + nelt2] = i + nonzero_halves[1] * nelt2;
21970 : 3118 : dremap.perm[i] = i + nonzero_halves[0] * nelt2;
21971 : : }
21972 : :
21973 : 550 : if (d->vmode != V8SFmode
21974 : : && d->vmode != V4DFmode
21975 : : && d->vmode != V8SImode)
21976 : : {
21977 : 149 : dremap.vmode = V8SImode;
21978 : 149 : dremap.nelt = 8;
21979 : 745 : for (i = 0; i < 4; ++i)
21980 : : {
21981 : 596 : dremap.perm[i] = i + nonzero_halves[0] * 4;
21982 : 596 : dremap.perm[i + 4] = i + nonzero_halves[1] * 4;
21983 : : }
21984 : : }
21985 : : }
21986 : 8200 : else if (d->one_operand_p)
21987 : 7815 : return false;
21988 : 8200 : else if (TARGET_AVX2
21989 : 2400 : && (contents & (q[0] | q[2] | q[4] | q[6])) == contents)
21990 : : {
21991 : : /* vpunpckl* */
21992 : 411 : for (i = 0; i < nelt4; ++i)
21993 : : {
21994 : 207 : remap[i] = i * 2;
21995 : 207 : remap[i + nelt] = i * 2 + 1;
21996 : 207 : remap[i + nelt2] = i * 2 + nelt2;
21997 : 207 : remap[i + nelt + nelt2] = i * 2 + nelt2 + 1;
21998 : 207 : dremap.perm[i * 2] = i;
21999 : 207 : dremap.perm[i * 2 + 1] = i + nelt;
22000 : 207 : dremap.perm[i * 2 + nelt2] = i + nelt2;
22001 : 207 : dremap.perm[i * 2 + nelt2 + 1] = i + nelt + nelt2;
22002 : : }
22003 : : }
22004 : 7996 : else if (TARGET_AVX2
22005 : 2196 : && (contents & (q[1] | q[3] | q[5] | q[7])) == contents)
22006 : : {
22007 : : /* vpunpckh* */
22008 : 365 : for (i = 0; i < nelt4; ++i)
22009 : : {
22010 : 184 : remap[i + nelt4] = i * 2;
22011 : 184 : remap[i + nelt + nelt4] = i * 2 + 1;
22012 : 184 : remap[i + nelt2 + nelt4] = i * 2 + nelt2;
22013 : 184 : remap[i + nelt + nelt2 + nelt4] = i * 2 + nelt2 + 1;
22014 : 184 : dremap.perm[i * 2] = i + nelt4;
22015 : 184 : dremap.perm[i * 2 + 1] = i + nelt + nelt4;
22016 : 184 : dremap.perm[i * 2 + nelt2] = i + nelt2 + nelt4;
22017 : 184 : dremap.perm[i * 2 + nelt2 + 1] = i + nelt + nelt2 + nelt4;
22018 : : }
22019 : : }
22020 : : else
22021 : : return false;
22022 : : }
22023 : :
22024 : : /* Use the remapping array set up above to move the elements from their
22025 : : swizzled locations into their final destinations. */
22026 : 7252 : dfinal = *d;
22027 : 43488 : for (i = 0; i < nelt; ++i)
22028 : : {
22029 : 36236 : unsigned e = remap[d->perm[i]];
22030 : 36236 : gcc_assert (e < nelt);
22031 : : /* If same_halves is true, both halves of the remapped vector are the
22032 : : same. Avoid cross-lane accesses if possible. */
22033 : 36236 : if (same_halves && i >= nelt2)
22034 : : {
22035 : 932 : gcc_assert (e < nelt2);
22036 : 932 : dfinal.perm[i] = e + nelt2;
22037 : : }
22038 : : else
22039 : 35304 : dfinal.perm[i] = e;
22040 : : }
22041 : 7252 : if (!d->testing_p)
22042 : : {
22043 : 2581 : dremap.target = gen_reg_rtx (dremap.vmode);
22044 : 2581 : dfinal.op0 = gen_lowpart (dfinal.vmode, dremap.target);
22045 : : }
22046 : 7252 : dfinal.op1 = dfinal.op0;
22047 : 7252 : dfinal.one_operand_p = true;
22048 : :
22049 : : /* Test if the final remap can be done with a single insn. For V4SFmode or
22050 : : V4SImode this *will* succeed. For V8HImode or V16QImode it may not. */
22051 : 7252 : start_sequence ();
22052 : 7252 : ok = expand_vec_perm_1 (&dfinal);
22053 : 7252 : seq = get_insns ();
22054 : 7252 : end_sequence ();
22055 : :
22056 : 7252 : if (!ok)
22057 : : return false;
22058 : :
22059 : 6271 : if (d->testing_p)
22060 : : return true;
22061 : :
22062 : 2543 : if (dremap.vmode != dfinal.vmode)
22063 : : {
22064 : 53 : dremap.op0 = gen_lowpart (dremap.vmode, dremap.op0);
22065 : 53 : dremap.op1 = gen_lowpart (dremap.vmode, dremap.op1);
22066 : : }
22067 : :
22068 : 2543 : ok = expand_vec_perm_1 (&dremap);
22069 : 2543 : gcc_assert (ok);
22070 : :
22071 : 2543 : emit_insn (seq);
22072 : 2543 : return true;
22073 : : }
22074 : :
22075 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to simplify
22076 : : a single vector cross-lane permutation into vpermq followed
22077 : : by any of the single insn permutations. */
22078 : :
22079 : : static bool
22080 : 92157 : expand_vec_perm_vpermq_perm_1 (struct expand_vec_perm_d *d)
22081 : : {
22082 : 92157 : struct expand_vec_perm_d dremap, dfinal;
22083 : 92157 : unsigned i, j, nelt = d->nelt, nelt2 = nelt / 2, nelt4 = nelt / 4;
22084 : 92157 : unsigned contents[2];
22085 : 92157 : bool ok;
22086 : :
22087 : 92157 : if (!(TARGET_AVX2
22088 : 4212 : && (d->vmode == V32QImode || d->vmode == V16HImode)
22089 : 486 : && d->one_operand_p))
22090 : : return false;
22091 : :
22092 : 6 : contents[0] = 0;
22093 : 6 : contents[1] = 0;
22094 : 86 : for (i = 0; i < nelt2; ++i)
22095 : : {
22096 : 80 : contents[0] |= 1u << (d->perm[i] / nelt4);
22097 : 80 : contents[1] |= 1u << (d->perm[i + nelt2] / nelt4);
22098 : : }
22099 : :
22100 : 6 : for (i = 0; i < 2; ++i)
22101 : : {
22102 : : unsigned int cnt = 0;
22103 : 18 : for (j = 0; j < 4; ++j)
22104 : 18 : if ((contents[i] & (1u << j)) != 0 && ++cnt > 2)
22105 : : return false;
22106 : : }
22107 : :
22108 : 0 : if (d->testing_p)
22109 : : return true;
22110 : :
22111 : 0 : dremap = *d;
22112 : 0 : dremap.vmode = V4DImode;
22113 : 0 : dremap.nelt = 4;
22114 : 0 : dremap.target = gen_reg_rtx (V4DImode);
22115 : 0 : dremap.op0 = gen_lowpart (V4DImode, d->op0);
22116 : 0 : dremap.op1 = dremap.op0;
22117 : 0 : dremap.one_operand_p = true;
22118 : 0 : for (i = 0; i < 2; ++i)
22119 : : {
22120 : : unsigned int cnt = 0;
22121 : 0 : for (j = 0; j < 4; ++j)
22122 : 0 : if ((contents[i] & (1u << j)) != 0)
22123 : 0 : dremap.perm[2 * i + cnt++] = j;
22124 : 0 : for (; cnt < 2; ++cnt)
22125 : 0 : dremap.perm[2 * i + cnt] = 0;
22126 : : }
22127 : :
22128 : 0 : dfinal = *d;
22129 : 0 : dfinal.op0 = gen_lowpart (dfinal.vmode, dremap.target);
22130 : 0 : dfinal.op1 = dfinal.op0;
22131 : 0 : dfinal.one_operand_p = true;
22132 : 0 : for (i = 0, j = 0; i < nelt; ++i)
22133 : : {
22134 : 0 : if (i == nelt2)
22135 : 0 : j = 2;
22136 : 0 : dfinal.perm[i] = (d->perm[i] & (nelt4 - 1)) | (j ? nelt2 : 0);
22137 : 0 : if ((d->perm[i] / nelt4) == dremap.perm[j])
22138 : : ;
22139 : 0 : else if ((d->perm[i] / nelt4) == dremap.perm[j + 1])
22140 : 0 : dfinal.perm[i] |= nelt4;
22141 : : else
22142 : 0 : gcc_unreachable ();
22143 : : }
22144 : :
22145 : 0 : ok = expand_vec_perm_1 (&dremap);
22146 : 0 : gcc_assert (ok);
22147 : :
22148 : 0 : ok = expand_vec_perm_1 (&dfinal);
22149 : 0 : gcc_assert (ok);
22150 : :
22151 : : return true;
22152 : : }
22153 : :
22154 : : static bool canonicalize_perm (struct expand_vec_perm_d *d);
22155 : :
22156 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to expand
22157 : : a vector permutation using two instructions, vperm2f128 resp.
22158 : : vperm2i128 followed by any single in-lane permutation. */
22159 : :
22160 : : static bool
22161 : 92157 : expand_vec_perm_vperm2f128 (struct expand_vec_perm_d *d)
22162 : : {
22163 : 92157 : struct expand_vec_perm_d dfirst, dsecond;
22164 : 92157 : unsigned i, j, nelt = d->nelt, nelt2 = nelt / 2, perm;
22165 : 92157 : bool ok;
22166 : :
22167 : 92157 : if (!TARGET_AVX
22168 : 27876 : || GET_MODE_SIZE (d->vmode) != 32
22169 : 100506 : || (d->vmode != V8SFmode && d->vmode != V4DFmode && !TARGET_AVX2))
22170 : : return false;
22171 : :
22172 : 7998 : dsecond = *d;
22173 : 7998 : dsecond.one_operand_p = false;
22174 : 7998 : dsecond.testing_p = true;
22175 : :
22176 : : /* ((perm << 2)|perm) & 0x33 is the vperm2[fi]128
22177 : : immediate. For perm < 16 the second permutation uses
22178 : : d->op0 as first operand, for perm >= 16 it uses d->op1
22179 : : as first operand. The second operand is the result of
22180 : : vperm2[fi]128. */
22181 : 263160 : for (perm = 0; perm < 32; perm++)
22182 : : {
22183 : : /* Ignore permutations which do not move anything cross-lane. */
22184 : 255217 : if (perm < 16)
22185 : : {
22186 : : /* The second shuffle for e.g. V4DFmode has
22187 : : 0123 and ABCD operands.
22188 : : Ignore AB23, as 23 is already in the second lane
22189 : : of the first operand. */
22190 : 127800 : if ((perm & 0xc) == (1 << 2)) continue;
22191 : : /* And 01CD, as 01 is in the first lane of the first
22192 : : operand. */
22193 : 95832 : if ((perm & 3) == 0) continue;
22194 : : /* And 4567, as then the vperm2[fi]128 doesn't change
22195 : : anything on the original 4567 second operand. */
22196 : 71864 : if ((perm & 0xf) == ((3 << 2) | 2)) continue;
22197 : : }
22198 : : else
22199 : : {
22200 : : /* The second shuffle for e.g. V4DFmode has
22201 : : 4567 and ABCD operands.
22202 : : Ignore AB67, as 67 is already in the second lane
22203 : : of the first operand. */
22204 : 127417 : if ((perm & 0xc) == (3 << 2)) continue;
22205 : : /* And 45CD, as 45 is in the first lane of the first
22206 : : operand. */
22207 : 95645 : if ((perm & 3) == 2) continue;
22208 : : /* And 0123, as then the vperm2[fi]128 doesn't change
22209 : : anything on the original 0123 first operand. */
22210 : 71751 : if ((perm & 0xf) == (1 << 2)) continue;
22211 : : }
22212 : :
22213 : 354144 : for (i = 0; i < nelt; i++)
22214 : : {
22215 : 352053 : j = d->perm[i] / nelt2;
22216 : 652224 : if (j == ((perm >> (2 * (i >= nelt2))) & 3))
22217 : 84798 : dsecond.perm[i] = nelt + (i & nelt2) + (d->perm[i] & (nelt2 - 1));
22218 : 449921 : else if (j == (unsigned) (i >= nelt2) + 2 * (perm >= 16))
22219 : 141685 : dsecond.perm[i] = d->perm[i] & (nelt - 1);
22220 : : else
22221 : : break;
22222 : : }
22223 : :
22224 : 127661 : if (i == nelt)
22225 : : {
22226 : 2091 : start_sequence ();
22227 : 2091 : ok = expand_vec_perm_1 (&dsecond);
22228 : 2091 : end_sequence ();
22229 : : }
22230 : : else
22231 : : ok = false;
22232 : :
22233 : 2091 : if (ok)
22234 : : {
22235 : 49 : if (d->testing_p)
22236 : : return true;
22237 : :
22238 : : /* Found a usable second shuffle. dfirst will be
22239 : : vperm2f128 on d->op0 and d->op1. */
22240 : 33 : dsecond.testing_p = false;
22241 : 33 : dfirst = *d;
22242 : 33 : dfirst.target = gen_reg_rtx (d->vmode);
22243 : 169 : for (i = 0; i < nelt; i++)
22244 : 272 : dfirst.perm[i] = (i & (nelt2 - 1))
22245 : 204 : + ((perm >> (2 * (i >= nelt2))) & 3) * nelt2;
22246 : :
22247 : 33 : canonicalize_perm (&dfirst);
22248 : 33 : ok = expand_vec_perm_1 (&dfirst);
22249 : 33 : gcc_assert (ok);
22250 : :
22251 : : /* And dsecond is some single insn shuffle, taking
22252 : : d->op0 and result of vperm2f128 (if perm < 16) or
22253 : : d->op1 and result of vperm2f128 (otherwise). */
22254 : 33 : if (perm >= 16)
22255 : 33 : dsecond.op0 = dsecond.op1;
22256 : 33 : dsecond.op1 = dfirst.target;
22257 : :
22258 : 33 : ok = expand_vec_perm_1 (&dsecond);
22259 : 33 : gcc_assert (ok);
22260 : :
22261 : : return true;
22262 : : }
22263 : :
22264 : : /* For one operand, the only useful vperm2f128 permutation is 0x01
22265 : : aka lanes swap. */
22266 : 127612 : if (d->one_operand_p)
22267 : : return false;
22268 : : }
22269 : :
22270 : : return false;
22271 : : }
22272 : :
22273 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to simplify
22274 : : a two vector permutation using 2 intra-lane interleave insns
22275 : : and cross-lane shuffle for 32-byte vectors. */
22276 : :
22277 : : static bool
22278 : 37577 : expand_vec_perm_interleave3 (struct expand_vec_perm_d *d)
22279 : : {
22280 : 37577 : unsigned i, nelt;
22281 : 37577 : rtx (*gen) (rtx, rtx, rtx);
22282 : :
22283 : 37577 : if (d->one_operand_p)
22284 : : return false;
22285 : 35804 : if (TARGET_AVX2 && GET_MODE_SIZE (d->vmode) == 32)
22286 : : ;
22287 : 28325 : else if (TARGET_AVX && (d->vmode == V8SFmode || d->vmode == V4DFmode))
22288 : : ;
22289 : : else
22290 : : return false;
22291 : :
22292 : 12521 : nelt = d->nelt;
22293 : 12521 : if (d->perm[0] != 0 && d->perm[0] != nelt / 2)
22294 : : return false;
22295 : 11824 : for (i = 0; i < nelt; i += 2)
22296 : 11332 : if (d->perm[i] != d->perm[0] + i / 2
22297 : 10459 : || d->perm[i + 1] != d->perm[0] + i / 2 + nelt)
22298 : : return false;
22299 : :
22300 : 492 : if (d->testing_p)
22301 : : return true;
22302 : :
22303 : 56 : switch (d->vmode)
22304 : : {
22305 : 32 : case E_V32QImode:
22306 : 32 : if (d->perm[0])
22307 : : gen = gen_vec_interleave_highv32qi;
22308 : : else
22309 : 16 : gen = gen_vec_interleave_lowv32qi;
22310 : : break;
22311 : 18 : case E_V16HImode:
22312 : 18 : if (d->perm[0])
22313 : : gen = gen_vec_interleave_highv16hi;
22314 : : else
22315 : 9 : gen = gen_vec_interleave_lowv16hi;
22316 : : break;
22317 : 0 : case E_V8SImode:
22318 : 0 : if (d->perm[0])
22319 : : gen = gen_vec_interleave_highv8si;
22320 : : else
22321 : 0 : gen = gen_vec_interleave_lowv8si;
22322 : : break;
22323 : 4 : case E_V4DImode:
22324 : 4 : if (d->perm[0])
22325 : : gen = gen_vec_interleave_highv4di;
22326 : : else
22327 : 2 : gen = gen_vec_interleave_lowv4di;
22328 : : break;
22329 : 2 : case E_V8SFmode:
22330 : 2 : if (d->perm[0])
22331 : : gen = gen_vec_interleave_highv8sf;
22332 : : else
22333 : 1 : gen = gen_vec_interleave_lowv8sf;
22334 : : break;
22335 : 0 : case E_V4DFmode:
22336 : 0 : if (d->perm[0])
22337 : : gen = gen_vec_interleave_highv4df;
22338 : : else
22339 : 0 : gen = gen_vec_interleave_lowv4df;
22340 : : break;
22341 : 0 : default:
22342 : 0 : gcc_unreachable ();
22343 : : }
22344 : :
22345 : 56 : emit_insn (gen (d->target, d->op0, d->op1));
22346 : 56 : return true;
22347 : : }
22348 : :
22349 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement
22350 : : a single vector permutation using a single intra-lane vector
22351 : : permutation, vperm2f128 swapping the lanes and vblend* insn blending
22352 : : the non-swapped and swapped vectors together. */
22353 : :
22354 : : static bool
22355 : 28335 : expand_vec_perm_vperm2f128_vblend (struct expand_vec_perm_d *d)
22356 : : {
22357 : 28335 : struct expand_vec_perm_d dfirst, dsecond;
22358 : 28335 : unsigned i, j, msk, nelt = d->nelt, nelt2 = nelt / 2;
22359 : 28335 : rtx_insn *seq;
22360 : 28335 : bool ok;
22361 : 28335 : rtx (*blend) (rtx, rtx, rtx, rtx) = NULL;
22362 : :
22363 : 28335 : if (!TARGET_AVX
22364 : 28335 : || TARGET_AVX2
22365 : 3203 : || (d->vmode != V8SFmode && d->vmode != V4DFmode)
22366 : 2852 : || !d->one_operand_p)
22367 : : return false;
22368 : :
22369 : 0 : dfirst = *d;
22370 : 0 : for (i = 0; i < nelt; i++)
22371 : 0 : dfirst.perm[i] = 0xff;
22372 : 0 : for (i = 0, msk = 0; i < nelt; i++)
22373 : : {
22374 : 0 : j = (d->perm[i] & nelt2) ? i | nelt2 : i & ~nelt2;
22375 : 0 : if (dfirst.perm[j] != 0xff && dfirst.perm[j] != d->perm[i])
22376 : : return false;
22377 : 0 : dfirst.perm[j] = d->perm[i];
22378 : 0 : if (j != i)
22379 : 0 : msk |= (1 << i);
22380 : : }
22381 : 0 : for (i = 0; i < nelt; i++)
22382 : 0 : if (dfirst.perm[i] == 0xff)
22383 : 0 : dfirst.perm[i] = i;
22384 : :
22385 : 0 : if (!d->testing_p)
22386 : 0 : dfirst.target = gen_reg_rtx (dfirst.vmode);
22387 : :
22388 : 0 : start_sequence ();
22389 : 0 : ok = expand_vec_perm_1 (&dfirst);
22390 : 0 : seq = get_insns ();
22391 : 0 : end_sequence ();
22392 : :
22393 : 0 : if (!ok)
22394 : : return false;
22395 : :
22396 : 0 : if (d->testing_p)
22397 : : return true;
22398 : :
22399 : 0 : emit_insn (seq);
22400 : :
22401 : 0 : dsecond = *d;
22402 : 0 : dsecond.op0 = dfirst.target;
22403 : 0 : dsecond.op1 = dfirst.target;
22404 : 0 : dsecond.one_operand_p = true;
22405 : 0 : dsecond.target = gen_reg_rtx (dsecond.vmode);
22406 : 0 : for (i = 0; i < nelt; i++)
22407 : 0 : dsecond.perm[i] = i ^ nelt2;
22408 : :
22409 : 0 : ok = expand_vec_perm_1 (&dsecond);
22410 : 0 : gcc_assert (ok);
22411 : :
22412 : 0 : blend = d->vmode == V8SFmode ? gen_avx_blendps256 : gen_avx_blendpd256;
22413 : 0 : emit_insn (blend (d->target, dfirst.target, dsecond.target, GEN_INT (msk)));
22414 : 0 : return true;
22415 : : }
22416 : :
22417 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement
22418 : : a two vector permutation using two single vector permutations and
22419 : : {,v}{,p}unpckl{ps,pd,bw,wd,dq}. If two_insn, succeed only if one
22420 : : of dfirst or dsecond is identity permutation. */
22421 : :
22422 : : static bool
22423 : 118647 : expand_vec_perm_2perm_interleave (struct expand_vec_perm_d *d, bool two_insn)
22424 : : {
22425 : 118647 : unsigned i, nelt = d->nelt, nelt2 = nelt / 2, lane = nelt;
22426 : 118647 : struct expand_vec_perm_d dfirst, dsecond, dfinal;
22427 : 118647 : bool ident1 = true, ident2 = true;
22428 : :
22429 : 118647 : if (d->one_operand_p)
22430 : : return false;
22431 : :
22432 : 215956 : if (GET_MODE_SIZE (d->vmode) == 16)
22433 : : {
22434 : 64003 : if (!TARGET_SSE)
22435 : : return false;
22436 : 64003 : if (d->vmode != V4SFmode && d->vmode != V2DFmode && !TARGET_SSE2)
22437 : : return false;
22438 : : }
22439 : 87950 : else if (GET_MODE_SIZE (d->vmode) == 32)
22440 : : {
22441 : 11738 : if (!TARGET_AVX)
22442 : : return false;
22443 : 11738 : if (d->vmode != V8SFmode && d->vmode != V4DFmode && !TARGET_AVX2)
22444 : : return false;
22445 : : lane = nelt2;
22446 : : }
22447 : : else
22448 : : return false;
22449 : :
22450 : 242359 : for (i = 1; i < nelt; i++)
22451 : 208275 : if ((d->perm[i] >= nelt) != ((d->perm[0] >= nelt) ^ (i & 1)))
22452 : : return false;
22453 : :
22454 : 34084 : dfirst = *d;
22455 : 34084 : dsecond = *d;
22456 : 34084 : dfinal = *d;
22457 : 34084 : dfirst.op1 = dfirst.op0;
22458 : 34084 : dfirst.one_operand_p = true;
22459 : 34084 : dsecond.op0 = dsecond.op1;
22460 : 34084 : dsecond.one_operand_p = true;
22461 : :
22462 : 225748 : for (i = 0; i < nelt; i++)
22463 : 191664 : if (d->perm[i] >= nelt)
22464 : : {
22465 : 95832 : dsecond.perm[i / 2 + (i >= lane ? lane / 2 : 0)] = d->perm[i] - nelt;
22466 : 95832 : if (d->perm[i] - nelt != i / 2 + (i >= lane ? lane / 2 : 0))
22467 : 87426 : ident2 = false;
22468 : 95832 : dsecond.perm[i / 2 + (i >= lane ? lane : lane / 2)]
22469 : 95832 : = d->perm[i] - nelt;
22470 : : }
22471 : : else
22472 : : {
22473 : 95832 : dfirst.perm[i / 2 + (i >= lane ? lane / 2 : 0)] = d->perm[i];
22474 : 95832 : if (d->perm[i] != i / 2 + (i >= lane ? lane / 2 : 0))
22475 : 79106 : ident1 = false;
22476 : 95832 : dfirst.perm[i / 2 + (i >= lane ? lane : lane / 2)] = d->perm[i];
22477 : : }
22478 : :
22479 : 34084 : if (two_insn && !ident1 && !ident2)
22480 : : return false;
22481 : :
22482 : 4067 : if (!d->testing_p)
22483 : : {
22484 : 214 : if (!ident1)
22485 : 144 : dfinal.op0 = dfirst.target = gen_reg_rtx (d->vmode);
22486 : 214 : if (!ident2)
22487 : 148 : dfinal.op1 = dsecond.target = gen_reg_rtx (d->vmode);
22488 : 214 : if (d->perm[0] >= nelt)
22489 : 0 : std::swap (dfinal.op0, dfinal.op1);
22490 : : }
22491 : :
22492 : 4067 : bool ok;
22493 : 4067 : rtx_insn *seq1 = NULL, *seq2 = NULL;
22494 : :
22495 : 4067 : if (!ident1)
22496 : : {
22497 : 2763 : start_sequence ();
22498 : 2763 : ok = expand_vec_perm_1 (&dfirst);
22499 : 2763 : seq1 = get_insns ();
22500 : 2763 : end_sequence ();
22501 : :
22502 : 2763 : if (!ok)
22503 : : return false;
22504 : : }
22505 : :
22506 : 2154 : if (!ident2)
22507 : : {
22508 : 2062 : start_sequence ();
22509 : 2062 : ok = expand_vec_perm_1 (&dsecond);
22510 : 2062 : seq2 = get_insns ();
22511 : 2062 : end_sequence ();
22512 : :
22513 : 2062 : if (!ok)
22514 : : return false;
22515 : : }
22516 : :
22517 : 600 : if (d->testing_p)
22518 : : return true;
22519 : :
22520 : 680 : for (i = 0; i < nelt; i++)
22521 : : {
22522 : 544 : dfinal.perm[i] = i / 2;
22523 : 544 : if (i >= lane)
22524 : 4 : dfinal.perm[i] += lane / 2;
22525 : 544 : if ((i & 1) != 0)
22526 : 272 : dfinal.perm[i] += nelt;
22527 : : }
22528 : 136 : emit_insn (seq1);
22529 : 136 : emit_insn (seq2);
22530 : 136 : ok = expand_vselect_vconcat (dfinal.target, dfinal.op0, dfinal.op1,
22531 : : dfinal.perm, dfinal.nelt, false);
22532 : 136 : gcc_assert (ok);
22533 : : return true;
22534 : : }
22535 : :
22536 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to simplify
22537 : : the permutation using two single vector permutations and the SSE4_1 pblendv
22538 : : instruction. If two_insn, succeed only if one of dfirst or dsecond is
22539 : : identity permutation. */
22540 : :
22541 : : static bool
22542 : 118047 : expand_vec_perm_2perm_pblendv (struct expand_vec_perm_d *d, bool two_insn)
22543 : : {
22544 : 118047 : unsigned i, nelt = d->nelt;
22545 : 118047 : struct expand_vec_perm_d dfirst, dsecond, dfinal;
22546 : 118047 : machine_mode vmode = d->vmode;
22547 : 118047 : bool ident1 = true, ident2 = true;
22548 : :
22549 : : /* Use the same checks as in expand_vec_perm_blend. */
22550 : 118047 : if (d->one_operand_p)
22551 : : return false;
22552 : 111800 : if (TARGET_AVX2 && GET_MODE_SIZE (vmode) == 32)
22553 : : ;
22554 : 104817 : else if (TARGET_AVX && (vmode == V4DFmode || vmode == V8SFmode))
22555 : : ;
22556 : 96548 : else if (TARGET_SSE4_1
22557 : 106014 : && (GET_MODE_SIZE (vmode) == 16
22558 : 8228 : || (TARGET_MMX_WITH_SSE && GET_MODE_SIZE (vmode) == 8)
22559 : 2394 : || GET_MODE_SIZE (vmode) == 4))
22560 : : ;
22561 : : else
22562 : : return false;
22563 : :
22564 : 19282 : dfirst = *d;
22565 : 19282 : dsecond = *d;
22566 : 19282 : dfinal = *d;
22567 : 19282 : dfirst.op1 = dfirst.op0;
22568 : 19282 : dfirst.one_operand_p = true;
22569 : 19282 : dsecond.op0 = dsecond.op1;
22570 : 19282 : dsecond.one_operand_p = true;
22571 : :
22572 : 158758 : for (i = 0; i < nelt; ++i)
22573 : 139476 : if (d->perm[i] >= nelt)
22574 : : {
22575 : 69726 : dfirst.perm[i] = 0xff;
22576 : 69726 : dsecond.perm[i] = d->perm[i] - nelt;
22577 : 69726 : if (d->perm[i] != i + nelt)
22578 : 139476 : ident2 = false;
22579 : : }
22580 : : else
22581 : : {
22582 : 69750 : dsecond.perm[i] = 0xff;
22583 : 69750 : dfirst.perm[i] = d->perm[i];
22584 : 69750 : if (d->perm[i] != i)
22585 : 139476 : ident1 = false;
22586 : : }
22587 : :
22588 : 19282 : if (two_insn && !ident1 && !ident2)
22589 : : return false;
22590 : :
22591 : : /* For now. Ideally treat 0xff as a wildcard. */
22592 : 65534 : for (i = 0; i < nelt; ++i)
22593 : 58452 : if (dfirst.perm[i] == 0xff)
22594 : : {
22595 : 30121 : if (GET_MODE_SIZE (vmode) == 32
22596 : 30121 : && dfirst.perm[i ^ (nelt / 2)] != 0xff)
22597 : 18675 : dfirst.perm[i] = dfirst.perm[i ^ (nelt / 2)] ^ (nelt / 2);
22598 : : else
22599 : 11446 : dfirst.perm[i] = i;
22600 : : }
22601 : : else
22602 : : {
22603 : 28331 : if (GET_MODE_SIZE (vmode) == 32
22604 : 28331 : && dsecond.perm[i ^ (nelt / 2)] != 0xff)
22605 : 17282 : dsecond.perm[i] = dsecond.perm[i ^ (nelt / 2)] ^ (nelt / 2);
22606 : : else
22607 : 11049 : dsecond.perm[i] = i;
22608 : : }
22609 : :
22610 : 7082 : if (!d->testing_p)
22611 : : {
22612 : 2208 : if (!ident1)
22613 : 2084 : dfinal.op0 = dfirst.target = gen_reg_rtx (d->vmode);
22614 : 2208 : if (!ident2)
22615 : 1019 : dfinal.op1 = dsecond.target = gen_reg_rtx (d->vmode);
22616 : : }
22617 : :
22618 : 7082 : bool ok;
22619 : 7082 : rtx_insn *seq1 = NULL, *seq2 = NULL;
22620 : :
22621 : 7082 : if (!ident1)
22622 : : {
22623 : 6493 : start_sequence ();
22624 : 6493 : ok = expand_vec_perm_1 (&dfirst);
22625 : 6493 : seq1 = get_insns ();
22626 : 6493 : end_sequence ();
22627 : :
22628 : 6493 : if (!ok)
22629 : : return false;
22630 : : }
22631 : :
22632 : 4449 : if (!ident2)
22633 : : {
22634 : 1417 : start_sequence ();
22635 : 1417 : ok = expand_vec_perm_1 (&dsecond);
22636 : 1417 : seq2 = get_insns ();
22637 : 1417 : end_sequence ();
22638 : :
22639 : 1417 : if (!ok)
22640 : : return false;
22641 : : }
22642 : :
22643 : 3860 : if (d->testing_p)
22644 : : return true;
22645 : :
22646 : 20438 : for (i = 0; i < nelt; ++i)
22647 : 18572 : dfinal.perm[i] = (d->perm[i] >= nelt ? i + nelt : i);
22648 : :
22649 : 1866 : emit_insn (seq1);
22650 : 1866 : emit_insn (seq2);
22651 : 1866 : ok = expand_vec_perm_blend (&dfinal);
22652 : 1866 : gcc_assert (ok);
22653 : : return true;
22654 : : }
22655 : :
22656 : : /* A subroutine of ix86_expand_vec_perm_const_1.
22657 : : Implement a permutation with psrlw, psllw and por.
22658 : : It handles case:
22659 : : __builtin_shufflevector (v,v,1,0,3,2,5,4,7,6,9,8,11,10,13,12,15,14);
22660 : : __builtin_shufflevector (v,v,1,0,3,2,5,4,7,6); */
22661 : :
22662 : : static bool
22663 : 27267 : expand_vec_perm_psrlw_psllw_por (struct expand_vec_perm_d *d)
22664 : : {
22665 : 27267 : unsigned i;
22666 : 27267 : rtx (*gen_shr) (rtx, rtx, rtx);
22667 : 27267 : rtx (*gen_shl) (rtx, rtx, rtx);
22668 : 27267 : rtx (*gen_or) (rtx, rtx, rtx);
22669 : 27267 : machine_mode mode = VOIDmode;
22670 : :
22671 : 27267 : if (!TARGET_SSE2 || !d->one_operand_p)
22672 : : return false;
22673 : :
22674 : 5317 : switch (d->vmode)
22675 : : {
22676 : 1216 : case E_V8QImode:
22677 : 1216 : if (!TARGET_MMX_WITH_SSE)
22678 : : return false;
22679 : : mode = V4HImode;
22680 : : gen_shr = gen_lshrv4hi3;
22681 : : gen_shl = gen_ashlv4hi3;
22682 : : gen_or = gen_iorv4hi3;
22683 : : break;
22684 : : case E_V16QImode:
22685 : : mode = V8HImode;
22686 : : gen_shr = gen_lshrv8hi3;
22687 : : gen_shl = gen_ashlv8hi3;
22688 : : gen_or = gen_iorv8hi3;
22689 : : break;
22690 : : default: return false;
22691 : : }
22692 : :
22693 : 3454 : if (!rtx_equal_p (d->op0, d->op1))
22694 : : return false;
22695 : :
22696 : 18958 : for (i = 0; i < d->nelt; i += 2)
22697 : 16691 : if (d->perm[i] != i + 1 || d->perm[i + 1] != i)
22698 : : return false;
22699 : :
22700 : 2267 : if (d->testing_p)
22701 : : return true;
22702 : :
22703 : 26 : rtx tmp1 = gen_reg_rtx (mode);
22704 : 26 : rtx tmp2 = gen_reg_rtx (mode);
22705 : 26 : rtx op0 = force_reg (d->vmode, d->op0);
22706 : :
22707 : 26 : emit_move_insn (tmp1, lowpart_subreg (mode, op0, d->vmode));
22708 : 26 : emit_move_insn (tmp2, lowpart_subreg (mode, op0, d->vmode));
22709 : 26 : emit_insn (gen_shr (tmp1, tmp1, GEN_INT (8)));
22710 : 26 : emit_insn (gen_shl (tmp2, tmp2, GEN_INT (8)));
22711 : 26 : emit_insn (gen_or (tmp1, tmp1, tmp2));
22712 : 26 : emit_move_insn (d->target, lowpart_subreg (d->vmode, tmp1, mode));
22713 : :
22714 : 26 : return true;
22715 : : }
22716 : :
22717 : : /* A subroutine of ix86_expand_vec_perm_const_1. Implement a V4DF
22718 : : permutation using two vperm2f128, followed by a vshufpd insn blending
22719 : : the two vectors together. */
22720 : :
22721 : : static bool
22722 : 31581 : expand_vec_perm_2vperm2f128_vshuf (struct expand_vec_perm_d *d)
22723 : : {
22724 : 31581 : struct expand_vec_perm_d dfirst, dsecond, dthird;
22725 : 31581 : bool ok;
22726 : :
22727 : 31581 : if (!TARGET_AVX || (d->vmode != V4DFmode))
22728 : : return false;
22729 : :
22730 : 2161 : if (d->testing_p)
22731 : : return true;
22732 : :
22733 : 190 : dfirst = *d;
22734 : 190 : dsecond = *d;
22735 : 190 : dthird = *d;
22736 : :
22737 : 190 : dfirst.perm[0] = (d->perm[0] & ~1);
22738 : 190 : dfirst.perm[1] = (d->perm[0] & ~1) + 1;
22739 : 190 : dfirst.perm[2] = (d->perm[2] & ~1);
22740 : 190 : dfirst.perm[3] = (d->perm[2] & ~1) + 1;
22741 : 190 : dsecond.perm[0] = (d->perm[1] & ~1);
22742 : 190 : dsecond.perm[1] = (d->perm[1] & ~1) + 1;
22743 : 190 : dsecond.perm[2] = (d->perm[3] & ~1);
22744 : 190 : dsecond.perm[3] = (d->perm[3] & ~1) + 1;
22745 : 190 : dthird.perm[0] = (d->perm[0] % 2);
22746 : 190 : dthird.perm[1] = (d->perm[1] % 2) + 4;
22747 : 190 : dthird.perm[2] = (d->perm[2] % 2) + 2;
22748 : 190 : dthird.perm[3] = (d->perm[3] % 2) + 6;
22749 : :
22750 : 190 : dfirst.target = gen_reg_rtx (dfirst.vmode);
22751 : 190 : dsecond.target = gen_reg_rtx (dsecond.vmode);
22752 : 190 : dthird.op0 = dfirst.target;
22753 : 190 : dthird.op1 = dsecond.target;
22754 : 190 : dthird.one_operand_p = false;
22755 : :
22756 : 190 : canonicalize_perm (&dfirst);
22757 : 190 : canonicalize_perm (&dsecond);
22758 : :
22759 : 190 : ok = expand_vec_perm_1 (&dfirst)
22760 : 190 : && expand_vec_perm_1 (&dsecond)
22761 : 380 : && expand_vec_perm_1 (&dthird);
22762 : :
22763 : 0 : gcc_assert (ok);
22764 : :
22765 : : return true;
22766 : : }
22767 : :
22768 : : static bool ix86_expand_vec_perm_const_1 (struct expand_vec_perm_d *);
22769 : :
22770 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement
22771 : : a two vector permutation using two intra-lane vector
22772 : : permutations, vperm2f128 swapping the lanes and vblend* insn blending
22773 : : the non-swapped and swapped vectors together. */
22774 : :
22775 : : static bool
22776 : 15010 : expand_vec_perm2_vperm2f128_vblend (struct expand_vec_perm_d *d)
22777 : : {
22778 : 15010 : struct expand_vec_perm_d dfirst, dsecond, dthird;
22779 : 15010 : unsigned i, j, msk, nelt = d->nelt, nelt2 = nelt / 2, which1 = 0, which2 = 0;
22780 : 15010 : rtx_insn *seq1, *seq2;
22781 : 15010 : bool ok;
22782 : 15010 : rtx (*blend) (rtx, rtx, rtx, rtx) = NULL;
22783 : :
22784 : 15010 : if (!TARGET_AVX
22785 : 15010 : || TARGET_AVX2
22786 : 856 : || (d->vmode != V8SFmode && d->vmode != V4DFmode)
22787 : 675 : || d->one_operand_p)
22788 : : return false;
22789 : :
22790 : 675 : dfirst = *d;
22791 : 675 : dsecond = *d;
22792 : 6075 : for (i = 0; i < nelt; i++)
22793 : : {
22794 : 5400 : dfirst.perm[i] = 0xff;
22795 : 5400 : dsecond.perm[i] = 0xff;
22796 : : }
22797 : 6075 : for (i = 0, msk = 0; i < nelt; i++)
22798 : : {
22799 : 5400 : j = (d->perm[i] & nelt2) ? i | nelt2 : i & ~nelt2;
22800 : 5400 : if (j == i)
22801 : : {
22802 : 3778 : dfirst.perm[j] = d->perm[i];
22803 : 6338 : which1 |= (d->perm[i] < nelt ? 1 : 2);
22804 : : }
22805 : : else
22806 : : {
22807 : 1622 : dsecond.perm[j] = d->perm[i];
22808 : 1622 : which2 |= (d->perm[i] < nelt ? 1 : 2);
22809 : 1622 : msk |= (1U << i);
22810 : : }
22811 : : }
22812 : 675 : if (msk == 0 || msk == (1U << nelt) - 1)
22813 : : return false;
22814 : :
22815 : 675 : if (!d->testing_p)
22816 : : {
22817 : 40 : dfirst.target = gen_reg_rtx (dfirst.vmode);
22818 : 40 : dsecond.target = gen_reg_rtx (dsecond.vmode);
22819 : : }
22820 : :
22821 : 6075 : for (i = 0; i < nelt; i++)
22822 : : {
22823 : 5400 : if (dfirst.perm[i] == 0xff)
22824 : 1622 : dfirst.perm[i] = (which1 == 2 ? i + nelt : i);
22825 : 5400 : if (dsecond.perm[i] == 0xff)
22826 : 3778 : dsecond.perm[i] = (which2 == 2 ? i + nelt : i);
22827 : : }
22828 : 675 : canonicalize_perm (&dfirst);
22829 : 675 : start_sequence ();
22830 : 675 : ok = ix86_expand_vec_perm_const_1 (&dfirst);
22831 : 675 : seq1 = get_insns ();
22832 : 675 : end_sequence ();
22833 : :
22834 : 675 : if (!ok)
22835 : : return false;
22836 : :
22837 : 675 : canonicalize_perm (&dsecond);
22838 : 675 : start_sequence ();
22839 : 675 : ok = ix86_expand_vec_perm_const_1 (&dsecond);
22840 : 675 : seq2 = get_insns ();
22841 : 675 : end_sequence ();
22842 : :
22843 : 675 : if (!ok)
22844 : : return false;
22845 : :
22846 : 675 : if (d->testing_p)
22847 : : return true;
22848 : :
22849 : 40 : emit_insn (seq1);
22850 : 40 : emit_insn (seq2);
22851 : :
22852 : 40 : dthird = *d;
22853 : 40 : dthird.op0 = dsecond.target;
22854 : 40 : dthird.op1 = dsecond.target;
22855 : 40 : dthird.one_operand_p = true;
22856 : 40 : dthird.target = gen_reg_rtx (dthird.vmode);
22857 : 360 : for (i = 0; i < nelt; i++)
22858 : 320 : dthird.perm[i] = i ^ nelt2;
22859 : :
22860 : 40 : ok = expand_vec_perm_1 (&dthird);
22861 : 40 : gcc_assert (ok);
22862 : :
22863 : 40 : blend = d->vmode == V8SFmode ? gen_avx_blendps256 : gen_avx_blendpd256;
22864 : 40 : emit_insn (blend (d->target, dfirst.target, dthird.target, GEN_INT (msk)));
22865 : 40 : return true;
22866 : : }
22867 : :
22868 : : /* A subroutine of expand_vec_perm_even_odd_1. Implement the double-word
22869 : : permutation with two pshufb insns and an ior. We should have already
22870 : : failed all two instruction sequences. */
22871 : :
22872 : : static bool
22873 : 29441 : expand_vec_perm_pshufb2 (struct expand_vec_perm_d *d)
22874 : : {
22875 : 29441 : rtx rperm[2][16], vperm, l, h, op, m128;
22876 : 29441 : unsigned int i, nelt, eltsz;
22877 : 29441 : machine_mode mode;
22878 : 29441 : rtx (*gen) (rtx, rtx, rtx);
22879 : :
22880 : 34926 : if (!TARGET_SSSE3 || (GET_MODE_SIZE (d->vmode) != 16
22881 : 10880 : && GET_MODE_SIZE (d->vmode) != 8
22882 : 10840 : && GET_MODE_SIZE (d->vmode) != 4))
22883 : : return false;
22884 : 737 : gcc_assert (!d->one_operand_p);
22885 : :
22886 : 737 : if (d->testing_p)
22887 : : return true;
22888 : :
22889 : 130 : switch (GET_MODE_SIZE (d->vmode))
22890 : : {
22891 : : case 4:
22892 : : mode = V4QImode;
22893 : : gen = gen_mmx_pshufbv4qi3;
22894 : : break;
22895 : 20 : case 8:
22896 : 20 : mode = V8QImode;
22897 : 20 : gen = gen_mmx_pshufbv8qi3;
22898 : 20 : break;
22899 : 45 : case 16:
22900 : 45 : mode = V16QImode;
22901 : 45 : gen = gen_ssse3_pshufbv16qi3;
22902 : 45 : break;
22903 : 0 : default:
22904 : 0 : gcc_unreachable ();
22905 : : }
22906 : :
22907 : 65 : nelt = d->nelt;
22908 : 65 : eltsz = GET_MODE_UNIT_SIZE (d->vmode);
22909 : :
22910 : : /* Generate two permutation masks. If the required element is within
22911 : : the given vector it is shuffled into the proper lane. If the required
22912 : : element is in the other vector, force a zero into the lane by setting
22913 : : bit 7 in the permutation mask. */
22914 : 65 : m128 = GEN_INT (-128);
22915 : 849 : for (i = 0; i < nelt; ++i)
22916 : : {
22917 : 784 : unsigned j, k, e = d->perm[i];
22918 : 784 : unsigned which = (e >= nelt);
22919 : 784 : if (e >= nelt)
22920 : 393 : e -= nelt;
22921 : :
22922 : 1664 : for (j = 0; j < eltsz; ++j)
22923 : : {
22924 : 880 : rperm[which][i*eltsz + j] = GEN_INT (e*eltsz + j);
22925 : 880 : rperm[1-which][i*eltsz + j] = m128;
22926 : : }
22927 : :
22928 : 6936 : for (k = i*eltsz + j; k < 16; ++k)
22929 : 6152 : rperm[0][k] = rperm[1][k] = m128;
22930 : : }
22931 : :
22932 : 65 : vperm = gen_rtx_CONST_VECTOR (V16QImode, gen_rtvec_v (16, rperm[0]));
22933 : 65 : vperm = force_reg (V16QImode, vperm);
22934 : :
22935 : 65 : l = gen_reg_rtx (mode);
22936 : 65 : op = gen_lowpart (mode, d->op0);
22937 : 65 : emit_insn (gen (l, op, vperm));
22938 : :
22939 : 65 : vperm = gen_rtx_CONST_VECTOR (V16QImode, gen_rtvec_v (16, rperm[1]));
22940 : 65 : vperm = force_reg (V16QImode, vperm);
22941 : :
22942 : 65 : h = gen_reg_rtx (mode);
22943 : 65 : op = gen_lowpart (mode, d->op1);
22944 : 65 : emit_insn (gen (h, op, vperm));
22945 : :
22946 : 65 : op = d->target;
22947 : 65 : if (d->vmode != mode)
22948 : 22 : op = gen_reg_rtx (mode);
22949 : 65 : ix86_emit_vec_binop (IOR, mode, op, l, h);
22950 : 65 : if (op != d->target)
22951 : 22 : emit_move_insn (d->target, gen_lowpart (d->vmode, op));
22952 : :
22953 : : return true;
22954 : : }
22955 : :
22956 : : /* Implement arbitrary permutation of one V32QImode and V16QImode operand
22957 : : with two vpshufb insns, vpermq and vpor. We should have already failed
22958 : : all two or three instruction sequences. */
22959 : :
22960 : : static bool
22961 : 23816 : expand_vec_perm_vpshufb2_vpermq (struct expand_vec_perm_d *d)
22962 : : {
22963 : 23816 : rtx rperm[2][32], vperm, l, h, hp, op, m128;
22964 : 23816 : unsigned int i, nelt, eltsz;
22965 : :
22966 : 23816 : if (!TARGET_AVX2
22967 : 367 : || !d->one_operand_p
22968 : 139 : || (d->vmode != V32QImode && d->vmode != V16HImode))
22969 : : return false;
22970 : :
22971 : 6 : if (d->testing_p)
22972 : : return true;
22973 : :
22974 : 6 : nelt = d->nelt;
22975 : 6 : eltsz = GET_MODE_UNIT_SIZE (d->vmode);
22976 : :
22977 : : /* Generate two permutation masks. If the required element is within
22978 : : the same lane, it is shuffled in. If the required element from the
22979 : : other lane, force a zero by setting bit 7 in the permutation mask.
22980 : : In the other mask the mask has non-negative elements if element
22981 : : is requested from the other lane, but also moved to the other lane,
22982 : : so that the result of vpshufb can have the two V2TImode halves
22983 : : swapped. */
22984 : 6 : m128 = GEN_INT (-128);
22985 : 166 : for (i = 0; i < nelt; ++i)
22986 : : {
22987 : 160 : unsigned j, e = d->perm[i] & (nelt / 2 - 1);
22988 : 160 : unsigned which = ((d->perm[i] ^ i) & (nelt / 2)) * eltsz;
22989 : :
22990 : 352 : for (j = 0; j < eltsz; ++j)
22991 : : {
22992 : 192 : rperm[!!which][(i * eltsz + j) ^ which] = GEN_INT (e * eltsz + j);
22993 : 192 : rperm[!which][(i * eltsz + j) ^ (which ^ 16)] = m128;
22994 : : }
22995 : : }
22996 : :
22997 : 6 : vperm = gen_rtx_CONST_VECTOR (V32QImode, gen_rtvec_v (32, rperm[1]));
22998 : 6 : vperm = force_reg (V32QImode, vperm);
22999 : :
23000 : 6 : h = gen_reg_rtx (V32QImode);
23001 : 6 : op = gen_lowpart (V32QImode, d->op0);
23002 : 6 : emit_insn (gen_avx2_pshufbv32qi3 (h, op, vperm));
23003 : :
23004 : : /* Swap the 128-byte lanes of h into hp. */
23005 : 6 : hp = gen_reg_rtx (V4DImode);
23006 : 6 : op = gen_lowpart (V4DImode, h);
23007 : 6 : emit_insn (gen_avx2_permv4di_1 (hp, op, const2_rtx, GEN_INT (3), const0_rtx,
23008 : : const1_rtx));
23009 : :
23010 : 6 : vperm = gen_rtx_CONST_VECTOR (V32QImode, gen_rtvec_v (32, rperm[0]));
23011 : 6 : vperm = force_reg (V32QImode, vperm);
23012 : :
23013 : 6 : l = gen_reg_rtx (V32QImode);
23014 : 6 : op = gen_lowpart (V32QImode, d->op0);
23015 : 6 : emit_insn (gen_avx2_pshufbv32qi3 (l, op, vperm));
23016 : :
23017 : 6 : op = d->target;
23018 : 6 : if (d->vmode != V32QImode)
23019 : 2 : op = gen_reg_rtx (V32QImode);
23020 : 6 : emit_insn (gen_iorv32qi3 (op, l, gen_lowpart (V32QImode, hp)));
23021 : 6 : if (op != d->target)
23022 : 2 : emit_move_insn (d->target, gen_lowpart (d->vmode, op));
23023 : :
23024 : : return true;
23025 : : }
23026 : :
23027 : : /* A subroutine of expand_vec_perm_even_odd_1. Implement extract-even
23028 : : and extract-odd permutations of two V32QImode and V16QImode operand
23029 : : with two vpshufb insns, vpor and vpermq. We should have already
23030 : : failed all two or three instruction sequences. */
23031 : :
23032 : : static bool
23033 : 23810 : expand_vec_perm_vpshufb2_vpermq_even_odd (struct expand_vec_perm_d *d)
23034 : : {
23035 : 23810 : rtx rperm[2][32], vperm, l, h, ior, op, m128;
23036 : 23810 : unsigned int i, nelt, eltsz;
23037 : :
23038 : 23810 : if (!TARGET_AVX2
23039 : 361 : || d->one_operand_p
23040 : 228 : || (d->vmode != V32QImode && d->vmode != V16HImode))
23041 : : return false;
23042 : :
23043 : 112 : for (i = 0; i < d->nelt; ++i)
23044 : 112 : if ((d->perm[i] ^ (i * 2)) & (3 * d->nelt / 2))
23045 : : return false;
23046 : :
23047 : 0 : if (d->testing_p)
23048 : : return true;
23049 : :
23050 : 0 : nelt = d->nelt;
23051 : 0 : eltsz = GET_MODE_UNIT_SIZE (d->vmode);
23052 : :
23053 : : /* Generate two permutation masks. In the first permutation mask
23054 : : the first quarter will contain indexes for the first half
23055 : : of the op0, the second quarter will contain bit 7 set, third quarter
23056 : : will contain indexes for the second half of the op0 and the
23057 : : last quarter bit 7 set. In the second permutation mask
23058 : : the first quarter will contain bit 7 set, the second quarter
23059 : : indexes for the first half of the op1, the third quarter bit 7 set
23060 : : and last quarter indexes for the second half of the op1.
23061 : : I.e. the first mask e.g. for V32QImode extract even will be:
23062 : : 0, 2, ..., 0xe, -128, ..., -128, 0, 2, ..., 0xe, -128, ..., -128
23063 : : (all values masked with 0xf except for -128) and second mask
23064 : : for extract even will be
23065 : : -128, ..., -128, 0, 2, ..., 0xe, -128, ..., -128, 0, 2, ..., 0xe. */
23066 : 0 : m128 = GEN_INT (-128);
23067 : 0 : for (i = 0; i < nelt; ++i)
23068 : : {
23069 : 0 : unsigned j, e = d->perm[i] & (nelt / 2 - 1);
23070 : 0 : unsigned which = d->perm[i] >= nelt;
23071 : 0 : unsigned xorv = (i >= nelt / 4 && i < 3 * nelt / 4) ? 24 : 0;
23072 : :
23073 : 0 : for (j = 0; j < eltsz; ++j)
23074 : : {
23075 : 0 : rperm[which][(i * eltsz + j) ^ xorv] = GEN_INT (e * eltsz + j);
23076 : 0 : rperm[1 - which][(i * eltsz + j) ^ xorv] = m128;
23077 : : }
23078 : : }
23079 : :
23080 : 0 : vperm = gen_rtx_CONST_VECTOR (V32QImode, gen_rtvec_v (32, rperm[0]));
23081 : 0 : vperm = force_reg (V32QImode, vperm);
23082 : :
23083 : 0 : l = gen_reg_rtx (V32QImode);
23084 : 0 : op = gen_lowpart (V32QImode, d->op0);
23085 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (l, op, vperm));
23086 : :
23087 : 0 : vperm = gen_rtx_CONST_VECTOR (V32QImode, gen_rtvec_v (32, rperm[1]));
23088 : 0 : vperm = force_reg (V32QImode, vperm);
23089 : :
23090 : 0 : h = gen_reg_rtx (V32QImode);
23091 : 0 : op = gen_lowpart (V32QImode, d->op1);
23092 : 0 : emit_insn (gen_avx2_pshufbv32qi3 (h, op, vperm));
23093 : :
23094 : 0 : ior = gen_reg_rtx (V32QImode);
23095 : 0 : emit_insn (gen_iorv32qi3 (ior, l, h));
23096 : :
23097 : : /* Permute the V4DImode quarters using { 0, 2, 1, 3 } permutation. */
23098 : 0 : op = gen_reg_rtx (V4DImode);
23099 : 0 : ior = gen_lowpart (V4DImode, ior);
23100 : 0 : emit_insn (gen_avx2_permv4di_1 (op, ior, const0_rtx, const2_rtx,
23101 : : const1_rtx, GEN_INT (3)));
23102 : 0 : emit_move_insn (d->target, gen_lowpart (d->vmode, op));
23103 : :
23104 : 0 : return true;
23105 : : }
23106 : :
23107 : : /* A subroutine of ix86_expand_vec_perm_const_1. Try to implement a
23108 : : permutation (which is a bland) with and, andnot and or when pshufb is not available.
23109 : :
23110 : : It handles case:
23111 : : __builtin_shufflevector (v1, v2, 0, 9, 2, 11, 4, 13, 6, 15);
23112 : : __builtin_shufflevector (v1, v2, 8, 1, 2, 11, 4, 13, 6, 15);
23113 : :
23114 : : An element[i] must be chosen between op0[i] and op1[i] to satisfy the
23115 : : requirement.
23116 : : */
23117 : :
23118 : : static bool
23119 : 25000 : expand_vec_perm_pand_pandn_por (struct expand_vec_perm_d *d)
23120 : : {
23121 : 25000 : rtx rperm[16], vperm;
23122 : 25000 : unsigned int i, nelt = d->nelt;
23123 : :
23124 : 25000 : if (!TARGET_SSE2
23125 : 25000 : || d->one_operand_p
23126 : 21950 : || (d->vmode != V16QImode && d->vmode != V8HImode))
23127 : : return false;
23128 : :
23129 : 8025 : if (d->perm[0] != 0)
23130 : : return false;
23131 : :
23132 : : /* The dest[i] must select an element between op0[i] and op1[i]. */
23133 : 18037 : for (i = 1; i < nelt; i++)
23134 : 16856 : if ((d->perm[i] % nelt) != i)
23135 : : return false;
23136 : :
23137 : 1181 : if (d->testing_p)
23138 : : return true;
23139 : :
23140 : : /* Generates a blend mask for the operators AND and ANDNOT. */
23141 : 108 : machine_mode inner_mode = GET_MODE_INNER (d->vmode);
23142 : 1148 : for (i = 0; i < nelt; i++)
23143 : 1581 : rperm[i] = (d->perm[i] < nelt) ? CONSTM1_RTX (inner_mode)
23144 : 541 : : CONST0_RTX (inner_mode);
23145 : :
23146 : 108 : vperm = gen_rtx_CONST_VECTOR (d->vmode, gen_rtvec_v (nelt, rperm));
23147 : 108 : vperm = force_reg (d->vmode, vperm);
23148 : :
23149 : 108 : ix86_expand_sse_movcc (d->target, vperm, d->op0, d->op1);
23150 : :
23151 : 108 : return true;
23152 : : }
23153 : :
23154 : : /* Implement permutation with pslldq + psrldq + por when pshufb is not
23155 : : available. */
23156 : : static bool
23157 : 43993 : expand_vec_perm_pslldq_psrldq_por (struct expand_vec_perm_d *d, bool pandn)
23158 : : {
23159 : 43993 : unsigned i, nelt = d->nelt;
23160 : 43993 : unsigned start1, end1 = -1;
23161 : 43993 : machine_mode vmode = d->vmode, imode;
23162 : 43993 : int start2 = -1;
23163 : 43993 : bool clear_op0, clear_op1;
23164 : 43993 : unsigned inner_size;
23165 : 43993 : rtx op0, op1, dop1;
23166 : 43993 : rtx (*gen_vec_shr) (rtx, rtx, rtx);
23167 : 43993 : rtx (*gen_vec_shl) (rtx, rtx, rtx);
23168 : :
23169 : : /* pshufd can be used for V4SI/V2DI under TARGET_SSE2. */
23170 : 43993 : if (!TARGET_SSE2 || (vmode != E_V16QImode && vmode != E_V8HImode))
23171 : : return false;
23172 : :
23173 : 14108 : start1 = d->perm[0];
23174 : 36714 : for (i = 1; i < nelt; i++)
23175 : : {
23176 : 36077 : if (d->perm[i] != d->perm[i-1] + 1
23177 : 8652 : || d->perm[i] == nelt)
23178 : : {
23179 : 27579 : if (start2 == -1)
23180 : : {
23181 : 14108 : start2 = d->perm[i];
23182 : 14108 : end1 = d->perm[i-1];
23183 : : }
23184 : : else
23185 : : return false;
23186 : : }
23187 : : }
23188 : :
23189 : 637 : clear_op0 = end1 != nelt - 1;
23190 : 637 : clear_op1 = start2 % nelt != 0;
23191 : : /* pandn/pand is needed to clear upper/lower bits of op0/op1. */
23192 : 637 : if (!pandn && (clear_op0 || clear_op1))
23193 : : return false;
23194 : :
23195 : 412 : if (d->testing_p)
23196 : : return true;
23197 : :
23198 : 44 : gen_vec_shr = vmode == E_V16QImode ? gen_vec_shr_v16qi : gen_vec_shr_v8hi;
23199 : 20 : gen_vec_shl = vmode == E_V16QImode ? gen_vec_shl_v16qi : gen_vec_shl_v8hi;
23200 : 44 : imode = GET_MODE_INNER (vmode);
23201 : 44 : inner_size = GET_MODE_BITSIZE (imode);
23202 : 44 : op0 = gen_reg_rtx (vmode);
23203 : 44 : op1 = gen_reg_rtx (vmode);
23204 : :
23205 : 44 : if (start1)
23206 : 41 : emit_insn (gen_vec_shr (op0, d->op0, GEN_INT (start1 * inner_size)));
23207 : : else
23208 : 3 : emit_move_insn (op0, d->op0);
23209 : :
23210 : 44 : dop1 = d->op1;
23211 : 44 : if (d->one_operand_p)
23212 : 24 : dop1 = d->op0;
23213 : :
23214 : 44 : int shl_offset = end1 - start1 + 1 - start2 % nelt;
23215 : 44 : if (shl_offset)
23216 : 44 : emit_insn (gen_vec_shl (op1, dop1, GEN_INT (shl_offset * inner_size)));
23217 : : else
23218 : 0 : emit_move_insn (op1, dop1);
23219 : :
23220 : : /* Clear lower/upper bits for op0/op1. */
23221 : 44 : if (clear_op0 || clear_op1)
23222 : : {
23223 : : rtx vec[16];
23224 : : rtx const_vec;
23225 : : rtx clear;
23226 : 339 : for (i = 0; i != nelt; i++)
23227 : : {
23228 : 312 : if (i < (end1 - start1 + 1))
23229 : 156 : vec[i] = gen_int_mode ((HOST_WIDE_INT_1U << inner_size) - 1, imode);
23230 : : else
23231 : 156 : vec[i] = CONST0_RTX (imode);
23232 : : }
23233 : 27 : const_vec = gen_rtx_CONST_VECTOR (vmode, gen_rtvec_v (nelt, vec));
23234 : 27 : const_vec = validize_mem (force_const_mem (vmode, const_vec));
23235 : 27 : clear = force_reg (vmode, const_vec);
23236 : :
23237 : 27 : if (clear_op0)
23238 : 19 : emit_move_insn (op0, gen_rtx_AND (vmode, op0, clear));
23239 : 27 : if (clear_op1)
23240 : 16 : emit_move_insn (op1, gen_rtx_AND (vmode,
23241 : : gen_rtx_NOT (vmode, clear),
23242 : : op1));
23243 : : }
23244 : :
23245 : 44 : emit_move_insn (d->target, gen_rtx_IOR (vmode, op0, op1));
23246 : 44 : return true;
23247 : : }
23248 : :
23249 : : /* A subroutine of expand_vec_perm_even_odd_1. Implement extract-even
23250 : : and extract-odd permutations of two V8QI, V8HI, V16QI, V16HI or V32QI
23251 : : operands with two "and" and "pack" or two "shift" and "pack" insns.
23252 : : We should have already failed all two instruction sequences. */
23253 : :
23254 : : static bool
23255 : 47527 : expand_vec_perm_even_odd_pack (struct expand_vec_perm_d *d)
23256 : : {
23257 : 47527 : rtx op, dop0, dop1, t;
23258 : 47527 : unsigned i, odd, c, s, nelt = d->nelt;
23259 : 47527 : int pblendw_i = 0;
23260 : 47527 : bool end_perm = false;
23261 : 47527 : machine_mode half_mode;
23262 : 47527 : rtx (*gen_and) (rtx, rtx, rtx);
23263 : 47527 : rtx (*gen_pack) (rtx, rtx, rtx);
23264 : 47527 : rtx (*gen_shift) (rtx, rtx, rtx);
23265 : :
23266 : 47527 : if (d->one_operand_p)
23267 : : return false;
23268 : :
23269 : 42175 : switch (d->vmode)
23270 : : {
23271 : 4265 : case E_V4HImode:
23272 : : /* Required for "pack". */
23273 : 4265 : if (!TARGET_SSE4_1)
23274 : : return false;
23275 : : c = 0xffff;
23276 : : s = 16;
23277 : : half_mode = V2SImode;
23278 : : gen_and = gen_andv2si3;
23279 : : gen_pack = gen_mmx_packusdw;
23280 : : gen_shift = gen_lshrv2si3;
23281 : : pblendw_i = 0x5;
23282 : : break;
23283 : 6158 : case E_V8HImode:
23284 : : /* Required for "pack". */
23285 : 6158 : if (!TARGET_SSE4_1)
23286 : : return false;
23287 : : c = 0xffff;
23288 : : s = 16;
23289 : : half_mode = V4SImode;
23290 : : gen_and = gen_andv4si3;
23291 : : gen_pack = gen_sse4_1_packusdw;
23292 : : gen_shift = gen_lshrv4si3;
23293 : : pblendw_i = 0x55;
23294 : : break;
23295 : : case E_V8QImode:
23296 : : /* No check as all instructions are SSE2. */
23297 : : c = 0xff;
23298 : : s = 8;
23299 : : half_mode = V4HImode;
23300 : : gen_and = gen_andv4hi3;
23301 : : gen_pack = gen_mmx_packuswb;
23302 : : gen_shift = gen_lshrv4hi3;
23303 : : break;
23304 : 14019 : case E_V16QImode:
23305 : : /* No check as all instructions are SSE2. */
23306 : 14019 : c = 0xff;
23307 : 14019 : s = 8;
23308 : 14019 : half_mode = V8HImode;
23309 : 14019 : gen_and = gen_andv8hi3;
23310 : 14019 : gen_pack = gen_sse2_packuswb;
23311 : 14019 : gen_shift = gen_lshrv8hi3;
23312 : 14019 : break;
23313 : 433 : case E_V16HImode:
23314 : 433 : if (!TARGET_AVX2)
23315 : : return false;
23316 : : c = 0xffff;
23317 : : s = 16;
23318 : : half_mode = V8SImode;
23319 : : gen_and = gen_andv8si3;
23320 : : gen_pack = gen_avx2_packusdw;
23321 : : gen_shift = gen_lshrv8si3;
23322 : : pblendw_i = 0x5555;
23323 : : end_perm = true;
23324 : : break;
23325 : 521 : case E_V32QImode:
23326 : 521 : if (!TARGET_AVX2)
23327 : : return false;
23328 : : c = 0xff;
23329 : : s = 8;
23330 : : half_mode = V16HImode;
23331 : : gen_and = gen_andv16hi3;
23332 : : gen_pack = gen_avx2_packuswb;
23333 : : gen_shift = gen_lshrv16hi3;
23334 : : end_perm = true;
23335 : : break;
23336 : : default:
23337 : : /* Only V4HI, V8QI, V8HI, V16QI, V16HI and V32QI modes
23338 : : are more profitable than general shuffles. */
23339 : : return false;
23340 : : }
23341 : :
23342 : : /* Check that permutation is even or odd. */
23343 : 19988 : odd = d->perm[0];
23344 : 19988 : if (odd > 1)
23345 : : return false;
23346 : :
23347 : 228131 : for (i = 1; i < nelt; ++i)
23348 : 212251 : if (d->perm[i] != 2 * i + odd)
23349 : : return false;
23350 : :
23351 : 15880 : if (d->testing_p)
23352 : : return true;
23353 : :
23354 : 5168 : dop0 = gen_reg_rtx (half_mode);
23355 : 5168 : dop1 = gen_reg_rtx (half_mode);
23356 : 5168 : if (odd == 0)
23357 : : {
23358 : : /* Use pblendw since const_vector 0 should be cheaper than
23359 : : const_vector 0xffff. */
23360 : 4445 : if (d->vmode == V4HImode
23361 : : || d->vmode == E_V8HImode
23362 : : || d->vmode == E_V16HImode)
23363 : : {
23364 : 852 : rtx dop0_t = gen_reg_rtx (d->vmode);
23365 : 852 : rtx dop1_t = gen_reg_rtx (d->vmode);
23366 : 852 : t = gen_reg_rtx (d->vmode);
23367 : 852 : emit_move_insn (t, CONST0_RTX (d->vmode));
23368 : :
23369 : 852 : emit_move_insn (dop0_t, gen_rtx_VEC_MERGE (d->vmode, d->op0, t,
23370 : : GEN_INT (pblendw_i)));
23371 : 852 : emit_move_insn (dop1_t, gen_rtx_VEC_MERGE (d->vmode, d->op1, t,
23372 : : GEN_INT (pblendw_i)));
23373 : :
23374 : 852 : emit_move_insn (dop0, gen_lowpart (half_mode, dop0_t));
23375 : 852 : emit_move_insn (dop1, gen_lowpart (half_mode, dop1_t));
23376 : 852 : }
23377 : : else
23378 : : {
23379 : 3593 : t = gen_const_vec_duplicate (half_mode, GEN_INT (c));
23380 : 3593 : t = force_reg (half_mode, t);
23381 : 3593 : emit_insn (gen_and (dop0, t, gen_lowpart (half_mode, d->op0)));
23382 : 3593 : emit_insn (gen_and (dop1, t, gen_lowpart (half_mode, d->op1)));
23383 : : }
23384 : : }
23385 : : else
23386 : : {
23387 : 1446 : emit_insn (gen_shift (dop0,
23388 : 723 : gen_lowpart (half_mode, d->op0),
23389 : : GEN_INT (s)));
23390 : 1446 : emit_insn (gen_shift (dop1,
23391 : 723 : gen_lowpart (half_mode, d->op1),
23392 : : GEN_INT (s)));
23393 : : }
23394 : : /* In AVX2 for 256 bit case we need to permute pack result. */
23395 : 5168 : if (TARGET_AVX2 && end_perm)
23396 : : {
23397 : 401 : op = gen_reg_rtx (d->vmode);
23398 : 401 : t = gen_reg_rtx (V4DImode);
23399 : 401 : emit_insn (gen_pack (op, dop0, dop1));
23400 : 802 : emit_insn (gen_avx2_permv4di_1 (t,
23401 : 401 : gen_lowpart (V4DImode, op),
23402 : : const0_rtx,
23403 : : const2_rtx,
23404 : : const1_rtx,
23405 : : GEN_INT (3)));
23406 : 401 : emit_move_insn (d->target, gen_lowpart (d->vmode, t));
23407 : : }
23408 : : else
23409 : 4767 : emit_insn (gen_pack (d->target, dop0, dop1));
23410 : :
23411 : : return true;
23412 : : }
23413 : :
23414 : : /* A subroutine of expand_vec_perm_even_odd_1. Implement extract-even
23415 : : and extract-odd permutations of two V64QI operands
23416 : : with two "shifts", two "truncs" and one "concat" insns for "odd"
23417 : : and two "truncs" and one concat insn for "even."
23418 : : Have already failed all two instruction sequences. */
23419 : :
23420 : : static bool
23421 : 23853 : expand_vec_perm_even_odd_trunc (struct expand_vec_perm_d *d)
23422 : : {
23423 : 23853 : rtx t1, t2, t3, t4;
23424 : 23853 : unsigned i, odd, nelt = d->nelt;
23425 : :
23426 : 23853 : if (!TARGET_AVX512BW
23427 : 63 : || d->one_operand_p
23428 : 59 : || d->vmode != V64QImode)
23429 : : return false;
23430 : :
23431 : : /* Check that permutation is even or odd. */
23432 : 59 : odd = d->perm[0];
23433 : 59 : if (odd > 1)
23434 : : return false;
23435 : :
23436 : 1718 : for (i = 1; i < nelt; ++i)
23437 : 1695 : if (d->perm[i] != 2 * i + odd)
23438 : : return false;
23439 : :
23440 : 23 : if (d->testing_p)
23441 : : return true;
23442 : :
23443 : :
23444 : 23 : if (odd)
23445 : : {
23446 : 1 : t1 = gen_reg_rtx (V32HImode);
23447 : 1 : t2 = gen_reg_rtx (V32HImode);
23448 : 2 : emit_insn (gen_lshrv32hi3 (t1,
23449 : 1 : gen_lowpart (V32HImode, d->op0),
23450 : : GEN_INT (8)));
23451 : 2 : emit_insn (gen_lshrv32hi3 (t2,
23452 : 1 : gen_lowpart (V32HImode, d->op1),
23453 : : GEN_INT (8)));
23454 : : }
23455 : : else
23456 : : {
23457 : 22 : t1 = gen_lowpart (V32HImode, d->op0);
23458 : 22 : t2 = gen_lowpart (V32HImode, d->op1);
23459 : : }
23460 : :
23461 : 23 : t3 = gen_reg_rtx (V32QImode);
23462 : 23 : t4 = gen_reg_rtx (V32QImode);
23463 : 23 : emit_insn (gen_avx512bw_truncatev32hiv32qi2 (t3, t1));
23464 : 23 : emit_insn (gen_avx512bw_truncatev32hiv32qi2 (t4, t2));
23465 : 23 : emit_insn (gen_avx_vec_concatv64qi (d->target, t3, t4));
23466 : :
23467 : 23 : return true;
23468 : : }
23469 : :
23470 : : /* A subroutine of ix86_expand_vec_perm_const_1. Implement extract-even
23471 : : and extract-odd permutations. */
23472 : :
23473 : : static bool
23474 : 13534 : expand_vec_perm_even_odd_1 (struct expand_vec_perm_d *d, unsigned odd)
23475 : : {
23476 : 13534 : rtx t1, t2, t3, t4, t5;
23477 : :
23478 : 13534 : switch (d->vmode)
23479 : : {
23480 : 44 : case E_V4DFmode:
23481 : 44 : if (d->testing_p)
23482 : : break;
23483 : 1 : t1 = gen_reg_rtx (V4DFmode);
23484 : 1 : t2 = gen_reg_rtx (V4DFmode);
23485 : :
23486 : : /* Shuffle the lanes around into { 0 1 4 5 } and { 2 3 6 7 }. */
23487 : 1 : emit_insn (gen_avx_vperm2f128v4df3 (t1, d->op0, d->op1, GEN_INT (0x20)));
23488 : 1 : emit_insn (gen_avx_vperm2f128v4df3 (t2, d->op0, d->op1, GEN_INT (0x31)));
23489 : :
23490 : : /* Now an unpck[lh]pd will produce the result required. */
23491 : 1 : if (odd)
23492 : 0 : t3 = gen_avx_unpckhpd256 (d->target, t1, t2);
23493 : : else
23494 : 1 : t3 = gen_avx_unpcklpd256 (d->target, t1, t2);
23495 : 1 : emit_insn (t3);
23496 : 1 : break;
23497 : :
23498 : 2228 : case E_V8SFmode:
23499 : 2228 : {
23500 : 2228 : int mask = odd ? 0xdd : 0x88;
23501 : :
23502 : 2228 : if (d->testing_p)
23503 : : break;
23504 : 186 : t1 = gen_reg_rtx (V8SFmode);
23505 : 186 : t2 = gen_reg_rtx (V8SFmode);
23506 : 186 : t3 = gen_reg_rtx (V8SFmode);
23507 : :
23508 : : /* Shuffle within the 128-bit lanes to produce:
23509 : : { 0 2 8 a 4 6 c e } | { 1 3 9 b 5 7 d f }. */
23510 : 186 : emit_insn (gen_avx_shufps256 (t1, d->op0, d->op1,
23511 : : GEN_INT (mask)));
23512 : :
23513 : : /* Shuffle the lanes around to produce:
23514 : : { 4 6 c e 0 2 8 a } and { 5 7 d f 1 3 9 b }. */
23515 : 186 : emit_insn (gen_avx_vperm2f128v8sf3 (t2, t1, t1,
23516 : : GEN_INT (0x3)));
23517 : :
23518 : : /* Shuffle within the 128-bit lanes to produce:
23519 : : { 0 2 4 6 4 6 0 2 } | { 1 3 5 7 5 7 1 3 }. */
23520 : 186 : emit_insn (gen_avx_shufps256 (t3, t1, t2, GEN_INT (0x44)));
23521 : :
23522 : : /* Shuffle within the 128-bit lanes to produce:
23523 : : { 8 a c e c e 8 a } | { 9 b d f d f 9 b }. */
23524 : 186 : emit_insn (gen_avx_shufps256 (t2, t1, t2, GEN_INT (0xee)));
23525 : :
23526 : : /* Shuffle the lanes around to produce:
23527 : : { 0 2 4 6 8 a c e } | { 1 3 5 7 9 b d f }. */
23528 : 186 : emit_insn (gen_avx_vperm2f128v8sf3 (d->target, t3, t2,
23529 : : GEN_INT (0x20)));
23530 : : }
23531 : 186 : break;
23532 : :
23533 : 0 : case E_V2DFmode:
23534 : 0 : case E_V4SFmode:
23535 : 0 : case E_V2DImode:
23536 : 0 : case E_V2SImode:
23537 : 0 : case E_V4SImode:
23538 : 0 : case E_V2HImode:
23539 : : /* These are always directly implementable by expand_vec_perm_1. */
23540 : 0 : gcc_unreachable ();
23541 : :
23542 : 0 : case E_V2SFmode:
23543 : 0 : gcc_assert (TARGET_MMX_WITH_SSE);
23544 : : /* We have no suitable instructions. */
23545 : 0 : if (d->testing_p)
23546 : : return false;
23547 : : break;
23548 : :
23549 : 1144 : case E_V4QImode:
23550 : 1144 : if (TARGET_SSSE3 && !TARGET_SLOW_PSHUFB)
23551 : 0 : return expand_vec_perm_pshufb2 (d);
23552 : : else
23553 : : {
23554 : 1144 : if (d->testing_p)
23555 : : break;
23556 : : /* We need 2*log2(N)-1 operations to achieve odd/even
23557 : : with interleave. */
23558 : 126 : t1 = gen_reg_rtx (V4QImode);
23559 : 126 : emit_insn (gen_mmx_punpckhbw_low (t1, d->op0, d->op1));
23560 : 126 : emit_insn (gen_mmx_punpcklbw_low (d->target, d->op0, d->op1));
23561 : 126 : if (odd)
23562 : 38 : t2 = gen_mmx_punpckhbw_low (d->target, d->target, t1);
23563 : : else
23564 : 88 : t2 = gen_mmx_punpcklbw_low (d->target, d->target, t1);
23565 : 126 : emit_insn (t2);
23566 : : }
23567 : 126 : break;
23568 : :
23569 : 1344 : case E_V4HImode:
23570 : 1344 : if (TARGET_SSE4_1)
23571 : 86 : return expand_vec_perm_even_odd_pack (d);
23572 : 1258 : else if (TARGET_SSSE3 && !TARGET_SLOW_PSHUFB)
23573 : 20 : return expand_vec_perm_pshufb2 (d);
23574 : : else
23575 : : {
23576 : 1238 : if (d->testing_p)
23577 : : break;
23578 : : /* We need 2*log2(N)-1 operations to achieve odd/even
23579 : : with interleave. */
23580 : 495 : t1 = gen_reg_rtx (V4HImode);
23581 : 495 : emit_insn (gen_mmx_punpckhwd (t1, d->op0, d->op1));
23582 : 495 : emit_insn (gen_mmx_punpcklwd (d->target, d->op0, d->op1));
23583 : 495 : if (odd)
23584 : 8 : t2 = gen_mmx_punpckhwd (d->target, d->target, t1);
23585 : : else
23586 : 487 : t2 = gen_mmx_punpcklwd (d->target, d->target, t1);
23587 : 495 : emit_insn (t2);
23588 : : }
23589 : 495 : break;
23590 : :
23591 : 6682 : case E_V8HImode:
23592 : 6682 : if (TARGET_SSE4_1)
23593 : 403 : return expand_vec_perm_even_odd_pack (d);
23594 : 6279 : else if (TARGET_SSSE3 && !TARGET_SLOW_PSHUFB)
23595 : 1 : return expand_vec_perm_pshufb2 (d);
23596 : : else
23597 : : {
23598 : 6278 : if (d->testing_p)
23599 : : break;
23600 : : /* We need 2*log2(N)-1 operations to achieve odd/even
23601 : : with interleave. */
23602 : 2574 : t1 = gen_reg_rtx (V8HImode);
23603 : 2574 : t2 = gen_reg_rtx (V8HImode);
23604 : 2574 : emit_insn (gen_vec_interleave_highv8hi (t1, d->op0, d->op1));
23605 : 2574 : emit_insn (gen_vec_interleave_lowv8hi (d->target, d->op0, d->op1));
23606 : 2574 : emit_insn (gen_vec_interleave_highv8hi (t2, d->target, t1));
23607 : 2574 : emit_insn (gen_vec_interleave_lowv8hi (d->target, d->target, t1));
23608 : 2574 : if (odd)
23609 : 86 : t3 = gen_vec_interleave_highv8hi (d->target, d->target, t2);
23610 : : else
23611 : 2488 : t3 = gen_vec_interleave_lowv8hi (d->target, d->target, t2);
23612 : 2574 : emit_insn (t3);
23613 : : }
23614 : 2574 : break;
23615 : :
23616 : 1310 : case E_V8QImode:
23617 : 1310 : case E_V16QImode:
23618 : 1310 : return expand_vec_perm_even_odd_pack (d);
23619 : :
23620 : 460 : case E_V16HImode:
23621 : 460 : case E_V32QImode:
23622 : 460 : return expand_vec_perm_even_odd_pack (d);
23623 : :
23624 : 34 : case E_V64QImode:
23625 : 34 : return expand_vec_perm_even_odd_trunc (d);
23626 : :
23627 : 44 : case E_V4DImode:
23628 : 44 : if (!TARGET_AVX2)
23629 : : {
23630 : 44 : struct expand_vec_perm_d d_copy = *d;
23631 : 44 : d_copy.vmode = V4DFmode;
23632 : 44 : if (d->testing_p)
23633 : 43 : d_copy.target = gen_raw_REG (V4DFmode, LAST_VIRTUAL_REGISTER + 1);
23634 : : else
23635 : 1 : d_copy.target = gen_reg_rtx (V4DFmode);
23636 : 44 : d_copy.op0 = gen_lowpart (V4DFmode, d->op0);
23637 : 44 : d_copy.op1 = gen_lowpart (V4DFmode, d->op1);
23638 : 44 : if (expand_vec_perm_even_odd_1 (&d_copy, odd))
23639 : : {
23640 : 44 : if (!d->testing_p)
23641 : 1 : emit_move_insn (d->target,
23642 : 1 : gen_lowpart (V4DImode, d_copy.target));
23643 : 44 : return true;
23644 : : }
23645 : : return false;
23646 : : }
23647 : :
23648 : 0 : if (d->testing_p)
23649 : : break;
23650 : :
23651 : 0 : t1 = gen_reg_rtx (V4DImode);
23652 : 0 : t2 = gen_reg_rtx (V4DImode);
23653 : :
23654 : : /* Shuffle the lanes around into { 0 1 4 5 } and { 2 3 6 7 }. */
23655 : 0 : emit_insn (gen_avx2_permv2ti (t1, d->op0, d->op1, GEN_INT (0x20)));
23656 : 0 : emit_insn (gen_avx2_permv2ti (t2, d->op0, d->op1, GEN_INT (0x31)));
23657 : :
23658 : : /* Now an vpunpck[lh]qdq will produce the result required. */
23659 : 0 : if (odd)
23660 : 0 : t3 = gen_avx2_interleave_highv4di (d->target, t1, t2);
23661 : : else
23662 : 0 : t3 = gen_avx2_interleave_lowv4di (d->target, t1, t2);
23663 : 0 : emit_insn (t3);
23664 : 0 : break;
23665 : :
23666 : 244 : case E_V8SImode:
23667 : 244 : if (!TARGET_AVX2)
23668 : : {
23669 : 126 : struct expand_vec_perm_d d_copy = *d;
23670 : 126 : d_copy.vmode = V8SFmode;
23671 : 126 : if (d->testing_p)
23672 : 126 : d_copy.target = gen_raw_REG (V8SFmode, LAST_VIRTUAL_REGISTER + 1);
23673 : : else
23674 : 0 : d_copy.target = gen_reg_rtx (V8SFmode);
23675 : 126 : d_copy.op0 = gen_lowpart (V8SFmode, d->op0);
23676 : 126 : d_copy.op1 = gen_lowpart (V8SFmode, d->op1);
23677 : 126 : if (expand_vec_perm_even_odd_1 (&d_copy, odd))
23678 : : {
23679 : 126 : if (!d->testing_p)
23680 : 0 : emit_move_insn (d->target,
23681 : 0 : gen_lowpart (V8SImode, d_copy.target));
23682 : 126 : return true;
23683 : : }
23684 : : return false;
23685 : : }
23686 : :
23687 : 118 : if (d->testing_p)
23688 : : break;
23689 : :
23690 : 118 : t1 = gen_reg_rtx (V8SImode);
23691 : 118 : t2 = gen_reg_rtx (V8SImode);
23692 : 118 : t3 = gen_reg_rtx (V4DImode);
23693 : 118 : t4 = gen_reg_rtx (V4DImode);
23694 : 118 : t5 = gen_reg_rtx (V4DImode);
23695 : :
23696 : : /* Shuffle the lanes around into
23697 : : { 0 1 2 3 8 9 a b } and { 4 5 6 7 c d e f }. */
23698 : 236 : emit_insn (gen_avx2_permv2ti (t3, gen_lowpart (V4DImode, d->op0),
23699 : 118 : gen_lowpart (V4DImode, d->op1),
23700 : : GEN_INT (0x20)));
23701 : 236 : emit_insn (gen_avx2_permv2ti (t4, gen_lowpart (V4DImode, d->op0),
23702 : 118 : gen_lowpart (V4DImode, d->op1),
23703 : : GEN_INT (0x31)));
23704 : :
23705 : : /* Swap the 2nd and 3rd position in each lane into
23706 : : { 0 2 1 3 8 a 9 b } and { 4 6 5 7 c e d f }. */
23707 : 118 : emit_insn (gen_avx2_pshufdv3 (t1, gen_lowpart (V8SImode, t3),
23708 : : GEN_INT (2 * 4 + 1 * 16 + 3 * 64)));
23709 : 118 : emit_insn (gen_avx2_pshufdv3 (t2, gen_lowpart (V8SImode, t4),
23710 : : GEN_INT (2 * 4 + 1 * 16 + 3 * 64)));
23711 : :
23712 : : /* Now an vpunpck[lh]qdq will produce
23713 : : { 0 2 4 6 8 a c e } resp. { 1 3 5 7 9 b d f }. */
23714 : 118 : if (odd)
23715 : 0 : t3 = gen_avx2_interleave_highv4di (t5, gen_lowpart (V4DImode, t1),
23716 : 0 : gen_lowpart (V4DImode, t2));
23717 : : else
23718 : 118 : t3 = gen_avx2_interleave_lowv4di (t5, gen_lowpart (V4DImode, t1),
23719 : 118 : gen_lowpart (V4DImode, t2));
23720 : 118 : emit_insn (t3);
23721 : 118 : emit_move_insn (d->target, gen_lowpart (V8SImode, t5));
23722 : 118 : break;
23723 : :
23724 : 0 : default:
23725 : 0 : gcc_unreachable ();
23726 : : }
23727 : :
23728 : : return true;
23729 : : }
23730 : :
23731 : : /* A subroutine of ix86_expand_vec_perm_const_1. Pattern match
23732 : : extract-even and extract-odd permutations. */
23733 : :
23734 : : static bool
23735 : 23770 : expand_vec_perm_even_odd (struct expand_vec_perm_d *d)
23736 : : {
23737 : 23770 : unsigned i, odd, nelt = d->nelt;
23738 : :
23739 : 23770 : odd = d->perm[0];
23740 : 23770 : if (odd != 0 && odd != 1)
23741 : : return false;
23742 : :
23743 : 73058 : for (i = 1; i < nelt; ++i)
23744 : 64485 : if (d->perm[i] != 2 * i + odd)
23745 : : return false;
23746 : :
23747 : 8573 : if (d->vmode == E_V32HImode
23748 : 12 : && d->testing_p
23749 : 12 : && !TARGET_AVX512BW)
23750 : : return false;
23751 : :
23752 : 8561 : return expand_vec_perm_even_odd_1 (d, odd);
23753 : : }
23754 : :
23755 : : /* A subroutine of ix86_expand_vec_perm_const_1. Implement broadcast
23756 : : permutations. We assume that expand_vec_perm_1 has already failed. */
23757 : :
23758 : : static bool
23759 : 1017 : expand_vec_perm_broadcast_1 (struct expand_vec_perm_d *d)
23760 : : {
23761 : 1017 : unsigned elt = d->perm[0], nelt2 = d->nelt / 2;
23762 : 1017 : machine_mode vmode = d->vmode;
23763 : 1017 : rtx (*gen) (rtx, rtx, rtx);
23764 : 1017 : unsigned char perm2[4];
23765 : 1017 : rtx op0 = d->op0, dest;
23766 : 1017 : bool ok;
23767 : :
23768 : 1017 : switch (vmode)
23769 : : {
23770 : 0 : case E_V4DFmode:
23771 : 0 : case E_V8SFmode:
23772 : : /* These are special-cased in sse.md so that we can optionally
23773 : : use the vbroadcast instruction. They expand to two insns
23774 : : if the input happens to be in a register. */
23775 : 0 : gcc_unreachable ();
23776 : :
23777 : 0 : case E_V2DFmode:
23778 : 0 : case E_V2SFmode:
23779 : 0 : case E_V4SFmode:
23780 : 0 : case E_V2DImode:
23781 : 0 : case E_V2SImode:
23782 : 0 : case E_V4SImode:
23783 : 0 : case E_V2HImode:
23784 : 0 : case E_V4HImode:
23785 : : /* These are always implementable using standard shuffle patterns. */
23786 : 0 : gcc_unreachable ();
23787 : :
23788 : 16 : case E_V4QImode:
23789 : : /* This can be implemented via interleave and pshuflw. */
23790 : 16 : if (d->testing_p)
23791 : : return true;
23792 : :
23793 : 8 : if (elt >= nelt2)
23794 : : {
23795 : 4 : gen = gen_mmx_punpckhbw_low;
23796 : 4 : elt -= nelt2;
23797 : : }
23798 : : else
23799 : : gen = gen_mmx_punpcklbw_low;
23800 : :
23801 : 8 : dest = gen_reg_rtx (vmode);
23802 : 8 : emit_insn (gen (dest, op0, op0));
23803 : 8 : vmode = get_mode_wider_vector (vmode);
23804 : 8 : op0 = gen_lowpart (vmode, dest);
23805 : :
23806 : 8 : memset (perm2, elt, 2);
23807 : 8 : dest = gen_reg_rtx (vmode);
23808 : 8 : ok = expand_vselect (dest, op0, perm2, 2, d->testing_p);
23809 : 8 : gcc_assert (ok);
23810 : :
23811 : 8 : emit_move_insn (d->target, gen_lowpart (d->vmode, dest));
23812 : 8 : return true;
23813 : :
23814 : 4 : case E_V8QImode:
23815 : : /* This can be implemented via interleave. We save one insn by
23816 : : stopping once we have promoted to V2SImode and then use pshufd. */
23817 : 4 : if (d->testing_p)
23818 : : return true;
23819 : 4 : do
23820 : : {
23821 : 4 : if (elt >= nelt2)
23822 : : {
23823 : 1 : gen = vmode == V8QImode ? gen_mmx_punpckhbw
23824 : : : gen_mmx_punpckhwd;
23825 : 1 : elt -= nelt2;
23826 : : }
23827 : : else
23828 : 3 : gen = vmode == V8QImode ? gen_mmx_punpcklbw
23829 : : : gen_mmx_punpcklwd;
23830 : 4 : nelt2 /= 2;
23831 : :
23832 : 4 : dest = gen_reg_rtx (vmode);
23833 : 4 : emit_insn (gen (dest, op0, op0));
23834 : 4 : vmode = get_mode_wider_vector (vmode);
23835 : 4 : op0 = gen_lowpart (vmode, dest);
23836 : : }
23837 : 4 : while (vmode != V2SImode);
23838 : :
23839 : 2 : memset (perm2, elt, 2);
23840 : 2 : dest = gen_reg_rtx (vmode);
23841 : 2 : ok = expand_vselect (dest, op0, perm2, 2, d->testing_p);
23842 : 2 : gcc_assert (ok);
23843 : :
23844 : 2 : emit_move_insn (d->target, gen_lowpart (d->vmode, dest));
23845 : 2 : return true;
23846 : :
23847 : 967 : case E_V8HImode:
23848 : 967 : case E_V16QImode:
23849 : : /* These can be implemented via interleave. We save one insn by
23850 : : stopping once we have promoted to V4SImode and then use pshufd. */
23851 : 967 : if (d->testing_p)
23852 : : return true;
23853 : 1503 : do
23854 : : {
23855 : 1503 : if (elt >= nelt2)
23856 : : {
23857 : 16 : gen = vmode == V16QImode ? gen_vec_interleave_highv16qi
23858 : : : gen_vec_interleave_highv8hi;
23859 : 16 : elt -= nelt2;
23860 : : }
23861 : : else
23862 : 1487 : gen = vmode == V16QImode ? gen_vec_interleave_lowv16qi
23863 : : : gen_vec_interleave_lowv8hi;
23864 : 1503 : nelt2 /= 2;
23865 : :
23866 : 1503 : dest = gen_reg_rtx (vmode);
23867 : 1503 : emit_insn (gen (dest, op0, op0));
23868 : 1503 : vmode = get_mode_wider_vector (vmode);
23869 : 1503 : op0 = gen_lowpart (vmode, dest);
23870 : : }
23871 : 1503 : while (vmode != V4SImode);
23872 : :
23873 : 903 : memset (perm2, elt, 4);
23874 : 903 : dest = gen_reg_rtx (vmode);
23875 : 903 : ok = expand_vselect (dest, op0, perm2, 4, d->testing_p);
23876 : 903 : gcc_assert (ok);
23877 : :
23878 : 903 : emit_move_insn (d->target, gen_lowpart (d->vmode, dest));
23879 : 903 : return true;
23880 : :
23881 : 1 : case E_V8HFmode:
23882 : 1 : case E_V8BFmode:
23883 : : /* This can be implemented via interleave and pshufd. */
23884 : 1 : if (d->testing_p)
23885 : : return true;
23886 : :
23887 : 1 : rtx (*gen_interleave) (machine_mode, int, rtx, rtx, rtx);
23888 : 1 : if (elt >= nelt2)
23889 : : {
23890 : 0 : gen_interleave = gen_vec_interleave_high;
23891 : 0 : elt -= nelt2;
23892 : : }
23893 : : else
23894 : : gen_interleave = gen_vec_interleave_low;
23895 : 1 : nelt2 /= 2;
23896 : :
23897 : 1 : dest = gen_reg_rtx (vmode);
23898 : 1 : emit_insn (gen_interleave (vmode, 1, dest, op0, op0));
23899 : :
23900 : 1 : vmode = V4SImode;
23901 : 1 : op0 = gen_lowpart (vmode, dest);
23902 : :
23903 : 1 : memset (perm2, elt, 4);
23904 : 1 : dest = gen_reg_rtx (vmode);
23905 : 1 : ok = expand_vselect (dest, op0, perm2, 4, d->testing_p);
23906 : 1 : gcc_assert (ok);
23907 : :
23908 : 1 : emit_move_insn (d->target, gen_lowpart (d->vmode, dest));
23909 : 1 : return true;
23910 : :
23911 : 21 : case E_V32QImode:
23912 : 21 : case E_V16HImode:
23913 : 21 : case E_V8SImode:
23914 : 21 : case E_V4DImode:
23915 : : /* For AVX2 broadcasts of the first element vpbroadcast* or
23916 : : vpermq should be used by expand_vec_perm_1. */
23917 : 21 : gcc_assert (!TARGET_AVX2 || d->perm[0]);
23918 : : return false;
23919 : :
23920 : 6 : case E_V64QImode:
23921 : 6 : gcc_assert (!TARGET_AVX512BW || d->perm[0]);
23922 : : return false;
23923 : :
23924 : 2 : case E_V32HImode:
23925 : 2 : gcc_assert (!TARGET_AVX512BW);
23926 : : return false;
23927 : :
23928 : 0 : default:
23929 : 0 : gcc_unreachable ();
23930 : : }
23931 : : }
23932 : :
23933 : : /* A subroutine of ix86_expand_vec_perm_const_1. Pattern match
23934 : : broadcast permutations. */
23935 : :
23936 : : static bool
23937 : 92257 : expand_vec_perm_broadcast (struct expand_vec_perm_d *d)
23938 : : {
23939 : 92257 : unsigned i, elt, nelt = d->nelt;
23940 : :
23941 : 92257 : if (!d->one_operand_p)
23942 : : return false;
23943 : :
23944 : 5452 : elt = d->perm[0];
23945 : 7451 : for (i = 1; i < nelt; ++i)
23946 : 7322 : if (d->perm[i] != elt)
23947 : : return false;
23948 : :
23949 : 129 : return expand_vec_perm_broadcast_1 (d);
23950 : : }
23951 : :
23952 : : /* Implement arbitrary permutations of two V64QImode operands
23953 : : with 2 vperm[it]2w, 2 vpshufb and one vpor instruction. */
23954 : : static bool
23955 : 23810 : expand_vec_perm_vpermt2_vpshub2 (struct expand_vec_perm_d *d)
23956 : : {
23957 : 23810 : if (!TARGET_AVX512BW || !(d->vmode == V64QImode))
23958 : : return false;
23959 : :
23960 : 40 : if (d->testing_p)
23961 : : return true;
23962 : :
23963 : 40 : struct expand_vec_perm_d ds[2];
23964 : 40 : rtx rperm[128], vperm, target0, target1;
23965 : 40 : unsigned int i, nelt;
23966 : 40 : machine_mode vmode;
23967 : :
23968 : 40 : nelt = d->nelt;
23969 : 40 : vmode = V64QImode;
23970 : :
23971 : 120 : for (i = 0; i < 2; i++)
23972 : : {
23973 : 80 : ds[i] = *d;
23974 : 80 : ds[i].vmode = V32HImode;
23975 : 80 : ds[i].nelt = 32;
23976 : 80 : ds[i].target = gen_reg_rtx (V32HImode);
23977 : 80 : ds[i].op0 = gen_lowpart (V32HImode, d->op0);
23978 : 80 : ds[i].op1 = gen_lowpart (V32HImode, d->op1);
23979 : : }
23980 : :
23981 : : /* Prepare permutations such that the first one takes care of
23982 : : putting the even bytes into the right positions or one higher
23983 : : positions (ds[0]) and the second one takes care of
23984 : : putting the odd bytes into the right positions or one below
23985 : : (ds[1]). */
23986 : :
23987 : 2600 : for (i = 0; i < nelt; i++)
23988 : : {
23989 : 2560 : ds[i & 1].perm[i / 2] = d->perm[i] / 2;
23990 : 2560 : if (i & 1)
23991 : : {
23992 : 1280 : rperm[i] = constm1_rtx;
23993 : 1280 : rperm[i + 64] = GEN_INT ((i & 14) + (d->perm[i] & 1));
23994 : : }
23995 : : else
23996 : : {
23997 : 1280 : rperm[i] = GEN_INT ((i & 14) + (d->perm[i] & 1));
23998 : 1280 : rperm[i + 64] = constm1_rtx;
23999 : : }
24000 : : }
24001 : :
24002 : 40 : bool ok = expand_vec_perm_1 (&ds[0]);
24003 : 40 : gcc_assert (ok);
24004 : 40 : ds[0].target = gen_lowpart (V64QImode, ds[0].target);
24005 : :
24006 : 40 : ok = expand_vec_perm_1 (&ds[1]);
24007 : 40 : gcc_assert (ok);
24008 : 40 : ds[1].target = gen_lowpart (V64QImode, ds[1].target);
24009 : :
24010 : 40 : vperm = gen_rtx_CONST_VECTOR (V64QImode, gen_rtvec_v (64, rperm));
24011 : 40 : vperm = force_reg (vmode, vperm);
24012 : 40 : target0 = gen_reg_rtx (V64QImode);
24013 : 40 : emit_insn (gen_avx512bw_pshufbv64qi3 (target0, ds[0].target, vperm));
24014 : :
24015 : 40 : vperm = gen_rtx_CONST_VECTOR (V64QImode, gen_rtvec_v (64, rperm + 64));
24016 : 40 : vperm = force_reg (vmode, vperm);
24017 : 40 : target1 = gen_reg_rtx (V64QImode);
24018 : 40 : emit_insn (gen_avx512bw_pshufbv64qi3 (target1, ds[1].target, vperm));
24019 : :
24020 : 40 : emit_insn (gen_iorv64qi3 (d->target, target0, target1));
24021 : 40 : return true;
24022 : : }
24023 : :
24024 : : /* Implement arbitrary permutation of two V32QImode and V16QImode operands
24025 : : with 4 vpshufb insns, 2 vpermq and 3 vpor. We should have already failed
24026 : : all the shorter instruction sequences. */
24027 : :
24028 : : static bool
24029 : 15064 : expand_vec_perm_vpshufb4_vpermq2 (struct expand_vec_perm_d *d)
24030 : : {
24031 : 15064 : rtx rperm[4][32], vperm, l[2], h[2], op, m128;
24032 : 15064 : unsigned int i, nelt, eltsz;
24033 : 15064 : bool used[4];
24034 : :
24035 : 15064 : if (!TARGET_AVX2
24036 : 321 : || d->one_operand_p
24037 : 192 : || (d->vmode != V32QImode && d->vmode != V16HImode))
24038 : : return false;
24039 : :
24040 : 54 : if (d->testing_p)
24041 : : return true;
24042 : :
24043 : 54 : nelt = d->nelt;
24044 : 54 : eltsz = GET_MODE_UNIT_SIZE (d->vmode);
24045 : :
24046 : : /* Generate 4 permutation masks. If the required element is within
24047 : : the same lane, it is shuffled in. If the required element from the
24048 : : other lane, force a zero by setting bit 7 in the permutation mask.
24049 : : In the other mask the mask has non-negative elements if element
24050 : : is requested from the other lane, but also moved to the other lane,
24051 : : so that the result of vpshufb can have the two V2TImode halves
24052 : : swapped. */
24053 : 54 : m128 = GEN_INT (-128);
24054 : 1836 : for (i = 0; i < 32; ++i)
24055 : : {
24056 : 1728 : rperm[0][i] = m128;
24057 : 1728 : rperm[1][i] = m128;
24058 : 1728 : rperm[2][i] = m128;
24059 : 1728 : rperm[3][i] = m128;
24060 : : }
24061 : 54 : used[0] = false;
24062 : 54 : used[1] = false;
24063 : 54 : used[2] = false;
24064 : 54 : used[3] = false;
24065 : 1590 : for (i = 0; i < nelt; ++i)
24066 : : {
24067 : 1536 : unsigned j, e = d->perm[i] & (nelt / 2 - 1);
24068 : 1536 : unsigned xlane = ((d->perm[i] ^ i) & (nelt / 2)) * eltsz;
24069 : 2074 : unsigned int which = ((d->perm[i] & nelt) ? 2 : 0) + (xlane ? 1 : 0);
24070 : :
24071 : 3264 : for (j = 0; j < eltsz; ++j)
24072 : 1728 : rperm[which][(i * eltsz + j) ^ xlane] = GEN_INT (e * eltsz + j);
24073 : 1536 : used[which] = true;
24074 : : }
24075 : :
24076 : 162 : for (i = 0; i < 2; ++i)
24077 : : {
24078 : 108 : if (!used[2 * i + 1])
24079 : : {
24080 : 22 : h[i] = NULL_RTX;
24081 : 22 : continue;
24082 : : }
24083 : 86 : vperm = gen_rtx_CONST_VECTOR (V32QImode,
24084 : 86 : gen_rtvec_v (32, rperm[2 * i + 1]));
24085 : 86 : vperm = force_reg (V32QImode, vperm);
24086 : 86 : h[i] = gen_reg_rtx (V32QImode);
24087 : 86 : op = gen_lowpart (V32QImode, i ? d->op1 : d->op0);
24088 : 86 : emit_insn (gen_avx2_pshufbv32qi3 (h[i], op, vperm));
24089 : : }
24090 : :
24091 : : /* Swap the 128-byte lanes of h[X]. */
24092 : 162 : for (i = 0; i < 2; ++i)
24093 : : {
24094 : 108 : if (h[i] == NULL_RTX)
24095 : 22 : continue;
24096 : 86 : op = gen_reg_rtx (V4DImode);
24097 : 86 : emit_insn (gen_avx2_permv4di_1 (op, gen_lowpart (V4DImode, h[i]),
24098 : : const2_rtx, GEN_INT (3), const0_rtx,
24099 : : const1_rtx));
24100 : 86 : h[i] = gen_lowpart (V32QImode, op);
24101 : : }
24102 : :
24103 : 162 : for (i = 0; i < 2; ++i)
24104 : : {
24105 : 108 : if (!used[2 * i])
24106 : : {
24107 : 0 : l[i] = NULL_RTX;
24108 : 0 : continue;
24109 : : }
24110 : 108 : vperm = gen_rtx_CONST_VECTOR (V32QImode, gen_rtvec_v (32, rperm[2 * i]));
24111 : 108 : vperm = force_reg (V32QImode, vperm);
24112 : 108 : l[i] = gen_reg_rtx (V32QImode);
24113 : 108 : op = gen_lowpart (V32QImode, i ? d->op1 : d->op0);
24114 : 108 : emit_insn (gen_avx2_pshufbv32qi3 (l[i], op, vperm));
24115 : : }
24116 : :
24117 : 162 : for (i = 0; i < 2; ++i)
24118 : : {
24119 : 108 : if (h[i] && l[i])
24120 : : {
24121 : 86 : op = gen_reg_rtx (V32QImode);
24122 : 86 : emit_insn (gen_iorv32qi3 (op, l[i], h[i]));
24123 : 86 : l[i] = op;
24124 : : }
24125 : 22 : else if (h[i])
24126 : 0 : l[i] = h[i];
24127 : : }
24128 : :
24129 : 54 : gcc_assert (l[0] && l[1]);
24130 : 54 : op = d->target;
24131 : 54 : if (d->vmode != V32QImode)
24132 : 12 : op = gen_reg_rtx (V32QImode);
24133 : 54 : emit_insn (gen_iorv32qi3 (op, l[0], l[1]));
24134 : 54 : if (op != d->target)
24135 : 12 : emit_move_insn (d->target, gen_lowpart (d->vmode, op));
24136 : : return true;
24137 : : }
24138 : :
24139 : : /* The guts of ix86_vectorize_vec_perm_const. With all of the interface bits
24140 : : taken care of, perform the expansion in D and return true on success. */
24141 : :
24142 : : static bool
24143 : 298341 : ix86_expand_vec_perm_const_1 (struct expand_vec_perm_d *d)
24144 : : {
24145 : : /* Try a single instruction expansion. */
24146 : 298341 : if (expand_vec_perm_1 (d))
24147 : : return true;
24148 : :
24149 : : /* Try sequences of two instructions. */
24150 : :
24151 : 104628 : if (expand_vec_perm_pshuflw_pshufhw (d))
24152 : : return true;
24153 : :
24154 : 101659 : if (expand_vec_perm_palignr (d, false))
24155 : : return true;
24156 : :
24157 : 98528 : if (expand_vec_perm_interleave2 (d))
24158 : : return true;
24159 : :
24160 : 92257 : if (expand_vec_perm_broadcast (d))
24161 : : return true;
24162 : :
24163 : 92157 : if (expand_vec_perm_vpermq_perm_1 (d))
24164 : : return true;
24165 : :
24166 : 92157 : if (expand_vec_perm_vperm2f128 (d))
24167 : : return true;
24168 : :
24169 : 92108 : if (expand_vec_perm_pblendv (d))
24170 : : return true;
24171 : :
24172 : 90312 : if (expand_vec_perm_2perm_interleave (d, true))
24173 : : return true;
24174 : :
24175 : 89952 : if (expand_vec_perm_2perm_pblendv (d, true))
24176 : : return true;
24177 : :
24178 : 86920 : if (expand_vec_perm_shufps_shufps (d))
24179 : : return true;
24180 : :
24181 : 50982 : if (expand_vec_perm_punpckldq_pshuf (d))
24182 : : return true;
24183 : :
24184 : : /* Try sequences of three instructions. */
24185 : :
24186 : 45268 : if (expand_vec_perm_even_odd_pack (d))
24187 : : return true;
24188 : :
24189 : 31581 : if (expand_vec_perm_2vperm2f128_vshuf (d))
24190 : : return true;
24191 : :
24192 : 29420 : if (expand_vec_perm_pshufb2 (d))
24193 : : return true;
24194 : :
24195 : 28704 : if (expand_vec_perm_pslldq_psrldq_por (d, false))
24196 : : return true;
24197 : :
24198 : 28517 : if (expand_vec_perm_interleave3 (d))
24199 : : return true;
24200 : :
24201 : 28335 : if (expand_vec_perm_vperm2f128_vblend (d))
24202 : : return true;
24203 : :
24204 : 28335 : if (expand_vec_perm_2perm_interleave (d, false))
24205 : : return true;
24206 : :
24207 : 28095 : if (expand_vec_perm_2perm_pblendv (d, false))
24208 : : return true;
24209 : :
24210 : 27267 : if (expand_vec_perm_psrlw_psllw_por (d))
24211 : : return true;
24212 : :
24213 : 25000 : if (expand_vec_perm_pand_pandn_por (d))
24214 : : return true;
24215 : :
24216 : : /* Try sequences of four instructions. */
24217 : :
24218 : 23819 : if (expand_vec_perm_even_odd_trunc (d))
24219 : : return true;
24220 : 23816 : if (expand_vec_perm_vpshufb2_vpermq (d))
24221 : : return true;
24222 : :
24223 : 23810 : if (expand_vec_perm_vpshufb2_vpermq_even_odd (d))
24224 : : return true;
24225 : :
24226 : 23810 : if (expand_vec_perm_vpermt2_vpshub2 (d))
24227 : : return true;
24228 : :
24229 : : /* ??? Look for narrow permutations whose element orderings would
24230 : : allow the promotion to a wider mode. */
24231 : :
24232 : : /* ??? Look for sequences of interleave or a wider permute that place
24233 : : the data into the correct lanes for a half-vector shuffle like
24234 : : pshuf[lh]w or vpermilps. */
24235 : :
24236 : : /* ??? Look for sequences of interleave that produce the desired results.
24237 : : The combinatorics of punpck[lh] get pretty ugly... */
24238 : :
24239 : 23770 : if (expand_vec_perm_even_odd (d))
24240 : : return true;
24241 : :
24242 : : /* Generate four or five instructions. */
24243 : 15289 : if (expand_vec_perm_pslldq_psrldq_por (d, true))
24244 : : return true;
24245 : :
24246 : : /* Even longer sequences. */
24247 : 15064 : if (expand_vec_perm_vpshufb4_vpermq2 (d))
24248 : : return true;
24249 : :
24250 : : /* See if we can get the same permutation in different vector integer
24251 : : mode. */
24252 : 15010 : struct expand_vec_perm_d nd;
24253 : 15010 : if (canonicalize_vector_int_perm (d, &nd) && expand_vec_perm_1 (&nd))
24254 : : {
24255 : 0 : if (!d->testing_p)
24256 : 0 : emit_move_insn (d->target, gen_lowpart (d->vmode, nd.target));
24257 : 0 : return true;
24258 : : }
24259 : :
24260 : : /* Even longer, including recursion to ix86_expand_vec_perm_const_1. */
24261 : 15010 : if (expand_vec_perm2_vperm2f128_vblend (d))
24262 : : return true;
24263 : :
24264 : : return false;
24265 : : }
24266 : :
24267 : : /* If a permutation only uses one operand, make it clear. Returns true
24268 : : if the permutation references both operands. */
24269 : :
24270 : : static bool
24271 : 63343 : canonicalize_perm (struct expand_vec_perm_d *d)
24272 : : {
24273 : 63343 : int i, which, nelt = d->nelt;
24274 : :
24275 : 405231 : for (i = which = 0; i < nelt; ++i)
24276 : 464743 : which |= (d->perm[i] < nelt ? 1 : 2);
24277 : :
24278 : 63343 : d->one_operand_p = true;
24279 : 63343 : switch (which)
24280 : : {
24281 : 0 : default:
24282 : 0 : gcc_unreachable();
24283 : :
24284 : 47855 : case 3:
24285 : 47855 : if (!rtx_equal_p (d->op0, d->op1))
24286 : : {
24287 : 47820 : d->one_operand_p = false;
24288 : 47820 : break;
24289 : : }
24290 : : /* The elements of PERM do not suggest that only the first operand
24291 : : is used, but both operands are identical. Allow easier matching
24292 : : of the permutation by folding the permutation into the single
24293 : : input vector. */
24294 : : /* FALLTHRU */
24295 : :
24296 : : case 2:
24297 : 2705 : for (i = 0; i < nelt; ++i)
24298 : 2384 : d->perm[i] &= nelt - 1;
24299 : 321 : d->op0 = d->op1;
24300 : 321 : break;
24301 : :
24302 : 15202 : case 1:
24303 : 15202 : d->op1 = d->op0;
24304 : 15202 : break;
24305 : : }
24306 : :
24307 : 63343 : return (which == 3);
24308 : : }
24309 : :
24310 : : /* Implement TARGET_VECTORIZE_VEC_PERM_CONST. */
24311 : :
24312 : : bool
24313 : 752632 : ix86_vectorize_vec_perm_const (machine_mode vmode, machine_mode op_mode,
24314 : : rtx target, rtx op0, rtx op1,
24315 : : const vec_perm_indices &sel)
24316 : : {
24317 : 752632 : if (vmode != op_mode)
24318 : : return false;
24319 : :
24320 : 750939 : struct expand_vec_perm_d d;
24321 : 750939 : unsigned char perm[MAX_VECT_LEN];
24322 : 750939 : unsigned int i, nelt, which;
24323 : 750939 : bool two_args;
24324 : :
24325 : 1501878 : if (GET_MODE_SIZE (vmode) == 64 && !TARGET_EVEX512)
24326 : : return false;
24327 : :
24328 : : /* For HF and BF mode vector, convert it to HI using subreg. */
24329 : 2252386 : if (GET_MODE_INNER (vmode) == HFmode || GET_MODE_INNER (vmode) == BFmode)
24330 : : {
24331 : 456 : machine_mode orig_mode = vmode;
24332 : 912 : vmode = mode_for_vector (HImode,
24333 : 456 : GET_MODE_NUNITS (vmode)).require ();
24334 : 456 : if (target)
24335 : 425 : target = lowpart_subreg (vmode, target, orig_mode);
24336 : 456 : if (op0)
24337 : 425 : op0 = lowpart_subreg (vmode, op0, orig_mode);
24338 : 456 : if (op1)
24339 : 425 : op1 = lowpart_subreg (vmode, op1, orig_mode);
24340 : : }
24341 : :
24342 : 750939 : d.target = target;
24343 : 750939 : d.op0 = op0;
24344 : 750939 : d.op1 = op1;
24345 : :
24346 : 750939 : d.vmode = vmode;
24347 : 750939 : gcc_assert (VECTOR_MODE_P (d.vmode));
24348 : 750939 : d.nelt = nelt = GET_MODE_NUNITS (d.vmode);
24349 : 750939 : d.testing_p = !target;
24350 : :
24351 : 750939 : gcc_assert (sel.length () == nelt);
24352 : 750939 : gcc_checking_assert (sizeof (d.perm) == sizeof (perm));
24353 : :
24354 : : /* Given sufficient ISA support we can just return true here
24355 : : for selected vector modes. */
24356 : 750939 : switch (d.vmode)
24357 : : {
24358 : 1994 : case E_V16SFmode:
24359 : 1994 : case E_V16SImode:
24360 : 1994 : case E_V8DImode:
24361 : 1994 : case E_V8DFmode:
24362 : 1994 : if (!TARGET_AVX512F)
24363 : : return false;
24364 : : /* All implementable with a single vperm[it]2 insn. */
24365 : 1994 : if (d.testing_p)
24366 : : return true;
24367 : : break;
24368 : 323 : case E_V32HImode:
24369 : 323 : if (!TARGET_AVX512F)
24370 : : return false;
24371 : 323 : if (d.testing_p && TARGET_AVX512BW)
24372 : : /* All implementable with a single vperm[it]2 insn. */
24373 : : return true;
24374 : : break;
24375 : 569 : case E_V64QImode:
24376 : 569 : if (!TARGET_AVX512F)
24377 : : return false;
24378 : 569 : if (d.testing_p && TARGET_AVX512BW)
24379 : : /* Implementable with 2 vperm[it]2, 2 vpshufb and 1 or insn. */
24380 : : return true;
24381 : : break;
24382 : 10522 : case E_V8SImode:
24383 : 10522 : case E_V8SFmode:
24384 : 10522 : case E_V4DFmode:
24385 : 10522 : case E_V4DImode:
24386 : 10522 : if (!TARGET_AVX)
24387 : : return false;
24388 : 10522 : if (d.testing_p && TARGET_AVX512VL)
24389 : : /* All implementable with a single vperm[it]2 insn. */
24390 : : return true;
24391 : : break;
24392 : 599 : case E_V16HImode:
24393 : 599 : if (!TARGET_SSE2)
24394 : : return false;
24395 : 599 : if (d.testing_p && TARGET_AVX2)
24396 : : /* Implementable with 4 vpshufb insns, 2 vpermq and 3 vpor insns. */
24397 : : return true;
24398 : : break;
24399 : 695 : case E_V32QImode:
24400 : 695 : if (!TARGET_SSE2)
24401 : : return false;
24402 : 695 : if (d.testing_p && TARGET_AVX2)
24403 : : /* Implementable with 4 vpshufb insns, 2 vpermq and 3 vpor insns. */
24404 : : return true;
24405 : : break;
24406 : 39081 : case E_V8HImode:
24407 : 39081 : case E_V16QImode:
24408 : 39081 : if (!TARGET_SSE2)
24409 : : return false;
24410 : : /* Fall through. */
24411 : 246652 : case E_V4SImode:
24412 : 246652 : case E_V4SFmode:
24413 : 246652 : if (!TARGET_SSE)
24414 : : return false;
24415 : : /* All implementable with a single vpperm insn. */
24416 : 246652 : if (d.testing_p && TARGET_XOP)
24417 : : return true;
24418 : : /* All implementable with 2 pshufb + 1 ior. */
24419 : 246546 : if (d.testing_p && TARGET_SSSE3)
24420 : : return true;
24421 : : break;
24422 : 118794 : case E_V2SFmode:
24423 : 118794 : case E_V2SImode:
24424 : 118794 : case E_V4HImode:
24425 : 118794 : case E_V8QImode:
24426 : 118794 : if (!TARGET_MMX_WITH_SSE)
24427 : : return false;
24428 : : break;
24429 : 12198 : case E_V2HImode:
24430 : 12198 : if (!TARGET_SSE2)
24431 : : return false;
24432 : : /* All implementable with *punpckwd. */
24433 : 12198 : if (d.testing_p)
24434 : : return true;
24435 : : break;
24436 : 9895 : case E_V4QImode:
24437 : 9895 : if (!TARGET_SSE2)
24438 : : return false;
24439 : : break;
24440 : 346476 : case E_V2DImode:
24441 : 346476 : case E_V2DFmode:
24442 : 346476 : if (!TARGET_SSE)
24443 : : return false;
24444 : : /* All implementable with shufpd or unpck[lh]pd. */
24445 : 346476 : if (d.testing_p)
24446 : : return true;
24447 : : break;
24448 : : default:
24449 : : return false;
24450 : : }
24451 : :
24452 : 2180544 : for (i = which = 0; i < nelt; ++i)
24453 : : {
24454 : 1795628 : unsigned char e = sel[i];
24455 : 1795628 : gcc_assert (e < 2 * nelt);
24456 : 1795628 : d.perm[i] = e;
24457 : 1795628 : perm[i] = e;
24458 : 2447108 : which |= (e < nelt ? 1 : 2);
24459 : : }
24460 : :
24461 : 384916 : if (d.testing_p)
24462 : : {
24463 : : /* For all elements from second vector, fold the elements to first. */
24464 : 323336 : if (which == 2)
24465 : 669 : for (i = 0; i < nelt; ++i)
24466 : 616 : d.perm[i] -= nelt;
24467 : :
24468 : : /* Check whether the mask can be applied to the vector type. */
24469 : 323336 : d.one_operand_p = (which != 3);
24470 : :
24471 : : /* Implementable with shufps, pshufd or pshuflw. */
24472 : 323336 : if (d.one_operand_p
24473 : : && (d.vmode == V4SFmode || d.vmode == V2SFmode
24474 : : || d.vmode == V4SImode || d.vmode == V2SImode
24475 : : || d.vmode == V4HImode || d.vmode == V2HImode))
24476 : : return true;
24477 : :
24478 : : /* Otherwise we have to go through the motions and see if we can
24479 : : figure out how to generate the requested permutation. */
24480 : 232205 : d.target = gen_raw_REG (d.vmode, LAST_VIRTUAL_REGISTER + 1);
24481 : 232205 : d.op1 = d.op0 = gen_raw_REG (d.vmode, LAST_VIRTUAL_REGISTER + 2);
24482 : 232205 : if (!d.one_operand_p)
24483 : 221645 : d.op1 = gen_raw_REG (d.vmode, LAST_VIRTUAL_REGISTER + 3);
24484 : :
24485 : 232205 : start_sequence ();
24486 : 232205 : bool ret = ix86_expand_vec_perm_const_1 (&d);
24487 : 232205 : end_sequence ();
24488 : :
24489 : 232205 : return ret;
24490 : : }
24491 : :
24492 : 61580 : two_args = canonicalize_perm (&d);
24493 : :
24494 : : /* If one of the operands is a zero vector, try to match pmovzx. */
24495 : 61580 : if (two_args && (d.op0 == CONST0_RTX (vmode) || d.op1 == CONST0_RTX (vmode)))
24496 : : {
24497 : 568 : struct expand_vec_perm_d dzero = d;
24498 : 568 : if (d.op0 == CONST0_RTX (vmode))
24499 : : {
24500 : 387 : d.op1 = dzero.op1 = force_reg (vmode, d.op1);
24501 : 387 : std::swap (dzero.op0, dzero.op1);
24502 : 7527 : for (i = 0; i < nelt; ++i)
24503 : 7140 : dzero.perm[i] ^= nelt;
24504 : : }
24505 : : else
24506 : 181 : d.op0 = dzero.op0 = force_reg (vmode, d.op0);
24507 : :
24508 : 568 : if (expand_vselect_vconcat (dzero.target, dzero.op0, dzero.op1,
24509 : 568 : dzero.perm, nelt, dzero.testing_p))
24510 : 119 : return true;
24511 : : }
24512 : :
24513 : : /* Force operands into registers. */
24514 : 61461 : rtx nop0 = force_reg (vmode, d.op0);
24515 : 61461 : if (d.op0 == d.op1)
24516 : 15026 : d.op1 = nop0;
24517 : 61461 : d.op0 = nop0;
24518 : 61461 : d.op1 = force_reg (vmode, d.op1);
24519 : :
24520 : 61461 : if (ix86_expand_vec_perm_const_1 (&d))
24521 : : return true;
24522 : :
24523 : : /* If the selector says both arguments are needed, but the operands are the
24524 : : same, the above tried to expand with one_operand_p and flattened selector.
24525 : : If that didn't work, retry without one_operand_p; we succeeded with that
24526 : : during testing. */
24527 : 6 : if (two_args && d.one_operand_p)
24528 : : {
24529 : 6 : d.one_operand_p = false;
24530 : 6 : memcpy (d.perm, perm, sizeof (perm));
24531 : 6 : return ix86_expand_vec_perm_const_1 (&d);
24532 : : }
24533 : :
24534 : : return false;
24535 : : }
24536 : :
24537 : : void
24538 : 8056 : ix86_expand_vec_extract_even_odd (rtx targ, rtx op0, rtx op1, unsigned odd)
24539 : : {
24540 : 8056 : struct expand_vec_perm_d d;
24541 : 8056 : unsigned i, nelt;
24542 : :
24543 : 8056 : d.target = targ;
24544 : 8056 : d.op0 = op0;
24545 : 8056 : d.op1 = op1;
24546 : 8056 : d.vmode = GET_MODE (targ);
24547 : 8056 : d.nelt = nelt = GET_MODE_NUNITS (d.vmode);
24548 : 8056 : d.one_operand_p = false;
24549 : 8056 : d.testing_p = false;
24550 : :
24551 : 75508 : for (i = 0; i < nelt; ++i)
24552 : 67452 : d.perm[i] = i * 2 + odd;
24553 : :
24554 : : /* We'll either be able to implement the permutation directly... */
24555 : 8056 : if (expand_vec_perm_1 (&d))
24556 : 3253 : return;
24557 : :
24558 : : /* ... or we use the special-case patterns. */
24559 : 4803 : expand_vec_perm_even_odd_1 (&d, odd);
24560 : : }
24561 : :
24562 : : static void
24563 : 854 : ix86_expand_vec_interleave (rtx targ, rtx op0, rtx op1, bool high_p)
24564 : : {
24565 : 854 : struct expand_vec_perm_d d;
24566 : 854 : unsigned i, nelt, base;
24567 : 854 : bool ok;
24568 : :
24569 : 854 : d.target = targ;
24570 : 854 : d.op0 = op0;
24571 : 854 : d.op1 = op1;
24572 : 854 : d.vmode = GET_MODE (targ);
24573 : 854 : d.nelt = nelt = GET_MODE_NUNITS (d.vmode);
24574 : 854 : d.one_operand_p = false;
24575 : 854 : d.testing_p = false;
24576 : :
24577 : 854 : base = high_p ? nelt / 2 : 0;
24578 : 3398 : for (i = 0; i < nelt / 2; ++i)
24579 : : {
24580 : 2544 : d.perm[i * 2] = i + base;
24581 : 2544 : d.perm[i * 2 + 1] = i + base + nelt;
24582 : : }
24583 : :
24584 : : /* Note that for AVX this isn't one instruction. */
24585 : 854 : ok = ix86_expand_vec_perm_const_1 (&d);
24586 : 854 : gcc_assert (ok);
24587 : 854 : }
24588 : :
24589 : : /* Expand a vector operation shift by constant for a V*QImode in terms of the
24590 : : same operation on V*HImode. Return true if success. */
24591 : : static bool
24592 : 345 : ix86_expand_vec_shift_qihi_constant (enum rtx_code code,
24593 : : rtx dest, rtx op1, rtx op2)
24594 : : {
24595 : 345 : machine_mode qimode, himode;
24596 : 345 : HOST_WIDE_INT and_constant, xor_constant;
24597 : 345 : HOST_WIDE_INT shift_amount;
24598 : 345 : rtx vec_const_and, vec_const_xor;
24599 : 345 : rtx tmp, op1_subreg;
24600 : 345 : rtx (*gen_shift) (rtx, rtx, rtx);
24601 : 345 : rtx (*gen_and) (rtx, rtx, rtx);
24602 : 345 : rtx (*gen_xor) (rtx, rtx, rtx);
24603 : 345 : rtx (*gen_sub) (rtx, rtx, rtx);
24604 : :
24605 : : /* Only optimize shift by constant. */
24606 : 345 : if (!CONST_INT_P (op2))
24607 : : return false;
24608 : :
24609 : 345 : qimode = GET_MODE (dest);
24610 : 345 : shift_amount = INTVAL (op2);
24611 : : /* Do nothing when shift amount greater equal 8. */
24612 : 345 : if (shift_amount > 7)
24613 : : return false;
24614 : :
24615 : 345 : gcc_assert (code == ASHIFT || code == ASHIFTRT || code == LSHIFTRT);
24616 : :
24617 : :
24618 : 345 : if (shift_amount == 7
24619 : 345 : && code == ASHIFTRT)
24620 : : {
24621 : 26 : if (qimode == V16QImode
24622 : 8 : || qimode == V32QImode)
24623 : : {
24624 : 25 : rtx zero = gen_reg_rtx (qimode);
24625 : 25 : emit_move_insn (zero, CONST0_RTX (qimode));
24626 : 25 : emit_move_insn (dest, gen_rtx_fmt_ee (GT, qimode, zero, op1));
24627 : 25 : }
24628 : : else
24629 : : {
24630 : 1 : gcc_assert (qimode == V64QImode);
24631 : 1 : rtx kmask = gen_reg_rtx (DImode);
24632 : 1 : emit_insn (gen_avx512bw_cvtb2maskv64qi (kmask, op1));
24633 : 1 : emit_insn (gen_avx512bw_cvtmask2bv64qi (dest, kmask));
24634 : : }
24635 : 26 : return true;
24636 : : }
24637 : :
24638 : : /* Record sign bit. */
24639 : 319 : xor_constant = 1 << (8 - shift_amount - 1);
24640 : :
24641 : : /* Zero upper/lower bits shift from left/right element. */
24642 : 319 : and_constant
24643 : 319 : = (code == ASHIFT ? 256 - (1 << shift_amount)
24644 : 292 : : (1 << (8 - shift_amount)) - 1);
24645 : :
24646 : 319 : switch (qimode)
24647 : : {
24648 : 306 : case V16QImode:
24649 : 306 : himode = V8HImode;
24650 : 306 : gen_shift =
24651 : : ((code == ASHIFT)
24652 : 306 : ? gen_ashlv8hi3
24653 : 288 : : (code == ASHIFTRT) ? gen_ashrv8hi3 : gen_lshrv8hi3);
24654 : : gen_and = gen_andv16qi3;
24655 : : gen_xor = gen_xorv16qi3;
24656 : : gen_sub = gen_subv16qi3;
24657 : : break;
24658 : 5 : case V32QImode:
24659 : 5 : himode = V16HImode;
24660 : 5 : gen_shift =
24661 : : ((code == ASHIFT)
24662 : 5 : ? gen_ashlv16hi3
24663 : 2 : : (code == ASHIFTRT) ? gen_ashrv16hi3 : gen_lshrv16hi3);
24664 : : gen_and = gen_andv32qi3;
24665 : : gen_xor = gen_xorv32qi3;
24666 : : gen_sub = gen_subv32qi3;
24667 : : break;
24668 : 8 : case V64QImode:
24669 : 8 : himode = V32HImode;
24670 : 8 : gen_shift =
24671 : : ((code == ASHIFT)
24672 : 8 : ? gen_ashlv32hi3
24673 : 2 : : (code == ASHIFTRT) ? gen_ashrv32hi3 : gen_lshrv32hi3);
24674 : : gen_and = gen_andv64qi3;
24675 : : gen_xor = gen_xorv64qi3;
24676 : : gen_sub = gen_subv64qi3;
24677 : : break;
24678 : 0 : default:
24679 : 0 : gcc_unreachable ();
24680 : : }
24681 : :
24682 : 319 : tmp = gen_reg_rtx (himode);
24683 : 319 : vec_const_and = gen_reg_rtx (qimode);
24684 : 319 : op1_subreg = lowpart_subreg (himode, op1, qimode);
24685 : :
24686 : : /* For ASHIFT and LSHIFTRT, perform operation like
24687 : : vpsllw/vpsrlw $shift_amount, %op1, %dest.
24688 : : vpand %vec_const_and, %dest. */
24689 : 319 : emit_insn (gen_shift (tmp, op1_subreg, op2));
24690 : 319 : emit_move_insn (dest, simplify_gen_subreg (qimode, tmp, himode, 0));
24691 : 319 : emit_move_insn (vec_const_and,
24692 : : ix86_build_const_vector (qimode, true,
24693 : 319 : gen_int_mode (and_constant, QImode)));
24694 : 319 : emit_insn (gen_and (dest, dest, vec_const_and));
24695 : :
24696 : : /* For ASHIFTRT, perform extra operation like
24697 : : vpxor %vec_const_xor, %dest, %dest
24698 : : vpsubb %vec_const_xor, %dest, %dest */
24699 : 319 : if (code == ASHIFTRT)
24700 : : {
24701 : 31 : vec_const_xor = gen_reg_rtx (qimode);
24702 : 31 : emit_move_insn (vec_const_xor,
24703 : : ix86_build_const_vector (qimode, true,
24704 : 31 : gen_int_mode (xor_constant, QImode)));
24705 : 31 : emit_insn (gen_xor (dest, dest, vec_const_xor));
24706 : 31 : emit_insn (gen_sub (dest, dest, vec_const_xor));
24707 : : }
24708 : : return true;
24709 : : }
24710 : :
24711 : : void
24712 : 1412 : ix86_expand_vecop_qihi_partial (enum rtx_code code, rtx dest, rtx op1, rtx op2)
24713 : : {
24714 : 1412 : machine_mode qimode = GET_MODE (dest);
24715 : 1412 : rtx qop1, qop2, hop1, hop2, qdest, hdest;
24716 : 1412 : bool op2vec = GET_MODE_CLASS (GET_MODE (op2)) == MODE_VECTOR_INT;
24717 : 1412 : bool uns_p = code != ASHIFTRT;
24718 : :
24719 : 1412 : switch (qimode)
24720 : : {
24721 : 1412 : case E_V4QImode:
24722 : 1412 : case E_V8QImode:
24723 : 1412 : break;
24724 : 0 : default:
24725 : 0 : gcc_unreachable ();
24726 : : }
24727 : :
24728 : 1412 : qop1 = lowpart_subreg (V16QImode, force_reg (qimode, op1), qimode);
24729 : :
24730 : 1412 : if (op2vec)
24731 : 1354 : qop2 = lowpart_subreg (V16QImode, force_reg (qimode, op2), qimode);
24732 : : else
24733 : : qop2 = op2;
24734 : :
24735 : 1412 : qdest = gen_reg_rtx (V16QImode);
24736 : :
24737 : 1412 : if (CONST_INT_P (op2)
24738 : 46 : && (code == ASHIFT || code == LSHIFTRT || code == ASHIFTRT)
24739 : : /* With AVX512 it's cheaper to do vpmovsxbw/op/vpmovwb.
24740 : : Even with SSE4.1 the alternative is better. */
24741 : 46 : && !TARGET_SSE4_1
24742 : 1446 : && ix86_expand_vec_shift_qihi_constant (code, qdest, qop1, qop2))
24743 : : {
24744 : 34 : emit_move_insn (dest, gen_lowpart (qimode, qdest));
24745 : 34 : return;
24746 : : }
24747 : :
24748 : 1378 : if (CONST_INT_P (op2)
24749 : 12 : && code == ASHIFTRT
24750 : 6 : && INTVAL (op2) == 7)
24751 : : {
24752 : 2 : rtx zero = gen_reg_rtx (qimode);
24753 : 2 : emit_move_insn (zero, CONST0_RTX (qimode));
24754 : 2 : emit_move_insn (dest, gen_rtx_fmt_ee (GT, qimode, zero, op1));
24755 : 2 : return;
24756 : : }
24757 : :
24758 : 1376 : switch (code)
24759 : : {
24760 : 1341 : case MULT:
24761 : 1341 : gcc_assert (op2vec);
24762 : 1341 : if (!TARGET_SSE4_1)
24763 : : {
24764 : : /* Unpack data such that we've got a source byte in each low byte
24765 : : of each word. We don't care what goes into the high byte of
24766 : : each word. Rather than trying to get zero in there, most
24767 : : convenient is to let it be a copy of the low byte. */
24768 : 248 : hop1 = copy_to_reg (qop1);
24769 : 248 : hop2 = copy_to_reg (qop2);
24770 : 248 : emit_insn (gen_vec_interleave_lowv16qi (hop1, hop1, hop1));
24771 : 248 : emit_insn (gen_vec_interleave_lowv16qi (hop2, hop2, hop2));
24772 : 248 : break;
24773 : : }
24774 : : /* FALLTHRU */
24775 : 1128 : case ASHIFT:
24776 : 1128 : case ASHIFTRT:
24777 : 1128 : case LSHIFTRT:
24778 : 1128 : hop1 = gen_reg_rtx (V8HImode);
24779 : 1128 : ix86_expand_sse_unpack (hop1, qop1, uns_p, false);
24780 : : /* mult/vashr/vlshr/vashl */
24781 : 1128 : if (op2vec)
24782 : : {
24783 : 1106 : hop2 = gen_reg_rtx (V8HImode);
24784 : 1106 : ix86_expand_sse_unpack (hop2, qop2, uns_p, false);
24785 : : }
24786 : : else
24787 : : hop2 = qop2;
24788 : :
24789 : : break;
24790 : 0 : default:
24791 : 0 : gcc_unreachable ();
24792 : : }
24793 : :
24794 : 1376 : if (code != MULT && op2vec)
24795 : : {
24796 : : /* Expand vashr/vlshr/vashl. */
24797 : 13 : hdest = gen_reg_rtx (V8HImode);
24798 : 13 : emit_insn (gen_rtx_SET (hdest,
24799 : : simplify_gen_binary (code, V8HImode,
24800 : : hop1, hop2)));
24801 : : }
24802 : : else
24803 : : /* Expand mult/ashr/lshr/ashl. */
24804 : 1363 : hdest = expand_simple_binop (V8HImode, code, hop1, hop2,
24805 : : NULL_RTX, 1, OPTAB_DIRECT);
24806 : :
24807 : 1376 : if (TARGET_AVX512BW && TARGET_AVX512VL)
24808 : : {
24809 : 30 : if (qimode == V8QImode)
24810 : : qdest = dest;
24811 : : else
24812 : 10 : qdest = gen_reg_rtx (V8QImode);
24813 : :
24814 : 30 : emit_insn (gen_truncv8hiv8qi2 (qdest, hdest));
24815 : : }
24816 : : else
24817 : : {
24818 : 1346 : struct expand_vec_perm_d d;
24819 : 1346 : rtx qres = gen_lowpart (V16QImode, hdest);
24820 : 1346 : bool ok;
24821 : 1346 : int i;
24822 : :
24823 : : /* Merge the data back into the right place. */
24824 : 1346 : d.target = qdest;
24825 : 1346 : d.op0 = d.op1 = qres;
24826 : 1346 : d.vmode = V16QImode;
24827 : 1346 : d.nelt = 16;
24828 : 1346 : d.one_operand_p = TARGET_SSSE3;
24829 : 1346 : d.testing_p = false;
24830 : :
24831 : 22882 : for (i = 0; i < d.nelt; ++i)
24832 : 21536 : d.perm[i] = i * 2;
24833 : :
24834 : 1346 : ok = ix86_expand_vec_perm_const_1 (&d);
24835 : 1346 : gcc_assert (ok);
24836 : : }
24837 : :
24838 : 1376 : if (qdest != dest)
24839 : 1356 : emit_move_insn (dest, gen_lowpart (qimode, qdest));
24840 : : }
24841 : :
24842 : : /* Emit instruction in 2x wider mode. For example, optimize
24843 : : vector MUL generation like
24844 : :
24845 : : vpmovzxbw ymm2, xmm0
24846 : : vpmovzxbw ymm3, xmm1
24847 : : vpmullw ymm4, ymm2, ymm3
24848 : : vpmovwb xmm0, ymm4
24849 : :
24850 : : it would take less instructions than ix86_expand_vecop_qihi.
24851 : : Return true if success. */
24852 : :
24853 : : static bool
24854 : 1318 : ix86_expand_vecop_qihi2 (enum rtx_code code, rtx dest, rtx op1, rtx op2)
24855 : : {
24856 : 1318 : machine_mode himode, qimode = GET_MODE (dest);
24857 : 1318 : machine_mode wqimode;
24858 : 1318 : rtx qop1, qop2, hop1, hop2, hdest;
24859 : 1318 : rtx (*gen_truncate)(rtx, rtx) = NULL;
24860 : 1318 : bool op2vec = GET_MODE_CLASS (GET_MODE (op2)) == MODE_VECTOR_INT;
24861 : 1318 : bool uns_p = code != ASHIFTRT;
24862 : :
24863 : : /* Without VPMOVWB (provided by AVX512BW ISA), the expansion uses the
24864 : : generic permutation to merge the data back into the right place. This
24865 : : permutation results in VPERMQ, which is slow, so better fall back to
24866 : : ix86_expand_vecop_qihi. */
24867 : 1318 : if (!TARGET_AVX512BW)
24868 : : return false;
24869 : :
24870 : 298 : if ((qimode == V16QImode && !TARGET_AVX2)
24871 : 298 : || (qimode == V32QImode && (!TARGET_AVX512BW || !TARGET_EVEX512))
24872 : : /* There are no V64HImode instructions. */
24873 : 298 : || qimode == V64QImode)
24874 : : return false;
24875 : :
24876 : : /* Do not generate ymm/zmm instructions when
24877 : : target prefers 128/256 bit vector width. */
24878 : 265 : if ((qimode == V16QImode && TARGET_PREFER_AVX128)
24879 : 265 : || (qimode == V32QImode && TARGET_PREFER_AVX256))
24880 : : return false;
24881 : :
24882 : 258 : switch (qimode)
24883 : : {
24884 : 242 : case E_V16QImode:
24885 : 242 : himode = V16HImode;
24886 : 242 : if (TARGET_AVX512VL && TARGET_AVX512BW)
24887 : 242 : gen_truncate = gen_truncv16hiv16qi2;
24888 : : break;
24889 : : case E_V32QImode:
24890 : : himode = V32HImode;
24891 : : gen_truncate = gen_truncv32hiv32qi2;
24892 : : break;
24893 : 0 : default:
24894 : 0 : gcc_unreachable ();
24895 : : }
24896 : :
24897 : 258 : wqimode = GET_MODE_2XWIDER_MODE (qimode).require ();
24898 : 258 : qop1 = lowpart_subreg (wqimode, force_reg (qimode, op1), qimode);
24899 : :
24900 : 258 : if (op2vec)
24901 : 258 : qop2 = lowpart_subreg (wqimode, force_reg (qimode, op2), qimode);
24902 : : else
24903 : : qop2 = op2;
24904 : :
24905 : 258 : hop1 = gen_reg_rtx (himode);
24906 : 258 : ix86_expand_sse_unpack (hop1, qop1, uns_p, false);
24907 : :
24908 : 258 : if (op2vec)
24909 : : {
24910 : 258 : hop2 = gen_reg_rtx (himode);
24911 : 258 : ix86_expand_sse_unpack (hop2, qop2, uns_p, false);
24912 : : }
24913 : : else
24914 : : hop2 = qop2;
24915 : :
24916 : 258 : if (code != MULT && op2vec)
24917 : : {
24918 : : /* Expand vashr/vlshr/vashl. */
24919 : 12 : hdest = gen_reg_rtx (himode);
24920 : 12 : emit_insn (gen_rtx_SET (hdest,
24921 : : simplify_gen_binary (code, himode,
24922 : : hop1, hop2)));
24923 : : }
24924 : : else
24925 : : /* Expand mult/ashr/lshr/ashl. */
24926 : 246 : hdest = expand_simple_binop (himode, code, hop1, hop2,
24927 : : NULL_RTX, 1, OPTAB_DIRECT);
24928 : :
24929 : 258 : if (gen_truncate)
24930 : 258 : emit_insn (gen_truncate (dest, hdest));
24931 : : else
24932 : : {
24933 : 0 : struct expand_vec_perm_d d;
24934 : 0 : rtx wqdest = gen_reg_rtx (wqimode);
24935 : 0 : rtx wqres = gen_lowpart (wqimode, hdest);
24936 : 0 : bool ok;
24937 : 0 : int i;
24938 : :
24939 : : /* Merge the data back into the right place. */
24940 : 0 : d.target = wqdest;
24941 : 0 : d.op0 = d.op1 = wqres;
24942 : 0 : d.vmode = wqimode;
24943 : 0 : d.nelt = GET_MODE_NUNITS (wqimode);
24944 : 0 : d.one_operand_p = false;
24945 : 0 : d.testing_p = false;
24946 : :
24947 : 0 : for (i = 0; i < d.nelt; ++i)
24948 : 0 : d.perm[i] = i * 2;
24949 : :
24950 : 0 : ok = ix86_expand_vec_perm_const_1 (&d);
24951 : 0 : gcc_assert (ok);
24952 : :
24953 : 0 : emit_move_insn (dest, gen_lowpart (qimode, wqdest));
24954 : : }
24955 : :
24956 : : return true;
24957 : : }
24958 : :
24959 : : /* Expand a vector operation CODE for a V*QImode in terms of the
24960 : : same operation on V*HImode. */
24961 : :
24962 : : void
24963 : 1629 : ix86_expand_vecop_qihi (enum rtx_code code, rtx dest, rtx op1, rtx op2)
24964 : : {
24965 : 1629 : machine_mode qimode = GET_MODE (dest);
24966 : 1629 : machine_mode himode;
24967 : 1629 : rtx (*gen_il) (rtx, rtx, rtx);
24968 : 1629 : rtx (*gen_ih) (rtx, rtx, rtx);
24969 : 1629 : rtx op1_l, op1_h, op2_l, op2_h, res_l, res_h;
24970 : 1629 : bool op2vec = GET_MODE_CLASS (GET_MODE (op2)) == MODE_VECTOR_INT;
24971 : 1629 : struct expand_vec_perm_d d;
24972 : 1629 : bool full_interleave = true;
24973 : 1629 : bool uns_p = code != ASHIFTRT;
24974 : 1629 : bool ok;
24975 : 1629 : int i;
24976 : :
24977 : 1629 : if (CONST_INT_P (op2)
24978 : 311 : && (code == ASHIFT || code == LSHIFTRT || code == ASHIFTRT)
24979 : 1940 : && ix86_expand_vec_shift_qihi_constant (code, dest, op1, op2))
24980 : 569 : return;
24981 : :
24982 : 1318 : if (ix86_expand_vecop_qihi2 (code, dest, op1, op2))
24983 : : return;
24984 : :
24985 : 1060 : switch (qimode)
24986 : : {
24987 : : case E_V16QImode:
24988 : : himode = V8HImode;
24989 : : break;
24990 : 280 : case E_V32QImode:
24991 : 280 : himode = V16HImode;
24992 : 280 : break;
24993 : 33 : case E_V64QImode:
24994 : 33 : himode = V32HImode;
24995 : 33 : break;
24996 : 0 : default:
24997 : 0 : gcc_unreachable ();
24998 : : }
24999 : :
25000 : 1060 : switch (code)
25001 : : {
25002 : 1053 : case MULT:
25003 : 1053 : gcc_assert (op2vec);
25004 : : /* Unpack data such that we've got a source byte in each low byte of
25005 : : each word. We don't care what goes into the high byte of each word.
25006 : : Rather than trying to get zero in there, most convenient is to let
25007 : : it be a copy of the low byte. */
25008 : 1053 : switch (qimode)
25009 : : {
25010 : : case E_V16QImode:
25011 : : gen_il = gen_vec_interleave_lowv16qi;
25012 : : gen_ih = gen_vec_interleave_highv16qi;
25013 : : break;
25014 : 280 : case E_V32QImode:
25015 : 280 : gen_il = gen_avx2_interleave_lowv32qi;
25016 : 280 : gen_ih = gen_avx2_interleave_highv32qi;
25017 : 280 : full_interleave = false;
25018 : 280 : break;
25019 : 32 : case E_V64QImode:
25020 : 32 : gen_il = gen_avx512bw_interleave_lowv64qi;
25021 : 32 : gen_ih = gen_avx512bw_interleave_highv64qi;
25022 : 32 : full_interleave = false;
25023 : 32 : break;
25024 : 0 : default:
25025 : 0 : gcc_unreachable ();
25026 : : }
25027 : :
25028 : 1053 : op2_l = gen_reg_rtx (qimode);
25029 : 1053 : op2_h = gen_reg_rtx (qimode);
25030 : 1053 : emit_insn (gen_il (op2_l, op2, op2));
25031 : 1053 : emit_insn (gen_ih (op2_h, op2, op2));
25032 : :
25033 : 1053 : op1_l = gen_reg_rtx (qimode);
25034 : 1053 : op1_h = gen_reg_rtx (qimode);
25035 : 1053 : emit_insn (gen_il (op1_l, op1, op1));
25036 : 1053 : emit_insn (gen_ih (op1_h, op1, op1));
25037 : 1053 : break;
25038 : :
25039 : 7 : case ASHIFT:
25040 : 7 : case ASHIFTRT:
25041 : 7 : case LSHIFTRT:
25042 : 7 : op1_l = gen_reg_rtx (himode);
25043 : 7 : op1_h = gen_reg_rtx (himode);
25044 : 7 : ix86_expand_sse_unpack (op1_l, op1, uns_p, false);
25045 : 7 : ix86_expand_sse_unpack (op1_h, op1, uns_p, true);
25046 : : /* vashr/vlshr/vashl */
25047 : 7 : if (op2vec)
25048 : : {
25049 : 1 : rtx tmp = force_reg (qimode, op2);
25050 : 1 : op2_l = gen_reg_rtx (himode);
25051 : 1 : op2_h = gen_reg_rtx (himode);
25052 : 1 : ix86_expand_sse_unpack (op2_l, tmp, uns_p, false);
25053 : 1 : ix86_expand_sse_unpack (op2_h, tmp, uns_p, true);
25054 : : }
25055 : : else
25056 : : op2_l = op2_h = op2;
25057 : :
25058 : : break;
25059 : 0 : default:
25060 : 0 : gcc_unreachable ();
25061 : : }
25062 : :
25063 : 1060 : if (code != MULT && op2vec)
25064 : : {
25065 : : /* Expand vashr/vlshr/vashl. */
25066 : 1 : res_l = gen_reg_rtx (himode);
25067 : 1 : res_h = gen_reg_rtx (himode);
25068 : 1 : emit_insn (gen_rtx_SET (res_l,
25069 : : simplify_gen_binary (code, himode,
25070 : : op1_l, op2_l)));
25071 : 1 : emit_insn (gen_rtx_SET (res_h,
25072 : : simplify_gen_binary (code, himode,
25073 : : op1_h, op2_h)));
25074 : : }
25075 : : else
25076 : : {
25077 : : /* Expand mult/ashr/lshr/ashl. */
25078 : 1059 : res_l = expand_simple_binop (himode, code, op1_l, op2_l, NULL_RTX,
25079 : : 1, OPTAB_DIRECT);
25080 : 1059 : res_h = expand_simple_binop (himode, code, op1_h, op2_h, NULL_RTX,
25081 : : 1, OPTAB_DIRECT);
25082 : : }
25083 : :
25084 : 1060 : gcc_assert (res_l && res_h);
25085 : :
25086 : : /* Merge the data back into the right place. */
25087 : 1060 : d.target = dest;
25088 : 1060 : d.op0 = gen_lowpart (qimode, res_l);
25089 : 1060 : d.op1 = gen_lowpart (qimode, res_h);
25090 : 1060 : d.vmode = qimode;
25091 : 1060 : d.nelt = GET_MODE_NUNITS (qimode);
25092 : 1060 : d.one_operand_p = false;
25093 : 1060 : d.testing_p = false;
25094 : :
25095 : 1060 : if (full_interleave)
25096 : : {
25097 : : /* We used the full interleave, the desired
25098 : : results are in the even elements. */
25099 : 12764 : for (i = 0; i < d.nelt; ++i)
25100 : 12016 : d.perm[i] = i * 2;
25101 : : }
25102 : : else
25103 : : {
25104 : : /* For AVX, the interleave used above was not cross-lane. So the
25105 : : extraction is evens but with the second and third quarter swapped.
25106 : : Happily, that is even one insn shorter than even extraction.
25107 : : For AVX512BW we have 4 lanes. We extract evens from within a lane,
25108 : : always first from the first and then from the second source operand,
25109 : : the index bits above the low 4 bits remains the same.
25110 : : Thus, for d.nelt == 32 we want permutation
25111 : : 0,2,4,..14, 32,34,36,..46, 16,18,20,..30, 48,50,52,..62
25112 : : and for d.nelt == 64 we want permutation
25113 : : 0,2,4,..14, 64,66,68,..78, 16,18,20,..30, 80,82,84,..94,
25114 : : 32,34,36,..46, 96,98,100,..110, 48,50,52,..62, 112,114,116,..126. */
25115 : 11320 : for (i = 0; i < d.nelt; ++i)
25116 : 16512 : d.perm[i] = ((i * 2) & 14) + ((i & 8) ? d.nelt : 0) + (i & ~15);
25117 : : }
25118 : :
25119 : 1060 : ok = ix86_expand_vec_perm_const_1 (&d);
25120 : 1060 : gcc_assert (ok);
25121 : : }
25122 : :
25123 : : /* Helper function of ix86_expand_mul_widen_evenodd. Return true
25124 : : if op is CONST_VECTOR with all odd elements equal to their
25125 : : preceding element. */
25126 : :
25127 : : static bool
25128 : 8252 : const_vector_equal_evenodd_p (rtx op)
25129 : : {
25130 : 8252 : machine_mode mode = GET_MODE (op);
25131 : 8252 : int i, nunits = GET_MODE_NUNITS (mode);
25132 : 8252 : if (GET_CODE (op) != CONST_VECTOR
25133 : 8252 : || nunits != CONST_VECTOR_NUNITS (op))
25134 : : return false;
25135 : 3137 : for (i = 0; i < nunits; i += 2)
25136 : 2551 : if (CONST_VECTOR_ELT (op, i) != CONST_VECTOR_ELT (op, i + 1))
25137 : : return false;
25138 : : return true;
25139 : : }
25140 : :
25141 : : void
25142 : 8361 : ix86_expand_mul_widen_evenodd (rtx dest, rtx op1, rtx op2,
25143 : : bool uns_p, bool odd_p)
25144 : : {
25145 : 8361 : machine_mode mode = GET_MODE (op1);
25146 : 8361 : machine_mode wmode = GET_MODE (dest);
25147 : 8361 : rtx x;
25148 : 8361 : rtx orig_op1 = op1, orig_op2 = op2;
25149 : :
25150 : 8361 : if (!nonimmediate_operand (op1, mode))
25151 : 0 : op1 = force_reg (mode, op1);
25152 : 8361 : if (!nonimmediate_operand (op2, mode))
25153 : 3135 : op2 = force_reg (mode, op2);
25154 : :
25155 : : /* We only play even/odd games with vectors of SImode. */
25156 : 8361 : gcc_assert (mode == V4SImode || mode == V8SImode || mode == V16SImode);
25157 : :
25158 : : /* If we're looking for the odd results, shift those members down to
25159 : : the even slots. For some cpus this is faster than a PSHUFD. */
25160 : 8361 : if (odd_p)
25161 : : {
25162 : : /* For XOP use vpmacsdqh, but only for smult, as it is only
25163 : : signed. */
25164 : 4143 : if (TARGET_XOP && mode == V4SImode && !uns_p)
25165 : : {
25166 : 17 : x = force_reg (wmode, CONST0_RTX (wmode));
25167 : 17 : emit_insn (gen_xop_pmacsdqh (dest, op1, op2, x));
25168 : 17 : return;
25169 : : }
25170 : :
25171 : 8252 : x = GEN_INT (GET_MODE_UNIT_BITSIZE (mode));
25172 : 4126 : if (!const_vector_equal_evenodd_p (orig_op1))
25173 : 4126 : op1 = expand_binop (wmode, lshr_optab, gen_lowpart (wmode, op1),
25174 : : x, NULL, 1, OPTAB_DIRECT);
25175 : 4126 : if (!const_vector_equal_evenodd_p (orig_op2))
25176 : 3540 : op2 = expand_binop (wmode, lshr_optab, gen_lowpart (wmode, op2),
25177 : : x, NULL, 1, OPTAB_DIRECT);
25178 : 4126 : op1 = gen_lowpart (mode, op1);
25179 : 4126 : op2 = gen_lowpart (mode, op2);
25180 : : }
25181 : :
25182 : 8344 : if (mode == V16SImode)
25183 : : {
25184 : 6 : if (uns_p)
25185 : 0 : x = gen_vec_widen_umult_even_v16si (dest, op1, op2);
25186 : : else
25187 : 6 : x = gen_vec_widen_smult_even_v16si (dest, op1, op2);
25188 : : }
25189 : 8338 : else if (mode == V8SImode)
25190 : : {
25191 : 89 : if (uns_p)
25192 : 39 : x = gen_vec_widen_umult_even_v8si (dest, op1, op2);
25193 : : else
25194 : 50 : x = gen_vec_widen_smult_even_v8si (dest, op1, op2);
25195 : : }
25196 : 8249 : else if (uns_p)
25197 : 7307 : x = gen_vec_widen_umult_even_v4si (dest, op1, op2);
25198 : 942 : else if (TARGET_SSE4_1)
25199 : 304 : x = gen_sse4_1_mulv2siv2di3 (dest, op1, op2);
25200 : : else
25201 : : {
25202 : 638 : rtx s1, s2, t0, t1, t2;
25203 : :
25204 : : /* The easiest way to implement this without PMULDQ is to go through
25205 : : the motions as if we are performing a full 64-bit multiply. With
25206 : : the exception that we need to do less shuffling of the elements. */
25207 : :
25208 : : /* Compute the sign-extension, aka highparts, of the two operands. */
25209 : 638 : s1 = ix86_expand_sse_cmp (gen_reg_rtx (mode), GT, CONST0_RTX (mode),
25210 : : op1, pc_rtx, pc_rtx);
25211 : 638 : s2 = ix86_expand_sse_cmp (gen_reg_rtx (mode), GT, CONST0_RTX (mode),
25212 : : op2, pc_rtx, pc_rtx);
25213 : :
25214 : : /* Multiply LO(A) * HI(B), and vice-versa. */
25215 : 638 : t1 = gen_reg_rtx (wmode);
25216 : 638 : t2 = gen_reg_rtx (wmode);
25217 : 638 : emit_insn (gen_vec_widen_umult_even_v4si (t1, s1, op2));
25218 : 638 : emit_insn (gen_vec_widen_umult_even_v4si (t2, s2, op1));
25219 : :
25220 : : /* Multiply LO(A) * LO(B). */
25221 : 638 : t0 = gen_reg_rtx (wmode);
25222 : 638 : emit_insn (gen_vec_widen_umult_even_v4si (t0, op1, op2));
25223 : :
25224 : : /* Combine and shift the highparts into place. */
25225 : 638 : t1 = expand_binop (wmode, add_optab, t1, t2, t1, 1, OPTAB_DIRECT);
25226 : 638 : t1 = expand_binop (wmode, ashl_optab, t1, GEN_INT (32), t1,
25227 : : 1, OPTAB_DIRECT);
25228 : :
25229 : : /* Combine high and low parts. */
25230 : 638 : force_expand_binop (wmode, add_optab, t0, t1, dest, 1, OPTAB_DIRECT);
25231 : 638 : return;
25232 : : }
25233 : 7706 : emit_insn (x);
25234 : : }
25235 : :
25236 : : void
25237 : 865 : ix86_expand_mul_widen_hilo (rtx dest, rtx op1, rtx op2,
25238 : : bool uns_p, bool high_p)
25239 : : {
25240 : 865 : machine_mode wmode = GET_MODE (dest);
25241 : 865 : machine_mode mode = GET_MODE (op1);
25242 : 865 : rtx t1, t2, t3, t4, mask;
25243 : :
25244 : 865 : switch (mode)
25245 : : {
25246 : 267 : case E_V4SImode:
25247 : 267 : t1 = gen_reg_rtx (mode);
25248 : 267 : t2 = gen_reg_rtx (mode);
25249 : 267 : if (TARGET_XOP && !uns_p)
25250 : : {
25251 : : /* With XOP, we have pmacsdqh, aka mul_widen_odd. In this case,
25252 : : shuffle the elements once so that all elements are in the right
25253 : : place for immediate use: { A C B D }. */
25254 : 31 : emit_insn (gen_sse2_pshufd_1 (t1, op1, const0_rtx, const2_rtx,
25255 : : const1_rtx, GEN_INT (3)));
25256 : 31 : emit_insn (gen_sse2_pshufd_1 (t2, op2, const0_rtx, const2_rtx,
25257 : : const1_rtx, GEN_INT (3)));
25258 : : }
25259 : : else
25260 : : {
25261 : : /* Put the elements into place for the multiply. */
25262 : 236 : ix86_expand_vec_interleave (t1, op1, op1, high_p);
25263 : 236 : ix86_expand_vec_interleave (t2, op2, op2, high_p);
25264 : 236 : high_p = false;
25265 : : }
25266 : 267 : ix86_expand_mul_widen_evenodd (dest, t1, t2, uns_p, high_p);
25267 : 267 : break;
25268 : :
25269 : 48 : case E_V8SImode:
25270 : : /* Shuffle the elements between the lanes. After this we
25271 : : have { A B E F | C D G H } for each operand. */
25272 : 48 : t1 = gen_reg_rtx (V4DImode);
25273 : 48 : t2 = gen_reg_rtx (V4DImode);
25274 : 48 : emit_insn (gen_avx2_permv4di_1 (t1, gen_lowpart (V4DImode, op1),
25275 : : const0_rtx, const2_rtx,
25276 : : const1_rtx, GEN_INT (3)));
25277 : 48 : emit_insn (gen_avx2_permv4di_1 (t2, gen_lowpart (V4DImode, op2),
25278 : : const0_rtx, const2_rtx,
25279 : : const1_rtx, GEN_INT (3)));
25280 : :
25281 : : /* Shuffle the elements within the lanes. After this we
25282 : : have { A A B B | C C D D } or { E E F F | G G H H }. */
25283 : 48 : t3 = gen_reg_rtx (V8SImode);
25284 : 48 : t4 = gen_reg_rtx (V8SImode);
25285 : 72 : mask = GEN_INT (high_p
25286 : : ? 2 + (2 << 2) + (3 << 4) + (3 << 6)
25287 : : : 0 + (0 << 2) + (1 << 4) + (1 << 6));
25288 : 48 : emit_insn (gen_avx2_pshufdv3 (t3, gen_lowpart (V8SImode, t1), mask));
25289 : 48 : emit_insn (gen_avx2_pshufdv3 (t4, gen_lowpart (V8SImode, t2), mask));
25290 : :
25291 : 48 : ix86_expand_mul_widen_evenodd (dest, t3, t4, uns_p, false);
25292 : 48 : break;
25293 : :
25294 : 382 : case E_V8HImode:
25295 : 382 : case E_V16HImode:
25296 : 382 : t1 = expand_binop (mode, smul_optab, op1, op2, NULL_RTX,
25297 : : uns_p, OPTAB_DIRECT);
25298 : 618 : t2 = expand_binop (mode,
25299 : : uns_p ? umul_highpart_optab : smul_highpart_optab,
25300 : : op1, op2, NULL_RTX, uns_p, OPTAB_DIRECT);
25301 : 382 : gcc_assert (t1 && t2);
25302 : :
25303 : 382 : t3 = gen_reg_rtx (mode);
25304 : 382 : ix86_expand_vec_interleave (t3, t1, t2, high_p);
25305 : 382 : emit_move_insn (dest, gen_lowpart (wmode, t3));
25306 : 382 : break;
25307 : :
25308 : 168 : case E_V16QImode:
25309 : 168 : case E_V32QImode:
25310 : 168 : case E_V32HImode:
25311 : 168 : case E_V16SImode:
25312 : 168 : case E_V64QImode:
25313 : 168 : t1 = gen_reg_rtx (wmode);
25314 : 168 : t2 = gen_reg_rtx (wmode);
25315 : 168 : ix86_expand_sse_unpack (t1, op1, uns_p, high_p);
25316 : 168 : ix86_expand_sse_unpack (t2, op2, uns_p, high_p);
25317 : :
25318 : 168 : emit_insn (gen_rtx_SET (dest, gen_rtx_MULT (wmode, t1, t2)));
25319 : 168 : break;
25320 : :
25321 : 0 : default:
25322 : 0 : gcc_unreachable ();
25323 : : }
25324 : 865 : }
25325 : :
25326 : : void
25327 : 3512 : ix86_expand_sse2_mulv4si3 (rtx op0, rtx op1, rtx op2)
25328 : : {
25329 : 3512 : rtx res_1, res_2, res_3, res_4;
25330 : :
25331 : 3512 : res_1 = gen_reg_rtx (V4SImode);
25332 : 3512 : res_2 = gen_reg_rtx (V4SImode);
25333 : 3512 : res_3 = gen_reg_rtx (V2DImode);
25334 : 3512 : res_4 = gen_reg_rtx (V2DImode);
25335 : 3512 : ix86_expand_mul_widen_evenodd (res_3, op1, op2, true, false);
25336 : 3512 : ix86_expand_mul_widen_evenodd (res_4, op1, op2, true, true);
25337 : :
25338 : : /* Move the results in element 2 down to element 1; we don't care
25339 : : what goes in elements 2 and 3. Then we can merge the parts
25340 : : back together with an interleave.
25341 : :
25342 : : Note that two other sequences were tried:
25343 : : (1) Use interleaves at the start instead of psrldq, which allows
25344 : : us to use a single shufps to merge things back at the end.
25345 : : (2) Use shufps here to combine the two vectors, then pshufd to
25346 : : put the elements in the correct order.
25347 : : In both cases the cost of the reformatting stall was too high
25348 : : and the overall sequence slower. */
25349 : :
25350 : 3512 : emit_insn (gen_sse2_pshufd_1 (res_1, gen_lowpart (V4SImode, res_3),
25351 : : const0_rtx, const2_rtx,
25352 : : const0_rtx, const0_rtx));
25353 : 3512 : emit_insn (gen_sse2_pshufd_1 (res_2, gen_lowpart (V4SImode, res_4),
25354 : : const0_rtx, const2_rtx,
25355 : : const0_rtx, const0_rtx));
25356 : 3512 : res_1 = emit_insn (gen_vec_interleave_lowv4si (op0, res_1, res_2));
25357 : :
25358 : 3512 : set_unique_reg_note (res_1, REG_EQUAL, gen_rtx_MULT (V4SImode, op1, op2));
25359 : 3512 : }
25360 : :
25361 : : void
25362 : 531 : ix86_expand_sse2_mulvxdi3 (rtx op0, rtx op1, rtx op2)
25363 : : {
25364 : 531 : machine_mode mode = GET_MODE (op0);
25365 : 531 : rtx t1, t2, t3, t4, t5, t6;
25366 : :
25367 : 531 : if (TARGET_AVX512DQ && TARGET_EVEX512 && mode == V8DImode)
25368 : 32 : emit_insn (gen_avx512dq_mulv8di3 (op0, op1, op2));
25369 : 499 : else if (TARGET_AVX512DQ && TARGET_AVX512VL && mode == V4DImode)
25370 : 32 : emit_insn (gen_avx512dq_mulv4di3 (op0, op1, op2));
25371 : 467 : else if (TARGET_AVX512DQ && TARGET_AVX512VL && mode == V2DImode)
25372 : 36 : emit_insn (gen_avx512dq_mulv2di3 (op0, op1, op2));
25373 : 431 : else if (TARGET_XOP && mode == V2DImode)
25374 : : {
25375 : : /* op1: A,B,C,D, op2: E,F,G,H */
25376 : 1 : op1 = gen_lowpart (V4SImode, op1);
25377 : 1 : op2 = gen_lowpart (V4SImode, op2);
25378 : :
25379 : 1 : t1 = gen_reg_rtx (V4SImode);
25380 : 1 : t2 = gen_reg_rtx (V4SImode);
25381 : 1 : t3 = gen_reg_rtx (V2DImode);
25382 : 1 : t4 = gen_reg_rtx (V2DImode);
25383 : :
25384 : : /* t1: B,A,D,C */
25385 : 1 : emit_insn (gen_sse2_pshufd_1 (t1, op1,
25386 : : GEN_INT (1),
25387 : : GEN_INT (0),
25388 : : GEN_INT (3),
25389 : : GEN_INT (2)));
25390 : :
25391 : : /* t2: (B*E),(A*F),(D*G),(C*H) */
25392 : 1 : emit_insn (gen_mulv4si3 (t2, t1, op2));
25393 : :
25394 : : /* t3: (B*E)+(A*F), (D*G)+(C*H) */
25395 : 1 : emit_insn (gen_xop_phadddq (t3, t2));
25396 : :
25397 : : /* t4: ((B*E)+(A*F))<<32, ((D*G)+(C*H))<<32 */
25398 : 1 : emit_insn (gen_ashlv2di3 (t4, t3, GEN_INT (32)));
25399 : :
25400 : : /* Multiply lower parts and add all */
25401 : 1 : t5 = gen_reg_rtx (V2DImode);
25402 : 1 : emit_insn (gen_vec_widen_umult_even_v4si (t5,
25403 : 1 : gen_lowpart (V4SImode, op1),
25404 : 1 : gen_lowpart (V4SImode, op2)));
25405 : 1 : force_expand_binop (mode, add_optab, t5, t4, op0, 1, OPTAB_DIRECT);
25406 : : }
25407 : : else
25408 : : {
25409 : 430 : machine_mode nmode;
25410 : 430 : rtx (*umul) (rtx, rtx, rtx);
25411 : :
25412 : 430 : if (mode == V2DImode)
25413 : : {
25414 : : umul = gen_vec_widen_umult_even_v4si;
25415 : : nmode = V4SImode;
25416 : : }
25417 : 329 : else if (mode == V4DImode)
25418 : : {
25419 : : umul = gen_vec_widen_umult_even_v8si;
25420 : : nmode = V8SImode;
25421 : : }
25422 : 118 : else if (mode == V8DImode)
25423 : : {
25424 : : umul = gen_vec_widen_umult_even_v16si;
25425 : : nmode = V16SImode;
25426 : : }
25427 : : else
25428 : 0 : gcc_unreachable ();
25429 : :
25430 : :
25431 : : /* Multiply low parts. */
25432 : 430 : t1 = gen_reg_rtx (mode);
25433 : 430 : emit_insn (umul (t1, gen_lowpart (nmode, op1), gen_lowpart (nmode, op2)));
25434 : :
25435 : : /* Shift input vectors right 32 bits so we can multiply high parts. */
25436 : 430 : t6 = GEN_INT (32);
25437 : 430 : t2 = expand_binop (mode, lshr_optab, op1, t6, NULL, 1, OPTAB_DIRECT);
25438 : 430 : t3 = expand_binop (mode, lshr_optab, op2, t6, NULL, 1, OPTAB_DIRECT);
25439 : :
25440 : : /* Multiply high parts by low parts. */
25441 : 430 : t4 = gen_reg_rtx (mode);
25442 : 430 : t5 = gen_reg_rtx (mode);
25443 : 430 : emit_insn (umul (t4, gen_lowpart (nmode, t2), gen_lowpart (nmode, op2)));
25444 : 430 : emit_insn (umul (t5, gen_lowpart (nmode, t3), gen_lowpart (nmode, op1)));
25445 : :
25446 : : /* Combine and shift the highparts back. */
25447 : 430 : t4 = expand_binop (mode, add_optab, t4, t5, t4, 1, OPTAB_DIRECT);
25448 : 430 : t4 = expand_binop (mode, ashl_optab, t4, t6, t4, 1, OPTAB_DIRECT);
25449 : :
25450 : : /* Combine high and low parts. */
25451 : 430 : force_expand_binop (mode, add_optab, t1, t4, op0, 1, OPTAB_DIRECT);
25452 : : }
25453 : :
25454 : 531 : set_unique_reg_note (get_last_insn (), REG_EQUAL,
25455 : : gen_rtx_MULT (mode, op1, op2));
25456 : 531 : }
25457 : :
25458 : : /* Return 1 if control tansfer instruction INSN
25459 : : should be encoded with notrack prefix. */
25460 : :
25461 : : bool
25462 : 13957525 : ix86_notrack_prefixed_insn_p (rtx_insn *insn)
25463 : : {
25464 : 13957525 : if (!insn || !((flag_cf_protection & CF_BRANCH)))
25465 : : return false;
25466 : :
25467 : 3461288 : if (CALL_P (insn))
25468 : : {
25469 : 1247431 : rtx call = get_call_rtx_from (insn);
25470 : 1247431 : gcc_assert (call != NULL_RTX);
25471 : 1247431 : rtx addr = XEXP (call, 0);
25472 : :
25473 : : /* Do not emit 'notrack' if it's not an indirect call. */
25474 : 1247431 : if (MEM_P (addr)
25475 : 1247431 : && GET_CODE (XEXP (addr, 0)) == SYMBOL_REF)
25476 : : return false;
25477 : : else
25478 : 65710 : return find_reg_note (insn, REG_CALL_NOCF_CHECK, 0);
25479 : : }
25480 : :
25481 : 2213857 : if (JUMP_P (insn) && !flag_cet_switch)
25482 : : {
25483 : 2200623 : rtx target = JUMP_LABEL (insn);
25484 : 2200623 : if (target == NULL_RTX || ANY_RETURN_P (target))
25485 : : return false;
25486 : :
25487 : : /* Check the jump is a switch table. */
25488 : 2200585 : rtx_insn *label = as_a<rtx_insn *> (target);
25489 : 2200585 : rtx_insn *table = next_insn (label);
25490 : 2200585 : if (table == NULL_RTX || !JUMP_TABLE_DATA_P (table))
25491 : : return false;
25492 : : else
25493 : : return true;
25494 : : }
25495 : : return false;
25496 : : }
25497 : :
25498 : : /* Calculate integer abs() using only SSE2 instructions. */
25499 : :
25500 : : void
25501 : 452 : ix86_expand_sse2_abs (rtx target, rtx input)
25502 : : {
25503 : 452 : machine_mode mode = GET_MODE (target);
25504 : 452 : rtx tmp0, tmp1, x;
25505 : :
25506 : 452 : switch (mode)
25507 : : {
25508 : 21 : case E_V2DImode:
25509 : 21 : case E_V4DImode:
25510 : : /* For 64-bit signed integer X, with SSE4.2 use
25511 : : pxor t0, t0; pcmpgtq X, t0; pxor t0, X; psubq t0, X.
25512 : : Otherwise handle it similarly to V4SImode, except use 64 as W instead of
25513 : : 32 and use logical instead of arithmetic right shift (which is
25514 : : unimplemented) and subtract. */
25515 : 21 : if (TARGET_SSE4_2)
25516 : : {
25517 : 9 : tmp0 = gen_reg_rtx (mode);
25518 : 9 : tmp1 = gen_reg_rtx (mode);
25519 : 9 : emit_move_insn (tmp1, CONST0_RTX (mode));
25520 : 9 : if (mode == E_V2DImode)
25521 : 6 : emit_insn (gen_sse4_2_gtv2di3 (tmp0, tmp1, input));
25522 : : else
25523 : 3 : emit_insn (gen_avx2_gtv4di3 (tmp0, tmp1, input));
25524 : : }
25525 : : else
25526 : : {
25527 : 24 : tmp0 = expand_simple_binop (mode, LSHIFTRT, input,
25528 : 12 : GEN_INT (GET_MODE_UNIT_BITSIZE (mode)
25529 : : - 1), NULL, 0, OPTAB_DIRECT);
25530 : 12 : tmp0 = expand_simple_unop (mode, NEG, tmp0, NULL, false);
25531 : : }
25532 : :
25533 : 21 : tmp1 = expand_simple_binop (mode, XOR, tmp0, input,
25534 : : NULL, 0, OPTAB_DIRECT);
25535 : 21 : x = expand_simple_binop (mode, MINUS, tmp1, tmp0,
25536 : : target, 0, OPTAB_DIRECT);
25537 : 21 : break;
25538 : :
25539 : 27 : case E_V4SImode:
25540 : : /* For 32-bit signed integer X, the best way to calculate the absolute
25541 : : value of X is (((signed) X >> (W-1)) ^ X) - ((signed) X >> (W-1)). */
25542 : 27 : tmp0 = expand_simple_binop (mode, ASHIFTRT, input,
25543 : 27 : GEN_INT (GET_MODE_UNIT_BITSIZE (mode) - 1),
25544 : : NULL, 0, OPTAB_DIRECT);
25545 : 27 : tmp1 = expand_simple_binop (mode, XOR, tmp0, input,
25546 : : NULL, 0, OPTAB_DIRECT);
25547 : 27 : x = expand_simple_binop (mode, MINUS, tmp1, tmp0,
25548 : : target, 0, OPTAB_DIRECT);
25549 : 27 : break;
25550 : :
25551 : 53 : case E_V8HImode:
25552 : : /* For 16-bit signed integer X, the best way to calculate the absolute
25553 : : value of X is max (X, -X), as SSE2 provides the PMAXSW insn. */
25554 : 53 : tmp0 = expand_unop (mode, neg_optab, input, NULL_RTX, 0);
25555 : :
25556 : 53 : x = expand_simple_binop (mode, SMAX, tmp0, input,
25557 : : target, 0, OPTAB_DIRECT);
25558 : 53 : break;
25559 : :
25560 : 351 : case E_V16QImode:
25561 : : /* For 8-bit signed integer X, the best way to calculate the absolute
25562 : : value of X is min ((unsigned char) X, (unsigned char) (-X)),
25563 : : as SSE2 provides the PMINUB insn. */
25564 : 351 : tmp0 = expand_unop (mode, neg_optab, input, NULL_RTX, 0);
25565 : :
25566 : 351 : x = expand_simple_binop (V16QImode, UMIN, tmp0, input,
25567 : : target, 0, OPTAB_DIRECT);
25568 : 351 : break;
25569 : :
25570 : 0 : default:
25571 : 0 : gcc_unreachable ();
25572 : : }
25573 : :
25574 : 452 : if (x != target)
25575 : 0 : emit_move_insn (target, x);
25576 : 452 : }
25577 : :
25578 : : /* Expand an extract from a vector register through pextr insn.
25579 : : Return true if successful. */
25580 : :
25581 : : bool
25582 : 101451 : ix86_expand_pextr (rtx *operands)
25583 : : {
25584 : 101451 : rtx dst = operands[0];
25585 : 101451 : rtx src = operands[1];
25586 : :
25587 : 101451 : unsigned int size = INTVAL (operands[2]);
25588 : 101451 : unsigned int pos = INTVAL (operands[3]);
25589 : :
25590 : 101451 : if (SUBREG_P (dst))
25591 : : {
25592 : : /* Reject non-lowpart subregs. */
25593 : 58469 : if (SUBREG_BYTE (dst) > 0)
25594 : : return false;
25595 : 58387 : dst = SUBREG_REG (dst);
25596 : : }
25597 : :
25598 : 101369 : if (SUBREG_P (src))
25599 : : {
25600 : 34208 : pos += SUBREG_BYTE (src) * BITS_PER_UNIT;
25601 : 34208 : src = SUBREG_REG (src);
25602 : : }
25603 : :
25604 : 101369 : switch (GET_MODE (src))
25605 : : {
25606 : 0 : case E_V16QImode:
25607 : 0 : case E_V8HImode:
25608 : 0 : case E_V4SImode:
25609 : 0 : case E_V2DImode:
25610 : 0 : case E_V1TImode:
25611 : 0 : {
25612 : 0 : machine_mode srcmode, dstmode;
25613 : 0 : rtx d, pat;
25614 : :
25615 : 0 : if (!int_mode_for_size (size, 0).exists (&dstmode))
25616 : 0 : return false;
25617 : :
25618 : 0 : switch (dstmode)
25619 : : {
25620 : 0 : case E_QImode:
25621 : 0 : if (!TARGET_SSE4_1)
25622 : : return false;
25623 : : srcmode = V16QImode;
25624 : : break;
25625 : :
25626 : 0 : case E_HImode:
25627 : 0 : if (!TARGET_SSE2)
25628 : : return false;
25629 : : srcmode = V8HImode;
25630 : : break;
25631 : :
25632 : 0 : case E_SImode:
25633 : 0 : if (!TARGET_SSE4_1)
25634 : : return false;
25635 : : srcmode = V4SImode;
25636 : : break;
25637 : :
25638 : 0 : case E_DImode:
25639 : 0 : gcc_assert (TARGET_64BIT);
25640 : 0 : if (!TARGET_SSE4_1)
25641 : : return false;
25642 : : srcmode = V2DImode;
25643 : : break;
25644 : :
25645 : : default:
25646 : : return false;
25647 : : }
25648 : :
25649 : : /* Reject extractions from misaligned positions. */
25650 : 0 : if (pos & (size-1))
25651 : : return false;
25652 : :
25653 : 0 : if (GET_MODE (dst) == dstmode)
25654 : : d = dst;
25655 : : else
25656 : 0 : d = gen_reg_rtx (dstmode);
25657 : :
25658 : : /* Construct insn pattern. */
25659 : 0 : pat = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (1, GEN_INT (pos / size)));
25660 : 0 : pat = gen_rtx_VEC_SELECT (dstmode, gen_lowpart (srcmode, src), pat);
25661 : :
25662 : : /* Let the rtl optimizers know about the zero extension performed. */
25663 : 0 : if (dstmode == QImode || dstmode == HImode)
25664 : : {
25665 : 0 : pat = gen_rtx_ZERO_EXTEND (SImode, pat);
25666 : 0 : d = gen_lowpart (SImode, d);
25667 : : }
25668 : :
25669 : 0 : emit_insn (gen_rtx_SET (d, pat));
25670 : :
25671 : 0 : if (d != dst)
25672 : 0 : emit_move_insn (dst, gen_lowpart (GET_MODE (dst), d));
25673 : : return true;
25674 : : }
25675 : :
25676 : : default:
25677 : : return false;
25678 : : }
25679 : : }
25680 : :
25681 : : /* Expand an insert into a vector register through pinsr insn.
25682 : : Return true if successful. */
25683 : :
25684 : : bool
25685 : 110001 : ix86_expand_pinsr (rtx *operands)
25686 : : {
25687 : 110001 : rtx dst = operands[0];
25688 : 110001 : rtx src = operands[3];
25689 : :
25690 : 110001 : unsigned int size = INTVAL (operands[1]);
25691 : 110001 : unsigned int pos = INTVAL (operands[2]);
25692 : :
25693 : 110001 : if (SUBREG_P (dst))
25694 : : {
25695 : 60766 : pos += SUBREG_BYTE (dst) * BITS_PER_UNIT;
25696 : 60766 : dst = SUBREG_REG (dst);
25697 : : }
25698 : :
25699 : 110001 : switch (GET_MODE (dst))
25700 : : {
25701 : 85 : case E_V16QImode:
25702 : 85 : case E_V8HImode:
25703 : 85 : case E_V4SImode:
25704 : 85 : case E_V2DImode:
25705 : 85 : case E_V1TImode:
25706 : 85 : {
25707 : 85 : machine_mode srcmode, dstmode;
25708 : 85 : rtx (*pinsr)(rtx, rtx, rtx, rtx);
25709 : 85 : rtx d;
25710 : :
25711 : 85 : if (!int_mode_for_size (size, 0).exists (&srcmode))
25712 : 0 : return false;
25713 : :
25714 : 85 : switch (srcmode)
25715 : : {
25716 : 1 : case E_QImode:
25717 : 1 : if (!TARGET_SSE4_1)
25718 : : return false;
25719 : : dstmode = V16QImode;
25720 : : pinsr = gen_sse4_1_pinsrb;
25721 : : break;
25722 : :
25723 : 5 : case E_HImode:
25724 : 5 : if (!TARGET_SSE2)
25725 : : return false;
25726 : : dstmode = V8HImode;
25727 : : pinsr = gen_sse2_pinsrw;
25728 : : break;
25729 : :
25730 : 79 : case E_SImode:
25731 : 79 : if (!TARGET_SSE4_1)
25732 : : return false;
25733 : : dstmode = V4SImode;
25734 : : pinsr = gen_sse4_1_pinsrd;
25735 : : break;
25736 : :
25737 : 0 : case E_DImode:
25738 : 0 : gcc_assert (TARGET_64BIT);
25739 : 0 : if (!TARGET_SSE4_1)
25740 : : return false;
25741 : : dstmode = V2DImode;
25742 : : pinsr = gen_sse4_1_pinsrq;
25743 : : break;
25744 : :
25745 : : default:
25746 : : return false;
25747 : : }
25748 : :
25749 : : /* Reject insertions to misaligned positions. */
25750 : 8 : if (pos & (size-1))
25751 : : return false;
25752 : :
25753 : 8 : if (SUBREG_P (src))
25754 : : {
25755 : 8 : unsigned int srcpos = SUBREG_BYTE (src);
25756 : :
25757 : 8 : if (srcpos > 0)
25758 : : {
25759 : 0 : rtx extr_ops[4];
25760 : :
25761 : 0 : extr_ops[0] = gen_reg_rtx (srcmode);
25762 : 0 : extr_ops[1] = gen_lowpart (srcmode, SUBREG_REG (src));
25763 : 0 : extr_ops[2] = GEN_INT (size);
25764 : 0 : extr_ops[3] = GEN_INT (srcpos * BITS_PER_UNIT);
25765 : :
25766 : 0 : if (!ix86_expand_pextr (extr_ops))
25767 : 0 : return false;
25768 : :
25769 : 0 : src = extr_ops[0];
25770 : : }
25771 : : else
25772 : 8 : src = gen_lowpart (srcmode, SUBREG_REG (src));
25773 : : }
25774 : :
25775 : 8 : if (GET_MODE (dst) == dstmode)
25776 : : d = dst;
25777 : : else
25778 : 8 : d = gen_reg_rtx (dstmode);
25779 : :
25780 : 8 : emit_insn (pinsr (d, gen_lowpart (dstmode, dst),
25781 : 8 : gen_lowpart (srcmode, src),
25782 : 8 : GEN_INT (1 << (pos / size))));
25783 : 8 : if (d != dst)
25784 : 8 : emit_move_insn (dst, gen_lowpart (GET_MODE (dst), d));
25785 : : return true;
25786 : : }
25787 : :
25788 : : default:
25789 : : return false;
25790 : : }
25791 : : }
25792 : :
25793 : : /* All CPUs prefer to avoid cross-lane operations so perform reductions
25794 : : upper against lower halves up to SSE reg size. */
25795 : :
25796 : : machine_mode
25797 : 1690 : ix86_split_reduction (machine_mode mode)
25798 : : {
25799 : : /* Reduce lowpart against highpart until we reach SSE reg width to
25800 : : avoid cross-lane operations. */
25801 : 1690 : switch (mode)
25802 : : {
25803 : : case E_V8DImode:
25804 : : case E_V4DImode:
25805 : : return V2DImode;
25806 : 7 : case E_V16SImode:
25807 : 7 : case E_V8SImode:
25808 : 7 : return V4SImode;
25809 : 6 : case E_V32HImode:
25810 : 6 : case E_V16HImode:
25811 : 6 : return V8HImode;
25812 : 4 : case E_V64QImode:
25813 : 4 : case E_V32QImode:
25814 : 4 : return V16QImode;
25815 : 5 : case E_V16SFmode:
25816 : 5 : case E_V8SFmode:
25817 : 5 : return V4SFmode;
25818 : 14 : case E_V8DFmode:
25819 : 14 : case E_V4DFmode:
25820 : 14 : return V2DFmode;
25821 : 1652 : default:
25822 : 1652 : return mode;
25823 : : }
25824 : : }
25825 : :
25826 : : /* Generate call to __divmoddi4. */
25827 : :
25828 : : void
25829 : 901 : ix86_expand_divmod_libfunc (rtx libfunc, machine_mode mode,
25830 : : rtx op0, rtx op1,
25831 : : rtx *quot_p, rtx *rem_p)
25832 : : {
25833 : 1802 : rtx rem = assign_stack_temp (mode, GET_MODE_SIZE (mode));
25834 : :
25835 : 901 : rtx quot = emit_library_call_value (libfunc, NULL_RTX, LCT_NORMAL,
25836 : : mode, op0, mode, op1, mode,
25837 : 901 : XEXP (rem, 0), Pmode);
25838 : 901 : *quot_p = quot;
25839 : 901 : *rem_p = rem;
25840 : 901 : }
25841 : :
25842 : : void
25843 : 64 : ix86_expand_atomic_fetch_op_loop (rtx target, rtx mem, rtx val,
25844 : : enum rtx_code code, bool after,
25845 : : bool doubleword)
25846 : : {
25847 : 64 : rtx old_reg, new_reg, old_mem, success;
25848 : 64 : machine_mode mode = GET_MODE (target);
25849 : 64 : rtx_code_label *loop_label = NULL;
25850 : :
25851 : 64 : old_reg = gen_reg_rtx (mode);
25852 : 64 : new_reg = old_reg;
25853 : 64 : old_mem = copy_to_reg (mem);
25854 : 64 : loop_label = gen_label_rtx ();
25855 : 64 : emit_label (loop_label);
25856 : 64 : emit_move_insn (old_reg, old_mem);
25857 : :
25858 : : /* return value for atomic_fetch_op. */
25859 : 64 : if (!after)
25860 : 32 : emit_move_insn (target, old_reg);
25861 : :
25862 : 64 : if (code == NOT)
25863 : : {
25864 : 16 : new_reg = expand_simple_binop (mode, AND, new_reg, val, NULL_RTX,
25865 : : true, OPTAB_LIB_WIDEN);
25866 : 16 : new_reg = expand_simple_unop (mode, code, new_reg, NULL_RTX, true);
25867 : : }
25868 : : else
25869 : 48 : new_reg = expand_simple_binop (mode, code, new_reg, val, NULL_RTX,
25870 : : true, OPTAB_LIB_WIDEN);
25871 : :
25872 : : /* return value for atomic_op_fetch. */
25873 : 64 : if (after)
25874 : 32 : emit_move_insn (target, new_reg);
25875 : :
25876 : 64 : success = NULL_RTX;
25877 : :
25878 : 64 : ix86_expand_cmpxchg_loop (&success, old_mem, mem, old_reg, new_reg,
25879 : 64 : gen_int_mode (MEMMODEL_SYNC_SEQ_CST,
25880 : : SImode),
25881 : : doubleword, loop_label);
25882 : 64 : }
25883 : :
25884 : : /* Relax cmpxchg instruction, param loop_label indicates whether
25885 : : the instruction should be relaxed with a pause loop. If not,
25886 : : it will be relaxed to an atomic load + compare, and skip
25887 : : cmpxchg instruction if mem != exp_input. */
25888 : :
25889 : : void
25890 : 72 : ix86_expand_cmpxchg_loop (rtx *ptarget_bool, rtx target_val,
25891 : : rtx mem, rtx exp_input, rtx new_input,
25892 : : rtx mem_model, bool doubleword,
25893 : : rtx_code_label *loop_label)
25894 : : {
25895 : 72 : rtx_code_label *cmp_label = NULL;
25896 : 72 : rtx_code_label *done_label = NULL;
25897 : 72 : rtx target_bool = NULL_RTX, new_mem = NULL_RTX;
25898 : 72 : rtx (*gen) (rtx, rtx, rtx, rtx, rtx) = NULL;
25899 : 72 : rtx (*gendw) (rtx, rtx, rtx, rtx, rtx, rtx) = NULL;
25900 : 72 : machine_mode mode = GET_MODE (target_val), hmode = mode;
25901 : :
25902 : 72 : if (*ptarget_bool == NULL)
25903 : 64 : target_bool = gen_reg_rtx (QImode);
25904 : : else
25905 : : target_bool = *ptarget_bool;
25906 : :
25907 : 72 : cmp_label = gen_label_rtx ();
25908 : 72 : done_label = gen_label_rtx ();
25909 : :
25910 : 72 : new_mem = gen_reg_rtx (mode);
25911 : : /* Load memory first. */
25912 : 72 : expand_atomic_load (new_mem, mem, MEMMODEL_SEQ_CST);
25913 : :
25914 : 72 : switch (mode)
25915 : : {
25916 : : case E_TImode:
25917 : : gendw = gen_atomic_compare_and_swapti_doubleword;
25918 : : hmode = DImode;
25919 : : break;
25920 : 18 : case E_DImode:
25921 : 18 : if (doubleword)
25922 : : {
25923 : : gendw = gen_atomic_compare_and_swapdi_doubleword;
25924 : : hmode = SImode;
25925 : : }
25926 : : else
25927 : : gen = gen_atomic_compare_and_swapdi_1;
25928 : : break;
25929 : 18 : case E_SImode:
25930 : 18 : gen = gen_atomic_compare_and_swapsi_1;
25931 : 18 : break;
25932 : 18 : case E_HImode:
25933 : 18 : gen = gen_atomic_compare_and_swaphi_1;
25934 : 18 : break;
25935 : 18 : case E_QImode:
25936 : 18 : gen = gen_atomic_compare_and_swapqi_1;
25937 : 18 : break;
25938 : 0 : default:
25939 : 0 : gcc_unreachable ();
25940 : : }
25941 : :
25942 : : /* Compare mem value with expected value. */
25943 : 54 : if (doubleword)
25944 : : {
25945 : 0 : rtx low_new_mem = gen_lowpart (hmode, new_mem);
25946 : 0 : rtx low_exp_input = gen_lowpart (hmode, exp_input);
25947 : 0 : rtx high_new_mem = gen_highpart (hmode, new_mem);
25948 : 0 : rtx high_exp_input = gen_highpart (hmode, exp_input);
25949 : 0 : emit_cmp_and_jump_insns (low_new_mem, low_exp_input, NE, NULL_RTX,
25950 : : hmode, 1, cmp_label,
25951 : : profile_probability::guessed_never ());
25952 : 0 : emit_cmp_and_jump_insns (high_new_mem, high_exp_input, NE, NULL_RTX,
25953 : : hmode, 1, cmp_label,
25954 : : profile_probability::guessed_never ());
25955 : : }
25956 : : else
25957 : 72 : emit_cmp_and_jump_insns (new_mem, exp_input, NE, NULL_RTX,
25958 : 72 : GET_MODE (exp_input), 1, cmp_label,
25959 : : profile_probability::guessed_never ());
25960 : :
25961 : : /* Directly emits cmpxchg here. */
25962 : 72 : if (doubleword)
25963 : 0 : emit_insn (gendw (target_val, mem, exp_input,
25964 : 0 : gen_lowpart (hmode, new_input),
25965 : : gen_highpart (hmode, new_input),
25966 : : mem_model));
25967 : : else
25968 : 72 : emit_insn (gen (target_val, mem, exp_input, new_input, mem_model));
25969 : :
25970 : 72 : if (!loop_label)
25971 : : {
25972 : 8 : emit_jump_insn (gen_jump (done_label));
25973 : 8 : emit_barrier ();
25974 : 8 : emit_label (cmp_label);
25975 : 8 : emit_move_insn (target_val, new_mem);
25976 : 8 : emit_label (done_label);
25977 : 8 : ix86_expand_setcc (target_bool, EQ, gen_rtx_REG (CCZmode, FLAGS_REG),
25978 : : const0_rtx);
25979 : : }
25980 : : else
25981 : : {
25982 : 64 : ix86_expand_setcc (target_bool, EQ, gen_rtx_REG (CCZmode, FLAGS_REG),
25983 : : const0_rtx);
25984 : 64 : emit_cmp_and_jump_insns (target_bool, const0_rtx, EQ, const0_rtx,
25985 : 64 : GET_MODE (target_bool), 1, loop_label,
25986 : : profile_probability::guessed_never ());
25987 : 64 : emit_jump_insn (gen_jump (done_label));
25988 : 64 : emit_barrier ();
25989 : :
25990 : : /* If mem is not expected, pause and loop back. */
25991 : 64 : emit_label (cmp_label);
25992 : 64 : emit_move_insn (target_val, new_mem);
25993 : 64 : emit_insn (gen_pause ());
25994 : 64 : emit_jump_insn (gen_jump (loop_label));
25995 : 64 : emit_barrier ();
25996 : 64 : emit_label (done_label);
25997 : : }
25998 : :
25999 : 72 : *ptarget_bool = target_bool;
26000 : 72 : }
26001 : :
26002 : : /* Convert a BFmode VAL to SFmode without signaling sNaNs.
26003 : : This is done by returning SF SUBREG of ((HI SUBREG) (VAL)) << 16. */
26004 : :
26005 : : rtx
26006 : 1514 : ix86_expand_fast_convert_bf_to_sf (rtx val)
26007 : : {
26008 : 1514 : rtx op = gen_lowpart (HImode, val), ret;
26009 : 1514 : if (CONST_INT_P (op))
26010 : : {
26011 : 358 : ret = simplify_const_unary_operation (FLOAT_EXTEND, SFmode,
26012 : : val, BFmode);
26013 : 358 : if (ret)
26014 : : return ret;
26015 : : /* FLOAT_EXTEND simplification will fail if VAL is a sNaN. */
26016 : 1 : ret = gen_reg_rtx (SImode);
26017 : 1 : emit_move_insn (ret, GEN_INT (INTVAL (op) & 0xffff));
26018 : 1 : emit_insn (gen_ashlsi3 (ret, ret, GEN_INT (16)));
26019 : 1 : return gen_lowpart (SFmode, ret);
26020 : : }
26021 : :
26022 : 1156 : ret = gen_reg_rtx (SFmode);
26023 : 1156 : emit_insn (gen_extendbfsf2_1 (ret, force_reg (BFmode, val)));
26024 : 1156 : return ret;
26025 : : }
26026 : :
26027 : : rtx
26028 : 36 : ix86_gen_ccmp_first (rtx_insn **prep_seq, rtx_insn **gen_seq,
26029 : : rtx_code code, tree treeop0, tree treeop1)
26030 : : {
26031 : 36 : if (!TARGET_APX_CCMP)
26032 : : return NULL_RTX;
26033 : :
26034 : 36 : rtx op0, op1, res;
26035 : 36 : machine_mode op_mode;
26036 : :
26037 : 36 : start_sequence ();
26038 : 36 : expand_operands (treeop0, treeop1, NULL_RTX, &op0, &op1, EXPAND_NORMAL);
26039 : :
26040 : 36 : op_mode = GET_MODE (op0);
26041 : 36 : if (op_mode == VOIDmode)
26042 : 0 : op_mode = GET_MODE (op1);
26043 : :
26044 : : /* We only supports following scalar comparisons that use just 1
26045 : : instruction: DI/SI/QI/HI/DF/SF/HF.
26046 : : Unordered/Ordered compare cannot be corretly indentified by
26047 : : ccmp so they are not supported. */
26048 : 38 : if (!(op_mode == DImode || op_mode == SImode || op_mode == HImode
26049 : 36 : || op_mode == QImode || op_mode == DFmode || op_mode == SFmode
26050 : 2 : || op_mode == HFmode)
26051 : 36 : || code == ORDERED
26052 : 36 : || code == UNORDERED)
26053 : : {
26054 : 0 : end_sequence ();
26055 : 0 : return NULL_RTX;
26056 : : }
26057 : :
26058 : : /* Canonicalize the operands according to mode. */
26059 : 36 : if (SCALAR_INT_MODE_P (op_mode))
26060 : : {
26061 : 29 : if (!nonimmediate_operand (op0, op_mode))
26062 : 0 : op0 = force_reg (op_mode, op0);
26063 : 29 : if (!x86_64_general_operand (op1, op_mode))
26064 : 0 : op1 = force_reg (op_mode, op1);
26065 : : }
26066 : : else
26067 : : {
26068 : : /* op0/op1 can be canonicallized from expand_fp_compare, so
26069 : : just adjust the code to make it generate supported fp
26070 : : condition. */
26071 : 7 : if (ix86_fp_compare_code_to_integer (code) == UNKNOWN)
26072 : : {
26073 : : /* First try to split condition if we don't need to honor
26074 : : NaNs, as the ORDERED/UNORDERED check always fall
26075 : : through. */
26076 : 6 : if (!HONOR_NANS (op_mode))
26077 : : {
26078 : 6 : rtx_code first_code;
26079 : 6 : split_comparison (code, op_mode, &first_code, &code);
26080 : : }
26081 : : /* Otherwise try to swap the operand order and check if
26082 : : the comparison is supported. */
26083 : : else
26084 : : {
26085 : 0 : code = swap_condition (code);
26086 : 0 : std::swap (op0, op1);
26087 : : }
26088 : :
26089 : 6 : if (ix86_fp_compare_code_to_integer (code) == UNKNOWN)
26090 : : {
26091 : 0 : end_sequence ();
26092 : 0 : return NULL_RTX;
26093 : : }
26094 : : }
26095 : : }
26096 : :
26097 : 36 : *prep_seq = get_insns ();
26098 : 36 : end_sequence ();
26099 : :
26100 : 36 : start_sequence ();
26101 : :
26102 : 36 : res = ix86_expand_compare (code, op0, op1);
26103 : :
26104 : 36 : if (!res)
26105 : : {
26106 : : end_sequence ();
26107 : : return NULL_RTX;
26108 : : }
26109 : 36 : *gen_seq = get_insns ();
26110 : 36 : end_sequence ();
26111 : :
26112 : 36 : return res;
26113 : : }
26114 : :
26115 : : rtx
26116 : 39 : ix86_gen_ccmp_next (rtx_insn **prep_seq, rtx_insn **gen_seq, rtx prev,
26117 : : rtx_code cmp_code, tree treeop0, tree treeop1,
26118 : : rtx_code bit_code)
26119 : : {
26120 : 39 : if (!TARGET_APX_CCMP)
26121 : : return NULL_RTX;
26122 : :
26123 : 39 : rtx op0, op1, target;
26124 : 39 : machine_mode op_mode, cmp_mode, cc_mode = CCmode;
26125 : 39 : int unsignedp = TYPE_UNSIGNED (TREE_TYPE (treeop0));
26126 : 39 : insn_code icode;
26127 : 39 : rtx_code prev_code;
26128 : 39 : struct expand_operand ops[5];
26129 : 39 : int dfv;
26130 : :
26131 : 39 : push_to_sequence (*prep_seq);
26132 : 39 : expand_operands (treeop0, treeop1, NULL_RTX, &op0, &op1, EXPAND_NORMAL);
26133 : :
26134 : 39 : cmp_mode = op_mode = GET_MODE (op0);
26135 : :
26136 : 39 : if (!(op_mode == DImode || op_mode == SImode || op_mode == HImode
26137 : : || op_mode == QImode))
26138 : : {
26139 : 7 : end_sequence ();
26140 : 7 : return NULL_RTX;
26141 : : }
26142 : :
26143 : 32 : icode = code_for_ccmp (op_mode);
26144 : :
26145 : 32 : op0 = prepare_operand (icode, op0, 2, op_mode, cmp_mode, unsignedp);
26146 : 32 : op1 = prepare_operand (icode, op1, 3, op_mode, cmp_mode, unsignedp);
26147 : 32 : if (!op0 || !op1)
26148 : : {
26149 : 0 : end_sequence ();
26150 : 0 : return NULL_RTX;
26151 : : }
26152 : :
26153 : 32 : *prep_seq = get_insns ();
26154 : 32 : end_sequence ();
26155 : :
26156 : 32 : target = gen_rtx_REG (cc_mode, FLAGS_REG);
26157 : 32 : dfv = ix86_get_flags_cc ((rtx_code) cmp_code);
26158 : :
26159 : 32 : prev_code = GET_CODE (prev);
26160 : : /* Fixup FP compare code here. */
26161 : 32 : if (GET_MODE (XEXP (prev, 0)) == CCFPmode)
26162 : 7 : prev_code = ix86_fp_compare_code_to_integer (prev_code);
26163 : :
26164 : 32 : if (bit_code != AND)
26165 : 17 : prev_code = reverse_condition (prev_code);
26166 : : else
26167 : 15 : dfv = (int)(dfv ^ 1);
26168 : :
26169 : 32 : prev = gen_rtx_fmt_ee (prev_code, VOIDmode, XEXP (prev, 0),
26170 : : const0_rtx);
26171 : :
26172 : 32 : create_fixed_operand (&ops[0], target);
26173 : 32 : create_fixed_operand (&ops[1], prev);
26174 : 32 : create_fixed_operand (&ops[2], op0);
26175 : 32 : create_fixed_operand (&ops[3], op1);
26176 : 32 : create_fixed_operand (&ops[4], GEN_INT (dfv));
26177 : :
26178 : 32 : push_to_sequence (*gen_seq);
26179 : 32 : if (!maybe_expand_insn (icode, 5, ops))
26180 : : {
26181 : 0 : end_sequence ();
26182 : 0 : return NULL_RTX;
26183 : : }
26184 : :
26185 : 32 : *gen_seq = get_insns ();
26186 : 32 : end_sequence ();
26187 : :
26188 : 32 : return gen_rtx_fmt_ee ((rtx_code) cmp_code, VOIDmode, target, const0_rtx);
26189 : : }
26190 : :
26191 : : /* Attempt to convert a CONST_VECTOR into a bcst_mem_operand.
26192 : : Returns NULL_RTX if X is cannot be expressed as a suitable
26193 : : VEC_DUPLICATE in mode MODE. */
26194 : :
26195 : : static rtx
26196 : 46 : ix86_gen_bcst_mem (machine_mode mode, rtx x)
26197 : : {
26198 : 46 : if (!TARGET_AVX512F
26199 : 46 : || !CONST_VECTOR_P (x)
26200 : 46 : || (!TARGET_AVX512VL
26201 : 13 : && (GET_MODE_SIZE (mode) != 64 || !TARGET_EVEX512))
26202 : 141 : || !VALID_BCST_MODE_P (GET_MODE_INNER (mode))
26203 : : /* Disallow HFmode broadcast. */
26204 : 122 : || GET_MODE_SIZE (GET_MODE_INNER (mode)) < 4)
26205 : : return NULL_RTX;
26206 : :
26207 : 19 : rtx cst = CONST_VECTOR_ELT (x, 0);
26208 : 19 : if (!CONST_SCALAR_INT_P (cst)
26209 : 15 : && !CONST_DOUBLE_P (cst)
26210 : 0 : && !CONST_FIXED_P (cst))
26211 : : return NULL_RTX;
26212 : :
26213 : 19 : int n_elts = GET_MODE_NUNITS (mode);
26214 : 38 : if (CONST_VECTOR_NUNITS (x) != n_elts)
26215 : : return NULL_RTX;
26216 : :
26217 : 118 : for (int i = 1; i < n_elts; i++)
26218 : 99 : if (!rtx_equal_p (cst, CONST_VECTOR_ELT (x, i)))
26219 : : return NULL_RTX;
26220 : :
26221 : 38 : rtx mem = force_const_mem (GET_MODE_INNER (mode), cst);
26222 : 19 : return gen_rtx_VEC_DUPLICATE (mode, validize_mem (mem));
26223 : : }
26224 : :
26225 : : /* Determine the ternlog immediate index that implements 3-operand
26226 : : ternary logic expression OP. This uses and modifies the 3 element
26227 : : array ARGS to record and check the leaves, either 3 REGs, or 2 REGs
26228 : : and MEM. Returns an index between 0 and 255 for a valid ternlog,
26229 : : or -1 if the expression isn't suitable. */
26230 : :
26231 : : int
26232 : 5963057 : ix86_ternlog_idx (rtx op, rtx *args)
26233 : : {
26234 : 5963057 : int idx0, idx1;
26235 : :
26236 : 5963057 : if (!op)
26237 : : return -1;
26238 : :
26239 : 5963057 : switch (GET_CODE (op))
26240 : : {
26241 : 639052 : case SUBREG:
26242 : 639052 : if (!register_operand (op, GET_MODE (op)))
26243 : : return -1;
26244 : : /* FALLTHRU */
26245 : :
26246 : 2982183 : case REG:
26247 : 2982183 : if (!args[0])
26248 : : {
26249 : 1505898 : args[0] = op;
26250 : 1505898 : return 0xf0;
26251 : : }
26252 : 1476285 : if (rtx_equal_p (op, args[0]))
26253 : : return 0xf0;
26254 : 1450297 : if (!args[1])
26255 : : {
26256 : 1249448 : args[1] = op;
26257 : 1249448 : return 0xcc;
26258 : : }
26259 : 200849 : if (rtx_equal_p (op, args[1]))
26260 : : return 0xcc;
26261 : 184450 : if (!args[2])
26262 : : {
26263 : 173603 : args[2] = op;
26264 : 173603 : return 0xaa;
26265 : : }
26266 : 10847 : if (rtx_equal_p (op, args[2]))
26267 : : return 0xaa;
26268 : : return -1;
26269 : :
26270 : 14459 : case VEC_DUPLICATE:
26271 : 14459 : if (!bcst_mem_operand (op, GET_MODE (op)))
26272 : : return -1;
26273 : 302 : goto do_mem_operand;
26274 : :
26275 : 198454 : case MEM:
26276 : 198454 : if (!memory_operand (op, GET_MODE (op)))
26277 : : return -1;
26278 : 198244 : if (MEM_P (op)
26279 : 198244 : && MEM_VOLATILE_P (op)
26280 : 198244 : && !volatile_ok)
26281 : : return -1;
26282 : : /* FALLTHRU */
26283 : :
26284 : 257993 : case CONST_VECTOR:
26285 : 257993 : do_mem_operand:
26286 : 257993 : if (!args[2])
26287 : : {
26288 : 239910 : args[2] = op;
26289 : 239910 : return 0xaa;
26290 : : }
26291 : : /* Maximum of one volatile memory reference per expression. */
26292 : 18083 : if (side_effects_p (op))
26293 : : return -1;
26294 : 18083 : if (rtx_equal_p (op, args[2]))
26295 : : return 0xaa;
26296 : : /* Check if CONST_VECTOR is the ones-complement of args[2]. */
26297 : 18052 : if (GET_CODE (op) == CONST_VECTOR
26298 : 1960 : && GET_CODE (args[2]) == CONST_VECTOR
26299 : 18409 : && rtx_equal_p (simplify_const_unary_operation (NOT, GET_MODE (op),
26300 : 357 : op, GET_MODE (op)),
26301 : : args[2]))
26302 : : return 0x55;
26303 : 17939 : if (!args[0])
26304 : : {
26305 : 15970 : args[0] = op;
26306 : 15970 : return 0xf0;
26307 : : }
26308 : 1969 : if (rtx_equal_p (op, args[0]))
26309 : : return 0xf0;
26310 : : /* Check if CONST_VECTOR is the ones-complement of args[0]. */
26311 : 1969 : if (GET_CODE (op) == CONST_VECTOR
26312 : 319 : && GET_CODE (args[0]) == CONST_VECTOR
26313 : 2011 : && rtx_equal_p (simplify_const_unary_operation (NOT, GET_MODE (op),
26314 : 42 : op, GET_MODE (op)),
26315 : : args[0]))
26316 : : return 0x0f;
26317 : 1927 : if (!args[1])
26318 : : {
26319 : 1915 : args[1] = op;
26320 : 1915 : return 0xcc;
26321 : : }
26322 : 12 : if (rtx_equal_p (op, args[1]))
26323 : : return 0xcc;
26324 : : /* Check if CONST_VECTOR is the ones-complement of args[1]. */
26325 : 12 : if (GET_CODE (op) == CONST_VECTOR
26326 : 0 : && GET_CODE (args[1]) == CONST_VECTOR
26327 : 12 : && rtx_equal_p (simplify_const_unary_operation (NOT, GET_MODE (op),
26328 : 0 : op, GET_MODE (op)),
26329 : : args[1]))
26330 : : return 0x33;
26331 : : return -1;
26332 : :
26333 : 177687 : case NOT:
26334 : 177687 : idx0 = ix86_ternlog_idx (XEXP (op, 0), args);
26335 : 177687 : return (idx0 >= 0) ? idx0 ^ 0xff : -1;
26336 : :
26337 : 1045406 : case AND:
26338 : 1045406 : idx0 = ix86_ternlog_idx (XEXP (op, 0), args);
26339 : 1045406 : if (idx0 < 0)
26340 : : return -1;
26341 : 838244 : idx1 = ix86_ternlog_idx (XEXP (op, 1), args);
26342 : 838244 : return (idx1 >= 0) ? idx0 & idx1 : -1;
26343 : :
26344 : 880703 : case IOR:
26345 : 880703 : idx0 = ix86_ternlog_idx (XEXP (op, 0), args);
26346 : 880703 : if (idx0 < 0)
26347 : : return -1;
26348 : 649047 : idx1 = ix86_ternlog_idx (XEXP (op, 1), args);
26349 : 649047 : return (idx1 >= 0) ? idx0 | idx1 : -1;
26350 : :
26351 : 258051 : case XOR:
26352 : 258051 : idx0 = ix86_ternlog_idx (XEXP (op, 0), args);
26353 : 258051 : if (idx0 < 0)
26354 : : return -1;
26355 : 242457 : if (vector_all_ones_operand (XEXP (op, 1), GET_MODE (op)))
26356 : 6202 : return idx0 ^ 0xff;
26357 : 236255 : idx1 = ix86_ternlog_idx (XEXP (op, 1), args);
26358 : 236255 : return (idx1 >= 0) ? idx0 ^ idx1 : -1;
26359 : :
26360 : 6476 : case UNSPEC:
26361 : 6476 : if (XINT (op, 1) != UNSPEC_VTERNLOG
26362 : 0 : || XVECLEN (op, 0) != 4
26363 : 0 : || !CONST_INT_P (XVECEXP (op, 0, 3)))
26364 : : return -1;
26365 : :
26366 : : /* TODO: Handle permuted operands. */
26367 : 0 : if (ix86_ternlog_idx (XVECEXP (op, 0, 0), args) != 0xf0
26368 : 0 : || ix86_ternlog_idx (XVECEXP (op, 0, 1), args) != 0xcc
26369 : 0 : || ix86_ternlog_idx (XVECEXP (op, 0, 2), args) != 0xaa)
26370 : 0 : return -1;
26371 : 0 : return INTVAL (XVECEXP (op, 0, 3));
26372 : :
26373 : : default:
26374 : : return -1;
26375 : : }
26376 : : }
26377 : :
26378 : : /* Return TRUE if OP (in mode MODE) is the leaf of a ternary logic
26379 : : expression, such as a register or a memory reference. */
26380 : :
26381 : : bool
26382 : 2719023 : ix86_ternlog_leaf_p (rtx op, machine_mode mode)
26383 : : {
26384 : : /* We can't use memory_operand here, as it may return a different
26385 : : value before and after reload (for volatile MEMs) which creates
26386 : : problems splitting instructions. */
26387 : 2719023 : return register_operand (op, mode)
26388 : 480656 : || MEM_P (op)
26389 : 295895 : || CONST_VECTOR_P (op)
26390 : 2962043 : || bcst_mem_operand (op, mode);
26391 : : }
26392 : :
26393 : : /* Test whether OP is a 3-operand ternary logic expression suitable
26394 : : for use in a ternlog instruction. */
26395 : :
26396 : : bool
26397 : 1842675 : ix86_ternlog_operand_p (rtx op)
26398 : : {
26399 : 1842675 : rtx op0, op1;
26400 : 1842675 : rtx args[3];
26401 : :
26402 : 1842675 : args[0] = NULL_RTX;
26403 : 1842675 : args[1] = NULL_RTX;
26404 : 1842675 : args[2] = NULL_RTX;
26405 : 1842675 : int idx = ix86_ternlog_idx (op, args);
26406 : 1842675 : if (idx < 0)
26407 : : return false;
26408 : :
26409 : : /* Don't match simple (binary or unary) expressions. */
26410 : 1472243 : machine_mode mode = GET_MODE (op);
26411 : 1472243 : switch (GET_CODE (op))
26412 : : {
26413 : 675532 : case AND:
26414 : 675532 : op0 = XEXP (op, 0);
26415 : 675532 : op1 = XEXP (op, 1);
26416 : :
26417 : : /* Prefer pand. */
26418 : 675532 : if (ix86_ternlog_leaf_p (op0, mode)
26419 : 675532 : && ix86_ternlog_leaf_p (op1, mode))
26420 : : return false;
26421 : : /* Prefer pandn. */
26422 : 109227 : if (GET_CODE (op0) == NOT
26423 : 79488 : && register_operand (XEXP (op0, 0), mode)
26424 : 185046 : && ix86_ternlog_leaf_p (op1, mode))
26425 : : return false;
26426 : : break;
26427 : :
26428 : 579068 : case IOR:
26429 : : /* Prefer por. */
26430 : 579068 : if (ix86_ternlog_leaf_p (XEXP (op, 0), mode)
26431 : 579068 : && ix86_ternlog_leaf_p (XEXP (op, 1), mode))
26432 : : return false;
26433 : : break;
26434 : :
26435 : 187691 : case XOR:
26436 : 187691 : op1 = XEXP (op, 1);
26437 : : /* Prefer pxor, or one_cmpl<vmode>2. */
26438 : 187691 : if (ix86_ternlog_leaf_p (XEXP (op, 0), mode)
26439 : 187691 : && ix86_ternlog_leaf_p (XEXP (op, 1), mode))
26440 : : return false;
26441 : : break;
26442 : :
26443 : : default:
26444 : : break;
26445 : : }
26446 : : return true;
26447 : : }
26448 : :
26449 : : /* Helper function for ix86_expand_ternlog. */
26450 : : static rtx
26451 : 0 : ix86_expand_ternlog_binop (enum rtx_code code, machine_mode mode,
26452 : : rtx op0, rtx op1, rtx target)
26453 : : {
26454 : 0 : if (GET_MODE (op0) != mode)
26455 : 0 : op0 = gen_lowpart (mode, op0);
26456 : 0 : if (GET_MODE (op1) != mode)
26457 : 0 : op1 = gen_lowpart (mode, op1);
26458 : :
26459 : 0 : if (CONST_VECTOR_P (op0))
26460 : 0 : op0 = validize_mem (force_const_mem (mode, op0));
26461 : 0 : if (CONST_VECTOR_P (op1))
26462 : 0 : op1 = validize_mem (force_const_mem (mode, op1));
26463 : :
26464 : 0 : if (!register_operand (op0, mode))
26465 : : {
26466 : 0 : if (!register_operand (op1, mode))
26467 : : {
26468 : : /* We can't use force_reg (op0, mode). */
26469 : 0 : rtx reg = gen_reg_rtx (mode);
26470 : 0 : emit_move_insn (reg, op0);
26471 : 0 : op0 = reg;
26472 : : }
26473 : : else
26474 : : std::swap (op0, op1);
26475 : : }
26476 : 0 : rtx ops[3] = { target, op0, op1 };
26477 : 0 : ix86_expand_vector_logical_operator (code, mode, ops);
26478 : 0 : return target;
26479 : : }
26480 : :
26481 : :
26482 : : /* Helper function for ix86_expand_ternlog. */
26483 : : static rtx
26484 : 0 : ix86_expand_ternlog_andnot (machine_mode mode, rtx op0, rtx op1, rtx target)
26485 : : {
26486 : 0 : if (GET_MODE (op0) != mode)
26487 : 0 : op0 = gen_lowpart (mode, op0);
26488 : 0 : op0 = gen_rtx_NOT (mode, op0);
26489 : 0 : if (GET_MODE (op1) != mode)
26490 : 0 : op1 = gen_lowpart (mode, op1);
26491 : 0 : if (CONST_VECTOR_P (op1))
26492 : 0 : op1 = validize_mem (force_const_mem (mode, op1));
26493 : 0 : emit_move_insn (target, gen_rtx_AND (mode, op0, op1));
26494 : 0 : return target;
26495 : : }
26496 : :
26497 : : /* Expand a 3-operand ternary logic expression. Return TARGET. */
26498 : : rtx
26499 : 2345 : ix86_expand_ternlog (machine_mode mode, rtx op0, rtx op1, rtx op2, int idx,
26500 : : rtx target)
26501 : : {
26502 : 2345 : rtx tmp0, tmp1, tmp2;
26503 : :
26504 : 2345 : if (!target)
26505 : 2 : target = gen_reg_rtx (mode);
26506 : :
26507 : : /* Canonicalize ternlog index for degenerate (duplicated) operands. */
26508 : 2345 : if (rtx_equal_p (op0, op1) && rtx_equal_p (op0, op2))
26509 : 0 : switch (idx & 0x81)
26510 : : {
26511 : : case 0x00:
26512 : : idx = 0x00;
26513 : : break;
26514 : : case 0x01:
26515 : : idx = 0x0f;
26516 : : break;
26517 : : case 0x80:
26518 : : idx = 0xf0;
26519 : : break;
26520 : : case 0x81:
26521 : : idx = 0xff;
26522 : : break;
26523 : : }
26524 : :
26525 : 2345 : switch (idx & 0xff)
26526 : : {
26527 : 0 : case 0x00:
26528 : 0 : if ((!op0 || !side_effects_p (op0))
26529 : 0 : && (!op1 || !side_effects_p (op1))
26530 : 0 : && (!op2 || !side_effects_p (op2)))
26531 : : {
26532 : 0 : emit_move_insn (target, CONST0_RTX (mode));
26533 : 0 : return target;
26534 : : }
26535 : : break;
26536 : :
26537 : 0 : case 0x0a: /* ~a&c */
26538 : 0 : if ((!op1 || !side_effects_p (op1))
26539 : 0 : && op0 && register_operand (op0, mode)
26540 : 0 : && op2 && ix86_ternlog_leaf_p (op2, mode))
26541 : 0 : return ix86_expand_ternlog_andnot (mode, op0, op2, target);
26542 : : break;
26543 : :
26544 : 0 : case 0x0c: /* ~a&b */
26545 : 0 : if ((!op2 || !side_effects_p (op2))
26546 : 0 : && op0 && register_operand (op0, mode)
26547 : 0 : && op1 && ix86_ternlog_leaf_p (op1, mode))
26548 : 0 : return ix86_expand_ternlog_andnot (mode, op0, op1, target);
26549 : : break;
26550 : :
26551 : 14 : case 0x0f: /* ~a */
26552 : 0 : if ((!op1 || !side_effects_p (op1))
26553 : 14 : && (!op2 || !side_effects_p (op2))
26554 : 28 : && op0)
26555 : : {
26556 : 14 : if (GET_MODE (op0) != mode)
26557 : 0 : op0 = gen_lowpart (mode, op0);
26558 : 14 : if (!TARGET_64BIT && !register_operand (op0, mode))
26559 : : {
26560 : : /* Avoid force_reg (mode, op0). */
26561 : 0 : rtx reg = gen_reg_rtx (mode);
26562 : 0 : emit_move_insn (reg, op0);
26563 : 0 : op0 = reg;
26564 : : }
26565 : 14 : emit_move_insn (target, gen_rtx_XOR (mode, op0, CONSTM1_RTX (mode)));
26566 : 14 : return target;
26567 : : }
26568 : : break;
26569 : :
26570 : 0 : case 0x22: /* ~b&c */
26571 : 0 : if ((!op0 || !side_effects_p (op0))
26572 : 0 : && op1 && register_operand (op1, mode)
26573 : 0 : && op2 && ix86_ternlog_leaf_p (op2, mode))
26574 : 0 : return ix86_expand_ternlog_andnot (mode, op1, op2, target);
26575 : : break;
26576 : :
26577 : 0 : case 0x30: /* ~b&a */
26578 : 0 : if ((!op2 || !side_effects_p (op2))
26579 : 0 : && op0 && ix86_ternlog_leaf_p (op0, mode)
26580 : 0 : && op1 && register_operand (op1, mode))
26581 : 0 : return ix86_expand_ternlog_andnot (mode, op1, op0, target);
26582 : : break;
26583 : :
26584 : 0 : case 0x33: /* ~b */
26585 : 0 : if ((!op0 || !side_effects_p (op0))
26586 : 0 : && (!op2 || !side_effects_p (op2))
26587 : 0 : && op1)
26588 : : {
26589 : 0 : if (GET_MODE (op1) != mode)
26590 : 0 : op1 = gen_lowpart (mode, op1);
26591 : 0 : if (!TARGET_64BIT && !register_operand (op1, mode))
26592 : : {
26593 : : /* Avoid force_reg (mode, op1). */
26594 : 0 : rtx reg = gen_reg_rtx (mode);
26595 : 0 : emit_move_insn (reg, op1);
26596 : 0 : op1 = reg;
26597 : : }
26598 : 0 : emit_move_insn (target, gen_rtx_XOR (mode, op1, CONSTM1_RTX (mode)));
26599 : 0 : return target;
26600 : : }
26601 : : break;
26602 : :
26603 : 0 : case 0x3c: /* a^b */
26604 : 0 : if (op0 && ix86_ternlog_leaf_p (op0, mode)
26605 : 0 : && op1 && ix86_ternlog_leaf_p (op1, mode)
26606 : 0 : && (!op2 || !side_effects_p (op2)))
26607 : 0 : return ix86_expand_ternlog_binop (XOR, mode, op0, op1, target);
26608 : : break;
26609 : :
26610 : 0 : case 0x44: /* ~c&b */
26611 : 0 : if ((!op0 || !side_effects_p (op0))
26612 : 0 : && op1 && ix86_ternlog_leaf_p (op1, mode)
26613 : 0 : && op2 && register_operand (op2, mode))
26614 : 0 : return ix86_expand_ternlog_andnot (mode, op2, op1, target);
26615 : : break;
26616 : :
26617 : 2 : case 0x50: /* ~c&a */
26618 : 0 : if ((!op1 || !side_effects_p (op1))
26619 : 2 : && op0 && ix86_ternlog_leaf_p (op0, mode)
26620 : 4 : && op2 && register_operand (op2, mode))
26621 : 0 : return ix86_expand_ternlog_andnot (mode, op2, op0, target);
26622 : : break;
26623 : :
26624 : 4 : case 0x55: /* ~c */
26625 : 1 : if ((!op0 || !side_effects_p (op0))
26626 : 4 : && (!op1 || !side_effects_p (op1))
26627 : 8 : && op2)
26628 : : {
26629 : 4 : if (GET_MODE (op2) != mode)
26630 : 0 : op2 = gen_lowpart (mode, op2);
26631 : 4 : if (!TARGET_64BIT && !register_operand (op2, mode))
26632 : : {
26633 : : /* Avoid force_reg (mode, op2). */
26634 : 0 : rtx reg = gen_reg_rtx (mode);
26635 : 0 : emit_move_insn (reg, op2);
26636 : 0 : op2 = reg;
26637 : : }
26638 : 4 : emit_move_insn (target, gen_rtx_XOR (mode, op2, CONSTM1_RTX (mode)));
26639 : 4 : return target;
26640 : : }
26641 : : break;
26642 : :
26643 : 0 : case 0x5a: /* a^c */
26644 : 0 : if (op0 && ix86_ternlog_leaf_p (op0, mode)
26645 : 0 : && op2 && ix86_ternlog_leaf_p (op2, mode)
26646 : 0 : && (!op1 || !side_effects_p (op1)))
26647 : 0 : return ix86_expand_ternlog_binop (XOR, mode, op0, op2, target);
26648 : : break;
26649 : :
26650 : 0 : case 0x66: /* b^c */
26651 : 0 : if ((!op0 || !side_effects_p (op0))
26652 : 0 : && op1 && ix86_ternlog_leaf_p (op1, mode)
26653 : 0 : && op2 && ix86_ternlog_leaf_p (op2, mode))
26654 : 0 : return ix86_expand_ternlog_binop (XOR, mode, op1, op2, target);
26655 : : break;
26656 : :
26657 : 0 : case 0x88: /* b&c */
26658 : 0 : if ((!op0 || !side_effects_p (op0))
26659 : 0 : && op1 && ix86_ternlog_leaf_p (op1, mode)
26660 : 0 : && op2 && ix86_ternlog_leaf_p (op2, mode))
26661 : 0 : return ix86_expand_ternlog_binop (AND, mode, op1, op2, target);
26662 : : break;
26663 : :
26664 : 0 : case 0xa0: /* a&c */
26665 : 0 : if ((!op1 || !side_effects_p (op1))
26666 : 0 : && op0 && ix86_ternlog_leaf_p (op0, mode)
26667 : 0 : && op2 && ix86_ternlog_leaf_p (op2, mode))
26668 : 0 : return ix86_expand_ternlog_binop (AND, mode, op0, op2, target);
26669 : : break;
26670 : :
26671 : 0 : case 0xaa: /* c */
26672 : 0 : if ((!op0 || !side_effects_p (op0))
26673 : 0 : && (!op1 || !side_effects_p (op1))
26674 : 0 : && op2)
26675 : : {
26676 : 0 : if (GET_MODE (op2) != mode)
26677 : 0 : op2 = gen_lowpart (mode, op2);
26678 : 0 : emit_move_insn (target, op2);
26679 : 0 : return target;
26680 : : }
26681 : : break;
26682 : :
26683 : 0 : case 0xc0: /* a&b */
26684 : 0 : if (op0 && ix86_ternlog_leaf_p (op0, mode)
26685 : 0 : && op1 && ix86_ternlog_leaf_p (op1, mode)
26686 : 0 : && (!op2 || !side_effects_p (op2)))
26687 : 0 : return ix86_expand_ternlog_binop (AND, mode, op0, op1, target);
26688 : : break;
26689 : :
26690 : 0 : case 0xcc: /* b */
26691 : 0 : if ((!op0 || !side_effects_p (op0))
26692 : 0 : && op1
26693 : 0 : && (!op2 || !side_effects_p (op2)))
26694 : : {
26695 : 0 : if (GET_MODE (op1) != mode)
26696 : 0 : op1 = gen_lowpart (mode, op1);
26697 : 0 : emit_move_insn (target, op1);
26698 : 0 : return target;
26699 : : }
26700 : : break;
26701 : :
26702 : 0 : case 0xee: /* b|c */
26703 : 0 : if ((!op0 || !side_effects_p (op0))
26704 : 0 : && op1 && ix86_ternlog_leaf_p (op1, mode)
26705 : 0 : && op2 && ix86_ternlog_leaf_p (op2, mode))
26706 : 0 : return ix86_expand_ternlog_binop (IOR, mode, op1, op2, target);
26707 : : break;
26708 : :
26709 : 6 : case 0xf0: /* a */
26710 : 6 : if (op0
26711 : 6 : && (!op1 || !side_effects_p (op1))
26712 : 12 : && (!op2 || !side_effects_p (op2)))
26713 : : {
26714 : 6 : if (GET_MODE (op0) != mode)
26715 : 0 : op0 = gen_lowpart (mode, op0);
26716 : 6 : emit_move_insn (target, op0);
26717 : 6 : return target;
26718 : : }
26719 : : break;
26720 : :
26721 : 0 : case 0xfa: /* a|c */
26722 : 0 : if (op0 && ix86_ternlog_leaf_p (op0, mode)
26723 : 0 : && op2 && ix86_ternlog_leaf_p (op2, mode)
26724 : 0 : && (!op1 || !side_effects_p (op1)))
26725 : 0 : return ix86_expand_ternlog_binop (IOR, mode, op0, op2, target);
26726 : : break;
26727 : :
26728 : 0 : case 0xfc: /* a|b */
26729 : 0 : if (op0 && ix86_ternlog_leaf_p (op0, mode)
26730 : 0 : && op1 && ix86_ternlog_leaf_p (op1, mode)
26731 : 0 : && (!op2 || !side_effects_p (op2)))
26732 : 0 : return ix86_expand_ternlog_binop (IOR, mode, op0, op1, target);
26733 : : break;
26734 : :
26735 : 0 : case 0xff:
26736 : 0 : if ((!op0 || !side_effects_p (op0))
26737 : 0 : && (!op1 || !side_effects_p (op1))
26738 : 0 : && (!op2 || !side_effects_p (op2)))
26739 : : {
26740 : 0 : emit_move_insn (target, CONSTM1_RTX (mode));
26741 : 0 : return target;
26742 : : }
26743 : : break;
26744 : : }
26745 : :
26746 : 2321 : if (!register_operand (op0, mode))
26747 : : {
26748 : : /* We can't use force_reg (mode, op0). */
26749 : 12 : tmp0 = gen_reg_rtx (GET_MODE (op0));
26750 : 12 : emit_move_insn (tmp0,op0);
26751 : : }
26752 : : else
26753 : : tmp0 = op0;
26754 : 2321 : if (GET_MODE (tmp0) != mode)
26755 : 0 : tmp0 = gen_lowpart (mode, tmp0);
26756 : :
26757 : 2321 : if (!op1 || rtx_equal_p (op0, op1))
26758 : 4 : tmp1 = copy_rtx (tmp0);
26759 : 2317 : else if (!register_operand (op1, mode))
26760 : : {
26761 : : /* We can't use force_reg (mode, op1). */
26762 : 37 : tmp1 = gen_reg_rtx (GET_MODE (op1));
26763 : 37 : emit_move_insn (tmp1, op1);
26764 : : }
26765 : : else
26766 : : tmp1 = op1;
26767 : 2321 : if (GET_MODE (tmp1) != mode)
26768 : 0 : tmp1 = gen_lowpart (mode, tmp1);
26769 : :
26770 : 2321 : if (!op2 || rtx_equal_p (op0, op2))
26771 : 72 : tmp2 = copy_rtx (tmp0);
26772 : 2249 : else if (rtx_equal_p (op1, op2))
26773 : 0 : tmp2 = copy_rtx (tmp1);
26774 : 2249 : else if (CONST_VECTOR_P (op2))
26775 : : {
26776 : 42 : if (GET_MODE (op2) != mode)
26777 : 0 : op2 = gen_lowpart (mode, op2);
26778 : 42 : tmp2 = ix86_gen_bcst_mem (mode, op2);
26779 : 42 : if (!tmp2)
26780 : : {
26781 : 25 : machine_mode bcst32_mode = mode;
26782 : 25 : machine_mode bcst64_mode = mode;
26783 : 25 : switch (mode)
26784 : : {
26785 : 1 : case V1TImode:
26786 : 1 : case V4SImode:
26787 : 1 : case V4SFmode:
26788 : 1 : case V8HImode:
26789 : 1 : case V16QImode:
26790 : 1 : bcst32_mode = V4SImode;
26791 : 1 : bcst64_mode = V2DImode;
26792 : 1 : break;
26793 : :
26794 : 0 : case V2TImode:
26795 : 0 : case V8SImode:
26796 : 0 : case V8SFmode:
26797 : 0 : case V16HImode:
26798 : 0 : case V32QImode:
26799 : 0 : bcst32_mode = V8SImode;
26800 : 0 : bcst64_mode = V4DImode;
26801 : 0 : break;
26802 : :
26803 : 2 : case V4TImode:
26804 : 2 : case V16SImode:
26805 : 2 : case V16SFmode:
26806 : 2 : case V32HImode:
26807 : 2 : case V64QImode:
26808 : 2 : bcst32_mode = V16SImode;
26809 : 2 : bcst64_mode = V8DImode;
26810 : 2 : break;
26811 : :
26812 : : default:
26813 : : break;
26814 : : }
26815 : :
26816 : 25 : if (bcst32_mode != mode)
26817 : : {
26818 : 3 : tmp2 = gen_lowpart (bcst32_mode, op2);
26819 : 3 : if (ix86_gen_bcst_mem (bcst32_mode, tmp2))
26820 : : {
26821 : 2 : tmp2 = ix86_expand_ternlog (bcst32_mode,
26822 : 2 : gen_lowpart (bcst32_mode, tmp0),
26823 : 2 : gen_lowpart (bcst32_mode, tmp1),
26824 : : tmp2, idx, NULL_RTX);
26825 : 2 : emit_move_insn (target, gen_lowpart (mode, tmp2));
26826 : 2 : return target;
26827 : : }
26828 : : }
26829 : :
26830 : 23 : if (bcst64_mode != mode)
26831 : : {
26832 : 1 : tmp2 = gen_lowpart (bcst64_mode, op2);
26833 : 1 : if (ix86_gen_bcst_mem (bcst64_mode, tmp2))
26834 : : {
26835 : 0 : tmp2 = ix86_expand_ternlog (bcst64_mode,
26836 : 0 : gen_lowpart (bcst64_mode, tmp0),
26837 : 0 : gen_lowpart (bcst64_mode, tmp1),
26838 : : tmp2, idx, NULL_RTX);
26839 : 0 : emit_move_insn (target, gen_lowpart (mode, tmp2));
26840 : 0 : return target;
26841 : : }
26842 : : }
26843 : :
26844 : 23 : tmp2 = force_const_mem (mode, op2);
26845 : 23 : rtx bcast = ix86_broadcast_from_constant (mode, tmp2);
26846 : 23 : tmp2 = validize_mem (tmp2);
26847 : 23 : if (bcast)
26848 : : {
26849 : 12 : rtx reg2 = gen_reg_rtx (mode);
26850 : 12 : bool ok = ix86_expand_vector_init_duplicate (false, mode,
26851 : : reg2, bcast);
26852 : 12 : if (ok)
26853 : 2319 : tmp2 = reg2;
26854 : : }
26855 : : }
26856 : : }
26857 : : else
26858 : : tmp2 = op2;
26859 : 2319 : if (GET_MODE (tmp2) != mode)
26860 : 0 : tmp2 = gen_lowpart (mode, tmp2);
26861 : : /* Some memory_operands are not vector_memory_operands. */
26862 : 2319 : if (!bcst_vector_operand (tmp2, mode))
26863 : 0 : tmp2 = force_reg (mode, tmp2);
26864 : :
26865 : 2319 : rtvec vec = gen_rtvec (4, tmp0, tmp1, tmp2, GEN_INT (idx));
26866 : 2319 : emit_move_insn (target, gen_rtx_UNSPEC (mode, vec, UNSPEC_VTERNLOG));
26867 : 2319 : return target;
26868 : : }
26869 : :
26870 : : /* Trunc a vector to a narrow vector, like v4di -> v4si. */
26871 : :
26872 : : void
26873 : 59 : ix86_expand_trunc_with_avx2_noavx512f (rtx output, rtx input, machine_mode cvt_mode)
26874 : : {
26875 : 59 : machine_mode out_mode = GET_MODE (output);
26876 : 59 : machine_mode in_mode = GET_MODE (input);
26877 : 59 : int len = GET_MODE_SIZE (in_mode);
26878 : 236 : gcc_assert (len == GET_MODE_SIZE (cvt_mode)
26879 : : && GET_MODE_INNER (out_mode) == GET_MODE_INNER (cvt_mode)
26880 : : && (REG_P (input) || SUBREG_P (input)));
26881 : 59 : scalar_mode inner_out_mode = GET_MODE_INNER (out_mode);
26882 : 118 : int in_innersize = GET_MODE_SIZE (GET_MODE_INNER (in_mode));
26883 : 59 : int out_innersize = GET_MODE_SIZE (inner_out_mode);
26884 : :
26885 : 59 : struct expand_vec_perm_d d;
26886 : 59 : d.target = gen_reg_rtx (cvt_mode);
26887 : 59 : d.op0 = lowpart_subreg (cvt_mode, force_reg(in_mode, input), in_mode);
26888 : 59 : d.op1 = d.op0;
26889 : 59 : d.vmode = cvt_mode;
26890 : 59 : d.nelt = GET_MODE_NUNITS (cvt_mode);
26891 : 59 : d.testing_p = false;
26892 : 59 : d.one_operand_p = true;
26893 : :
26894 : : /* Init perm. Put the needed bits of input in order and
26895 : : fill the rest of bits by default. */
26896 : 627 : for (int i = 0; i < d.nelt; ++i)
26897 : : {
26898 : 568 : d.perm[i] = i;
26899 : 1136 : if (i < GET_MODE_NUNITS (out_mode))
26900 : 230 : d.perm[i] = i * (in_innersize / out_innersize);
26901 : : }
26902 : :
26903 : 59 : bool ok = ix86_expand_vec_perm_const_1(&d);
26904 : 59 : gcc_assert (ok);
26905 : 59 : emit_move_insn (output, gen_lowpart (out_mode, d.target));
26906 : 59 : }
26907 : :
26908 : : /* Implement truncv8sfv8bf2 with vector permutation. */
26909 : : void
26910 : 8 : ix86_expand_vector_sf2bf_with_vec_perm (rtx dest, rtx src)
26911 : : {
26912 : 8 : machine_mode vperm_mode, src_mode = GET_MODE (src);
26913 : 8 : switch (src_mode)
26914 : : {
26915 : : case V16SFmode:
26916 : : vperm_mode = V32BFmode;
26917 : : break;
26918 : 2 : case V8SFmode:
26919 : 2 : vperm_mode = V16BFmode;
26920 : 2 : break;
26921 : 4 : case V4SFmode:
26922 : 4 : vperm_mode = V8BFmode;
26923 : 4 : break;
26924 : 0 : default:
26925 : 0 : gcc_unreachable ();
26926 : : }
26927 : :
26928 : 8 : int nelt = GET_MODE_NUNITS (vperm_mode);
26929 : 8 : vec_perm_builder sel (nelt, nelt, 1);
26930 : 8 : sel.quick_grow (nelt);
26931 : 136 : for (int i = 0; i != nelt; i++)
26932 : 128 : sel[i] = (2 * i + 1) % nelt;
26933 : 16 : vec_perm_indices indices (sel, 1, nelt);
26934 : :
26935 : 8 : rtx target = gen_reg_rtx (vperm_mode);
26936 : 8 : rtx op0 = lowpart_subreg (vperm_mode,
26937 : : force_reg (src_mode, src),
26938 : : src_mode);
26939 : 8 : bool ok = targetm.vectorize.vec_perm_const (vperm_mode, vperm_mode,
26940 : : target, op0, op0, indices);
26941 : 8 : gcc_assert (ok);
26942 : 8 : emit_move_insn (dest, lowpart_subreg (GET_MODE (dest), target, vperm_mode));
26943 : 8 : }
26944 : :
26945 : : /* Implement extendv8bf2v8sf2 with vector permutation. */
26946 : : void
26947 : 8 : ix86_expand_vector_bf2sf_with_vec_perm (rtx dest, rtx src)
26948 : : {
26949 : 8 : machine_mode vperm_mode, src_mode = GET_MODE (src);
26950 : 8 : switch (src_mode)
26951 : : {
26952 : : case V16BFmode:
26953 : : vperm_mode = V32BFmode;
26954 : : break;
26955 : 2 : case V8BFmode:
26956 : 2 : vperm_mode = V16BFmode;
26957 : 2 : break;
26958 : 4 : case V4BFmode:
26959 : 4 : vperm_mode = V8BFmode;
26960 : 4 : break;
26961 : 0 : default:
26962 : 0 : gcc_unreachable ();
26963 : : }
26964 : :
26965 : 8 : int nelt = GET_MODE_NUNITS (vperm_mode);
26966 : 8 : vec_perm_builder sel (nelt, nelt, 1);
26967 : 8 : sel.quick_grow (nelt);
26968 : 136 : for (int i = 0, k = 0, j = nelt; i != nelt; i++)
26969 : 128 : sel[i] = i & 1 ? j++ : k++;
26970 : :
26971 : 16 : vec_perm_indices indices (sel, 2, nelt);
26972 : :
26973 : 8 : rtx target = gen_reg_rtx (vperm_mode);
26974 : 8 : rtx op1 = lowpart_subreg (vperm_mode,
26975 : : force_reg (src_mode, src),
26976 : : src_mode);
26977 : 8 : rtx op0 = CONST0_RTX (vperm_mode);
26978 : 8 : bool ok = targetm.vectorize.vec_perm_const (vperm_mode, vperm_mode,
26979 : : target, op0, op1, indices);
26980 : 8 : gcc_assert (ok);
26981 : 8 : emit_move_insn (dest, lowpart_subreg (GET_MODE (dest), target, vperm_mode));
26982 : 8 : }
26983 : :
26984 : :
26985 : : #include "gt-i386-expand.h"
|
