Branch data Line data Source code
1 : : /* IRA processing allocno lives to build allocno live ranges.
2 : : Copyright (C) 2006-2024 Free Software Foundation, Inc.
3 : : Contributed by Vladimir Makarov <vmakarov@redhat.com>.
4 : :
5 : : This file is part of GCC.
6 : :
7 : : GCC is free software; you can redistribute it and/or modify it under
8 : : the terms of the GNU General Public License as published by the Free
9 : : Software Foundation; either version 3, or (at your option) any later
10 : : version.
11 : :
12 : : GCC is distributed in the hope that it will be useful, but WITHOUT ANY
13 : : WARRANTY; without even the implied warranty of MERCHANTABILITY or
14 : : FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License
15 : : for more details.
16 : :
17 : : You should have received a copy of the GNU General Public License
18 : : along with GCC; see the file COPYING3. If not see
19 : : <http://www.gnu.org/licenses/>. */
20 : :
21 : : #include "config.h"
22 : : #include "system.h"
23 : : #include "coretypes.h"
24 : : #include "backend.h"
25 : : #include "target.h"
26 : : #include "rtl.h"
27 : : #include "predict.h"
28 : : #include "df.h"
29 : : #include "memmodel.h"
30 : : #include "tm_p.h"
31 : : #include "insn-config.h"
32 : : #include "regs.h"
33 : : #include "ira.h"
34 : : #include "ira-int.h"
35 : : #include "sparseset.h"
36 : : #include "function-abi.h"
37 : : #include "except.h"
38 : :
39 : : /* The code in this file is similar to one in global but the code
40 : : works on the allocno basis and creates live ranges instead of
41 : : pseudo-register conflicts. */
42 : :
43 : : /* Program points are enumerated by numbers from range
44 : : 0..IRA_MAX_POINT-1. There are approximately two times more program
45 : : points than insns. Program points are places in the program where
46 : : liveness info can be changed. In most general case (there are more
47 : : complicated cases too) some program points correspond to places
48 : : where input operand dies and other ones correspond to places where
49 : : output operands are born. */
50 : : int ira_max_point;
51 : :
52 : : /* Arrays of size IRA_MAX_POINT mapping a program point to the allocno
53 : : live ranges with given start/finish point. */
54 : : live_range_t *ira_start_point_ranges, *ira_finish_point_ranges;
55 : :
56 : : /* Number of the current program point. */
57 : : static int curr_point;
58 : :
59 : : /* Point where register pressure excess started or -1 if there is no
60 : : register pressure excess. Excess pressure for a register class at
61 : : some point means that there are more allocnos of given register
62 : : class living at the point than number of hard-registers of the
63 : : class available for the allocation. It is defined only for
64 : : pressure classes. */
65 : : static int high_pressure_start_point[N_REG_CLASSES];
66 : :
67 : : /* Objects live at current point in the scan. */
68 : : static sparseset objects_live;
69 : :
70 : : /* A temporary bitmap used in functions that wish to avoid visiting an allocno
71 : : multiple times. */
72 : : static sparseset allocnos_processed;
73 : :
74 : : /* Set of hard regs (except eliminable ones) currently live. */
75 : : static HARD_REG_SET hard_regs_live;
76 : :
77 : : /* The loop tree node corresponding to the current basic block. */
78 : : static ira_loop_tree_node_t curr_bb_node;
79 : :
80 : : /* The number of the last processed call. */
81 : : static int last_call_num;
82 : : /* The number of last call at which given allocno was saved. */
83 : : static int *allocno_saved_at_call;
84 : :
85 : : /* The value returned by ira_setup_alts for the current instruction;
86 : : i.e. the set of alternatives that we should consider to be likely
87 : : candidates during reloading. */
88 : : static alternative_mask preferred_alternatives;
89 : :
90 : : /* If non-NULL, the source operand of a register to register copy for which
91 : : we should not add a conflict with the copy's destination operand. */
92 : : static rtx ignore_reg_for_conflicts;
93 : :
94 : : /* Record hard register REGNO as now being live. */
95 : : static void
96 : 35705691 : make_hard_regno_live (int regno)
97 : : {
98 : 35705691 : SET_HARD_REG_BIT (hard_regs_live, regno);
99 : 33659959 : }
100 : :
101 : : /* Process the definition of hard register REGNO. This updates
102 : : hard_regs_live and hard reg conflict information for living allocnos. */
103 : : static void
104 : 15339735 : make_hard_regno_dead (int regno)
105 : : {
106 : 15339735 : unsigned int i;
107 : 273174179 : EXECUTE_IF_SET_IN_SPARSESET (objects_live, i)
108 : : {
109 : 257834444 : ira_object_t obj = ira_object_id_map[i];
110 : :
111 : 259317542 : if (ignore_reg_for_conflicts != NULL_RTX
112 : 170491469 : && REGNO (ignore_reg_for_conflicts)
113 : 170491469 : == (unsigned int) ALLOCNO_REGNO (OBJECT_ALLOCNO (obj)))
114 : 1483098 : continue;
115 : :
116 : 256351346 : SET_HARD_REG_BIT (OBJECT_CONFLICT_HARD_REGS (obj), regno);
117 : 256351346 : SET_HARD_REG_BIT (OBJECT_TOTAL_CONFLICT_HARD_REGS (obj), regno);
118 : : }
119 : 15339735 : CLEAR_HARD_REG_BIT (hard_regs_live, regno);
120 : 15339735 : }
121 : :
122 : : /* Record object OBJ as now being live. Set a bit for it in objects_live,
123 : : and start a new live range for it if necessary. */
124 : : static void
125 : 229552699 : make_object_live (ira_object_t obj)
126 : : {
127 : 229552699 : sparseset_set_bit (objects_live, OBJECT_CONFLICT_ID (obj));
128 : :
129 : 229552699 : live_range_t lr = OBJECT_LIVE_RANGES (obj);
130 : 229552699 : if (lr == NULL
131 : 194596894 : || (lr->finish != curr_point && lr->finish + 1 != curr_point))
132 : 51692801 : ira_add_live_range_to_object (obj, curr_point, -1);
133 : 229552699 : }
134 : :
135 : : /* Update ALLOCNO_EXCESS_PRESSURE_POINTS_NUM for the allocno
136 : : associated with object OBJ. */
137 : : static void
138 : 236582014 : update_allocno_pressure_excess_length (ira_object_t obj)
139 : : {
140 : 236582014 : ira_allocno_t a = OBJECT_ALLOCNO (obj);
141 : 236582014 : int start, i;
142 : 236582014 : enum reg_class aclass, pclass, cl;
143 : 236582014 : live_range_t p;
144 : :
145 : 236582014 : aclass = ALLOCNO_CLASS (a);
146 : 236582014 : pclass = ira_pressure_class_translate[aclass];
147 : 2358817960 : for (i = 0;
148 : 2358817960 : (cl = ira_reg_class_super_classes[pclass][i]) != LIM_REG_CLASSES;
149 : : i++)
150 : : {
151 : 2122235946 : if (! ira_reg_pressure_class_p[cl])
152 : 1887091707 : continue;
153 : 235144239 : if (high_pressure_start_point[cl] < 0)
154 : 66238122 : continue;
155 : 168906117 : p = OBJECT_LIVE_RANGES (obj);
156 : 168906117 : ira_assert (p != NULL);
157 : 168906117 : start = (high_pressure_start_point[cl] > p->start
158 : 168906117 : ? high_pressure_start_point[cl] : p->start);
159 : 168906117 : ALLOCNO_EXCESS_PRESSURE_POINTS_NUM (a) += curr_point - start + 1;
160 : : }
161 : 236582014 : }
162 : :
163 : : /* Process the definition of object OBJ, which is associated with allocno A.
164 : : This finishes the current live range for it. */
165 : : static void
166 : 229552699 : make_object_dead (ira_object_t obj)
167 : : {
168 : 229552699 : live_range_t lr;
169 : 229552699 : int regno;
170 : 229552699 : int ignore_regno = -1;
171 : 229552699 : int ignore_total_regno = -1;
172 : 229552699 : int end_regno = -1;
173 : :
174 : 229552699 : sparseset_clear_bit (objects_live, OBJECT_CONFLICT_ID (obj));
175 : :
176 : : /* Check whether any part of IGNORE_REG_FOR_CONFLICTS already conflicts
177 : : with OBJ. */
178 : 229552699 : if (ignore_reg_for_conflicts != NULL_RTX
179 : 229552699 : && REGNO (ignore_reg_for_conflicts) < FIRST_PSEUDO_REGISTER)
180 : : {
181 : 3243072 : end_regno = END_REGNO (ignore_reg_for_conflicts);
182 : 3243072 : ignore_regno = ignore_total_regno = REGNO (ignore_reg_for_conflicts);
183 : :
184 : 6486144 : for (regno = ignore_regno; regno < end_regno; regno++)
185 : : {
186 : 3243072 : if (TEST_HARD_REG_BIT (OBJECT_CONFLICT_HARD_REGS (obj), regno))
187 : 158398 : ignore_regno = end_regno;
188 : 3243072 : if (TEST_HARD_REG_BIT (OBJECT_TOTAL_CONFLICT_HARD_REGS (obj), regno))
189 : 158398 : ignore_total_regno = end_regno;
190 : : }
191 : : }
192 : :
193 : 229552699 : OBJECT_CONFLICT_HARD_REGS (obj) |= hard_regs_live;
194 : 688658097 : OBJECT_TOTAL_CONFLICT_HARD_REGS (obj) |= hard_regs_live;
195 : :
196 : : /* If IGNORE_REG_FOR_CONFLICTS did not already conflict with OBJ, make
197 : : sure it still doesn't. */
198 : 232637373 : for (regno = ignore_regno; regno < end_regno; regno++)
199 : 3084674 : CLEAR_HARD_REG_BIT (OBJECT_CONFLICT_HARD_REGS (obj), regno);
200 : 232637373 : for (regno = ignore_total_regno; regno < end_regno; regno++)
201 : 3084674 : CLEAR_HARD_REG_BIT (OBJECT_TOTAL_CONFLICT_HARD_REGS (obj), regno);
202 : :
203 : 229552699 : lr = OBJECT_LIVE_RANGES (obj);
204 : 229552699 : ira_assert (lr != NULL);
205 : 229552699 : lr->finish = curr_point;
206 : 229552699 : update_allocno_pressure_excess_length (obj);
207 : 229552699 : }
208 : :
209 : : /* The current register pressures for each pressure class for the current
210 : : basic block. */
211 : : static int curr_reg_pressure[N_REG_CLASSES];
212 : :
213 : : /* Record that register pressure for PCLASS increased by N registers.
214 : : Update the current register pressure, maximal register pressure for
215 : : the current BB and the start point of the register pressure
216 : : excess. */
217 : : static void
218 : 246340621 : inc_register_pressure (enum reg_class pclass, int n)
219 : : {
220 : 246340621 : int i;
221 : 246340621 : enum reg_class cl;
222 : :
223 : 2449085973 : for (i = 0;
224 : 2449085973 : (cl = ira_reg_class_super_classes[pclass][i]) != LIM_REG_CLASSES;
225 : : i++)
226 : : {
227 : 2202745352 : if (! ira_reg_pressure_class_p[cl])
228 : 1957691489 : continue;
229 : 245053863 : curr_reg_pressure[cl] += n;
230 : 245053863 : if (high_pressure_start_point[cl] < 0
231 : 96663225 : && (curr_reg_pressure[cl] > ira_class_hard_regs_num[cl]))
232 : 1693227 : high_pressure_start_point[cl] = curr_point;
233 : 245053863 : if (curr_bb_node->reg_pressure[cl] < curr_reg_pressure[cl])
234 : 210329475 : curr_bb_node->reg_pressure[cl] = curr_reg_pressure[cl];
235 : : }
236 : 246340621 : }
237 : :
238 : : /* Record that register pressure for PCLASS has decreased by NREGS
239 : : registers; update current register pressure, start point of the
240 : : register pressure excess, and register pressure excess length for
241 : : living allocnos. */
242 : :
243 : : static void
244 : 51277200 : dec_register_pressure (enum reg_class pclass, int nregs)
245 : : {
246 : 51277200 : int i;
247 : 51277200 : unsigned int j;
248 : 51277200 : enum reg_class cl;
249 : 51277200 : bool set_p = false;
250 : :
251 : 51277200 : for (i = 0;
252 : 495973863 : (cl = ira_reg_class_super_classes[pclass][i]) != LIM_REG_CLASSES;
253 : : i++)
254 : : {
255 : 444696663 : if (! ira_reg_pressure_class_p[cl])
256 : 393758893 : continue;
257 : 50937770 : curr_reg_pressure[cl] -= nregs;
258 : 50937770 : ira_assert (curr_reg_pressure[cl] >= 0);
259 : 50937770 : if (high_pressure_start_point[cl] >= 0
260 : 4652897 : && curr_reg_pressure[cl] <= ira_class_hard_regs_num[cl])
261 : 444696663 : set_p = true;
262 : : }
263 : 51277200 : if (set_p)
264 : : {
265 : 7513067 : EXECUTE_IF_SET_IN_SPARSESET (objects_live, j)
266 : 7029315 : update_allocno_pressure_excess_length (ira_object_id_map[j]);
267 : 4605423 : for (i = 0;
268 : 5089175 : (cl = ira_reg_class_super_classes[pclass][i]) != LIM_REG_CLASSES;
269 : : i++)
270 : : {
271 : 4605423 : if (! ira_reg_pressure_class_p[cl])
272 : 4121671 : continue;
273 : 483752 : if (high_pressure_start_point[cl] >= 0
274 : 483752 : && curr_reg_pressure[cl] <= ira_class_hard_regs_num[cl])
275 : 483752 : high_pressure_start_point[cl] = -1;
276 : : }
277 : : }
278 : 51277200 : }
279 : :
280 : : /* Determine from the objects_live bitmap whether REGNO is currently live,
281 : : and occupies only one object. Return false if we have no information. */
282 : : static bool
283 : 83781 : pseudo_regno_single_word_and_live_p (int regno)
284 : : {
285 : 83781 : ira_allocno_t a = ira_curr_regno_allocno_map[regno];
286 : 83781 : ira_object_t obj;
287 : :
288 : 83781 : if (a == NULL)
289 : : return false;
290 : 83781 : if (ALLOCNO_NUM_OBJECTS (a) > 1)
291 : : return false;
292 : :
293 : 83781 : obj = ALLOCNO_OBJECT (a, 0);
294 : :
295 : 83781 : return sparseset_bit_p (objects_live, OBJECT_CONFLICT_ID (obj));
296 : : }
297 : :
298 : : /* Mark the pseudo register REGNO as live. Update all information about
299 : : live ranges and register pressure. */
300 : : static void
301 : 210252120 : mark_pseudo_regno_live (int regno)
302 : : {
303 : 210252120 : ira_allocno_t a = ira_curr_regno_allocno_map[regno];
304 : 210252120 : enum reg_class pclass;
305 : 210252120 : int i, n, nregs;
306 : :
307 : 210252120 : if (a == NULL)
308 : : return;
309 : :
310 : : /* Invalidate because it is referenced. */
311 : 210252120 : allocno_saved_at_call[ALLOCNO_NUM (a)] = 0;
312 : :
313 : 210252120 : n = ALLOCNO_NUM_OBJECTS (a);
314 : 210252120 : pclass = ira_pressure_class_translate[ALLOCNO_CLASS (a)];
315 : 210252120 : nregs = ira_reg_class_max_nregs[ALLOCNO_CLASS (a)][ALLOCNO_MODE (a)];
316 : 210252120 : if (n > 1)
317 : : {
318 : : /* We track every subobject separately. */
319 : 69633309 : gcc_assert (nregs == n);
320 : : nregs = 1;
321 : : }
322 : :
323 : 490137549 : for (i = 0; i < n; i++)
324 : : {
325 : 279885429 : ira_object_t obj = ALLOCNO_OBJECT (a, i);
326 : :
327 : 279885429 : if (sparseset_bit_p (objects_live, OBJECT_CONFLICT_ID (obj)))
328 : 50646815 : continue;
329 : :
330 : 229238614 : inc_register_pressure (pclass, nregs);
331 : 229238614 : make_object_live (obj);
332 : : }
333 : : }
334 : :
335 : : /* Like mark_pseudo_regno_live, but try to only mark one subword of
336 : : the pseudo as live. SUBWORD indicates which; a value of 0
337 : : indicates the low part. */
338 : : static void
339 : 776420 : mark_pseudo_regno_subword_live (int regno, int subword)
340 : : {
341 : 776420 : ira_allocno_t a = ira_curr_regno_allocno_map[regno];
342 : 776420 : int n;
343 : 776420 : enum reg_class pclass;
344 : 776420 : ira_object_t obj;
345 : :
346 : 776420 : if (a == NULL)
347 : : return;
348 : :
349 : : /* Invalidate because it is referenced. */
350 : 776420 : allocno_saved_at_call[ALLOCNO_NUM (a)] = 0;
351 : :
352 : 776420 : n = ALLOCNO_NUM_OBJECTS (a);
353 : 776420 : if (n == 1)
354 : : {
355 : 30064 : mark_pseudo_regno_live (regno);
356 : 30064 : return;
357 : : }
358 : :
359 : 746356 : pclass = ira_pressure_class_translate[ALLOCNO_CLASS (a)];
360 : 746356 : gcc_assert
361 : : (n == ira_reg_class_max_nregs[ALLOCNO_CLASS (a)][ALLOCNO_MODE (a)]);
362 : 746356 : obj = ALLOCNO_OBJECT (a, subword);
363 : :
364 : 746356 : if (sparseset_bit_p (objects_live, OBJECT_CONFLICT_ID (obj)))
365 : : return;
366 : :
367 : 314085 : inc_register_pressure (pclass, 1);
368 : 314085 : make_object_live (obj);
369 : : }
370 : :
371 : : /* Mark the register REG as live. Store a 1 in hard_regs_live for
372 : : this register, record how many consecutive hardware registers it
373 : : actually needs. */
374 : : static void
375 : 96024968 : mark_hard_reg_live (rtx reg)
376 : : {
377 : 96024968 : int regno = REGNO (reg);
378 : :
379 : 96024968 : if (! TEST_HARD_REG_BIT (ira_no_alloc_regs, regno))
380 : : {
381 : 30575255 : int last = END_REGNO (reg);
382 : 30575255 : enum reg_class aclass, pclass;
383 : :
384 : 61150510 : while (regno < last)
385 : : {
386 : 30575255 : if (! TEST_HARD_REG_BIT (hard_regs_live, regno)
387 : 30575255 : && ! TEST_HARD_REG_BIT (eliminable_regset, regno))
388 : : {
389 : 16787922 : aclass = ira_hard_regno_allocno_class[regno];
390 : 16787922 : pclass = ira_pressure_class_translate[aclass];
391 : 16787922 : inc_register_pressure (pclass, 1);
392 : 16787922 : make_hard_regno_live (regno);
393 : : }
394 : 30575255 : regno++;
395 : : }
396 : : }
397 : 96024968 : }
398 : :
399 : : /* Mark a pseudo, or one of its subwords, as live. REGNO is the pseudo's
400 : : register number; ORIG_REG is the access in the insn, which may be a
401 : : subreg. */
402 : : static void
403 : 81945800 : mark_pseudo_reg_live (rtx orig_reg, unsigned regno)
404 : : {
405 : 81945800 : if (read_modify_subreg_p (orig_reg))
406 : : {
407 : 1162584 : mark_pseudo_regno_subword_live (regno,
408 : 776420 : subreg_lowpart_p (orig_reg) ? 0 : 1);
409 : : }
410 : : else
411 : 81169380 : mark_pseudo_regno_live (regno);
412 : 81945800 : }
413 : :
414 : : /* Mark the register referenced by use or def REF as live. */
415 : : static void
416 : 176359878 : mark_ref_live (df_ref ref)
417 : : {
418 : 176359878 : rtx reg = DF_REF_REG (ref);
419 : 176359878 : rtx orig_reg = reg;
420 : :
421 : 176359878 : if (GET_CODE (reg) == SUBREG)
422 : 2823154 : reg = SUBREG_REG (reg);
423 : :
424 : 176359878 : if (REGNO (reg) >= FIRST_PSEUDO_REGISTER)
425 : 80334910 : mark_pseudo_reg_live (orig_reg, REGNO (reg));
426 : : else
427 : 96024968 : mark_hard_reg_live (reg);
428 : 176359878 : }
429 : :
430 : : /* Mark the pseudo register REGNO as dead. Update all information about
431 : : live ranges and register pressure. */
432 : : static void
433 : 34381539 : mark_pseudo_regno_dead (int regno)
434 : : {
435 : 34381539 : ira_allocno_t a = ira_curr_regno_allocno_map[regno];
436 : 34381539 : int n, i, nregs;
437 : 34381539 : enum reg_class cl;
438 : :
439 : 34381539 : if (a == NULL)
440 : : return;
441 : :
442 : : /* Invalidate because it is referenced. */
443 : 34381539 : allocno_saved_at_call[ALLOCNO_NUM (a)] = 0;
444 : :
445 : 34381539 : n = ALLOCNO_NUM_OBJECTS (a);
446 : 34381539 : cl = ira_pressure_class_translate[ALLOCNO_CLASS (a)];
447 : 34381539 : nregs = ira_reg_class_max_nregs[ALLOCNO_CLASS (a)][ALLOCNO_MODE (a)];
448 : 34381539 : if (n > 1)
449 : : {
450 : : /* We track every subobject separately. */
451 : 1251747 : gcc_assert (nregs == n);
452 : : nregs = 1;
453 : : }
454 : 70014825 : for (i = 0; i < n; i++)
455 : : {
456 : 35633286 : ira_object_t obj = ALLOCNO_OBJECT (a, i);
457 : 35633286 : if (!sparseset_bit_p (objects_live, OBJECT_CONFLICT_ID (obj)))
458 : 2433 : continue;
459 : :
460 : 35630853 : dec_register_pressure (cl, nregs);
461 : 35630853 : make_object_dead (obj);
462 : : }
463 : : }
464 : :
465 : : /* Like mark_pseudo_regno_dead, but called when we know that only part of the
466 : : register dies. SUBWORD indicates which; a value of 0 indicates the low part. */
467 : : static void
468 : 311385 : mark_pseudo_regno_subword_dead (int regno, int subword)
469 : : {
470 : 311385 : ira_allocno_t a = ira_curr_regno_allocno_map[regno];
471 : 311385 : int n;
472 : 311385 : enum reg_class cl;
473 : 311385 : ira_object_t obj;
474 : :
475 : 311385 : if (a == NULL)
476 : : return;
477 : :
478 : : /* Invalidate because it is referenced. */
479 : 311385 : allocno_saved_at_call[ALLOCNO_NUM (a)] = 0;
480 : :
481 : 311385 : n = ALLOCNO_NUM_OBJECTS (a);
482 : 311385 : if (n == 1)
483 : : /* The allocno as a whole doesn't die in this case. */
484 : : return;
485 : :
486 : 306612 : cl = ira_pressure_class_translate[ALLOCNO_CLASS (a)];
487 : 306612 : gcc_assert
488 : : (n == ira_reg_class_max_nregs[ALLOCNO_CLASS (a)][ALLOCNO_MODE (a)]);
489 : :
490 : 306612 : obj = ALLOCNO_OBJECT (a, subword);
491 : 306612 : if (!sparseset_bit_p (objects_live, OBJECT_CONFLICT_ID (obj)))
492 : : return;
493 : :
494 : 306612 : dec_register_pressure (cl, 1);
495 : 306612 : make_object_dead (obj);
496 : : }
497 : :
498 : : /* Process the definition of hard register REG. This updates hard_regs_live
499 : : and hard reg conflict information for living allocnos. */
500 : : static void
501 : 44480702 : mark_hard_reg_dead (rtx reg)
502 : : {
503 : 44480702 : int regno = REGNO (reg);
504 : :
505 : 44480702 : if (! TEST_HARD_REG_BIT (ira_no_alloc_regs, regno))
506 : : {
507 : 15341785 : int last = END_REGNO (reg);
508 : 15341785 : enum reg_class aclass, pclass;
509 : :
510 : 30683570 : while (regno < last)
511 : : {
512 : 15341785 : if (TEST_HARD_REG_BIT (hard_regs_live, regno))
513 : : {
514 : 15339735 : aclass = ira_hard_regno_allocno_class[regno];
515 : 15339735 : pclass = ira_pressure_class_translate[aclass];
516 : 15339735 : dec_register_pressure (pclass, 1);
517 : 15339735 : make_hard_regno_dead (regno);
518 : : }
519 : 15341785 : regno++;
520 : : }
521 : : }
522 : 44480702 : }
523 : :
524 : : /* Mark a pseudo, or one of its subwords, as dead. REGNO is the pseudo's
525 : : register number; ORIG_REG is the access in the insn, which may be a
526 : : subreg. */
527 : : static void
528 : 34692924 : mark_pseudo_reg_dead (rtx orig_reg, unsigned regno)
529 : : {
530 : 34692924 : if (read_modify_subreg_p (orig_reg))
531 : : {
532 : 463874 : mark_pseudo_regno_subword_dead (regno,
533 : 311385 : subreg_lowpart_p (orig_reg) ? 0 : 1);
534 : : }
535 : : else
536 : 34381539 : mark_pseudo_regno_dead (regno);
537 : 34692924 : }
538 : :
539 : : /* Mark the register referenced by definition DEF as dead, if the
540 : : definition is a total one. */
541 : : static void
542 : 77567351 : mark_ref_dead (df_ref def)
543 : : {
544 : 77567351 : rtx reg = DF_REF_REG (def);
545 : 77567351 : rtx orig_reg = reg;
546 : :
547 : 77567351 : if (DF_REF_FLAGS_IS_SET (def, DF_REF_CONDITIONAL))
548 : : return;
549 : :
550 : 77567351 : if (GET_CODE (reg) == SUBREG)
551 : 896634 : reg = SUBREG_REG (reg);
552 : :
553 : 77567351 : if (DF_REF_FLAGS_IS_SET (def, DF_REF_PARTIAL)
554 : 77567351 : && (GET_CODE (orig_reg) != SUBREG
555 : 303097 : || REGNO (reg) < FIRST_PSEUDO_REGISTER
556 : 303097 : || !read_modify_subreg_p (orig_reg)))
557 : 4615 : return;
558 : :
559 : 77562736 : if (REGNO (reg) >= FIRST_PSEUDO_REGISTER)
560 : 33082034 : mark_pseudo_reg_dead (orig_reg, REGNO (reg));
561 : : else
562 : 44480702 : mark_hard_reg_dead (reg);
563 : : }
564 : :
565 : : /* If REG is a pseudo or a subreg of it, and the class of its allocno
566 : : intersects CL, make a conflict with pseudo DREG. ORIG_DREG is the
567 : : rtx actually accessed, it may be identical to DREG or a subreg of it.
568 : : Advance the current program point before making the conflict if
569 : : ADVANCE_P. Return TRUE if we will need to advance the current
570 : : program point. */
571 : : static bool
572 : 2418209 : make_pseudo_conflict (rtx reg, enum reg_class cl, rtx dreg, rtx orig_dreg,
573 : : bool advance_p)
574 : : {
575 : 2418209 : rtx orig_reg = reg;
576 : 2418209 : ira_allocno_t a;
577 : :
578 : 2418209 : if (GET_CODE (reg) == SUBREG)
579 : 70834 : reg = SUBREG_REG (reg);
580 : :
581 : 2418209 : if (! REG_P (reg) || REGNO (reg) < FIRST_PSEUDO_REGISTER)
582 : : return advance_p;
583 : :
584 : 909657 : a = ira_curr_regno_allocno_map[REGNO (reg)];
585 : 909657 : if (! reg_classes_intersect_p (cl, ALLOCNO_CLASS (a)))
586 : : return advance_p;
587 : :
588 : 805445 : if (advance_p)
589 : 768183 : curr_point++;
590 : :
591 : 805445 : mark_pseudo_reg_live (orig_reg, REGNO (reg));
592 : 805445 : mark_pseudo_reg_live (orig_dreg, REGNO (dreg));
593 : 805445 : mark_pseudo_reg_dead (orig_reg, REGNO (reg));
594 : 805445 : mark_pseudo_reg_dead (orig_dreg, REGNO (dreg));
595 : :
596 : 805445 : return false;
597 : : }
598 : :
599 : : /* Check and make if necessary conflicts for pseudo DREG of class
600 : : DEF_CL of the current insn with input operand USE of class USE_CL.
601 : : ORIG_DREG is the rtx actually accessed, it may be identical to
602 : : DREG or a subreg of it. Advance the current program point before
603 : : making the conflict if ADVANCE_P. Return TRUE if we will need to
604 : : advance the current program point. */
605 : : static bool
606 : 2459467 : check_and_make_def_use_conflict (rtx dreg, rtx orig_dreg,
607 : : enum reg_class def_cl, int use,
608 : : enum reg_class use_cl, bool advance_p)
609 : : {
610 : 2459467 : if (! reg_classes_intersect_p (def_cl, use_cl))
611 : : return advance_p;
612 : :
613 : 2404608 : advance_p = make_pseudo_conflict (recog_data.operand[use],
614 : : use_cl, dreg, orig_dreg, advance_p);
615 : :
616 : : /* Reload may end up swapping commutative operands, so you
617 : : have to take both orderings into account. The
618 : : constraints for the two operands can be completely
619 : : different. (Indeed, if the constraints for the two
620 : : operands are the same for all alternatives, there's no
621 : : point marking them as commutative.) */
622 : 2404608 : if (use < recog_data.n_operands - 1
623 : 783425 : && recog_data.constraints[use][0] == '%')
624 : 5644 : advance_p
625 : 5644 : = make_pseudo_conflict (recog_data.operand[use + 1],
626 : : use_cl, dreg, orig_dreg, advance_p);
627 : 2404608 : if (use >= 1
628 : 2404403 : && recog_data.constraints[use - 1][0] == '%')
629 : 7957 : advance_p
630 : 7957 : = make_pseudo_conflict (recog_data.operand[use - 1],
631 : : use_cl, dreg, orig_dreg, advance_p);
632 : : return advance_p;
633 : : }
634 : :
635 : : /* Check and make if necessary conflicts for definition DEF of class
636 : : DEF_CL of the current insn with input operands. Process only
637 : : constraints of alternative ALT.
638 : :
639 : : One of three things is true when this function is called:
640 : :
641 : : (1) DEF is an earlyclobber for alternative ALT. Input operands then
642 : : conflict with DEF in ALT unless they explicitly match DEF via 0-9
643 : : constraints.
644 : :
645 : : (2) DEF matches (via 0-9 constraints) an operand that is an
646 : : earlyclobber for alternative ALT. Other input operands then
647 : : conflict with DEF in ALT.
648 : :
649 : : (3) [FOR_TIE_P] Some input operand X matches DEF for alternative ALT.
650 : : Input operands with a different value from X then conflict with
651 : : DEF in ALT.
652 : :
653 : : However, there's still a judgement call to make when deciding
654 : : whether a conflict in ALT is important enough to be reflected
655 : : in the pan-alternative allocno conflict set. */
656 : : static void
657 : 13007185 : check_and_make_def_conflict (int alt, int def, enum reg_class def_cl,
658 : : bool for_tie_p)
659 : : {
660 : 13007185 : int use, use_match;
661 : 13007185 : ira_allocno_t a;
662 : 13007185 : enum reg_class use_cl, acl;
663 : 13007185 : bool advance_p;
664 : 13007185 : rtx dreg = recog_data.operand[def];
665 : 13007185 : rtx orig_dreg = dreg;
666 : :
667 : 13007185 : if (def_cl == NO_REGS)
668 : : return;
669 : :
670 : 13007185 : if (GET_CODE (dreg) == SUBREG)
671 : 122458 : dreg = SUBREG_REG (dreg);
672 : :
673 : 13007185 : if (! REG_P (dreg) || REGNO (dreg) < FIRST_PSEUDO_REGISTER)
674 : : return;
675 : :
676 : 10854021 : a = ira_curr_regno_allocno_map[REGNO (dreg)];
677 : 10854021 : acl = ALLOCNO_CLASS (a);
678 : 10854021 : if (! reg_classes_intersect_p (acl, def_cl))
679 : : return;
680 : :
681 : 10734843 : advance_p = true;
682 : :
683 : 10734843 : int n_operands = recog_data.n_operands;
684 : 10734843 : const operand_alternative *op_alt = &recog_op_alt[alt * n_operands];
685 : 44226898 : for (use = 0; use < n_operands; use++)
686 : : {
687 : 33492055 : int alt1;
688 : :
689 : 33492055 : if (use == def || recog_data.operand_type[use] == OP_OUT)
690 : 10870489 : continue;
691 : :
692 : : /* An earlyclobber on DEF doesn't apply to an input operand X if X
693 : : explicitly matches DEF, but it applies to other input operands
694 : : even if they happen to be the same value as X.
695 : :
696 : : In contrast, if an input operand X is tied to a non-earlyclobber
697 : : DEF, there's no conflict with other input operands that have the
698 : : same value as X. */
699 : 33290246 : if (op_alt[use].matches == def
700 : 22621566 : || (for_tie_p
701 : 11728695 : && rtx_equal_p (recog_data.operand[use],
702 : 11728695 : recog_data.operand[op_alt[def].matched])))
703 : 10668680 : continue;
704 : :
705 : 11952886 : if (op_alt[use].anything_ok)
706 : : use_cl = ALL_REGS;
707 : : else
708 : 10604227 : use_cl = op_alt[use].cl;
709 : 10604227 : if (use_cl == NO_REGS)
710 : 401682 : continue;
711 : :
712 : : /* If DEF is simply a tied operand, ignore cases in which this
713 : : alternative requires USE to have a likely-spilled class.
714 : : Adding a conflict would just constrain USE further if DEF
715 : : happens to be allocated first. */
716 : 11551204 : if (for_tie_p && targetm.class_likely_spilled_p (use_cl))
717 : 890662 : continue;
718 : :
719 : : /* If there's any alternative that allows USE to match DEF, do not
720 : : record a conflict. If that causes us to create an invalid
721 : : instruction due to the earlyclobber, reload must fix it up.
722 : :
723 : : Likewise, if we're treating a tied DEF like a partial earlyclobber,
724 : : do not record a conflict if there's another alternative in which
725 : : DEF is neither tied nor earlyclobber. */
726 : 20649309 : for (alt1 = 0; alt1 < recog_data.n_alternatives; alt1++)
727 : : {
728 : 18189843 : if (!TEST_BIT (preferred_alternatives, alt1))
729 : 6335401 : continue;
730 : 11854442 : const operand_alternative *op_alt1
731 : 11854442 : = &recog_op_alt[alt1 * n_operands];
732 : 11854442 : if (op_alt1[use].matches == def
733 : 10390396 : || (use < n_operands - 1
734 : 2114933 : && recog_data.constraints[use][0] == '%'
735 : 7300 : && op_alt1[use + 1].matches == def)
736 : 10390396 : || (use >= 1
737 : 10388941 : && recog_data.constraints[use - 1][0] == '%'
738 : 6743126 : && op_alt1[use - 1].matches == def))
739 : : break;
740 : 3656883 : if (for_tie_p
741 : 3468481 : && !op_alt1[def].earlyclobber
742 : 3468231 : && op_alt1[def].matched < 0
743 : 21420 : && alternative_class (op_alt1, def) != NO_REGS
744 : 3678303 : && alternative_class (op_alt1, use) != NO_REGS)
745 : : break;
746 : : }
747 : :
748 : 10660542 : if (alt1 < recog_data.n_alternatives)
749 : 8201076 : continue;
750 : :
751 : 2459466 : advance_p = check_and_make_def_use_conflict (dreg, orig_dreg, def_cl,
752 : : use, use_cl, advance_p);
753 : :
754 : 2459466 : if ((use_match = op_alt[use].matches) >= 0)
755 : : {
756 : 1 : gcc_checking_assert (use_match != def);
757 : :
758 : 1 : if (op_alt[use_match].anything_ok)
759 : : use_cl = ALL_REGS;
760 : : else
761 : 1 : use_cl = op_alt[use_match].cl;
762 : 1 : advance_p = check_and_make_def_use_conflict (dreg, orig_dreg, def_cl,
763 : : use, use_cl, advance_p);
764 : : }
765 : : }
766 : : }
767 : :
768 : : /* Make conflicts of early clobber pseudo registers of the current
769 : : insn with its inputs. Avoid introducing unnecessary conflicts by
770 : : checking classes of the constraints and pseudos because otherwise
771 : : significant code degradation is possible for some targets.
772 : :
773 : : For these purposes, tying an input to an output makes that output act
774 : : like an earlyclobber for inputs with a different value, since the output
775 : : register then has a predetermined purpose on input to the instruction. */
776 : : static void
777 : 77980480 : make_early_clobber_and_input_conflicts (void)
778 : : {
779 : 77980480 : int alt;
780 : 77980480 : int def, def_match;
781 : 77980480 : enum reg_class def_cl;
782 : :
783 : 77980480 : int n_alternatives = recog_data.n_alternatives;
784 : 77980480 : int n_operands = recog_data.n_operands;
785 : 77980480 : const operand_alternative *op_alt = recog_op_alt;
786 : 1079003129 : for (alt = 0; alt < n_alternatives; alt++, op_alt += n_operands)
787 : 1001022649 : if (TEST_BIT (preferred_alternatives, alt))
788 : 363774840 : for (def = 0; def < n_operands; def++)
789 : : {
790 : 250795483 : if (op_alt[def].anything_ok)
791 : : def_cl = ALL_REGS;
792 : : else
793 : 237907118 : def_cl = op_alt[def].cl;
794 : 237907118 : if (def_cl != NO_REGS)
795 : : {
796 : 205625619 : if (op_alt[def].earlyclobber)
797 : 120280 : check_and_make_def_conflict (alt, def, def_cl, false);
798 : 205505339 : else if (op_alt[def].matched >= 0
799 : 205505339 : && !targetm.class_likely_spilled_p (def_cl))
800 : 12851795 : check_and_make_def_conflict (alt, def, def_cl, true);
801 : : }
802 : :
803 : 250795483 : if ((def_match = op_alt[def].matches) >= 0
804 : 250795483 : && (op_alt[def_match].earlyclobber
805 : 13595669 : || op_alt[def].earlyclobber))
806 : : {
807 : 35110 : if (op_alt[def_match].anything_ok)
808 : : def_cl = ALL_REGS;
809 : : else
810 : 35110 : def_cl = op_alt[def_match].cl;
811 : 35110 : check_and_make_def_conflict (alt, def, def_cl, false);
812 : : }
813 : : }
814 : 77980480 : }
815 : :
816 : : /* Mark early clobber hard registers of the current INSN as live (if
817 : : LIVE_P) or dead. Return true if there are such registers. */
818 : : static bool
819 : 87785088 : mark_hard_reg_early_clobbers (rtx_insn *insn, bool live_p)
820 : : {
821 : 87785088 : df_ref def;
822 : 87785088 : bool set_p = false;
823 : :
824 : 635030274 : FOR_EACH_INSN_DEF (def, insn)
825 : 547245186 : if (DF_REF_FLAGS_IS_SET (def, DF_REF_MUST_CLOBBER))
826 : : {
827 : 21518208 : rtx dreg = DF_REF_REG (def);
828 : :
829 : 21518208 : if (GET_CODE (dreg) == SUBREG)
830 : 0 : dreg = SUBREG_REG (dreg);
831 : 21518208 : if (! REG_P (dreg) || REGNO (dreg) >= FIRST_PSEUDO_REGISTER)
832 : 143108 : continue;
833 : :
834 : : /* Hard register clobbers are believed to be early clobber
835 : : because there is no way to say that non-operand hard
836 : : register clobbers are not early ones. */
837 : 21375100 : if (live_p)
838 : 10687550 : mark_ref_live (def);
839 : : else
840 : 10687550 : mark_ref_dead (def);
841 : : set_p = true;
842 : : }
843 : :
844 : 87785088 : return set_p;
845 : : }
846 : :
847 : : /* Checks that CONSTRAINTS permits to use only one hard register. If
848 : : it is so, the function returns the class of the hard register.
849 : : Otherwise it returns NO_REGS. */
850 : : static enum reg_class
851 : 165435137 : single_reg_class (const char *constraints, rtx op, rtx equiv_const)
852 : : {
853 : 165435137 : int c;
854 : 165435137 : enum reg_class cl, next_cl;
855 : 165435137 : enum constraint_num cn;
856 : :
857 : 165435137 : cl = NO_REGS;
858 : 165435137 : alternative_mask preferred = preferred_alternatives;
859 : 799323421 : while ((c = *constraints))
860 : : {
861 : 786219037 : if (c == '#')
862 : 0 : preferred &= ~ALTERNATIVE_BIT (0);
863 : 786219037 : else if (c == ',')
864 : 205678946 : preferred >>= 1;
865 : 580540091 : else if (preferred & 1)
866 : 205605612 : switch (c)
867 : : {
868 : : case 'g':
869 : : return NO_REGS;
870 : :
871 : 186803921 : default:
872 : : /* ??? Is this the best way to handle memory constraints? */
873 : 186803921 : cn = lookup_constraint (constraints);
874 : 186803921 : if (insn_extra_memory_constraint (cn)
875 : 175912249 : || insn_extra_special_memory_constraint (cn)
876 : : || insn_extra_relaxed_memory_constraint (cn)
877 : 362716166 : || insn_extra_address_constraint (cn))
878 : : return NO_REGS;
879 : 175413333 : if (constraint_satisfied_p (op, cn)
880 : 175413333 : || (equiv_const != NULL_RTX
881 : 0 : && CONSTANT_P (equiv_const)
882 : 0 : && constraint_satisfied_p (equiv_const, cn)))
883 : 7737575 : return NO_REGS;
884 : 167675758 : next_cl = reg_class_for_constraint (cn);
885 : 119870955 : if (next_cl == NO_REGS)
886 : : break;
887 : 116549781 : if (cl == NO_REGS
888 : 116549781 : ? ira_class_singleton[next_cl][GET_MODE (op)] < 0
889 : 1000593 : : (ira_class_singleton[cl][GET_MODE (op)]
890 : 1000593 : != ira_class_singleton[next_cl][GET_MODE (op)]))
891 : : return NO_REGS;
892 : : cl = next_cl;
893 : : break;
894 : :
895 : 11812252 : case '0': case '1': case '2': case '3': case '4':
896 : 11812252 : case '5': case '6': case '7': case '8': case '9':
897 : 11812252 : {
898 : 11812252 : char *end;
899 : 11812252 : unsigned long dup = strtoul (constraints, &end, 10);
900 : 11812252 : constraints = end;
901 : 11812252 : next_cl
902 : 11812252 : = single_reg_class (recog_data.constraints[dup],
903 : : recog_data.operand[dup], NULL_RTX);
904 : 11812252 : if (cl == NO_REGS
905 : 11812252 : ? ira_class_singleton[next_cl][GET_MODE (op)] < 0
906 : 17602 : : (ira_class_singleton[cl][GET_MODE (op)]
907 : 17602 : != ira_class_singleton[next_cl][GET_MODE (op)]))
908 : 11534239 : return NO_REGS;
909 : 278013 : cl = next_cl;
910 : 278013 : continue;
911 : 278013 : }
912 : : }
913 : 633610271 : constraints += CONSTRAINT_LEN (c, constraints);
914 : : }
915 : : return cl;
916 : : }
917 : :
918 : : /* The function checks that operand OP_NUM of the current insn can use
919 : : only one hard register. If it is so, the function returns the
920 : : class of the hard register. Otherwise it returns NO_REGS. */
921 : : static enum reg_class
922 : 166864089 : single_reg_operand_class (int op_num)
923 : : {
924 : 166864089 : if (op_num < 0 || recog_data.n_alternatives == 0)
925 : : return NO_REGS;
926 : 153622885 : return single_reg_class (recog_data.constraints[op_num],
927 : 153622885 : recog_data.operand[op_num], NULL_RTX);
928 : : }
929 : :
930 : : /* The function sets up hard register set *SET to hard registers which
931 : : might be used by insn reloads because the constraints are too
932 : : strict. */
933 : : void
934 : 30461 : ira_implicitly_set_insn_hard_regs (HARD_REG_SET *set,
935 : : alternative_mask preferred)
936 : : {
937 : 30461 : int i, c, regno = 0;
938 : 30461 : enum reg_class cl;
939 : 30461 : rtx op;
940 : 30461 : machine_mode mode;
941 : :
942 : 30461 : CLEAR_HARD_REG_SET (*set);
943 : 93185 : for (i = 0; i < recog_data.n_operands; i++)
944 : : {
945 : 62724 : op = recog_data.operand[i];
946 : :
947 : 62724 : if (GET_CODE (op) == SUBREG)
948 : 1085 : op = SUBREG_REG (op);
949 : :
950 : 62724 : if (GET_CODE (op) == SCRATCH
951 : 62724 : || (REG_P (op) && (regno = REGNO (op)) >= FIRST_PSEUDO_REGISTER))
952 : : {
953 : 43692 : const char *p = recog_data.constraints[i];
954 : :
955 : 87384 : mode = (GET_CODE (op) == SCRATCH
956 : 43692 : ? GET_MODE (op) : PSEUDO_REGNO_MODE (regno));
957 : 43692 : cl = NO_REGS;
958 : 1852577 : for (; (c = *p); p += CONSTRAINT_LEN (c, p))
959 : 1808885 : if (c == '#')
960 : 0 : preferred &= ~ALTERNATIVE_BIT (0);
961 : 1808885 : else if (c == ',')
962 : 611359 : preferred >>= 1;
963 : 1197526 : else if (preferred & 1)
964 : : {
965 : 2889412 : cl = reg_class_for_constraint (lookup_constraint (p));
966 : 461399 : if (cl != NO_REGS)
967 : : {
968 : : /* There is no register pressure problem if all of the
969 : : regs in this class are fixed. */
970 : 385431 : int regno = ira_class_singleton[cl][mode];
971 : 385431 : if (regno >= 0)
972 : 2019 : add_to_hard_reg_set (set, mode, regno);
973 : : }
974 : : }
975 : : }
976 : : }
977 : 30461 : }
978 : : /* Processes input operands, if IN_P, or output operands otherwise of
979 : : the current insn with FREQ to find allocno which can use only one
980 : : hard register and makes other currently living allocnos conflicting
981 : : with the hard register. */
982 : : static void
983 : 155960960 : process_single_reg_class_operands (bool in_p, int freq)
984 : : {
985 : 155960960 : int i, regno;
986 : 155960960 : unsigned int px;
987 : 155960960 : enum reg_class cl;
988 : 155960960 : rtx operand;
989 : 155960960 : ira_allocno_t operand_a, a;
990 : :
991 : 489528726 : for (i = 0; i < recog_data.n_operands; i++)
992 : : {
993 : 333567766 : operand = recog_data.operand[i];
994 : 333567766 : if (in_p && recog_data.operand_type[i] != OP_IN
995 : 57847365 : && recog_data.operand_type[i] != OP_INOUT)
996 : 57767159 : continue;
997 : 166783883 : if (! in_p && recog_data.operand_type[i] != OP_OUT
998 : 109016724 : && recog_data.operand_type[i] != OP_INOUT)
999 : 108936518 : continue;
1000 : 166864089 : cl = single_reg_operand_class (i);
1001 : 166864089 : if (cl == NO_REGS)
1002 : 166011671 : continue;
1003 : :
1004 : 852418 : operand_a = NULL;
1005 : :
1006 : 852418 : if (GET_CODE (operand) == SUBREG)
1007 : 52471 : operand = SUBREG_REG (operand);
1008 : :
1009 : 852418 : if (REG_P (operand)
1010 : 852418 : && (regno = REGNO (operand)) >= FIRST_PSEUDO_REGISTER)
1011 : : {
1012 : 847971 : enum reg_class aclass;
1013 : :
1014 : 847971 : operand_a = ira_curr_regno_allocno_map[regno];
1015 : 847971 : aclass = ALLOCNO_CLASS (operand_a);
1016 : 847971 : if (ira_class_subset_p[cl][aclass])
1017 : : {
1018 : : /* View the desired allocation of OPERAND as:
1019 : :
1020 : : (REG:YMODE YREGNO),
1021 : :
1022 : : a simplification of:
1023 : :
1024 : : (subreg:YMODE (reg:XMODE XREGNO) OFFSET). */
1025 : 840517 : machine_mode ymode, xmode;
1026 : 840517 : int xregno, yregno;
1027 : 840517 : poly_int64 offset;
1028 : :
1029 : 840517 : xmode = recog_data.operand_mode[i];
1030 : 840517 : xregno = ira_class_singleton[cl][xmode];
1031 : 840517 : gcc_assert (xregno >= 0);
1032 : 840517 : ymode = ALLOCNO_MODE (operand_a);
1033 : 840517 : offset = subreg_lowpart_offset (ymode, xmode);
1034 : 840517 : yregno = simplify_subreg_regno (xregno, xmode, offset, ymode);
1035 : 840517 : if (yregno >= 0
1036 : 840517 : && ira_class_hard_reg_index[aclass][yregno] >= 0)
1037 : : {
1038 : 840517 : int cost;
1039 : :
1040 : 840517 : ira_allocate_and_set_costs
1041 : 840517 : (&ALLOCNO_CONFLICT_HARD_REG_COSTS (operand_a),
1042 : : aclass, 0);
1043 : 840517 : ira_init_register_move_cost_if_necessary (xmode);
1044 : 1681034 : cost = freq * (in_p
1045 : 840517 : ? ira_register_move_cost[xmode][aclass][cl]
1046 : 472646 : : ira_register_move_cost[xmode][cl][aclass]);
1047 : 840517 : ALLOCNO_CONFLICT_HARD_REG_COSTS (operand_a)
1048 : 840517 : [ira_class_hard_reg_index[aclass][yregno]] -= cost;
1049 : : }
1050 : : }
1051 : : }
1052 : :
1053 : 30353944 : EXECUTE_IF_SET_IN_SPARSESET (objects_live, px)
1054 : : {
1055 : 29501526 : ira_object_t obj = ira_object_id_map[px];
1056 : 29501526 : a = OBJECT_ALLOCNO (obj);
1057 : 29501526 : if (a != operand_a)
1058 : : {
1059 : : /* We could increase costs of A instead of making it
1060 : : conflicting with the hard register. But it works worse
1061 : : because it will be spilled in reload in anyway. */
1062 : 28623277 : OBJECT_CONFLICT_HARD_REGS (obj) |= reg_class_contents[cl];
1063 : 86748080 : OBJECT_TOTAL_CONFLICT_HARD_REGS (obj) |= reg_class_contents[cl];
1064 : : }
1065 : : }
1066 : : }
1067 : 155960960 : }
1068 : :
1069 : : /* Go through the operands of the extracted insn looking for operand
1070 : : alternatives that apply a register filter. Record any such filters
1071 : : in the operand's allocno. */
1072 : : static void
1073 : 77980480 : process_register_constraint_filters ()
1074 : : {
1075 : 244764363 : for (int opno = 0; opno < recog_data.n_operands; ++opno)
1076 : : {
1077 : 166783883 : rtx op = recog_data.operand[opno];
1078 : 166783883 : if (SUBREG_P (op))
1079 : 2785663 : op = SUBREG_REG (op);
1080 : 166783883 : if (REG_P (op) && !HARD_REGISTER_P (op))
1081 : : {
1082 : 70387198 : ira_allocno_t a = ira_curr_regno_allocno_map[REGNO (op)];
1083 : 1012500671 : for (int alt = 0; alt < recog_data.n_alternatives; alt++)
1084 : : {
1085 : 942113473 : if (!TEST_BIT (preferred_alternatives, alt))
1086 : 824107270 : continue;
1087 : :
1088 : 118006203 : auto *op_alt = &recog_op_alt[alt * recog_data.n_operands];
1089 : 118006203 : auto cl = alternative_class (op_alt, opno);
1090 : : /* The two extremes are easy:
1091 : :
1092 : : - We should record the filter if CL matches the
1093 : : allocno class.
1094 : :
1095 : : - We should ignore the filter if CL and the allocno class
1096 : : are disjoint. We'll either pick a different alternative
1097 : : or reload the operand.
1098 : :
1099 : : Things are trickier if the classes overlap. However:
1100 : :
1101 : : - If the allocno class includes registers that are not
1102 : : in CL, some choices of hard register will need a reload
1103 : : anyway. It isn't obvious that reloads due to filters
1104 : : are worse than reloads due to regnos being outside CL.
1105 : :
1106 : : - Conversely, if the allocno class is a subset of CL,
1107 : : any allocation will satisfy the class requirement.
1108 : : We should try to make sure it satisfies the filter
1109 : : requirement too. This is useful if, for example,
1110 : : an allocno needs to be in "low" registers to satisfy
1111 : : some uses, and its allocno class is therefore those
1112 : : low registers, but the allocno is elsewhere allowed
1113 : : to be in any even-numbered register. Picking an
1114 : : even-numbered low register satisfies both types of use. */
1115 : 118006203 : if (!ira_class_subset_p[ALLOCNO_CLASS (a)][cl])
1116 : 31107467 : continue;
1117 : :
1118 : 86898736 : auto filters = alternative_register_filters (op_alt, opno);
1119 : 86898736 : if (!filters)
1120 : 86898736 : continue;
1121 : :
1122 : 0 : filters |= ALLOCNO_REGISTER_FILTERS (a);
1123 : 0 : ALLOCNO_SET_REGISTER_FILTERS (a, filters);
1124 : : }
1125 : : }
1126 : : }
1127 : 77980480 : }
1128 : :
1129 : : /* Look through the CALL_INSN_FUNCTION_USAGE of a call insn INSN, and see if
1130 : : we find a SET rtx that we can use to deduce that a register can be cheaply
1131 : : caller-saved. Return such a register, or NULL_RTX if none is found. */
1132 : : static rtx
1133 : 5598230 : find_call_crossed_cheap_reg (rtx_insn *insn)
1134 : : {
1135 : 5598230 : rtx cheap_reg = NULL_RTX;
1136 : 5598230 : rtx exp = CALL_INSN_FUNCTION_USAGE (insn);
1137 : :
1138 : 16286182 : while (exp != NULL)
1139 : : {
1140 : 10802157 : rtx x = XEXP (exp, 0);
1141 : 10802157 : if (GET_CODE (x) == SET)
1142 : : {
1143 : : exp = x;
1144 : : break;
1145 : : }
1146 : 10687952 : exp = XEXP (exp, 1);
1147 : : }
1148 : 5598230 : if (exp != NULL)
1149 : : {
1150 : 114205 : basic_block bb = BLOCK_FOR_INSN (insn);
1151 : 114205 : rtx reg = SET_SRC (exp);
1152 : 114205 : rtx_insn *prev = PREV_INSN (insn);
1153 : 228410 : while (prev && !(INSN_P (prev)
1154 : 114205 : && BLOCK_FOR_INSN (prev) != bb))
1155 : : {
1156 : 114205 : if (NONDEBUG_INSN_P (prev))
1157 : : {
1158 : 114205 : rtx set = single_set (prev);
1159 : :
1160 : 114205 : if (set && rtx_equal_p (SET_DEST (set), reg))
1161 : : {
1162 : 114205 : rtx src = SET_SRC (set);
1163 : 84088 : if (!REG_P (src) || HARD_REGISTER_P (src)
1164 : 197986 : || !pseudo_regno_single_word_and_live_p (REGNO (src)))
1165 : : break;
1166 : 18210 : if (!modified_between_p (src, prev, insn))
1167 : 5598230 : cheap_reg = src;
1168 : : break;
1169 : : }
1170 : 0 : if (set && rtx_equal_p (SET_SRC (set), reg))
1171 : : {
1172 : 0 : rtx dest = SET_DEST (set);
1173 : 0 : if (!REG_P (dest) || HARD_REGISTER_P (dest)
1174 : 0 : || !pseudo_regno_single_word_and_live_p (REGNO (dest)))
1175 : : break;
1176 : 0 : if (!modified_between_p (dest, prev, insn))
1177 : 5598230 : cheap_reg = dest;
1178 : : break;
1179 : : }
1180 : :
1181 : 0 : if (reg_set_p (reg, prev))
1182 : : break;
1183 : : }
1184 : 0 : prev = PREV_INSN (prev);
1185 : : }
1186 : : }
1187 : 5598230 : return cheap_reg;
1188 : : }
1189 : :
1190 : : /* Determine whether INSN is a register to register copy of the type where
1191 : : we do not need to make the source and destiniation registers conflict.
1192 : : If this is a copy instruction, then return the source reg. Otherwise,
1193 : : return NULL_RTX. */
1194 : : rtx
1195 : 272620419 : non_conflicting_reg_copy_p (rtx_insn *insn)
1196 : : {
1197 : : /* Reload has issues with overlapping pseudos being assigned to the
1198 : : same hard register, so don't allow it. See PR87600 for details. */
1199 : 272620419 : if (!targetm.lra_p ())
1200 : : return NULL_RTX;
1201 : :
1202 : 272620419 : rtx set = single_set (insn);
1203 : :
1204 : : /* Disallow anything other than a simple register to register copy
1205 : : that has no side effects. */
1206 : 272620419 : if (set == NULL_RTX
1207 : 258831612 : || !REG_P (SET_DEST (set))
1208 : 191121728 : || !REG_P (SET_SRC (set))
1209 : 338580239 : || side_effects_p (set))
1210 : 206660599 : return NULL_RTX;
1211 : :
1212 : 65959820 : int dst_regno = REGNO (SET_DEST (set));
1213 : 65959820 : int src_regno = REGNO (SET_SRC (set));
1214 : 65959820 : machine_mode mode = GET_MODE (SET_DEST (set));
1215 : :
1216 : : /* By definition, a register does not conflict with itself, therefore we
1217 : : do not have to handle it specially. Returning NULL_RTX now, helps
1218 : : simplify the callers of this function. */
1219 : 65959820 : if (dst_regno == src_regno)
1220 : : return NULL_RTX;
1221 : :
1222 : : /* Computing conflicts for register pairs is difficult to get right, so
1223 : : for now, disallow it. */
1224 : 65959818 : if ((HARD_REGISTER_NUM_P (dst_regno)
1225 : 17573490 : && hard_regno_nregs (dst_regno, mode) != 1)
1226 : 83382874 : || (HARD_REGISTER_NUM_P (src_regno)
1227 : 9376806 : && hard_regno_nregs (src_regno, mode) != 1))
1228 : : return NULL_RTX;
1229 : :
1230 : : return SET_SRC (set);
1231 : : }
1232 : :
1233 : : #ifdef EH_RETURN_DATA_REGNO
1234 : :
1235 : : /* Add EH return hard registers as conflict hard registers to allocnos
1236 : : living at end of BB. For most allocnos it is already done in
1237 : : process_bb_node_lives when we processing input edges but it does
1238 : : not work when and EH edge is edge out of the current region. This
1239 : : function covers such out of region edges. */
1240 : : static void
1241 : 12906183 : process_out_of_region_eh_regs (basic_block bb)
1242 : : {
1243 : 12906183 : edge e;
1244 : 12906183 : edge_iterator ei;
1245 : 12906183 : unsigned int i;
1246 : 12906183 : bitmap_iterator bi;
1247 : 12906183 : bool eh_p = false;
1248 : :
1249 : 31282185 : FOR_EACH_EDGE (e, ei, bb->succs)
1250 : 18376002 : if ((e->flags & EDGE_EH)
1251 : 18376002 : && IRA_BB_NODE (e->dest)->parent != IRA_BB_NODE (bb)->parent)
1252 : : eh_p = true;
1253 : :
1254 : 12906183 : if (! eh_p)
1255 : 12902120 : return;
1256 : :
1257 : 36752 : EXECUTE_IF_SET_IN_BITMAP (df_get_live_out (bb), FIRST_PSEUDO_REGISTER, i, bi)
1258 : : {
1259 : 32689 : ira_allocno_t a = ira_curr_regno_allocno_map[i];
1260 : 66010 : for (int n = ALLOCNO_NUM_OBJECTS (a) - 1; n >= 0; n--)
1261 : : {
1262 : 33321 : ira_object_t obj = ALLOCNO_OBJECT (a, n);
1263 : 33321 : for (int k = 0; ; k++)
1264 : : {
1265 : 99963 : unsigned int regno = EH_RETURN_DATA_REGNO (k);
1266 : 66642 : if (regno == INVALID_REGNUM)
1267 : : break;
1268 : 66642 : SET_HARD_REG_BIT (OBJECT_CONFLICT_HARD_REGS (obj), regno);
1269 : 66642 : SET_HARD_REG_BIT (OBJECT_TOTAL_CONFLICT_HARD_REGS (obj), regno);
1270 : 66642 : }
1271 : : }
1272 : : }
1273 : : }
1274 : :
1275 : : #endif
1276 : :
1277 : : /* Add conflicts for object OBJ from REGION landing pads using CALLEE_ABI. */
1278 : : static void
1279 : 3345260 : add_conflict_from_region_landing_pads (eh_region region, ira_object_t obj,
1280 : : function_abi callee_abi)
1281 : : {
1282 : 3345260 : ira_allocno_t a = OBJECT_ALLOCNO (obj);
1283 : 3345260 : rtx_code_label *landing_label;
1284 : 3345260 : basic_block landing_bb;
1285 : :
1286 : 13192399 : for (eh_landing_pad lp = region->landing_pads; lp ; lp = lp->next_lp)
1287 : : {
1288 : 11957377 : if ((landing_label = lp->landing_pad) != NULL
1289 : 11957377 : && (landing_bb = BLOCK_FOR_INSN (landing_label)) != NULL
1290 : 23913766 : && (region->type != ERT_CLEANUP
1291 : 10542842 : || bitmap_bit_p (df_get_live_in (landing_bb),
1292 : : ALLOCNO_REGNO (a))))
1293 : : {
1294 : 2110238 : HARD_REG_SET new_conflict_regs
1295 : 2110238 : = callee_abi.mode_clobbers (ALLOCNO_MODE (a));
1296 : 2110238 : OBJECT_CONFLICT_HARD_REGS (obj) |= new_conflict_regs;
1297 : 6330714 : OBJECT_TOTAL_CONFLICT_HARD_REGS (obj) |= new_conflict_regs;
1298 : 2110238 : return;
1299 : : }
1300 : : }
1301 : : }
1302 : :
1303 : : /* Process insns of the basic block given by its LOOP_TREE_NODE to
1304 : : update allocno live ranges, allocno hard register conflicts,
1305 : : intersected calls, and register pressure info for allocnos for the
1306 : : basic block for and regions containing the basic block. */
1307 : : static void
1308 : 14813346 : process_bb_node_lives (ira_loop_tree_node_t loop_tree_node)
1309 : : {
1310 : 14813346 : int i, freq;
1311 : 14813346 : unsigned int j;
1312 : 14813346 : basic_block bb;
1313 : 14813346 : rtx_insn *insn;
1314 : 14813346 : bitmap_iterator bi;
1315 : 14813346 : bitmap reg_live_out;
1316 : 14813346 : unsigned int px;
1317 : 14813346 : bool set_p;
1318 : :
1319 : 14813346 : bb = loop_tree_node->bb;
1320 : 14813346 : if (bb != NULL)
1321 : : {
1322 : 63463239 : for (i = 0; i < ira_pressure_classes_num; i++)
1323 : : {
1324 : 50557056 : curr_reg_pressure[ira_pressure_classes[i]] = 0;
1325 : 50557056 : high_pressure_start_point[ira_pressure_classes[i]] = -1;
1326 : : }
1327 : 12906183 : curr_bb_node = loop_tree_node;
1328 : 12906183 : reg_live_out = df_get_live_out (bb);
1329 : 12906183 : sparseset_clear (objects_live);
1330 : 25812366 : REG_SET_TO_HARD_REG_SET (hard_regs_live, reg_live_out);
1331 : 12906183 : hard_regs_live &= ~(eliminable_regset | ira_no_alloc_regs);
1332 : 1200275019 : for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
1333 : 1187368836 : if (TEST_HARD_REG_BIT (hard_regs_live, i))
1334 : : {
1335 : 1048206 : enum reg_class aclass, pclass, cl;
1336 : :
1337 : 1048206 : aclass = ira_allocno_class_translate[REGNO_REG_CLASS (i)];
1338 : 1048206 : pclass = ira_pressure_class_translate[aclass];
1339 : 9963683 : for (j = 0;
1340 : 9963683 : (cl = ira_reg_class_super_classes[pclass][j])
1341 : 9963683 : != LIM_REG_CLASSES;
1342 : : j++)
1343 : : {
1344 : 8915477 : if (! ira_reg_pressure_class_p[cl])
1345 : 7867271 : continue;
1346 : 1048206 : curr_reg_pressure[cl]++;
1347 : 1048206 : if (curr_bb_node->reg_pressure[cl] < curr_reg_pressure[cl])
1348 : 1048206 : curr_bb_node->reg_pressure[cl] = curr_reg_pressure[cl];
1349 : 1048206 : ira_assert (curr_reg_pressure[cl]
1350 : : <= ira_class_hard_regs_num[cl]);
1351 : : }
1352 : : }
1353 : 141958859 : EXECUTE_IF_SET_IN_BITMAP (reg_live_out, FIRST_PSEUDO_REGISTER, j, bi)
1354 : 129052676 : mark_pseudo_regno_live (j);
1355 : :
1356 : : #ifdef EH_RETURN_DATA_REGNO
1357 : 12906183 : process_out_of_region_eh_regs (bb);
1358 : : #endif
1359 : :
1360 : 12906183 : freq = REG_FREQ_FROM_BB (bb);
1361 : 7586105 : if (freq == 0)
1362 : 1815654 : freq = 1;
1363 : :
1364 : : /* Invalidate all allocno_saved_at_call entries. */
1365 : 12906183 : last_call_num++;
1366 : :
1367 : : /* Scan the code of this basic block, noting which allocnos and
1368 : : hard regs are born or die.
1369 : :
1370 : : Note that this loop treats uninitialized values as live until
1371 : : the beginning of the block. For example, if an instruction
1372 : : uses (reg:DI foo), and only (subreg:SI (reg:DI foo) 0) is ever
1373 : : set, FOO will remain live until the beginning of the block.
1374 : : Likewise if FOO is not set at all. This is unnecessarily
1375 : : pessimistic, but it probably doesn't matter much in practice. */
1376 : 150428270 : FOR_BB_INSNS_REVERSE (bb, insn)
1377 : : {
1378 : 137522087 : ira_allocno_t a;
1379 : 137522087 : df_ref def, use;
1380 : 137522087 : bool call_p;
1381 : :
1382 : 137522087 : if (!NONDEBUG_INSN_P (insn))
1383 : 59541607 : continue;
1384 : :
1385 : 77980480 : if (internal_flag_ira_verbose > 2 && ira_dump_file != NULL)
1386 : 1572 : fprintf (ira_dump_file, " Insn %u(l%d): point = %d\n",
1387 : 1572 : INSN_UID (insn), loop_tree_node->parent->loop_num,
1388 : : curr_point);
1389 : :
1390 : 77980480 : call_p = CALL_P (insn);
1391 : 77980480 : ignore_reg_for_conflicts = non_conflicting_reg_copy_p (insn);
1392 : :
1393 : : /* Mark each defined value as live. We need to do this for
1394 : : unused values because they still conflict with quantities
1395 : : that are live at the time of the definition.
1396 : :
1397 : : Ignore DF_REF_MAY_CLOBBERs on a call instruction. Such
1398 : : references represent the effect of the called function
1399 : : on a call-clobbered register. Marking the register as
1400 : : live would stop us from allocating it to a call-crossing
1401 : : allocno. */
1402 : 600285679 : FOR_EACH_INSN_DEF (def, insn)
1403 : 522305199 : if (!call_p || !DF_REF_FLAGS_IS_SET (def, DF_REF_MAY_CLOBBER))
1404 : 66879801 : mark_ref_live (def);
1405 : :
1406 : : /* If INSN has multiple outputs, then any value used in one
1407 : : of the outputs conflicts with the other outputs. Model this
1408 : : by making the used value live during the output phase.
1409 : :
1410 : : It is unsafe to use !single_set here since it will ignore
1411 : : an unused output. Just because an output is unused does
1412 : : not mean the compiler can assume the side effect will not
1413 : : occur. Consider if ALLOCNO appears in the address of an
1414 : : output and we reload the output. If we allocate ALLOCNO
1415 : : to the same hard register as an unused output we could
1416 : : set the hard register before the output reload insn. */
1417 : 77980480 : if (GET_CODE (PATTERN (insn)) == PARALLEL && multiple_sets (insn))
1418 : 1806245 : FOR_EACH_INSN_USE (use, insn)
1419 : : {
1420 : 1436753 : int i;
1421 : 1436753 : rtx reg;
1422 : :
1423 : 1436753 : reg = DF_REF_REG (use);
1424 : 4750136 : for (i = XVECLEN (PATTERN (insn), 0) - 1; i >= 0; i--)
1425 : : {
1426 : 3813010 : rtx set;
1427 : :
1428 : 3813010 : set = XVECEXP (PATTERN (insn), 0, i);
1429 : 3813010 : if (GET_CODE (set) == SET
1430 : 3813010 : && reg_overlap_mentioned_p (reg, SET_DEST (set)))
1431 : : {
1432 : : /* After the previous loop, this is a no-op if
1433 : : REG is contained within SET_DEST (SET). */
1434 : 499627 : mark_ref_live (use);
1435 : 499627 : break;
1436 : : }
1437 : : }
1438 : : }
1439 : :
1440 : 77980480 : preferred_alternatives = ira_setup_alts (insn);
1441 : 77980480 : process_register_constraint_filters ();
1442 : 77980480 : process_single_reg_class_operands (false, freq);
1443 : :
1444 : 77980480 : if (call_p)
1445 : : {
1446 : : /* Try to find a SET in the CALL_INSN_FUNCTION_USAGE, and from
1447 : : there, try to find a pseudo that is live across the call but
1448 : : can be cheaply reconstructed from the return value. */
1449 : 5598230 : rtx cheap_reg = find_call_crossed_cheap_reg (insn);
1450 : 5598230 : if (cheap_reg != NULL_RTX)
1451 : 18210 : add_reg_note (insn, REG_RETURNED, cheap_reg);
1452 : :
1453 : 5598230 : last_call_num++;
1454 : 5598230 : sparseset_clear (allocnos_processed);
1455 : : /* The current set of live allocnos are live across the call. */
1456 : 464092066 : EXECUTE_IF_SET_IN_SPARSESET (objects_live, i)
1457 : : {
1458 : 226447803 : ira_object_t obj = ira_object_id_map[i];
1459 : 226447803 : a = OBJECT_ALLOCNO (obj);
1460 : 226447803 : int num = ALLOCNO_NUM (a);
1461 : 226447803 : function_abi callee_abi = insn_callee_abi (insn);
1462 : :
1463 : : /* Don't allocate allocnos that cross setjmps or any
1464 : : call, if this function receives a nonlocal
1465 : : goto. */
1466 : 226447803 : if (cfun->has_nonlocal_label
1467 : 226447803 : || (!targetm.setjmp_preserves_nonvolatile_regs_p ()
1468 : 226445170 : && (find_reg_note (insn, REG_SETJMP, NULL_RTX)
1469 : : != NULL_RTX)))
1470 : : {
1471 : 10695 : SET_HARD_REG_SET (OBJECT_CONFLICT_HARD_REGS (obj));
1472 : 226447803 : SET_HARD_REG_SET (OBJECT_TOTAL_CONFLICT_HARD_REGS (obj));
1473 : : }
1474 : 226447803 : eh_region r;
1475 : 226447803 : if (can_throw_internal (insn)
1476 : 226447803 : && (r = get_eh_region_from_rtx (insn)) != NULL)
1477 : 3345260 : add_conflict_from_region_landing_pads (r, obj, callee_abi);
1478 : 226447803 : if (sparseset_bit_p (allocnos_processed, num))
1479 : 103925298 : continue;
1480 : 122522505 : sparseset_set_bit (allocnos_processed, num);
1481 : :
1482 : 122522505 : if (allocno_saved_at_call[num] != last_call_num)
1483 : : /* Here we are mimicking caller-save.cc behavior
1484 : : which does not save hard register at a call if
1485 : : it was saved on previous call in the same basic
1486 : : block and the hard register was not mentioned
1487 : : between the two calls. */
1488 : 37990374 : ALLOCNO_CALL_FREQ (a) += freq;
1489 : : /* Mark it as saved at the next call. */
1490 : 122522505 : allocno_saved_at_call[num] = last_call_num + 1;
1491 : 122522505 : ALLOCNO_CALLS_CROSSED_NUM (a)++;
1492 : 122522505 : ALLOCNO_CROSSED_CALLS_ABIS (a) |= 1 << callee_abi.id ();
1493 : 122522505 : ALLOCNO_CROSSED_CALLS_CLOBBERED_REGS (a)
1494 : 122522505 : |= callee_abi.full_and_partial_reg_clobbers ();
1495 : 122522505 : if (cheap_reg != NULL_RTX
1496 : 122522505 : && ALLOCNO_REGNO (a) == (int) REGNO (cheap_reg))
1497 : 18210 : ALLOCNO_CHEAP_CALLS_CROSSED_NUM (a)++;
1498 : : }
1499 : : }
1500 : :
1501 : : /* See which defined values die here. Note that we include
1502 : : the call insn in the lifetimes of these values, so we don't
1503 : : mistakenly consider, for e.g. an addressing mode with a
1504 : : side-effect like a post-increment fetching the address,
1505 : : that the use happens before the call, and the def to happen
1506 : : after the call: we believe both to happen before the actual
1507 : : call. (We don't handle return-values here.) */
1508 : 600285679 : FOR_EACH_INSN_DEF (def, insn)
1509 : 522305199 : if (!call_p || !DF_REF_FLAGS_IS_SET (def, DF_REF_MAY_CLOBBER))
1510 : 66879801 : mark_ref_dead (def);
1511 : :
1512 : 77980480 : make_early_clobber_and_input_conflicts ();
1513 : :
1514 : 77980480 : curr_point++;
1515 : :
1516 : : /* Mark each used value as live. */
1517 : 170504432 : FOR_EACH_INSN_USE (use, insn)
1518 : 92523952 : mark_ref_live (use);
1519 : :
1520 : 77980480 : process_single_reg_class_operands (true, freq);
1521 : :
1522 : 77980480 : set_p = mark_hard_reg_early_clobbers (insn, true);
1523 : :
1524 : 77980480 : if (set_p)
1525 : : {
1526 : 9804608 : mark_hard_reg_early_clobbers (insn, false);
1527 : :
1528 : : /* Mark each hard reg as live again. For example, a
1529 : : hard register can be in clobber and in an insn
1530 : : input. */
1531 : 24309364 : FOR_EACH_INSN_USE (use, insn)
1532 : : {
1533 : 14504756 : rtx ureg = DF_REF_REG (use);
1534 : :
1535 : 14504756 : if (GET_CODE (ureg) == SUBREG)
1536 : 274741 : ureg = SUBREG_REG (ureg);
1537 : 14504756 : if (! REG_P (ureg) || REGNO (ureg) >= FIRST_PSEUDO_REGISTER)
1538 : 8735808 : continue;
1539 : :
1540 : 5768948 : mark_ref_live (use);
1541 : : }
1542 : : }
1543 : :
1544 : 77980480 : curr_point++;
1545 : : }
1546 : 12906183 : ignore_reg_for_conflicts = NULL_RTX;
1547 : :
1548 : 12906183 : if (bb_has_eh_pred (bb))
1549 : 202634 : for (j = 0; ; ++j)
1550 : : {
1551 : 607902 : unsigned int regno = EH_RETURN_DATA_REGNO (j);
1552 : 405268 : if (regno == INVALID_REGNUM)
1553 : : break;
1554 : 405268 : make_hard_regno_live (regno);
1555 : 405268 : }
1556 : :
1557 : : /* Allocnos can't go in stack regs at the start of a basic block
1558 : : that is reached by an abnormal edge. Likewise for registers
1559 : : that are at least partly call clobbered, because caller-save,
1560 : : fixup_abnormal_edges and possibly the table driven EH machinery
1561 : : are not quite ready to handle such allocnos live across such
1562 : : edges. */
1563 : 12906183 : if (bb_has_abnormal_pred (bb))
1564 : : {
1565 : : #ifdef STACK_REGS
1566 : 624280 : EXECUTE_IF_SET_IN_SPARSESET (objects_live, px)
1567 : : {
1568 : 419222 : ira_allocno_t a = OBJECT_ALLOCNO (ira_object_id_map[px]);
1569 : :
1570 : 419222 : ALLOCNO_NO_STACK_REG_P (a) = true;
1571 : 419222 : ALLOCNO_TOTAL_NO_STACK_REG_P (a) = true;
1572 : : }
1573 : 1845522 : for (px = FIRST_STACK_REG; px <= LAST_STACK_REG; px++)
1574 : 1640464 : make_hard_regno_live (px);
1575 : : #endif
1576 : : /* No need to record conflicts for call clobbered regs if we
1577 : : have nonlocal labels around, as we don't ever try to
1578 : : allocate such regs in this case. */
1579 : 205058 : if (!cfun->has_nonlocal_label
1580 : 205058 : && has_abnormal_call_or_eh_pred_edge_p (bb))
1581 : 18844032 : for (px = 0; px < FIRST_PSEUDO_REGISTER; px++)
1582 : 18641408 : if (eh_edge_abi.clobbers_at_least_part_of_reg_p (px)
1583 : : #ifdef REAL_PIC_OFFSET_TABLE_REGNUM
1584 : : /* We should create a conflict of PIC pseudo with
1585 : : PIC hard reg as PIC hard reg can have a wrong
1586 : : value after jump described by the abnormal edge.
1587 : : In this case we cannot allocate PIC hard reg to
1588 : : PIC pseudo as PIC pseudo will also have a wrong
1589 : : value. This code is not critical as LRA can fix
1590 : : it but it is better to have the right allocation
1591 : : earlier. */
1592 : 18806832 : || (px == REAL_PIC_OFFSET_TABLE_REGNUM
1593 : 202624 : && pic_offset_table_rtx != NULL_RTX
1594 : 6981 : && REGNO (pic_offset_table_rtx) >= FIRST_PSEUDO_REGISTER)
1595 : : #endif
1596 : : )
1597 : 16872037 : make_hard_regno_live (px);
1598 : : }
1599 : :
1600 : 206521417 : EXECUTE_IF_SET_IN_SPARSESET (objects_live, i)
1601 : 193615234 : make_object_dead (ira_object_id_map[i]);
1602 : :
1603 : 12906183 : curr_point++;
1604 : :
1605 : : }
1606 : : /* Propagate register pressure to upper loop tree nodes. */
1607 : 14813346 : if (loop_tree_node != ira_loop_tree_root)
1608 : 66045544 : for (i = 0; i < ira_pressure_classes_num; i++)
1609 : : {
1610 : 52624557 : enum reg_class pclass;
1611 : :
1612 : 52624557 : pclass = ira_pressure_classes[i];
1613 : 52624557 : if (loop_tree_node->reg_pressure[pclass]
1614 : 52624557 : > loop_tree_node->parent->reg_pressure[pclass])
1615 : 3839254 : loop_tree_node->parent->reg_pressure[pclass]
1616 : 3839254 : = loop_tree_node->reg_pressure[pclass];
1617 : : }
1618 : 14813346 : }
1619 : :
1620 : : /* Create and set up IRA_START_POINT_RANGES and
1621 : : IRA_FINISH_POINT_RANGES. */
1622 : : static void
1623 : 2924945 : create_start_finish_chains (void)
1624 : : {
1625 : 2924945 : ira_object_t obj;
1626 : 2924945 : ira_object_iterator oi;
1627 : 2924945 : live_range_t r;
1628 : :
1629 : 2924945 : ira_start_point_ranges
1630 : 2924945 : = (live_range_t *) ira_allocate (ira_max_point * sizeof (live_range_t));
1631 : 2924945 : memset (ira_start_point_ranges, 0, ira_max_point * sizeof (live_range_t));
1632 : 2924945 : ira_finish_point_ranges
1633 : 2924945 : = (live_range_t *) ira_allocate (ira_max_point * sizeof (live_range_t));
1634 : 2924945 : memset (ira_finish_point_ranges, 0, ira_max_point * sizeof (live_range_t));
1635 : 76732317 : FOR_EACH_OBJECT (obj, oi)
1636 : 173271387 : for (r = OBJECT_LIVE_RANGES (obj); r != NULL; r = r->next)
1637 : : {
1638 : 99464015 : r->start_next = ira_start_point_ranges[r->start];
1639 : 99464015 : ira_start_point_ranges[r->start] = r;
1640 : 99464015 : r->finish_next = ira_finish_point_ranges[r->finish];
1641 : 99464015 : ira_finish_point_ranges[r->finish] = r;
1642 : : }
1643 : 2924945 : }
1644 : :
1645 : : /* Rebuild IRA_START_POINT_RANGES and IRA_FINISH_POINT_RANGES after
1646 : : new live ranges and program points were added as a result if new
1647 : : insn generation. */
1648 : : void
1649 : 1532586 : ira_rebuild_start_finish_chains (void)
1650 : : {
1651 : 1532586 : ira_free (ira_finish_point_ranges);
1652 : 1532586 : ira_free (ira_start_point_ranges);
1653 : 1532586 : create_start_finish_chains ();
1654 : 1532586 : }
1655 : :
1656 : : /* Compress allocno live ranges by removing program points where
1657 : : nothing happens. */
1658 : : static void
1659 : 1392359 : remove_some_program_points_and_update_live_ranges (void)
1660 : : {
1661 : 1392359 : unsigned i;
1662 : 1392359 : int n;
1663 : 1392359 : int *map;
1664 : 1392359 : ira_object_t obj;
1665 : 1392359 : ira_object_iterator oi;
1666 : 1392359 : live_range_t r, prev_r, next_r;
1667 : 1392359 : sbitmap_iterator sbi;
1668 : 1392359 : bool born_p, dead_p, prev_born_p, prev_dead_p;
1669 : :
1670 : 1392359 : auto_sbitmap born (ira_max_point);
1671 : 1392359 : auto_sbitmap dead (ira_max_point);
1672 : 1392359 : bitmap_clear (born);
1673 : 1392359 : bitmap_clear (dead);
1674 : 34543958 : FOR_EACH_OBJECT (obj, oi)
1675 : 84171768 : for (r = OBJECT_LIVE_RANGES (obj); r != NULL; r = r->next)
1676 : : {
1677 : 51020169 : ira_assert (r->start <= r->finish);
1678 : 51020169 : bitmap_set_bit (born, r->start);
1679 : 51020169 : bitmap_set_bit (dead, r->finish);
1680 : : }
1681 : :
1682 : 1392359 : auto_sbitmap born_or_dead (ira_max_point);
1683 : 1392359 : bitmap_ior (born_or_dead, born, dead);
1684 : 1392359 : map = (int *) ira_allocate (sizeof (int) * ira_max_point);
1685 : 1392359 : n = -1;
1686 : 1392359 : prev_born_p = prev_dead_p = false;
1687 : 64537822 : EXECUTE_IF_SET_IN_BITMAP (born_or_dead, 0, i, sbi)
1688 : : {
1689 : 61753104 : born_p = bitmap_bit_p (born, i);
1690 : 61753104 : dead_p = bitmap_bit_p (dead, i);
1691 : 61753104 : if ((prev_born_p && ! prev_dead_p && born_p && ! dead_p)
1692 : 56240279 : || (prev_dead_p && ! prev_born_p && dead_p && ! born_p))
1693 : 14556912 : map[i] = n;
1694 : : else
1695 : 47196192 : map[i] = ++n;
1696 : 61753104 : prev_born_p = born_p;
1697 : 61753104 : prev_dead_p = dead_p;
1698 : : }
1699 : :
1700 : 1392359 : n++;
1701 : 1392359 : if (internal_flag_ira_verbose > 1 && ira_dump_file != NULL)
1702 : 102 : fprintf (ira_dump_file, "Compressing live ranges: from %d to %d - %d%%\n",
1703 : 102 : ira_max_point, n, 100 * n / ira_max_point);
1704 : 1392359 : ira_max_point = n;
1705 : :
1706 : 34543958 : FOR_EACH_OBJECT (obj, oi)
1707 : 84171768 : for (r = OBJECT_LIVE_RANGES (obj), prev_r = NULL; r != NULL; r = next_r)
1708 : : {
1709 : 51020169 : next_r = r->next;
1710 : 51020169 : r->start = map[r->start];
1711 : 51020169 : r->finish = map[r->finish];
1712 : 51020169 : if (prev_r == NULL || prev_r->start > r->finish + 1)
1713 : : {
1714 : 39057437 : prev_r = r;
1715 : 39057437 : continue;
1716 : : }
1717 : 11962732 : prev_r->start = r->start;
1718 : 11962732 : prev_r->next = next_r;
1719 : 11962732 : ira_finish_live_range (r);
1720 : : }
1721 : :
1722 : 1392359 : ira_free (map);
1723 : 1392359 : }
1724 : :
1725 : : /* Print live ranges R to file F. */
1726 : : void
1727 : 1640 : ira_print_live_range_list (FILE *f, live_range_t r)
1728 : : {
1729 : 3614 : for (; r != NULL; r = r->next)
1730 : 1974 : fprintf (f, " [%d..%d]", r->start, r->finish);
1731 : 1640 : fprintf (f, "\n");
1732 : 1640 : }
1733 : :
1734 : : DEBUG_FUNCTION void
1735 : 0 : debug (live_range &ref)
1736 : : {
1737 : 0 : ira_print_live_range_list (stderr, &ref);
1738 : 0 : }
1739 : :
1740 : : DEBUG_FUNCTION void
1741 : 0 : debug (live_range *ptr)
1742 : : {
1743 : 0 : if (ptr)
1744 : 0 : debug (*ptr);
1745 : : else
1746 : 0 : fprintf (stderr, "<nil>\n");
1747 : 0 : }
1748 : :
1749 : : /* Print live ranges R to stderr. */
1750 : : void
1751 : 0 : ira_debug_live_range_list (live_range_t r)
1752 : : {
1753 : 0 : ira_print_live_range_list (stderr, r);
1754 : 0 : }
1755 : :
1756 : : /* Print live ranges of object OBJ to file F. */
1757 : : static void
1758 : 1506 : print_object_live_ranges (FILE *f, ira_object_t obj)
1759 : : {
1760 : 0 : ira_print_live_range_list (f, OBJECT_LIVE_RANGES (obj));
1761 : 0 : }
1762 : :
1763 : : /* Print live ranges of allocno A to file F. */
1764 : : static void
1765 : 1506 : print_allocno_live_ranges (FILE *f, ira_allocno_t a)
1766 : : {
1767 : 1506 : int n = ALLOCNO_NUM_OBJECTS (a);
1768 : 1506 : int i;
1769 : :
1770 : 3012 : for (i = 0; i < n; i++)
1771 : : {
1772 : 1506 : fprintf (f, " a%d(r%d", ALLOCNO_NUM (a), ALLOCNO_REGNO (a));
1773 : 1506 : if (n > 1)
1774 : 0 : fprintf (f, " [%d]", i);
1775 : 1506 : fprintf (f, "):");
1776 : 1506 : print_object_live_ranges (f, ALLOCNO_OBJECT (a, i));
1777 : : }
1778 : 1506 : }
1779 : :
1780 : : /* Print live ranges of allocno A to stderr. */
1781 : : void
1782 : 0 : ira_debug_allocno_live_ranges (ira_allocno_t a)
1783 : : {
1784 : 0 : print_allocno_live_ranges (stderr, a);
1785 : 0 : }
1786 : :
1787 : : /* Print live ranges of all allocnos to file F. */
1788 : : static void
1789 : 204 : print_live_ranges (FILE *f)
1790 : : {
1791 : 204 : ira_allocno_t a;
1792 : 204 : ira_allocno_iterator ai;
1793 : :
1794 : 1710 : FOR_EACH_ALLOCNO (a, ai)
1795 : 1506 : print_allocno_live_ranges (f, a);
1796 : 204 : }
1797 : :
1798 : : /* Print live ranges of all allocnos to stderr. */
1799 : : void
1800 : 0 : ira_debug_live_ranges (void)
1801 : : {
1802 : 0 : print_live_ranges (stderr);
1803 : 0 : }
1804 : :
1805 : : /* The main entry function creates live ranges, set up
1806 : : CONFLICT_HARD_REGS and TOTAL_CONFLICT_HARD_REGS for objects, and
1807 : : calculate register pressure info. */
1808 : : void
1809 : 1392359 : ira_create_allocno_live_ranges (void)
1810 : : {
1811 : 1392359 : objects_live = sparseset_alloc (ira_objects_num);
1812 : 1392359 : allocnos_processed = sparseset_alloc (ira_allocnos_num);
1813 : 1392359 : curr_point = 0;
1814 : 1392359 : last_call_num = 0;
1815 : 1392359 : allocno_saved_at_call
1816 : 1392359 : = (int *) ira_allocate (ira_allocnos_num * sizeof (int));
1817 : 1392359 : memset (allocno_saved_at_call, 0, ira_allocnos_num * sizeof (int));
1818 : 1392359 : ira_traverse_loop_tree (true, ira_loop_tree_root, NULL,
1819 : : process_bb_node_lives);
1820 : 1392359 : ira_max_point = curr_point;
1821 : 1392359 : create_start_finish_chains ();
1822 : 1392359 : if (internal_flag_ira_verbose > 2 && ira_dump_file != NULL)
1823 : 102 : print_live_ranges (ira_dump_file);
1824 : : /* Clean up. */
1825 : 1392359 : ira_free (allocno_saved_at_call);
1826 : 1392359 : sparseset_free (objects_live);
1827 : 1392359 : sparseset_free (allocnos_processed);
1828 : 1392359 : }
1829 : :
1830 : : /* Compress allocno live ranges. */
1831 : : void
1832 : 1392359 : ira_compress_allocno_live_ranges (void)
1833 : : {
1834 : 1392359 : remove_some_program_points_and_update_live_ranges ();
1835 : 1392359 : ira_rebuild_start_finish_chains ();
1836 : 1392359 : if (internal_flag_ira_verbose > 2 && ira_dump_file != NULL)
1837 : : {
1838 : 102 : fprintf (ira_dump_file, "Ranges after the compression:\n");
1839 : 102 : print_live_ranges (ira_dump_file);
1840 : : }
1841 : 1392359 : }
1842 : :
1843 : : /* Free arrays IRA_START_POINT_RANGES and IRA_FINISH_POINT_RANGES. */
1844 : : void
1845 : 1392359 : ira_finish_allocno_live_ranges (void)
1846 : : {
1847 : 1392359 : ira_free (ira_finish_point_ranges);
1848 : 1392359 : ira_free (ira_start_point_ranges);
1849 : 1392359 : }
|
