Branch data Line data Source code
1 : : /* LRA (local register allocator) driver and LRA utilities.
2 : : Copyright (C) 2010-2024 Free Software Foundation, Inc.
3 : : Contributed by Vladimir Makarov <vmakarov@redhat.com>.
4 : :
5 : : This file is part of GCC.
6 : :
7 : : GCC is free software; you can redistribute it and/or modify it under
8 : : the terms of the GNU General Public License as published by the Free
9 : : Software Foundation; either version 3, or (at your option) any later
10 : : version.
11 : :
12 : : GCC is distributed in the hope that it will be useful, but WITHOUT ANY
13 : : WARRANTY; without even the implied warranty of MERCHANTABILITY or
14 : : FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License
15 : : for more details.
16 : :
17 : : You should have received a copy of the GNU General Public License
18 : : along with GCC; see the file COPYING3. If not see
19 : : <http://www.gnu.org/licenses/>. */
20 : :
21 : :
22 : : /* The Local Register Allocator (LRA) is a replacement of former
23 : : reload pass. It is focused to simplify code solving the reload
24 : : pass tasks, to make the code maintenance easier, and to implement new
25 : : perspective optimizations.
26 : :
27 : : The major LRA design solutions are:
28 : : o division small manageable, separated sub-tasks
29 : : o reflection of all transformations and decisions in RTL as more
30 : : as possible
31 : : o insn constraints as a primary source of the info (minimizing
32 : : number of target-depended macros/hooks)
33 : :
34 : : In brief LRA works by iterative insn process with the final goal is
35 : : to satisfy all insn and address constraints:
36 : : o New reload insns (in brief reloads) and reload pseudos might be
37 : : generated;
38 : : o Some pseudos might be spilled to assign hard registers to
39 : : new reload pseudos;
40 : : o Recalculating spilled pseudo values (rematerialization);
41 : : o Changing spilled pseudos to stack memory or their equivalences;
42 : : o Allocation stack memory changes the address displacement and
43 : : new iteration is needed.
44 : :
45 : : Here is block diagram of LRA passes:
46 : :
47 : : ------------------------
48 : : --------------- | Undo inheritance for | ---------------
49 : : | Memory-memory | | spilled pseudos, | | New (and old) |
50 : : | move coalesce |<---| splits for pseudos got |<-- | pseudos |
51 : : --------------- | the same hard regs, | | assignment |
52 : : Start | | and optional reloads | ---------------
53 : : | | ------------------------ ^
54 : : V | ---------------- |
55 : : ----------- V | Update virtual | |
56 : : | Remove |----> ------------>| register | |
57 : : | scratches | ^ | displacements | |
58 : : ----------- | ---------------- |
59 : : | | |
60 : : | V New |
61 : : | ------------ pseudos -------------------
62 : : | |Constraints:| or insns | Inheritance/split |
63 : : | | RTL |--------->| transformations |
64 : : | | transfor- | | in EBB scope |
65 : : | substi- | mations | -------------------
66 : : | tutions ------------
67 : : | | No change
68 : : ---------------- V
69 : : | Spilled pseudo | -------------------
70 : : | to memory |<----| Rematerialization |
71 : : | substitution | -------------------
72 : : ----------------
73 : : | No susbtitions
74 : : V
75 : : -------------------------
76 : : | Hard regs substitution, |
77 : : | devirtalization, and |------> Finish
78 : : | restoring scratches got |
79 : : | memory |
80 : : -------------------------
81 : :
82 : : To speed up the process:
83 : : o We process only insns affected by changes on previous
84 : : iterations;
85 : : o We don't use DFA-infrastructure because it results in much slower
86 : : compiler speed than a special IR described below does;
87 : : o We use a special insn representation for quick access to insn
88 : : info which is always *synchronized* with the current RTL;
89 : : o Insn IR is minimized by memory. It is divided on three parts:
90 : : o one specific for each insn in RTL (only operand locations);
91 : : o one common for all insns in RTL with the same insn code
92 : : (different operand attributes from machine descriptions);
93 : : o one oriented for maintenance of live info (list of pseudos).
94 : : o Pseudo data:
95 : : o all insns where the pseudo is referenced;
96 : : o live info (conflicting hard regs, live ranges, # of
97 : : references etc);
98 : : o data used for assigning (preferred hard regs, costs etc).
99 : :
100 : : This file contains LRA driver, LRA utility functions and data, and
101 : : code for dealing with scratches. */
102 : :
103 : : #include "config.h"
104 : : #include "system.h"
105 : : #include "coretypes.h"
106 : : #include "backend.h"
107 : : #include "target.h"
108 : : #include "rtl.h"
109 : : #include "rtl-error.h"
110 : : #include "tree.h"
111 : : #include "predict.h"
112 : : #include "df.h"
113 : : #include "memmodel.h"
114 : : #include "tm_p.h"
115 : : #include "optabs.h"
116 : : #include "regs.h"
117 : : #include "ira.h"
118 : : #include "recog.h"
119 : : #include "expr.h"
120 : : #include "cfgrtl.h"
121 : : #include "cfgbuild.h"
122 : : #include "lra.h"
123 : : #include "lra-int.h"
124 : : #include "print-rtl.h"
125 : : #include "function-abi.h"
126 : :
127 : : /* Dump bitmap SET with TITLE and BB INDEX. */
128 : : void
129 : 364 : lra_dump_bitmap_with_title (const char *title, bitmap set, int index)
130 : : {
131 : 364 : unsigned int i;
132 : 364 : int count;
133 : 364 : bitmap_iterator bi;
134 : 364 : static const int max_nums_on_line = 10;
135 : :
136 : 364 : if (bitmap_empty_p (set))
137 : 266 : return;
138 : 98 : fprintf (lra_dump_file, " %s %d:", title, index);
139 : 98 : fprintf (lra_dump_file, "\n");
140 : 98 : count = max_nums_on_line + 1;
141 : 476 : EXECUTE_IF_SET_IN_BITMAP (set, 0, i, bi)
142 : : {
143 : 378 : if (count > max_nums_on_line)
144 : : {
145 : 98 : fprintf (lra_dump_file, "\n ");
146 : 98 : count = 0;
147 : : }
148 : 378 : fprintf (lra_dump_file, " %4u", i);
149 : 378 : count++;
150 : : }
151 : 98 : fprintf (lra_dump_file, "\n");
152 : : }
153 : :
154 : : /* Hard registers currently not available for allocation. It can
155 : : changed after some hard registers become not eliminable. */
156 : : HARD_REG_SET lra_no_alloc_regs;
157 : :
158 : : static int get_new_reg_value (void);
159 : : static void expand_reg_info (void);
160 : : static void invalidate_insn_recog_data (int);
161 : : static int get_insn_freq (rtx_insn *);
162 : : static void invalidate_insn_data_regno_info (lra_insn_recog_data_t,
163 : : rtx_insn *, int);
164 : : /* Expand all regno related info needed for LRA. */
165 : : static void
166 : 5989156 : expand_reg_data (int old)
167 : : {
168 : 5989156 : resize_reg_info ();
169 : 5989156 : expand_reg_info ();
170 : 5989156 : ira_expand_reg_equiv ();
171 : 5991364 : for (int i = (int) max_reg_num () - 1; i >= old; i--)
172 : 2208 : lra_change_class (i, ALL_REGS, " Set", true);
173 : 5989156 : }
174 : :
175 : : /* Create and return a new reg of ORIGINAL mode. If ORIGINAL is NULL
176 : : or of VOIDmode, use MD_MODE for the new reg. Initialize its
177 : : register class to RCLASS. Print message about assigning class
178 : : RCLASS containing new register name TITLE unless it is NULL. Use
179 : : attributes of ORIGINAL if it is a register. The created register
180 : : will have unique held value. */
181 : : rtx
182 : 5987189 : lra_create_new_reg_with_unique_value (machine_mode md_mode, rtx original,
183 : : enum reg_class rclass,
184 : : HARD_REG_SET *exclude_start_hard_regs,
185 : : const char *title)
186 : : {
187 : 5987189 : machine_mode mode;
188 : 5987189 : rtx new_reg;
189 : :
190 : 5987189 : if (original == NULL_RTX || (mode = GET_MODE (original)) == VOIDmode)
191 : 365798 : mode = md_mode;
192 : 5987189 : lra_assert (mode != VOIDmode);
193 : 5987189 : new_reg = gen_reg_rtx (mode);
194 : 5987189 : if (original == NULL_RTX || ! REG_P (original))
195 : : {
196 : 1245613 : if (lra_dump_file != NULL)
197 : 1 : fprintf (lra_dump_file, " Creating newreg=%i", REGNO (new_reg));
198 : : }
199 : : else
200 : : {
201 : 4741576 : if (ORIGINAL_REGNO (original) >= FIRST_PSEUDO_REGISTER)
202 : 4730889 : ORIGINAL_REGNO (new_reg) = ORIGINAL_REGNO (original);
203 : 4741576 : REG_USERVAR_P (new_reg) = REG_USERVAR_P (original);
204 : 4741576 : REG_POINTER (new_reg) = REG_POINTER (original);
205 : 4741576 : REG_ATTRS (new_reg) = REG_ATTRS (original);
206 : 4741576 : if (lra_dump_file != NULL)
207 : 100 : fprintf (lra_dump_file, " Creating newreg=%i from oldreg=%i",
208 : : REGNO (new_reg), REGNO (original));
209 : : }
210 : 5987189 : if (lra_dump_file != NULL)
211 : : {
212 : 101 : if (title != NULL)
213 : 101 : fprintf (lra_dump_file, ", assigning class %s to%s%s r%d",
214 : 103 : reg_class_names[rclass], *title == '\0' ? "" : " ",
215 : : title, REGNO (new_reg));
216 : 101 : fprintf (lra_dump_file, "\n");
217 : : }
218 : 5987189 : expand_reg_data (max_reg_num ());
219 : 5987189 : setup_reg_classes (REGNO (new_reg), rclass, NO_REGS, rclass);
220 : 5987189 : if (exclude_start_hard_regs != NULL)
221 : 4236425 : lra_reg_info[REGNO (new_reg)].exclude_start_hard_regs
222 : 4236425 : = *exclude_start_hard_regs;
223 : 5987189 : return new_reg;
224 : : }
225 : :
226 : : /* Analogous to the previous function but also inherits value of
227 : : ORIGINAL. */
228 : : rtx
229 : 3923028 : lra_create_new_reg (machine_mode md_mode, rtx original, enum reg_class rclass,
230 : : HARD_REG_SET *exclude_start_hard_regs, const char *title)
231 : : {
232 : 3923028 : rtx new_reg;
233 : :
234 : 3923028 : new_reg
235 : 3923028 : = lra_create_new_reg_with_unique_value (md_mode, original, rclass,
236 : : exclude_start_hard_regs, title);
237 : 3923028 : if (original != NULL_RTX && REG_P (original))
238 : 2924051 : lra_assign_reg_val (REGNO (original), REGNO (new_reg));
239 : 3923028 : return new_reg;
240 : : }
241 : :
242 : : /* Set up for REGNO unique hold value. */
243 : : void
244 : 1195 : lra_set_regno_unique_value (int regno)
245 : : {
246 : 1195 : lra_reg_info[regno].val = get_new_reg_value ();
247 : 1195 : }
248 : :
249 : : /* Invalidate INSN related info used by LRA. The info should never be
250 : : used after that. */
251 : : void
252 : 12804963 : lra_invalidate_insn_data (rtx_insn *insn)
253 : : {
254 : 12804963 : lra_invalidate_insn_regno_info (insn);
255 : 12804963 : invalidate_insn_recog_data (INSN_UID (insn));
256 : 12804963 : }
257 : :
258 : : /* Mark INSN deleted and invalidate the insn related info used by
259 : : LRA. */
260 : : void
261 : 1566508 : lra_set_insn_deleted (rtx_insn *insn)
262 : : {
263 : 1566508 : lra_invalidate_insn_data (insn);
264 : 1566508 : SET_INSN_DELETED (insn);
265 : 1566508 : }
266 : :
267 : : /* Delete an unneeded INSN and any previous insns who sole purpose is
268 : : loading data that is dead in INSN. */
269 : : void
270 : 0 : lra_delete_dead_insn (rtx_insn *insn)
271 : : {
272 : 0 : rtx_insn *prev = prev_real_insn (insn);
273 : 0 : rtx prev_dest;
274 : :
275 : : /* If the previous insn sets a register that dies in our insn,
276 : : delete it too. */
277 : 0 : if (prev && GET_CODE (PATTERN (prev)) == SET
278 : 0 : && (prev_dest = SET_DEST (PATTERN (prev)), REG_P (prev_dest))
279 : 0 : && reg_mentioned_p (prev_dest, PATTERN (insn))
280 : 0 : && find_regno_note (insn, REG_DEAD, REGNO (prev_dest))
281 : 0 : && ! side_effects_p (SET_SRC (PATTERN (prev))))
282 : 0 : lra_delete_dead_insn (prev);
283 : :
284 : 0 : lra_set_insn_deleted (insn);
285 : 0 : }
286 : :
287 : : /* Emit insn x = y + z. Return NULL if we failed to do it.
288 : : Otherwise, return the insn. We don't use gen_add3_insn as it might
289 : : clobber CC. */
290 : : static rtx_insn *
291 : 236233 : emit_add3_insn (rtx x, rtx y, rtx z)
292 : : {
293 : 236233 : rtx_insn *last;
294 : :
295 : 236233 : last = get_last_insn ();
296 : :
297 : 236233 : if (have_addptr3_insn (x, y, z))
298 : : {
299 : 0 : rtx_insn *insn = gen_addptr3_insn (x, y, z);
300 : :
301 : : /* If the target provides an "addptr" pattern it hopefully does
302 : : for a reason. So falling back to the normal add would be
303 : : a bug. */
304 : 0 : lra_assert (insn != NULL_RTX);
305 : 0 : emit_insn (insn);
306 : 0 : return insn;
307 : : }
308 : :
309 : 236233 : rtx_insn *insn = emit_insn (gen_rtx_SET (x, gen_rtx_PLUS (GET_MODE (y),
310 : : y, z)));
311 : 236233 : if (recog_memoized (insn) < 0)
312 : : {
313 : 145 : delete_insns_since (last);
314 : 145 : insn = NULL;
315 : : }
316 : : return insn;
317 : : }
318 : :
319 : : /* Emit insn x = x + y. Return the insn. We use gen_add2_insn as the
320 : : last resort. */
321 : : static rtx_insn *
322 : 145 : emit_add2_insn (rtx x, rtx y)
323 : : {
324 : 145 : rtx_insn *insn = emit_add3_insn (x, x, y);
325 : 145 : if (insn == NULL_RTX)
326 : : {
327 : 0 : insn = gen_add2_insn (x, y);
328 : 0 : if (insn != NULL_RTX)
329 : 0 : emit_insn (insn);
330 : : }
331 : 145 : return insn;
332 : : }
333 : :
334 : : /* Target checks operands through operand predicates to recognize an
335 : : insn. We should have a special precaution to generate add insns
336 : : which are frequent results of elimination.
337 : :
338 : : Emit insns for x = y + z. X can be used to store intermediate
339 : : values and should be not in Y and Z when we use X to store an
340 : : intermediate value. Y + Z should form [base] [+ index[ * scale]] [
341 : : + disp] where base and index are registers, disp and scale are
342 : : constants. Y should contain base if it is present, Z should
343 : : contain disp if any. index[*scale] can be part of Y or Z. */
344 : : void
345 : 236088 : lra_emit_add (rtx x, rtx y, rtx z)
346 : : {
347 : 236088 : int old;
348 : 236088 : rtx_insn *last;
349 : 236088 : rtx a1, a2, base, index, disp, scale, index_scale;
350 : 236088 : bool ok_p;
351 : :
352 : 236088 : rtx_insn *add3_insn = emit_add3_insn (x, y, z);
353 : 236088 : old = max_reg_num ();
354 : 236088 : if (add3_insn != NULL)
355 : : ;
356 : : else
357 : : {
358 : 145 : disp = a2 = NULL_RTX;
359 : 145 : if (GET_CODE (y) == PLUS)
360 : : {
361 : 0 : a1 = XEXP (y, 0);
362 : 0 : a2 = XEXP (y, 1);
363 : 0 : disp = z;
364 : : }
365 : : else
366 : : {
367 : 145 : a1 = y;
368 : 145 : if (CONSTANT_P (z))
369 : : disp = z;
370 : : else
371 : 0 : a2 = z;
372 : : }
373 : 145 : index_scale = scale = NULL_RTX;
374 : 145 : if (GET_CODE (a1) == MULT)
375 : : {
376 : 0 : index_scale = a1;
377 : 0 : index = XEXP (a1, 0);
378 : 0 : scale = XEXP (a1, 1);
379 : 0 : base = a2;
380 : : }
381 : 145 : else if (a2 != NULL_RTX && GET_CODE (a2) == MULT)
382 : : {
383 : 0 : index_scale = a2;
384 : 0 : index = XEXP (a2, 0);
385 : 0 : scale = XEXP (a2, 1);
386 : 0 : base = a1;
387 : : }
388 : : else
389 : : {
390 : : base = a1;
391 : : index = a2;
392 : : }
393 : 145 : if ((base != NULL_RTX && ! (REG_P (base) || GET_CODE (base) == SUBREG))
394 : 145 : || (index != NULL_RTX
395 : 0 : && ! (REG_P (index) || GET_CODE (index) == SUBREG))
396 : 145 : || (disp != NULL_RTX && ! CONSTANT_P (disp))
397 : 145 : || (scale != NULL_RTX && ! CONSTANT_P (scale)))
398 : : {
399 : : /* Probably we have no 3 op add. Last chance is to use 2-op
400 : : add insn. To succeed, don't move Z to X as an address
401 : : segment always comes in Y. Otherwise, we might fail when
402 : : adding the address segment to register. */
403 : 0 : lra_assert (x != y && x != z);
404 : 0 : emit_move_insn (x, y);
405 : 0 : rtx_insn *insn = emit_add2_insn (x, z);
406 : 0 : lra_assert (insn != NULL_RTX);
407 : : }
408 : : else
409 : : {
410 : 145 : if (index_scale == NULL_RTX)
411 : 145 : index_scale = index;
412 : 145 : if (disp == NULL_RTX)
413 : : {
414 : : /* Generate x = index_scale; x = x + base. */
415 : 0 : lra_assert (index_scale != NULL_RTX && base != NULL_RTX);
416 : 0 : emit_move_insn (x, index_scale);
417 : 0 : rtx_insn *insn = emit_add2_insn (x, base);
418 : 0 : lra_assert (insn != NULL_RTX);
419 : : }
420 : 145 : else if (scale == NULL_RTX)
421 : : {
422 : : /* Try x = base + disp. */
423 : 145 : lra_assert (base != NULL_RTX);
424 : 145 : last = get_last_insn ();
425 : 145 : rtx_insn *move_insn =
426 : 145 : emit_move_insn (x, gen_rtx_PLUS (GET_MODE (base), base, disp));
427 : 145 : if (recog_memoized (move_insn) < 0)
428 : : {
429 : 145 : delete_insns_since (last);
430 : : /* Generate x = disp; x = x + base. */
431 : 145 : emit_move_insn (x, disp);
432 : 145 : rtx_insn *add2_insn = emit_add2_insn (x, base);
433 : 145 : lra_assert (add2_insn != NULL_RTX);
434 : : }
435 : : /* Generate x = x + index. */
436 : 145 : if (index != NULL_RTX)
437 : : {
438 : 0 : rtx_insn *insn = emit_add2_insn (x, index);
439 : 0 : lra_assert (insn != NULL_RTX);
440 : : }
441 : : }
442 : : else
443 : : {
444 : : /* Try x = index_scale; x = x + disp; x = x + base. */
445 : 0 : last = get_last_insn ();
446 : 0 : rtx_insn *move_insn = emit_move_insn (x, index_scale);
447 : 0 : ok_p = false;
448 : 0 : if (recog_memoized (move_insn) >= 0)
449 : : {
450 : 0 : rtx_insn *insn = emit_add2_insn (x, disp);
451 : 0 : if (insn != NULL_RTX)
452 : : {
453 : 0 : if (base == NULL_RTX)
454 : : ok_p = true;
455 : : else
456 : : {
457 : 0 : insn = emit_add2_insn (x, base);
458 : 0 : if (insn != NULL_RTX)
459 : : ok_p = true;
460 : : }
461 : : }
462 : : }
463 : : if (! ok_p)
464 : : {
465 : 0 : rtx_insn *insn;
466 : :
467 : 0 : delete_insns_since (last);
468 : : /* Generate x = disp; x = x + base; x = x + index_scale. */
469 : 0 : emit_move_insn (x, disp);
470 : 0 : if (base != NULL_RTX)
471 : : {
472 : 0 : insn = emit_add2_insn (x, base);
473 : 0 : lra_assert (insn != NULL_RTX);
474 : : }
475 : 0 : insn = emit_add2_insn (x, index_scale);
476 : 0 : lra_assert (insn != NULL_RTX);
477 : : }
478 : : }
479 : : }
480 : : }
481 : : /* Functions emit_... can create pseudos -- so expand the pseudo
482 : : data. */
483 : 236088 : if (old != max_reg_num ())
484 : 0 : expand_reg_data (old);
485 : 236088 : }
486 : :
487 : : /* The number of emitted reload insns so far. */
488 : : int lra_curr_reload_num;
489 : :
490 : : static void remove_insn_scratches (rtx_insn *insn);
491 : :
492 : : /* Emit x := y, processing special case when y = u + v or y = u + v *
493 : : scale + w through emit_add (Y can be an address which is base +
494 : : index reg * scale + displacement in general case). X may be used
495 : : as intermediate result therefore it should be not in Y. */
496 : : void
497 : 7106470 : lra_emit_move (rtx x, rtx y)
498 : : {
499 : 7106470 : int old;
500 : 7106470 : rtx_insn *insn;
501 : :
502 : 7106470 : if (GET_CODE (y) != PLUS)
503 : : {
504 : 6870477 : if (rtx_equal_p (x, y))
505 : : return;
506 : 6870477 : old = max_reg_num ();
507 : :
508 : 13740954 : insn = (GET_CODE (x) != STRICT_LOW_PART
509 : 6870478 : ? emit_move_insn (x, y) : emit_insn (gen_rtx_SET (x, y)));
510 : : /* The move pattern may require scratch registers, so convert them
511 : : into real registers now. */
512 : 6870477 : if (insn != NULL_RTX)
513 : 6870477 : remove_insn_scratches (insn);
514 : 6870477 : if (REG_P (x))
515 : 6491346 : lra_reg_info[ORIGINAL_REGNO (x)].last_reload = ++lra_curr_reload_num;
516 : : /* Function emit_move can create pseudos -- so expand the pseudo
517 : : data. */
518 : 6870477 : if (old != max_reg_num ())
519 : 1967 : expand_reg_data (old);
520 : 6870477 : return;
521 : : }
522 : 235993 : lra_emit_add (x, XEXP (y, 0), XEXP (y, 1));
523 : : }
524 : :
525 : : /* Update insn operands which are duplication of operands whose
526 : : numbers are in array of NOPS (with end marker -1). The insn is
527 : : represented by its LRA internal representation ID. */
528 : : void
529 : 1586840 : lra_update_dups (lra_insn_recog_data_t id, signed char *nops)
530 : : {
531 : 1586840 : int i, j, nop;
532 : 1586840 : struct lra_static_insn_data *static_id = id->insn_static_data;
533 : :
534 : 2002201 : for (i = 0; i < static_id->n_dups; i++)
535 : 830722 : for (j = 0; (nop = nops[j]) >= 0; j++)
536 : 415361 : if (static_id->dup_num[i] == nop)
537 : 160910 : *id->dup_loc[i] = *id->operand_loc[nop];
538 : 1586840 : }
539 : :
540 : : /* Report asm insn error and modify the asm insn. */
541 : : void
542 : 12 : lra_asm_insn_error (rtx_insn *insn)
543 : : {
544 : 12 : lra_asm_error_p = true;
545 : 12 : error_for_asm (insn,
546 : : "%<asm%> operand has impossible constraints"
547 : : " or there are not enough registers");
548 : : /* Avoid further trouble with this insn. */
549 : 12 : if (JUMP_P (insn))
550 : : {
551 : 10 : ira_nullify_asm_goto (insn);
552 : 10 : lra_update_insn_regno_info (insn);
553 : : }
554 : : else
555 : : {
556 : 2 : PATTERN (insn) = gen_rtx_USE (VOIDmode, const0_rtx);
557 : 2 : lra_set_insn_deleted (insn);
558 : : }
559 : 12 : }
560 : :
561 : :
562 : :
563 : : /* This page contains code dealing with info about registers in the
564 : : insns. */
565 : :
566 : : /* Pools for insn reg info. */
567 : : object_allocator<lra_insn_reg> lra_insn_reg_pool ("insn regs");
568 : :
569 : : /* Create LRA insn related info about a reference to REGNO in INSN
570 : : with TYPE (in/out/inout), biggest reference mode MODE, flag that it
571 : : is reference through subreg (SUBREG_P), and reference to the next
572 : : insn reg info (NEXT). If REGNO can be early clobbered,
573 : : alternatives in which it can be early clobbered are given by
574 : : EARLY_CLOBBER_ALTS. */
575 : : static struct lra_insn_reg *
576 : 248542705 : new_insn_reg (rtx_insn *insn, int regno, enum op_type type,
577 : : machine_mode mode, bool subreg_p,
578 : : alternative_mask early_clobber_alts,
579 : : struct lra_insn_reg *next)
580 : : {
581 : 248542705 : lra_insn_reg *ir = lra_insn_reg_pool.allocate ();
582 : 248542705 : ir->type = type;
583 : 248542705 : ir->biggest_mode = mode;
584 : 248542705 : if (NONDEBUG_INSN_P (insn))
585 : 232623207 : lra_update_biggest_mode (regno, mode);
586 : 248542705 : ir->subreg_p = subreg_p;
587 : 248542705 : ir->early_clobber_alts = early_clobber_alts;
588 : 248542705 : ir->regno = regno;
589 : 248542705 : ir->next = next;
590 : 248542705 : return ir;
591 : : }
592 : :
593 : : /* Free insn reg info list IR. */
594 : : static void
595 : 128919164 : free_insn_regs (struct lra_insn_reg *ir)
596 : : {
597 : 128919164 : struct lra_insn_reg *next_ir;
598 : :
599 : 249781259 : for (; ir != NULL; ir = next_ir)
600 : : {
601 : 120862095 : next_ir = ir->next;
602 : 120862095 : lra_insn_reg_pool.remove (ir);
603 : : }
604 : 128919164 : }
605 : :
606 : : /* Finish pool for insn reg info. */
607 : : static void
608 : 1426764 : finish_insn_regs (void)
609 : : {
610 : 0 : lra_insn_reg_pool.release ();
611 : 0 : }
612 : :
613 : :
614 : :
615 : : /* This page contains code dealing LRA insn info (or in other words
616 : : LRA internal insn representation). */
617 : :
618 : : /* Map INSN_CODE -> the static insn data. This info is valid during
619 : : all translation unit. */
620 : : struct lra_static_insn_data *insn_code_data[NUM_INSN_CODES];
621 : :
622 : : /* Debug insns are represented as a special insn with one input
623 : : operand which is RTL expression in var_location. */
624 : :
625 : : /* The following data are used as static insn operand data for all
626 : : debug insns. If structure lra_operand_data is changed, the
627 : : initializer should be changed too. */
628 : : static struct lra_operand_data debug_operand_data =
629 : : {
630 : : NULL, /* alternative */
631 : : 0, /* early_clobber_alts */
632 : : E_VOIDmode, /* We are not interesting in the operand mode. */
633 : : OP_IN,
634 : : 0, 0, 0
635 : : };
636 : :
637 : : /* The following data are used as static insn data for all debug
638 : : bind insns. If structure lra_static_insn_data is changed, the
639 : : initializer should be changed too. */
640 : : static struct lra_static_insn_data debug_bind_static_data =
641 : : {
642 : : &debug_operand_data,
643 : : 0, /* Duplication operands #. */
644 : : -1, /* Commutative operand #. */
645 : : 1, /* Operands #. There is only one operand which is debug RTL
646 : : expression. */
647 : : 0, /* Duplications #. */
648 : : 0, /* Alternatives #. We are not interesting in alternatives
649 : : because we does not proceed debug_insns for reloads. */
650 : : NULL, /* Hard registers referenced in machine description. */
651 : : NULL /* Descriptions of operands in alternatives. */
652 : : };
653 : :
654 : : /* The following data are used as static insn data for all debug
655 : : marker insns. If structure lra_static_insn_data is changed, the
656 : : initializer should be changed too. */
657 : : static struct lra_static_insn_data debug_marker_static_data =
658 : : {
659 : : &debug_operand_data,
660 : : 0, /* Duplication operands #. */
661 : : -1, /* Commutative operand #. */
662 : : 0, /* Operands #. There isn't any operand. */
663 : : 0, /* Duplications #. */
664 : : 0, /* Alternatives #. We are not interesting in alternatives
665 : : because we does not proceed debug_insns for reloads. */
666 : : NULL, /* Hard registers referenced in machine description. */
667 : : NULL /* Descriptions of operands in alternatives. */
668 : : };
669 : :
670 : : /* Called once per compiler work to initialize some LRA data related
671 : : to insns. */
672 : : static void
673 : 206833 : init_insn_code_data_once (void)
674 : : {
675 : 206833 : memset (insn_code_data, 0, sizeof (insn_code_data));
676 : 0 : }
677 : :
678 : : /* Called once per compiler work to finalize some LRA data related to
679 : : insns. */
680 : : static void
681 : 274668 : finish_insn_code_data_once (void)
682 : : {
683 : 3700601964 : for (unsigned int i = 0; i < NUM_INSN_CODES; i++)
684 : : {
685 : 3700327296 : if (insn_code_data[i] != NULL)
686 : : {
687 : 2273608 : free (insn_code_data[i]);
688 : 2273608 : insn_code_data[i] = NULL;
689 : : }
690 : : }
691 : 274668 : }
692 : :
693 : : /* Return static insn data, allocate and setup if necessary. Although
694 : : dup_num is static data (it depends only on icode), to set it up we
695 : : need to extract insn first. So recog_data should be valid for
696 : : normal insn (ICODE >= 0) before the call. */
697 : : static struct lra_static_insn_data *
698 : 89463553 : get_static_insn_data (int icode, int nop, int ndup, int nalt)
699 : : {
700 : 89463553 : struct lra_static_insn_data *data;
701 : 89463553 : size_t n_bytes;
702 : :
703 : 89463553 : lra_assert (icode < (int) NUM_INSN_CODES);
704 : 89463553 : if (icode >= 0 && (data = insn_code_data[icode]) != NULL)
705 : : return data;
706 : 3305152 : lra_assert (nop >= 0 && ndup >= 0 && nalt >= 0);
707 : 3305152 : n_bytes = sizeof (struct lra_static_insn_data)
708 : 3305152 : + sizeof (struct lra_operand_data) * nop
709 : 3305152 : + sizeof (int) * ndup;
710 : 3305152 : data = XNEWVAR (struct lra_static_insn_data, n_bytes);
711 : 3305152 : data->operand_alternative = NULL;
712 : 3305152 : data->n_operands = nop;
713 : 3305152 : data->n_dups = ndup;
714 : 3305152 : data->n_alternatives = nalt;
715 : 3305152 : data->operand = ((struct lra_operand_data *)
716 : : ((char *) data + sizeof (struct lra_static_insn_data)));
717 : 3305152 : data->dup_num = ((int *) ((char *) data->operand
718 : 3305152 : + sizeof (struct lra_operand_data) * nop));
719 : 3305152 : if (icode >= 0)
720 : : {
721 : 2273608 : int i;
722 : :
723 : 2273608 : insn_code_data[icode] = data;
724 : 7499922 : for (i = 0; i < nop; i++)
725 : : {
726 : 5226314 : data->operand[i].constraint
727 : 5226314 : = insn_data[icode].operand[i].constraint;
728 : 5226314 : data->operand[i].mode = insn_data[icode].operand[i].mode;
729 : 5226314 : data->operand[i].strict_low = insn_data[icode].operand[i].strict_low;
730 : 5226314 : data->operand[i].is_operator
731 : 5226314 : = insn_data[icode].operand[i].is_operator;
732 : 5226314 : data->operand[i].type
733 : 5226314 : = (data->operand[i].constraint[0] == '=' ? OP_OUT
734 : : : data->operand[i].constraint[0] == '+' ? OP_INOUT
735 : : : OP_IN);
736 : 5226314 : data->operand[i].is_address = false;
737 : : }
738 : 2412118 : for (i = 0; i < ndup; i++)
739 : 138510 : data->dup_num[i] = recog_data.dup_num[i];
740 : : }
741 : : return data;
742 : : }
743 : :
744 : : /* The current length of the following array. */
745 : : int lra_insn_recog_data_len;
746 : :
747 : : /* Map INSN_UID -> the insn recog data (NULL if unknown). */
748 : : lra_insn_recog_data_t *lra_insn_recog_data;
749 : :
750 : : /* Alloc pool we allocate entries for lra_insn_recog_data from. */
751 : : static object_allocator<class lra_insn_recog_data>
752 : : lra_insn_recog_data_pool ("insn recog data pool");
753 : :
754 : : /* Initialize LRA data about insns. */
755 : : static void
756 : 1426764 : init_insn_recog_data (void)
757 : : {
758 : 1426764 : lra_insn_recog_data_len = 0;
759 : 1426764 : lra_insn_recog_data = NULL;
760 : 0 : }
761 : :
762 : : /* Expand, if necessary, LRA data about insns. */
763 : : static void
764 : 175361412 : check_and_expand_insn_recog_data (int index)
765 : : {
766 : 175361412 : int i, old;
767 : :
768 : 175361412 : if (lra_insn_recog_data_len > index)
769 : : return;
770 : 1534077 : old = lra_insn_recog_data_len;
771 : 1534077 : lra_insn_recog_data_len = index * 3U / 2;
772 : 1534077 : if (lra_insn_recog_data_len <= index)
773 : 0 : lra_insn_recog_data_len = index + 1;
774 : 1534077 : lra_insn_recog_data = XRESIZEVEC (lra_insn_recog_data_t,
775 : : lra_insn_recog_data,
776 : : lra_insn_recog_data_len);
777 : 254116646 : for (i = old; i < lra_insn_recog_data_len; i++)
778 : 252582569 : lra_insn_recog_data[i] = NULL;
779 : : }
780 : :
781 : : /* Finish LRA DATA about insn. */
782 : : static void
783 : 127887620 : free_insn_recog_data (lra_insn_recog_data_t data)
784 : : {
785 : 127887620 : if (data->operand_loc != NULL)
786 : 116661837 : free (data->operand_loc);
787 : 127887620 : if (data->dup_loc != NULL)
788 : 504158 : free (data->dup_loc);
789 : 127887620 : if (data->arg_hard_regs != NULL)
790 : 4465701 : free (data->arg_hard_regs);
791 : 127887620 : if (data->icode < 0 && NONDEBUG_INSN_P (data->insn))
792 : : {
793 : 1031544 : if (data->insn_static_data->operand_alternative != NULL)
794 : 46527 : free (const_cast <operand_alternative *>
795 : : (data->insn_static_data->operand_alternative));
796 : 1031544 : free_insn_regs (data->insn_static_data->hard_regs);
797 : 1031544 : free (data->insn_static_data);
798 : : }
799 : 127887620 : free_insn_regs (data->regs);
800 : 127887620 : data->regs = NULL;
801 : 127887620 : lra_insn_recog_data_pool.remove (data);
802 : 127887620 : }
803 : :
804 : : /* Pools for copies. */
805 : : static object_allocator<lra_copy> lra_copy_pool ("lra copies");
806 : :
807 : : /* Finish LRA data about all insns. */
808 : : static void
809 : 1426764 : finish_insn_recog_data (void)
810 : : {
811 : 1426764 : int i;
812 : 1426764 : lra_insn_recog_data_t data;
813 : :
814 : 254009333 : for (i = 0; i < lra_insn_recog_data_len; i++)
815 : 252582569 : if ((data = lra_insn_recog_data[i]) != NULL)
816 : 114936590 : free_insn_recog_data (data);
817 : 1426764 : finish_insn_regs ();
818 : 1426764 : lra_copy_pool.release ();
819 : 1426764 : lra_insn_reg_pool.release ();
820 : 1426764 : lra_insn_recog_data_pool.release ();
821 : 1426764 : free (lra_insn_recog_data);
822 : 1426764 : }
823 : :
824 : : /* Setup info about operands in alternatives of LRA DATA of insn. */
825 : : static void
826 : 2817033 : setup_operand_alternative (lra_insn_recog_data_t data,
827 : : const operand_alternative *op_alt)
828 : : {
829 : 2817033 : int i, j, nop, nalt;
830 : 2817033 : int icode = data->icode;
831 : 2817033 : struct lra_static_insn_data *static_data = data->insn_static_data;
832 : :
833 : 2817033 : static_data->commutative = -1;
834 : 2817033 : nop = static_data->n_operands;
835 : 2817033 : nalt = static_data->n_alternatives;
836 : 2817033 : static_data->operand_alternative = op_alt;
837 : 8194540 : for (i = 0; i < nop; i++)
838 : : {
839 : 5377507 : static_data->operand[i].early_clobber_alts = 0;
840 : 5377507 : static_data->operand[i].is_address = false;
841 : 5377507 : if (static_data->operand[i].constraint[0] == '%')
842 : : {
843 : : /* We currently only support one commutative pair of operands. */
844 : 343936 : if (static_data->commutative < 0)
845 : 343578 : static_data->commutative = i;
846 : : else
847 : 358 : lra_assert (icode < 0); /* Asm */
848 : : /* The last operand should not be marked commutative. */
849 : 343936 : lra_assert (i != nop - 1);
850 : : }
851 : : }
852 : 17747930 : for (j = 0; j < nalt; j++)
853 : 48128429 : for (i = 0; i < nop; i++, op_alt++)
854 : : {
855 : 33197532 : if (op_alt->earlyclobber)
856 : 43814 : static_data->operand[i].early_clobber_alts |= (alternative_mask) 1 << j;
857 : 33197532 : static_data->operand[i].is_address |= op_alt->is_address;
858 : : }
859 : 2817033 : }
860 : :
861 : : /* Recursively process X and collect info about registers, which are
862 : : not the insn operands, in X with TYPE (in/out/inout) and flag that
863 : : it is early clobbered in the insn (EARLY_CLOBBER) and add the info
864 : : to LIST. X is a part of insn given by DATA. Return the result
865 : : list. */
866 : : static struct lra_insn_reg *
867 : 379830430 : collect_non_operand_hard_regs (rtx_insn *insn, rtx *x,
868 : : lra_insn_recog_data_t data,
869 : : struct lra_insn_reg *list,
870 : : enum op_type type, bool early_clobber)
871 : : {
872 : 379830430 : int i, j, regno, last;
873 : 379830430 : bool subreg_p;
874 : 379830430 : machine_mode mode;
875 : 379830430 : struct lra_insn_reg *curr;
876 : 379830430 : rtx op = *x;
877 : 379830430 : enum rtx_code code = GET_CODE (op);
878 : 379830430 : const char *fmt = GET_RTX_FORMAT (code);
879 : :
880 : 968289529 : for (i = 0; i < data->insn_static_data->n_operands; i++)
881 : 763435248 : if (! data->insn_static_data->operand[i].is_operator
882 : 714569061 : && x == data->operand_loc[i])
883 : : /* It is an operand loc. Stop here. */
884 : : return list;
885 : 213864931 : for (i = 0; i < data->insn_static_data->n_dups; i++)
886 : 9963746 : if (x == data->dup_loc[i])
887 : : /* It is a dup loc. Stop here. */
888 : : return list;
889 : 203901185 : mode = GET_MODE (op);
890 : 203901185 : subreg_p = false;
891 : 203901185 : if (code == SUBREG)
892 : : {
893 : 8057 : mode = wider_subreg_mode (op);
894 : 8057 : if (read_modify_subreg_p (op))
895 : : subreg_p = true;
896 : 8057 : op = SUBREG_REG (op);
897 : 8057 : code = GET_CODE (op);
898 : : }
899 : 203901185 : if (REG_P (op))
900 : : {
901 : 22347680 : if ((regno = REGNO (op)) >= FIRST_PSEUDO_REGISTER)
902 : : return list;
903 : : /* Process all regs even unallocatable ones as we need info
904 : : about all regs for rematerialization pass. */
905 : 44687596 : for (last = end_hard_regno (mode, regno); regno < last; regno++)
906 : : {
907 : 22941132 : for (curr = list; curr != NULL; curr = curr->next)
908 : 742467 : if (curr->regno == regno && curr->subreg_p == subreg_p
909 : 164127 : && curr->biggest_mode == mode)
910 : : {
911 : 145133 : if (curr->type != type)
912 : 145133 : curr->type = OP_INOUT;
913 : 145133 : if (early_clobber)
914 : 0 : curr->early_clobber_alts = ALL_ALTERNATIVES;
915 : : break;
916 : : }
917 : 22343798 : if (curr == NULL)
918 : : {
919 : : /* This is a new hard regno or the info cannot be
920 : : integrated into the found structure. */
921 : : #ifdef STACK_REGS
922 : 22198665 : early_clobber
923 : 22198665 : = (early_clobber
924 : : /* This clobber is to inform popping floating
925 : : point stack only. */
926 : 22198665 : && ! (FIRST_STACK_REG <= regno
927 : : && regno <= LAST_STACK_REG));
928 : : #endif
929 : 22198665 : list = new_insn_reg (data->insn, regno, type, mode, subreg_p,
930 : : early_clobber ? ALL_ALTERNATIVES : 0, list);
931 : : }
932 : : }
933 : 22343798 : return list;
934 : : }
935 : 181553505 : switch (code)
936 : : {
937 : 85109318 : case SET:
938 : 85109318 : list = collect_non_operand_hard_regs (insn, &SET_DEST (op), data,
939 : : list, OP_OUT, false);
940 : 85109318 : list = collect_non_operand_hard_regs (insn, &SET_SRC (op), data,
941 : : list, OP_IN, false);
942 : 85109318 : break;
943 : 10188058 : case CLOBBER:
944 : : /* We treat clobber of non-operand hard registers as early clobber. */
945 : 10188058 : list = collect_non_operand_hard_regs (insn, &XEXP (op, 0), data,
946 : : list, OP_OUT, true);
947 : 10188058 : break;
948 : 0 : case PRE_INC: case PRE_DEC: case POST_INC: case POST_DEC:
949 : 0 : list = collect_non_operand_hard_regs (insn, &XEXP (op, 0), data,
950 : : list, OP_INOUT, false);
951 : 0 : break;
952 : 0 : case PRE_MODIFY: case POST_MODIFY:
953 : 0 : list = collect_non_operand_hard_regs (insn, &XEXP (op, 0), data,
954 : : list, OP_INOUT, false);
955 : 0 : list = collect_non_operand_hard_regs (insn, &XEXP (op, 1), data,
956 : : list, OP_IN, false);
957 : 0 : break;
958 : 86256129 : default:
959 : 86256129 : fmt = GET_RTX_FORMAT (code);
960 : 209384053 : for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
961 : : {
962 : 123127924 : if (fmt[i] == 'e')
963 : 86691940 : list = collect_non_operand_hard_regs (insn, &XEXP (op, i), data,
964 : : list, OP_IN, false);
965 : 36435984 : else if (fmt[i] == 'E')
966 : 36514089 : for (j = XVECLEN (op, i) - 1; j >= 0; j--)
967 : 24184755 : list = collect_non_operand_hard_regs (insn, &XVECEXP (op, i, j),
968 : : data, list, OP_IN, false);
969 : : }
970 : : }
971 : : return list;
972 : : }
973 : :
974 : : /* Set up and return info about INSN. Set up the info if it is not set up
975 : : yet. */
976 : : lra_insn_recog_data_t
977 : 127887620 : lra_set_insn_recog_data (rtx_insn *insn)
978 : : {
979 : 127887620 : lra_insn_recog_data_t data;
980 : 127887620 : int i, n, icode;
981 : 127887620 : rtx **locs;
982 : 127887620 : unsigned int uid = INSN_UID (insn);
983 : 127887620 : struct lra_static_insn_data *insn_static_data;
984 : :
985 : 127887620 : check_and_expand_insn_recog_data (uid);
986 : 127887620 : if (DEBUG_INSN_P (insn))
987 : : icode = -1;
988 : : else
989 : : {
990 : 89463553 : icode = INSN_CODE (insn);
991 : 89463553 : if (icode < 0)
992 : : /* It might be a new simple insn which is not recognized yet. */
993 : 1712619 : INSN_CODE (insn) = icode = recog_memoized (insn);
994 : : }
995 : 127887620 : data = lra_insn_recog_data_pool.allocate ();
996 : 127887620 : lra_insn_recog_data[uid] = data;
997 : 127887620 : data->insn = insn;
998 : 127887620 : data->used_insn_alternative = LRA_UNKNOWN_ALT;
999 : 127887620 : data->asm_reloads_num = 0;
1000 : 127887620 : data->icode = icode;
1001 : 127887620 : data->regs = NULL;
1002 : 127887620 : if (DEBUG_INSN_P (insn))
1003 : : {
1004 : 38424067 : data->dup_loc = NULL;
1005 : 38424067 : data->arg_hard_regs = NULL;
1006 : 38424067 : data->preferred_alternatives = ALL_ALTERNATIVES;
1007 : 38424067 : if (DEBUG_BIND_INSN_P (insn))
1008 : : {
1009 : 28736297 : data->insn_static_data = &debug_bind_static_data;
1010 : 28736297 : data->operand_loc = XNEWVEC (rtx *, 1);
1011 : 28736297 : data->operand_loc[0] = &INSN_VAR_LOCATION_LOC (insn);
1012 : : }
1013 : 9687770 : else if (DEBUG_MARKER_INSN_P (insn))
1014 : : {
1015 : 9687770 : data->insn_static_data = &debug_marker_static_data;
1016 : 9687770 : data->operand_loc = NULL;
1017 : : }
1018 : 38424067 : return data;
1019 : : }
1020 : 89463553 : if (icode < 0)
1021 : : {
1022 : 1031544 : int nop, nalt;
1023 : 1031544 : machine_mode operand_mode[MAX_RECOG_OPERANDS];
1024 : 1031544 : const char *constraints[MAX_RECOG_OPERANDS];
1025 : :
1026 : 1031544 : nop = asm_noperands (PATTERN (insn));
1027 : 1031544 : data->operand_loc = data->dup_loc = NULL;
1028 : 1031544 : nalt = 1;
1029 : 1031544 : if (nop < 0)
1030 : : {
1031 : : /* It is a special insn like USE or CLOBBER. We should
1032 : : recognize any regular insn otherwise LRA can do nothing
1033 : : with this insn. */
1034 : 918479 : gcc_assert (GET_CODE (PATTERN (insn)) == USE
1035 : : || GET_CODE (PATTERN (insn)) == CLOBBER
1036 : : || GET_CODE (PATTERN (insn)) == ASM_INPUT);
1037 : 1836958 : data->insn_static_data = insn_static_data
1038 : 918479 : = get_static_insn_data (-1, 0, 0, nalt);
1039 : : }
1040 : : else
1041 : : {
1042 : : /* expand_asm_operands makes sure there aren't too many
1043 : : operands. */
1044 : 113065 : lra_assert (nop <= MAX_RECOG_OPERANDS);
1045 : 113065 : if (nop != 0)
1046 : 46527 : data->operand_loc = XNEWVEC (rtx *, nop);
1047 : : /* Now get the operand values and constraints out of the
1048 : : insn. */
1049 : 113065 : decode_asm_operands (PATTERN (insn), NULL,
1050 : : data->operand_loc,
1051 : : constraints, operand_mode, NULL);
1052 : 113065 : if (nop > 0)
1053 : 132258 : for (const char *p =constraints[0]; *p; p++)
1054 : 85731 : nalt += *p == ',';
1055 : 226130 : data->insn_static_data = insn_static_data
1056 : 113065 : = get_static_insn_data (-1, nop, 0, nalt);
1057 : 264258 : for (i = 0; i < nop; i++)
1058 : : {
1059 : 151193 : insn_static_data->operand[i].mode = operand_mode[i];
1060 : 151193 : insn_static_data->operand[i].constraint = constraints[i];
1061 : 151193 : insn_static_data->operand[i].strict_low = false;
1062 : 151193 : insn_static_data->operand[i].is_operator = false;
1063 : 151193 : insn_static_data->operand[i].is_address = false;
1064 : : }
1065 : : }
1066 : 1182737 : for (i = 0; i < insn_static_data->n_operands; i++)
1067 : 151193 : insn_static_data->operand[i].type
1068 : 211387 : = (insn_static_data->operand[i].constraint[0] == '=' ? OP_OUT
1069 : : : insn_static_data->operand[i].constraint[0] == '+' ? OP_INOUT
1070 : : : OP_IN);
1071 : 1031544 : data->preferred_alternatives = ALL_ALTERNATIVES;
1072 : 1031544 : if (nop > 0)
1073 : : {
1074 : 46527 : operand_alternative *op_alt = XCNEWVEC (operand_alternative,
1075 : : nalt * nop);
1076 : 46527 : preprocess_constraints (nop, nalt, constraints, op_alt,
1077 : : data->operand_loc);
1078 : 46527 : setup_operand_alternative (data, op_alt);
1079 : : }
1080 : : }
1081 : : else
1082 : : {
1083 : 88432009 : insn_extract (insn);
1084 : 176864018 : data->insn_static_data = insn_static_data
1085 : 176864018 : = get_static_insn_data (icode, insn_data[icode].n_operands,
1086 : 88432009 : insn_data[icode].n_dups,
1087 : 88432009 : insn_data[icode].n_alternatives);
1088 : 88432009 : n = insn_static_data->n_operands;
1089 : 88432009 : if (n == 0)
1090 : : locs = NULL;
1091 : : else
1092 : : {
1093 : 87879013 : locs = XNEWVEC (rtx *, n);
1094 : 87879013 : memcpy (locs, recog_data.operand_loc, n * sizeof (rtx *));
1095 : : }
1096 : 88432009 : data->operand_loc = locs;
1097 : 88432009 : n = insn_static_data->n_dups;
1098 : 88432009 : if (n == 0)
1099 : : locs = NULL;
1100 : : else
1101 : : {
1102 : 504158 : locs = XNEWVEC (rtx *, n);
1103 : 504158 : memcpy (locs, recog_data.dup_loc, n * sizeof (rtx *));
1104 : : }
1105 : 88432009 : data->dup_loc = locs;
1106 : 88432009 : data->preferred_alternatives = get_preferred_alternatives (insn);
1107 : 88432009 : const operand_alternative *op_alt = preprocess_insn_constraints (icode);
1108 : 88432009 : if (!insn_static_data->operand_alternative)
1109 : 2770506 : setup_operand_alternative (data, op_alt);
1110 : 85661503 : else if (op_alt != insn_static_data->operand_alternative)
1111 : 49003 : insn_static_data->operand_alternative = op_alt;
1112 : : }
1113 : 89463553 : if (GET_CODE (PATTERN (insn)) == CLOBBER || GET_CODE (PATTERN (insn)) == USE)
1114 : 916512 : insn_static_data->hard_regs = NULL;
1115 : : else
1116 : 88547041 : insn_static_data->hard_regs
1117 : 88547041 : = collect_non_operand_hard_regs (insn, &PATTERN (insn), data,
1118 : : NULL, OP_IN, false);
1119 : 89463553 : data->arg_hard_regs = NULL;
1120 : 89463553 : if (CALL_P (insn))
1121 : : {
1122 : 5747944 : bool use_p;
1123 : 5747944 : rtx link;
1124 : 5747944 : int n_hard_regs, regno, arg_hard_regs[FIRST_PSEUDO_REGISTER];
1125 : :
1126 : 5747944 : n_hard_regs = 0;
1127 : : /* Finding implicit hard register usage. We believe it will be
1128 : : not changed whatever transformations are used. Call insns
1129 : : are such example. */
1130 : 5747944 : for (link = CALL_INSN_FUNCTION_USAGE (insn);
1131 : 17188386 : link != NULL_RTX;
1132 : 11440442 : link = XEXP (link, 1))
1133 : 11440442 : if (((use_p = GET_CODE (XEXP (link, 0)) == USE)
1134 : 913747 : || GET_CODE (XEXP (link, 0)) == CLOBBER)
1135 : 12237887 : && REG_P (XEXP (XEXP (link, 0), 0)))
1136 : : {
1137 : 11245530 : regno = REGNO (XEXP (XEXP (link, 0), 0));
1138 : 11245530 : lra_assert (regno < FIRST_PSEUDO_REGISTER);
1139 : : /* It is an argument register. */
1140 : 22545903 : for (i = REG_NREGS (XEXP (XEXP (link, 0), 0)) - 1; i >= 0; i--)
1141 : 22600746 : arg_hard_regs[n_hard_regs++]
1142 : 12097818 : = regno + i + (use_p ? 0 : FIRST_PSEUDO_REGISTER);
1143 : : }
1144 : :
1145 : 5747944 : if (n_hard_regs != 0)
1146 : : {
1147 : 4465701 : arg_hard_regs[n_hard_regs++] = -1;
1148 : 4465701 : data->arg_hard_regs = XNEWVEC (int, n_hard_regs);
1149 : 4465701 : memcpy (data->arg_hard_regs, arg_hard_regs,
1150 : : sizeof (int) * n_hard_regs);
1151 : : }
1152 : : }
1153 : : /* Some output operand can be recognized only from the context not
1154 : : from the constraints which are empty in this case. Call insn may
1155 : : contain a hard register in set destination with empty constraint
1156 : : and extract_insn treats them as an input. */
1157 : 278965000 : for (i = 0; i < insn_static_data->n_operands; i++)
1158 : : {
1159 : 189501447 : int j;
1160 : 189501447 : rtx pat, set;
1161 : 189501447 : struct lra_operand_data *operand = &insn_static_data->operand[i];
1162 : :
1163 : : /* ??? Should we treat 'X' the same way. It looks to me that
1164 : : 'X' means anything and empty constraint means we do not
1165 : : care. */
1166 : 189501447 : if (operand->type != OP_IN || *operand->constraint != '\0'
1167 : 23324557 : || operand->is_operator)
1168 : 172885916 : continue;
1169 : 16615531 : pat = PATTERN (insn);
1170 : 16615531 : if (GET_CODE (pat) == SET)
1171 : : {
1172 : 13058144 : if (data->operand_loc[i] != &SET_DEST (pat))
1173 : 12955146 : continue;
1174 : : }
1175 : 3557387 : else if (GET_CODE (pat) == PARALLEL)
1176 : : {
1177 : 878453 : for (j = XVECLEN (pat, 0) - 1; j >= 0; j--)
1178 : : {
1179 : 600980 : set = XVECEXP (PATTERN (insn), 0, j);
1180 : 600980 : if (GET_CODE (set) == SET
1181 : 381625 : && &SET_DEST (set) == data->operand_loc[i])
1182 : : break;
1183 : : }
1184 : 277773 : if (j < 0)
1185 : 277473 : continue;
1186 : : }
1187 : : else
1188 : 3279614 : continue;
1189 : 103298 : operand->type = OP_OUT;
1190 : : }
1191 : : return data;
1192 : : }
1193 : :
1194 : : /* Return info about insn give by UID. The info should be already set
1195 : : up. */
1196 : : static lra_insn_recog_data_t
1197 : 75397 : get_insn_recog_data_by_uid (int uid)
1198 : : {
1199 : 75397 : lra_insn_recog_data_t data;
1200 : :
1201 : 75397 : data = lra_insn_recog_data[uid];
1202 : 75397 : lra_assert (data != NULL);
1203 : 75397 : return data;
1204 : : }
1205 : :
1206 : : /* Invalidate all info about insn given by its UID. */
1207 : : static void
1208 : 12951030 : invalidate_insn_recog_data (int uid)
1209 : : {
1210 : 12951030 : lra_insn_recog_data_t data;
1211 : :
1212 : 12951030 : data = lra_insn_recog_data[uid];
1213 : 12951030 : lra_assert (data != NULL);
1214 : 12951030 : free_insn_recog_data (data);
1215 : 12951030 : lra_insn_recog_data[uid] = NULL;
1216 : 12951030 : }
1217 : :
1218 : : /* Update all the insn info about INSN. It is usually called when
1219 : : something in the insn was changed. Return the updated info. */
1220 : : lra_insn_recog_data_t
1221 : 40068060 : lra_update_insn_recog_data (rtx_insn *insn)
1222 : : {
1223 : 40068060 : lra_insn_recog_data_t data;
1224 : 40068060 : int n;
1225 : 40068060 : unsigned int uid = INSN_UID (insn);
1226 : 40068060 : struct lra_static_insn_data *insn_static_data;
1227 : 40068060 : poly_int64 sp_offset = 0;
1228 : :
1229 : 40068060 : check_and_expand_insn_recog_data (uid);
1230 : 40068060 : if ((data = lra_insn_recog_data[uid]) != NULL
1231 : 40068060 : && data->icode != INSN_CODE (insn))
1232 : : {
1233 : 146067 : sp_offset = data->sp_offset;
1234 : 146067 : invalidate_insn_data_regno_info (data, insn, get_insn_freq (insn));
1235 : 146067 : invalidate_insn_recog_data (uid);
1236 : 146067 : data = NULL;
1237 : : }
1238 : 40068060 : if (data == NULL)
1239 : : {
1240 : 146067 : data = lra_get_insn_recog_data (insn);
1241 : : /* Initiate or restore SP offset. */
1242 : 146067 : data->sp_offset = sp_offset;
1243 : 146067 : return data;
1244 : : }
1245 : 39921993 : insn_static_data = data->insn_static_data;
1246 : 39921993 : data->used_insn_alternative = LRA_UNKNOWN_ALT;
1247 : 39921993 : if (DEBUG_INSN_P (insn))
1248 : : return data;
1249 : 32158915 : if (data->icode < 0)
1250 : : {
1251 : 14524 : int nop;
1252 : 14524 : machine_mode operand_mode[MAX_RECOG_OPERANDS];
1253 : 14524 : const char *constraints[MAX_RECOG_OPERANDS];
1254 : :
1255 : 14524 : nop = asm_noperands (PATTERN (insn));
1256 : 14524 : if (nop >= 0)
1257 : : {
1258 : 14524 : lra_assert (nop == data->insn_static_data->n_operands);
1259 : : /* Now get the operand values and constraints out of the
1260 : : insn. */
1261 : 14524 : decode_asm_operands (PATTERN (insn), NULL,
1262 : : data->operand_loc,
1263 : : constraints, operand_mode, NULL);
1264 : :
1265 : 14524 : if (flag_checking)
1266 : 45413 : for (int i = 0; i < nop; i++)
1267 : 30889 : lra_assert
1268 : : (insn_static_data->operand[i].mode == operand_mode[i]
1269 : : && insn_static_data->operand[i].constraint == constraints[i]
1270 : : && ! insn_static_data->operand[i].is_operator);
1271 : : }
1272 : :
1273 : 14524 : if (flag_checking)
1274 : 45413 : for (int i = 0; i < insn_static_data->n_operands; i++)
1275 : 47805 : lra_assert
1276 : : (insn_static_data->operand[i].type
1277 : : == (insn_static_data->operand[i].constraint[0] == '=' ? OP_OUT
1278 : : : insn_static_data->operand[i].constraint[0] == '+' ? OP_INOUT
1279 : : : OP_IN));
1280 : : }
1281 : : else
1282 : : {
1283 : 32144391 : insn_extract (insn);
1284 : 32144391 : n = insn_static_data->n_operands;
1285 : 32144391 : if (n != 0)
1286 : 32144391 : memcpy (data->operand_loc, recog_data.operand_loc, n * sizeof (rtx *));
1287 : 32144391 : n = insn_static_data->n_dups;
1288 : 32144391 : if (n != 0)
1289 : 42959 : memcpy (data->dup_loc, recog_data.dup_loc, n * sizeof (rtx *));
1290 : 32144391 : lra_assert (check_bool_attrs (insn));
1291 : : }
1292 : : return data;
1293 : : }
1294 : :
1295 : : /* Set up that INSN is using alternative ALT now. */
1296 : : void
1297 : 110208389 : lra_set_used_insn_alternative (rtx_insn *insn, int alt)
1298 : : {
1299 : 110208389 : lra_insn_recog_data_t data;
1300 : :
1301 : 110208389 : data = lra_get_insn_recog_data (insn);
1302 : 110208389 : data->used_insn_alternative = alt;
1303 : 110208389 : }
1304 : :
1305 : : /* Set up that insn with UID is using alternative ALT now. The insn
1306 : : info should be already set up. */
1307 : : void
1308 : 7405732 : lra_set_used_insn_alternative_by_uid (int uid, int alt)
1309 : : {
1310 : 7405732 : lra_insn_recog_data_t data;
1311 : :
1312 : 7405732 : check_and_expand_insn_recog_data (uid);
1313 : 7405732 : data = lra_insn_recog_data[uid];
1314 : 7405732 : lra_assert (data != NULL);
1315 : 7405732 : data->used_insn_alternative = alt;
1316 : 7405732 : }
1317 : :
1318 : :
1319 : :
1320 : : /* This page contains code dealing with common register info and
1321 : : pseudo copies. */
1322 : :
1323 : : /* The size of the following array. */
1324 : : static int reg_info_size;
1325 : : /* Common info about each register. */
1326 : : class lra_reg *lra_reg_info;
1327 : :
1328 : : HARD_REG_SET hard_regs_spilled_into;
1329 : :
1330 : : /* Last register value. */
1331 : : static int last_reg_value;
1332 : :
1333 : : /* Return new register value. */
1334 : : static int
1335 : 295005532 : get_new_reg_value (void)
1336 : : {
1337 : 295005532 : return ++last_reg_value;
1338 : : }
1339 : :
1340 : : /* Vec referring to pseudo copies. */
1341 : : static vec<lra_copy_t> copy_vec;
1342 : :
1343 : : /* Initialize I-th element of lra_reg_info. */
1344 : : static inline void
1345 : 295004337 : initialize_lra_reg_info_element (int i)
1346 : : {
1347 : 295004337 : bitmap_initialize (&lra_reg_info[i].insn_bitmap, ®_obstack);
1348 : : #ifdef STACK_REGS
1349 : 295004337 : lra_reg_info[i].no_stack_p = false;
1350 : : #endif
1351 : 1180017348 : CLEAR_HARD_REG_SET (lra_reg_info[i].conflict_hard_regs);
1352 : 295004337 : CLEAR_HARD_REG_SET (lra_reg_info[i].exclude_start_hard_regs);
1353 : 295004337 : lra_reg_info[i].preferred_hard_regno1 = -1;
1354 : 295004337 : lra_reg_info[i].preferred_hard_regno2 = -1;
1355 : 295004337 : lra_reg_info[i].preferred_hard_regno_profit1 = 0;
1356 : 295004337 : lra_reg_info[i].preferred_hard_regno_profit2 = 0;
1357 : 295004337 : lra_reg_info[i].biggest_mode = VOIDmode;
1358 : 295004337 : lra_reg_info[i].live_ranges = NULL;
1359 : 295004337 : lra_reg_info[i].nrefs = lra_reg_info[i].freq = 0;
1360 : 295004337 : lra_reg_info[i].last_reload = 0;
1361 : 295004337 : lra_reg_info[i].restore_rtx = NULL_RTX;
1362 : 295004337 : lra_reg_info[i].val = get_new_reg_value ();
1363 : 295004337 : lra_reg_info[i].offset = 0;
1364 : 295004337 : lra_reg_info[i].copies = NULL;
1365 : 295004337 : }
1366 : :
1367 : : /* Initialize common reg info and copies. */
1368 : : static void
1369 : 1426764 : init_reg_info (void)
1370 : : {
1371 : 1426764 : int i;
1372 : :
1373 : 1426764 : last_reg_value = 0;
1374 : 1426764 : reg_info_size = max_reg_num () * 3 / 2 + 1;
1375 : 1426764 : lra_reg_info = XNEWVEC (class lra_reg, reg_info_size);
1376 : 295309707 : for (i = 0; i < reg_info_size; i++)
1377 : 293882943 : initialize_lra_reg_info_element (i);
1378 : 1426764 : copy_vec.truncate (0);
1379 : 1426764 : CLEAR_HARD_REG_SET (hard_regs_spilled_into);
1380 : 1426764 : }
1381 : :
1382 : :
1383 : : /* Finish common reg info and copies. */
1384 : : static void
1385 : 1426764 : finish_reg_info (void)
1386 : : {
1387 : 1426764 : int i;
1388 : :
1389 : 296431101 : for (i = 0; i < reg_info_size; i++)
1390 : 295004337 : bitmap_clear (&lra_reg_info[i].insn_bitmap);
1391 : 1426764 : free (lra_reg_info);
1392 : 1426764 : reg_info_size = 0;
1393 : 1426764 : }
1394 : :
1395 : : /* Expand common reg info if it is necessary. */
1396 : : static void
1397 : 242260175 : expand_reg_info (void)
1398 : : {
1399 : 242260175 : int i, old = reg_info_size;
1400 : :
1401 : 242260175 : if (reg_info_size > max_reg_num ())
1402 : : return;
1403 : 1000 : reg_info_size = max_reg_num () * 3 / 2 + 1;
1404 : 1000 : lra_reg_info = XRESIZEVEC (class lra_reg, lra_reg_info, reg_info_size);
1405 : 1122394 : for (i = old; i < reg_info_size; i++)
1406 : 1121394 : initialize_lra_reg_info_element (i);
1407 : : }
1408 : :
1409 : : /* Free all copies. */
1410 : : void
1411 : 1662573 : lra_free_copies (void)
1412 : : {
1413 : 1662573 : lra_copy_t cp;
1414 : :
1415 : 5733602 : while (copy_vec.length () != 0)
1416 : : {
1417 : 4071029 : cp = copy_vec.pop ();
1418 : 4071029 : lra_reg_info[cp->regno1].copies = lra_reg_info[cp->regno2].copies = NULL;
1419 : 4071029 : lra_copy_pool.remove (cp);
1420 : : }
1421 : 1662573 : }
1422 : :
1423 : : /* Create copy of two pseudos REGNO1 and REGNO2. The copy execution
1424 : : frequency is FREQ. */
1425 : : void
1426 : 4757230 : lra_create_copy (int regno1, int regno2, int freq)
1427 : : {
1428 : 4757230 : bool regno1_dest_p;
1429 : 4757230 : lra_copy_t cp;
1430 : :
1431 : 4757230 : lra_assert (regno1 != regno2);
1432 : 4757230 : regno1_dest_p = true;
1433 : 4757230 : if (regno1 > regno2)
1434 : : {
1435 : 969323 : std::swap (regno1, regno2);
1436 : 969323 : regno1_dest_p = false;
1437 : : }
1438 : 4757230 : cp = lra_copy_pool.allocate ();
1439 : 4757230 : copy_vec.safe_push (cp);
1440 : 4757230 : cp->regno1_dest_p = regno1_dest_p;
1441 : 4757230 : cp->freq = freq;
1442 : 4757230 : cp->regno1 = regno1;
1443 : 4757230 : cp->regno2 = regno2;
1444 : 4757230 : cp->regno1_next = lra_reg_info[regno1].copies;
1445 : 4757230 : lra_reg_info[regno1].copies = cp;
1446 : 4757230 : cp->regno2_next = lra_reg_info[regno2].copies;
1447 : 4757230 : lra_reg_info[regno2].copies = cp;
1448 : 4757230 : if (lra_dump_file != NULL)
1449 : 10 : fprintf (lra_dump_file, " Creating copy r%d%sr%d@%d\n",
1450 : : regno1, regno1_dest_p ? "<-" : "->", regno2, freq);
1451 : 4757230 : }
1452 : :
1453 : : /* Return N-th (0, 1, ...) copy. If there is no copy, return
1454 : : NULL. */
1455 : : lra_copy_t
1456 : 3812715 : lra_get_copy (int n)
1457 : : {
1458 : 6658242 : if (n >= (int) copy_vec.length ())
1459 : : return NULL;
1460 : 2327331 : return copy_vec[n];
1461 : : }
1462 : :
1463 : :
1464 : :
1465 : : /* This page contains code dealing with info about registers in
1466 : : insns. */
1467 : :
1468 : : /* Process X of INSN recursively and add info (operand type is given
1469 : : by TYPE) about registers in X to the insn DATA. If X can be early
1470 : : clobbered, alternatives in which it can be early clobbered are given
1471 : : by EARLY_CLOBBER_ALTS. */
1472 : : static void
1473 : 491349380 : add_regs_to_insn_regno_info (lra_insn_recog_data_t data, rtx x,
1474 : : rtx_insn *insn, enum op_type type,
1475 : : alternative_mask early_clobber_alts)
1476 : : {
1477 : 506175904 : int i, j, regno;
1478 : 506175904 : bool subreg_p;
1479 : 506175904 : machine_mode mode;
1480 : 506175904 : const char *fmt;
1481 : 506175904 : enum rtx_code code;
1482 : 506175904 : struct lra_insn_reg *curr;
1483 : :
1484 : 506175904 : code = GET_CODE (x);
1485 : 506175904 : mode = GET_MODE (x);
1486 : 506175904 : subreg_p = false;
1487 : 506175904 : if (GET_CODE (x) == SUBREG)
1488 : : {
1489 : 4852980 : mode = wider_subreg_mode (x);
1490 : 4852980 : if (read_modify_subreg_p (x))
1491 : : subreg_p = true;
1492 : 4852980 : x = SUBREG_REG (x);
1493 : 4852980 : code = GET_CODE (x);
1494 : : }
1495 : 506175904 : if (REG_P (x))
1496 : : {
1497 : 234844255 : regno = REGNO (x);
1498 : : /* Process all regs even unallocatable ones as we need info about
1499 : : all regs for rematerialization pass. */
1500 : 234844255 : expand_reg_info ();
1501 : 234844255 : if (bitmap_set_bit (&lra_reg_info[regno].insn_bitmap, INSN_UID (insn)))
1502 : : {
1503 : 226204766 : data->regs = new_insn_reg (data->insn, regno, type, mode, subreg_p,
1504 : : early_clobber_alts, data->regs);
1505 : 226204766 : return;
1506 : : }
1507 : : else
1508 : : {
1509 : 10365459 : for (curr = data->regs; curr != NULL; curr = curr->next)
1510 : 10365459 : if (curr->regno == regno)
1511 : : {
1512 : 8639489 : if (curr->subreg_p != subreg_p || curr->biggest_mode != mode)
1513 : : /* The info cannot be integrated into the found
1514 : : structure. */
1515 : 139274 : data->regs = new_insn_reg (data->insn, regno, type, mode,
1516 : : subreg_p, early_clobber_alts,
1517 : : data->regs);
1518 : : else
1519 : : {
1520 : 8500215 : if (curr->type != type)
1521 : 5586539 : curr->type = OP_INOUT;
1522 : 8500215 : curr->early_clobber_alts |= early_clobber_alts;
1523 : : }
1524 : 8639489 : return;
1525 : : }
1526 : 0 : gcc_unreachable ();
1527 : : }
1528 : : }
1529 : :
1530 : 271331649 : switch (code)
1531 : : {
1532 : 2711 : case SET:
1533 : 2711 : add_regs_to_insn_regno_info (data, SET_DEST (x), insn, OP_OUT, 0);
1534 : 2711 : add_regs_to_insn_regno_info (data, SET_SRC (x), insn, OP_IN, 0);
1535 : 2711 : break;
1536 : 12319369 : case CLOBBER:
1537 : : /* We treat clobber of non-operand hard registers as early
1538 : : clobber. */
1539 : 12319369 : add_regs_to_insn_regno_info (data, XEXP (x, 0), insn, OP_OUT,
1540 : : ALL_ALTERNATIVES);
1541 : 12319369 : break;
1542 : 2389923 : case PRE_INC: case PRE_DEC: case POST_INC: case POST_DEC:
1543 : 2389923 : add_regs_to_insn_regno_info (data, XEXP (x, 0), insn, OP_INOUT, 0);
1544 : 2389923 : break;
1545 : 114521 : case PRE_MODIFY: case POST_MODIFY:
1546 : 114521 : add_regs_to_insn_regno_info (data, XEXP (x, 0), insn, OP_INOUT, 0);
1547 : 114521 : add_regs_to_insn_regno_info (data, XEXP (x, 1), insn, OP_IN, 0);
1548 : 114521 : break;
1549 : 256505125 : default:
1550 : 256505125 : if ((code != PARALLEL && code != EXPR_LIST) || type != OP_OUT)
1551 : : /* Some targets place small structures in registers for return
1552 : : values of functions, and those registers are wrapped in
1553 : : PARALLEL that we may see as the destination of a SET. Here
1554 : : is an example:
1555 : :
1556 : : (call_insn 13 12 14 2 (set (parallel:BLK [
1557 : : (expr_list:REG_DEP_TRUE (reg:DI 0 ax)
1558 : : (const_int 0 [0]))
1559 : : (expr_list:REG_DEP_TRUE (reg:DI 1 dx)
1560 : : (const_int 8 [0x8]))
1561 : : ])
1562 : : (call (mem:QI (symbol_ref:DI (... */
1563 : 256477739 : type = OP_IN;
1564 : 256505125 : fmt = GET_RTX_FORMAT (code);
1565 : 694117623 : for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
1566 : : {
1567 : 437612498 : if (fmt[i] == 'e')
1568 : 181496005 : add_regs_to_insn_regno_info (data, XEXP (x, i), insn, type, 0);
1569 : 256116493 : else if (fmt[i] == 'E')
1570 : : {
1571 : 2624802 : for (j = XVECLEN (x, i) - 1; j >= 0; j--)
1572 : 2009993 : add_regs_to_insn_regno_info (data, XVECEXP (x, i, j), insn,
1573 : : type, 0);
1574 : : }
1575 : : }
1576 : : }
1577 : : }
1578 : :
1579 : : /* Return execution frequency of INSN. */
1580 : : static int
1581 : 139598051 : get_insn_freq (rtx_insn *insn)
1582 : : {
1583 : 139598051 : basic_block bb = BLOCK_FOR_INSN (insn);
1584 : :
1585 : 139598051 : gcc_checking_assert (bb != NULL);
1586 : 139598051 : return REG_FREQ_FROM_BB (bb);
1587 : : }
1588 : :
1589 : : /* Invalidate all reg info of INSN with DATA and execution frequency
1590 : : FREQ. Update common info about the invalidated registers. */
1591 : : static void
1592 : 185417145 : invalidate_insn_data_regno_info (lra_insn_recog_data_t data, rtx_insn *insn,
1593 : : int freq)
1594 : : {
1595 : 185417145 : int uid;
1596 : 185417145 : bool debug_p;
1597 : 185417145 : unsigned int i;
1598 : 185417145 : struct lra_insn_reg *ir, *next_ir;
1599 : :
1600 : 185417145 : uid = INSN_UID (insn);
1601 : 185417145 : debug_p = DEBUG_INSN_P (insn);
1602 : 291059028 : for (ir = data->regs; ir != NULL; ir = next_ir)
1603 : : {
1604 : 105641883 : i = ir->regno;
1605 : 105641883 : next_ir = ir->next;
1606 : 105641883 : lra_insn_reg_pool.remove (ir);
1607 : 105641883 : bitmap_clear_bit (&lra_reg_info[i].insn_bitmap, uid);
1608 : 105641883 : if (i >= FIRST_PSEUDO_REGISTER && ! debug_p)
1609 : : {
1610 : 69628875 : lra_reg_info[i].nrefs--;
1611 : 69628875 : lra_reg_info[i].freq -= freq;
1612 : 69628875 : lra_assert (lra_reg_info[i].nrefs >= 0 && lra_reg_info[i].freq >= 0);
1613 : : }
1614 : : }
1615 : 185417145 : data->regs = NULL;
1616 : 185417145 : }
1617 : :
1618 : : /* Invalidate all reg info of INSN. Update common info about the
1619 : : invalidated registers. */
1620 : : void
1621 : 12804963 : lra_invalidate_insn_regno_info (rtx_insn *insn)
1622 : : {
1623 : 12804963 : invalidate_insn_data_regno_info (lra_get_insn_recog_data (insn), insn,
1624 : : get_insn_freq (insn));
1625 : 12804963 : }
1626 : :
1627 : : /* Update common reg info from reg info of insn given by its DATA and
1628 : : execution frequency FREQ. */
1629 : : static void
1630 : 126647021 : setup_insn_reg_info (lra_insn_recog_data_t data, int freq)
1631 : : {
1632 : 126647021 : unsigned int i;
1633 : 126647021 : struct lra_insn_reg *ir;
1634 : :
1635 : 337071563 : for (ir = data->regs; ir != NULL; ir = ir->next)
1636 : 210424542 : if ((i = ir->regno) >= FIRST_PSEUDO_REGISTER)
1637 : : {
1638 : 142738500 : lra_reg_info[i].nrefs++;
1639 : 142738500 : lra_reg_info[i].freq += freq;
1640 : : }
1641 : 126647021 : }
1642 : :
1643 : : /* Set up insn reg info of INSN. Update common reg info from reg info
1644 : : of INSN. */
1645 : : void
1646 : 172466123 : lra_update_insn_regno_info (rtx_insn *insn)
1647 : : {
1648 : 172466123 : int i, freq;
1649 : 172466123 : lra_insn_recog_data_t data;
1650 : 172466123 : struct lra_static_insn_data *static_data;
1651 : 172466123 : enum rtx_code code;
1652 : 172466123 : rtx link;
1653 : :
1654 : 172466123 : if (! INSN_P (insn))
1655 : : return;
1656 : 172466115 : data = lra_get_insn_recog_data (insn);
1657 : 172466115 : static_data = data->insn_static_data;
1658 : 172466115 : freq = NONDEBUG_INSN_P (insn) ? get_insn_freq (insn) : 0;
1659 : 172466115 : invalidate_insn_data_regno_info (data, insn, freq);
1660 : 479168235 : for (i = static_data->n_operands - 1; i >= 0; i--)
1661 : 306702120 : add_regs_to_insn_regno_info (data, *data->operand_loc[i], insn,
1662 : 306702120 : static_data->operand[i].type,
1663 : 306702120 : static_data->operand[i].early_clobber_alts);
1664 : 172466115 : if ((code = GET_CODE (PATTERN (insn))) == CLOBBER || code == USE)
1665 : 928575 : add_regs_to_insn_regno_info (data, XEXP (PATTERN (insn), 0), insn,
1666 : 928575 : code == USE ? OP_IN : OP_OUT, 0);
1667 : 172466115 : if (CALL_P (insn))
1668 : : /* On some targets call insns can refer to pseudos in memory in
1669 : : CALL_INSN_FUNCTION_USAGE list. Process them in order to
1670 : : consider their occurrences in calls for different
1671 : : transformations (e.g. inheritance) with given pseudos. */
1672 : 5769663 : for (link = CALL_INSN_FUNCTION_USAGE (insn);
1673 : 17261022 : link != NULL_RTX;
1674 : 11491359 : link = XEXP (link, 1))
1675 : : {
1676 : 11491359 : code = GET_CODE (XEXP (link, 0));
1677 : 11491359 : if ((code == USE || code == CLOBBER)
1678 : 11375057 : && MEM_P (XEXP (XEXP (link, 0), 0)))
1679 : 95455 : add_regs_to_insn_regno_info (data, XEXP (XEXP (link, 0), 0), insn,
1680 : 95455 : code == USE ? OP_IN : OP_OUT, 0);
1681 : : }
1682 : 172466115 : if (NONDEBUG_INSN_P (insn))
1683 : 126647021 : setup_insn_reg_info (data, freq);
1684 : : }
1685 : :
1686 : : /* Return reg info of insn given by it UID. */
1687 : : struct lra_insn_reg *
1688 : 75397 : lra_get_insn_regs (int uid)
1689 : : {
1690 : 75397 : lra_insn_recog_data_t data;
1691 : :
1692 : 75397 : data = get_insn_recog_data_by_uid (uid);
1693 : 75397 : return data->regs;
1694 : : }
1695 : :
1696 : :
1697 : :
1698 : : /* Recursive hash function for RTL X. */
1699 : : hashval_t
1700 : 145366 : lra_rtx_hash (rtx x)
1701 : : {
1702 : 145366 : int i, j;
1703 : 145366 : enum rtx_code code;
1704 : 145366 : const char *fmt;
1705 : 145366 : hashval_t val = 0;
1706 : :
1707 : 145366 : if (x == 0)
1708 : : return val;
1709 : :
1710 : 145366 : code = GET_CODE (x);
1711 : 145366 : val += (int) code + 4095;
1712 : :
1713 : : /* Some RTL can be compared nonrecursively. */
1714 : 145366 : switch (code)
1715 : : {
1716 : 0 : case REG:
1717 : 0 : return val + REGNO (x);
1718 : :
1719 : 211 : case LABEL_REF:
1720 : 211 : return iterative_hash_object (XEXP (x, 0), val);
1721 : :
1722 : 11250 : case SYMBOL_REF:
1723 : 11250 : return iterative_hash_object (XSTR (x, 0), val);
1724 : :
1725 : : case SCRATCH:
1726 : : case CONST_DOUBLE:
1727 : : case CONST_VECTOR:
1728 : : return val;
1729 : :
1730 : 113516 : case CONST_INT:
1731 : 113516 : return val + UINTVAL (x);
1732 : :
1733 : 12431 : default:
1734 : 12431 : break;
1735 : : }
1736 : :
1737 : : /* Hash the elements. */
1738 : 12431 : fmt = GET_RTX_FORMAT (code);
1739 : 16243 : for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
1740 : : {
1741 : 3812 : switch (fmt[i])
1742 : : {
1743 : 0 : case 'w':
1744 : 0 : val += XWINT (x, i);
1745 : 0 : break;
1746 : :
1747 : 14 : case 'n':
1748 : 14 : case 'i':
1749 : 14 : val += XINT (x, i);
1750 : 14 : break;
1751 : :
1752 : 14 : case 'V':
1753 : 14 : case 'E':
1754 : 14 : val += XVECLEN (x, i);
1755 : :
1756 : 28 : for (j = 0; j < XVECLEN (x, i); j++)
1757 : 14 : val += lra_rtx_hash (XVECEXP (x, i, j));
1758 : : break;
1759 : :
1760 : 3784 : case 'e':
1761 : 3784 : val += lra_rtx_hash (XEXP (x, i));
1762 : 3784 : break;
1763 : :
1764 : 0 : case 'S':
1765 : 0 : case 's':
1766 : 0 : val += htab_hash_string (XSTR (x, i));
1767 : 0 : break;
1768 : :
1769 : : case 'u':
1770 : : case '0':
1771 : : case 't':
1772 : : break;
1773 : :
1774 : : /* It is believed that rtx's at this level will never
1775 : : contain anything but integers and other rtx's, except for
1776 : : within LABEL_REFs and SYMBOL_REFs. */
1777 : 0 : default:
1778 : 0 : abort ();
1779 : : }
1780 : : }
1781 : : return val;
1782 : : }
1783 : :
1784 : :
1785 : :
1786 : : /* This page contains code dealing with stack of the insns which
1787 : : should be processed by the next constraint pass. */
1788 : :
1789 : : /* Bitmap used to put an insn on the stack only in one exemplar. */
1790 : : static sbitmap lra_constraint_insn_stack_bitmap;
1791 : :
1792 : : /* The stack itself. */
1793 : : vec<rtx_insn *> lra_constraint_insn_stack;
1794 : :
1795 : : /* Put INSN on the stack. If ALWAYS_UPDATE is true, always update the reg
1796 : : info for INSN, otherwise only update it if INSN is not already on the
1797 : : stack. */
1798 : : static inline void
1799 : 161170872 : lra_push_insn_1 (rtx_insn *insn, bool always_update)
1800 : : {
1801 : 161170872 : unsigned int uid = INSN_UID (insn);
1802 : 161170872 : if (always_update)
1803 : 3428105 : lra_update_insn_regno_info (insn);
1804 : 161170872 : if (uid >= SBITMAP_SIZE (lra_constraint_insn_stack_bitmap))
1805 : 447449 : lra_constraint_insn_stack_bitmap =
1806 : 447449 : sbitmap_resize (lra_constraint_insn_stack_bitmap, 3 * uid / 2, 0);
1807 : 161170872 : if (bitmap_bit_p (lra_constraint_insn_stack_bitmap, uid))
1808 : : return;
1809 : 140378043 : bitmap_set_bit (lra_constraint_insn_stack_bitmap, uid);
1810 : 140378043 : if (! always_update)
1811 : 140375464 : lra_update_insn_regno_info (insn);
1812 : 140378043 : lra_constraint_insn_stack.safe_push (insn);
1813 : : }
1814 : :
1815 : : /* Put INSN on the stack. */
1816 : : void
1817 : 157742767 : lra_push_insn (rtx_insn *insn)
1818 : : {
1819 : 157742767 : lra_push_insn_1 (insn, false);
1820 : 157742767 : }
1821 : :
1822 : : /* Put INSN on the stack and update its reg info. */
1823 : : void
1824 : 3428105 : lra_push_insn_and_update_insn_regno_info (rtx_insn *insn)
1825 : : {
1826 : 3428105 : lra_push_insn_1 (insn, true);
1827 : 3428105 : }
1828 : :
1829 : : /* Put insn with UID on the stack. */
1830 : : void
1831 : 5491461 : lra_push_insn_by_uid (unsigned int uid)
1832 : : {
1833 : 5491461 : lra_push_insn (lra_insn_recog_data[uid]->insn);
1834 : 5491461 : }
1835 : :
1836 : : /* Take the last-inserted insns off the stack and return it. */
1837 : : rtx_insn *
1838 : 140377705 : lra_pop_insn (void)
1839 : : {
1840 : 140377705 : rtx_insn *insn = lra_constraint_insn_stack.pop ();
1841 : 140377705 : bitmap_clear_bit (lra_constraint_insn_stack_bitmap, INSN_UID (insn));
1842 : 140377705 : return insn;
1843 : : }
1844 : :
1845 : : /* Return the current size of the insn stack. */
1846 : : unsigned int
1847 : 146487601 : lra_insn_stack_length (void)
1848 : : {
1849 : 146487601 : return lra_constraint_insn_stack.length ();
1850 : : }
1851 : :
1852 : : /* Push insns FROM to TO (excluding it) going in reverse order. */
1853 : : static void
1854 : 8958679 : push_insns (rtx_insn *from, rtx_insn *to)
1855 : : {
1856 : 8958679 : rtx_insn *insn;
1857 : :
1858 : 8958679 : if (from == NULL_RTX)
1859 : : return;
1860 : 167348904 : for (insn = from; insn != to; insn = PREV_INSN (insn))
1861 : 158390225 : if (INSN_P (insn))
1862 : 127741553 : lra_push_insn (insn);
1863 : : }
1864 : :
1865 : : /* Set up and return sp offset for insns in range [FROM, LAST]. The offset is
1866 : : taken from the next BB insn after LAST or zero if there in such
1867 : : insn. */
1868 : : static poly_int64
1869 : 7531915 : setup_sp_offset (rtx_insn *from, rtx_insn *last)
1870 : : {
1871 : 7531915 : rtx_insn *before = next_nonnote_nondebug_insn_bb (last);
1872 : 7525502 : poly_int64 offset = (before == NULL_RTX || ! INSN_P (before)
1873 : 14958753 : ? 0 : lra_get_insn_recog_data (before)->sp_offset);
1874 : :
1875 : 15455581 : for (rtx_insn *insn = from; insn != NEXT_INSN (last); insn = NEXT_INSN (insn))
1876 : : {
1877 : 7923666 : lra_get_insn_recog_data (insn)->sp_offset = offset;
1878 : 7923666 : offset = lra_update_sp_offset (PATTERN (insn), offset);
1879 : : }
1880 : 7531915 : return offset;
1881 : : }
1882 : :
1883 : : /* Dump all func insns in a slim form. */
1884 : : void
1885 : 0 : lra_dump_insns (FILE *f)
1886 : : {
1887 : 0 : dump_rtl_slim (f, get_insns (), NULL, -1, 0);
1888 : 0 : }
1889 : :
1890 : : /* Dump all func insns in a slim form with TITLE when the dump file is open and
1891 : : lra_verbose >=7. */
1892 : : void
1893 : 2132357 : lra_dump_insns_if_possible (const char *title)
1894 : : {
1895 : 2132357 : if (lra_dump_file == NULL || lra_verbose < 7)
1896 : : return;
1897 : 0 : fprintf (lra_dump_file, "%s:", title);
1898 : 0 : lra_dump_insns (lra_dump_file);
1899 : : }
1900 : :
1901 : : /* Emit insns BEFORE before INSN and insns AFTER after INSN. Put the
1902 : : insns onto the stack. Print about emitting the insns with
1903 : : TITLE. */
1904 : : void
1905 : 73441018 : lra_process_new_insns (rtx_insn *insn, rtx_insn *before, rtx_insn *after,
1906 : : const char *title)
1907 : : {
1908 : 73441018 : if (before == NULL_RTX && after == NULL_RTX)
1909 : : return;
1910 : 5949834 : if (lra_dump_file != NULL)
1911 : : {
1912 : 101 : dump_insn_slim (lra_dump_file, insn);
1913 : 101 : if (before != NULL_RTX)
1914 : : {
1915 : 90 : fprintf (lra_dump_file," %s before:\n", title);
1916 : 90 : dump_rtl_slim (lra_dump_file, before, NULL, -1, 0);
1917 : : }
1918 : : }
1919 : 5949823 : if (before != NULL_RTX)
1920 : : {
1921 : 4299565 : if (cfun->can_throw_non_call_exceptions)
1922 : 1086618 : copy_reg_eh_region_note_forward (insn, before, NULL);
1923 : 4299565 : emit_insn_before (before, insn);
1924 : 4299565 : poly_int64 old_sp_offset = lra_get_insn_recog_data (insn)->sp_offset;
1925 : 4299565 : poly_int64 new_sp_offset = setup_sp_offset (before, PREV_INSN (insn));
1926 : 4299565 : if (maybe_ne (old_sp_offset, new_sp_offset))
1927 : : {
1928 : 0 : if (lra_dump_file != NULL)
1929 : : {
1930 : 0 : fprintf (lra_dump_file, " Changing sp offset from ");
1931 : 0 : print_dec (old_sp_offset, lra_dump_file);
1932 : 0 : fprintf (lra_dump_file, " to ");
1933 : 0 : print_dec (new_sp_offset, lra_dump_file);
1934 : 0 : fprintf (lra_dump_file, " for insn");
1935 : 0 : dump_rtl_slim (lra_dump_file, insn, NULL, -1, 0);
1936 : : }
1937 : 0 : lra_get_insn_recog_data (insn)->sp_offset = new_sp_offset;
1938 : 0 : eliminate_regs_in_insn (insn, false, false,
1939 : : old_sp_offset - new_sp_offset);
1940 : 0 : lra_push_insn (insn);
1941 : : }
1942 : 4299565 : push_insns (PREV_INSN (insn), PREV_INSN (before));
1943 : : }
1944 : 5949834 : if (after != NULL_RTX)
1945 : : {
1946 : 3232221 : if (cfun->can_throw_non_call_exceptions)
1947 : 842685 : copy_reg_eh_region_note_forward (insn, after, NULL);
1948 : 3232221 : if (! JUMP_P (insn))
1949 : : {
1950 : 3232112 : rtx_insn *last;
1951 : :
1952 : 3232112 : if (lra_dump_file != NULL)
1953 : : {
1954 : 86 : fprintf (lra_dump_file, " %s after:\n", title);
1955 : 86 : dump_rtl_slim (lra_dump_file, after, NULL, -1, 0);
1956 : : }
1957 : : for (last = after;
1958 : 3236185 : NEXT_INSN (last) != NULL_RTX;
1959 : : last = NEXT_INSN (last))
1960 : : ;
1961 : 3232112 : emit_insn_after (after, insn);
1962 : 3232112 : push_insns (last, insn);
1963 : 3232112 : setup_sp_offset (after, last);
1964 : : }
1965 : : else
1966 : : {
1967 : : /* Put output reload insns on successor BBs: */
1968 : 109 : edge_iterator ei;
1969 : 109 : edge e;
1970 : :
1971 : 347 : FOR_EACH_EDGE (e, ei, BLOCK_FOR_INSN (insn)->succs)
1972 : 238 : if (e->dest != EXIT_BLOCK_PTR_FOR_FN (cfun))
1973 : : {
1974 : : /* We already made the edge no-critical in ira.cc::ira */
1975 : 238 : lra_assert (!EDGE_CRITICAL_P (e));
1976 : 238 : rtx_insn *curr, *tmp = BB_HEAD (e->dest);
1977 : 238 : if (LABEL_P (tmp))
1978 : 145 : tmp = NEXT_INSN (tmp);
1979 : 238 : if (NOTE_INSN_BASIC_BLOCK_P (tmp))
1980 : 238 : tmp = NEXT_INSN (tmp);
1981 : : /* Do not put reload insns if it is the last BB
1982 : : without actual insns. */
1983 : 238 : if (tmp == NULL)
1984 : 0 : continue;
1985 : 238 : start_sequence ();
1986 : 738 : for (curr = after; curr != NULL_RTX; curr = NEXT_INSN (curr))
1987 : 262 : emit_insn (copy_insn (PATTERN (curr)));
1988 : 238 : rtx_insn *copy = get_insns (), *last = get_last_insn ();
1989 : 238 : end_sequence ();
1990 : 238 : if (lra_dump_file != NULL)
1991 : : {
1992 : 14 : fprintf (lra_dump_file, " %s after in bb%d:\n", title,
1993 : 14 : e->dest->index);
1994 : 14 : dump_rtl_slim (lra_dump_file, copy, NULL, -1, 0);
1995 : : }
1996 : : /* Use the right emit func for setting up BB_END/BB_HEAD: */
1997 : 238 : if (BB_END (e->dest) == PREV_INSN (tmp))
1998 : 0 : emit_insn_after_noloc (copy, PREV_INSN (tmp), e->dest);
1999 : : else
2000 : 238 : emit_insn_before_noloc (copy, tmp, e->dest);
2001 : 238 : push_insns (last, PREV_INSN (copy));
2002 : 238 : setup_sp_offset (copy, last);
2003 : : /* We can ignore BB live info here as it and reg notes
2004 : : will be updated before the next assignment
2005 : : sub-pass. */
2006 : : }
2007 : : }
2008 : : }
2009 : 5949834 : if (lra_dump_file != NULL)
2010 : 101 : fprintf (lra_dump_file, "\n");
2011 : 5949834 : if (cfun->can_throw_non_call_exceptions)
2012 : : {
2013 : 1680157 : rtx note = find_reg_note (insn, REG_EH_REGION, NULL_RTX);
2014 : 1680157 : if (note && !insn_could_throw_p (insn))
2015 : 223 : remove_note (insn, note);
2016 : : }
2017 : : }
2018 : :
2019 : :
2020 : : /* Replace all references to register OLD_REGNO in *LOC with pseudo
2021 : : register NEW_REG. Try to simplify subreg of constant if SUBREG_P.
2022 : : DEBUG_P is if LOC is within a DEBUG_INSN. Return true if any
2023 : : change was made. */
2024 : : bool
2025 : 24169521 : lra_substitute_pseudo (rtx *loc, int old_regno, rtx new_reg, bool subreg_p,
2026 : : bool debug_p)
2027 : : {
2028 : 24169521 : rtx x = *loc;
2029 : 24169521 : bool result = false;
2030 : 24169521 : enum rtx_code code;
2031 : 24169521 : const char *fmt;
2032 : 24169521 : int i, j;
2033 : :
2034 : 24169521 : if (x == NULL_RTX)
2035 : : return false;
2036 : :
2037 : 20544172 : code = GET_CODE (x);
2038 : 20544172 : if (code == SUBREG && subreg_p)
2039 : : {
2040 : 6 : rtx subst, inner = SUBREG_REG (x);
2041 : : /* Transform subreg of constant while we still have inner mode
2042 : : of the subreg. The subreg internal should not be an insn
2043 : : operand. */
2044 : 6 : if (REG_P (inner) && (int) REGNO (inner) == old_regno
2045 : 5 : && CONSTANT_P (new_reg)
2046 : 6 : && (subst = simplify_subreg (GET_MODE (x), new_reg, GET_MODE (inner),
2047 : 0 : SUBREG_BYTE (x))) != NULL_RTX)
2048 : : {
2049 : 0 : *loc = subst;
2050 : 0 : return true;
2051 : : }
2052 : :
2053 : : }
2054 : 20544166 : else if (code == REG && (int) REGNO (x) == old_regno)
2055 : : {
2056 : 4633564 : machine_mode mode = GET_MODE (x);
2057 : 4633564 : machine_mode inner_mode = GET_MODE (new_reg);
2058 : :
2059 : 4633564 : if (mode != inner_mode
2060 : 20 : && ! (CONST_SCALAR_INT_P (new_reg) && SCALAR_INT_MODE_P (mode)))
2061 : : {
2062 : 19 : poly_uint64 offset = 0;
2063 : 19 : if (partial_subreg_p (mode, inner_mode)
2064 : 19 : && SCALAR_INT_MODE_P (inner_mode))
2065 : 19 : offset = subreg_lowpart_offset (mode, inner_mode);
2066 : 19 : if (debug_p)
2067 : 19 : new_reg = gen_rtx_raw_SUBREG (mode, new_reg, offset);
2068 : : else
2069 : 0 : new_reg = gen_rtx_SUBREG (mode, new_reg, offset);
2070 : : }
2071 : 4633564 : *loc = new_reg;
2072 : 4633564 : return true;
2073 : : }
2074 : :
2075 : : /* Scan all the operand sub-expressions. */
2076 : 15910608 : fmt = GET_RTX_FORMAT (code);
2077 : 60227720 : for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
2078 : : {
2079 : 44317112 : if (fmt[i] == 'e')
2080 : : {
2081 : 20163495 : if (debug_p
2082 : 20163495 : && i == 0
2083 : : && (code == SUBREG
2084 : 337522 : || code == ZERO_EXTEND
2085 : : || code == SIGN_EXTEND
2086 : : || code == FLOAT
2087 : : || code == UNSIGNED_FLOAT))
2088 : : {
2089 : 49624 : rtx y = XEXP (x, 0);
2090 : 49624 : if (lra_substitute_pseudo (&y, old_regno,
2091 : : new_reg, subreg_p, debug_p))
2092 : : {
2093 : 25181 : result = true;
2094 : 25181 : if (CONST_SCALAR_INT_P (y))
2095 : : {
2096 : 1 : if (code == SUBREG)
2097 : 0 : y = simplify_subreg (GET_MODE (x), y,
2098 : 0 : GET_MODE (SUBREG_REG (x)),
2099 : 0 : SUBREG_BYTE (x));
2100 : : else
2101 : 1 : y = simplify_unary_operation (code, GET_MODE (x), y,
2102 : 1 : GET_MODE (XEXP (x, 0)));
2103 : 1 : if (y)
2104 : 0 : *loc = y;
2105 : : else
2106 : 1 : *loc = gen_rtx_CLOBBER (GET_MODE (x), const0_rtx);
2107 : : }
2108 : : else
2109 : 25180 : XEXP (x, 0) = y;
2110 : : }
2111 : 49624 : }
2112 : 20113871 : else if (lra_substitute_pseudo (&XEXP (x, i), old_regno,
2113 : : new_reg, subreg_p, debug_p))
2114 : 44317112 : result = true;
2115 : : }
2116 : 24153617 : else if (fmt[i] == 'E')
2117 : : {
2118 : 555545 : for (j = XVECLEN (x, i) - 1; j >= 0; j--)
2119 : 380699 : if (lra_substitute_pseudo (&XVECEXP (x, i, j), old_regno,
2120 : : new_reg, subreg_p, debug_p))
2121 : 162674 : result = true;
2122 : : }
2123 : : }
2124 : : return result;
2125 : : }
2126 : :
2127 : : /* Call lra_substitute_pseudo within an insn. Try to simplify subreg
2128 : : of constant if SUBREG_P. This won't update the insn ptr, just the
2129 : : contents of the insn. */
2130 : : bool
2131 : 2383861 : lra_substitute_pseudo_within_insn (rtx_insn *insn, int old_regno,
2132 : : rtx new_reg, bool subreg_p)
2133 : : {
2134 : 2383861 : rtx loc = insn;
2135 : 2383861 : return lra_substitute_pseudo (&loc, old_regno, new_reg, subreg_p,
2136 : 2383861 : DEBUG_INSN_P (insn));
2137 : : }
2138 : :
2139 : :
2140 : :
2141 : : /* Return new register of the same mode as ORIGINAL of class ALL_REGS.
2142 : : Used in ira_remove_scratches. */
2143 : : static rtx
2144 : 7744 : get_scratch_reg (rtx original)
2145 : : {
2146 : 7744 : return lra_create_new_reg (GET_MODE (original), original, ALL_REGS,
2147 : 7744 : NULL, NULL);
2148 : : }
2149 : :
2150 : : /* Remove all insn scratches in INSN. */
2151 : : static void
2152 : 126688364 : remove_insn_scratches (rtx_insn *insn)
2153 : : {
2154 : 126688364 : if (ira_remove_insn_scratches (insn, true, lra_dump_file, get_scratch_reg))
2155 : 7485 : df_insn_rescan (insn);
2156 : 126688364 : }
2157 : :
2158 : : /* Remove all insn scratches in the current function. */
2159 : : static void
2160 : 1426764 : remove_scratches (void)
2161 : : {
2162 : 1426764 : basic_block bb;
2163 : 1426764 : rtx_insn *insn;
2164 : :
2165 : 14721932 : FOR_EACH_BB_FN (bb, cfun)
2166 : 157586794 : FOR_BB_INSNS (bb, insn)
2167 : 144291626 : if (INSN_P (insn))
2168 : 119817887 : remove_insn_scratches (insn);
2169 : 1426764 : }
2170 : :
2171 : : /* Function checks RTL for correctness. If FINAL_P is true, it is
2172 : : done at the end of LRA and the check is more rigorous. */
2173 : : static void
2174 : 2853480 : check_rtl (bool final_p)
2175 : : {
2176 : 2853480 : basic_block bb;
2177 : 2853480 : rtx_insn *insn;
2178 : :
2179 : 2853480 : lra_assert (! final_p || reload_completed);
2180 : 29445659 : FOR_EACH_BB_FN (bb, cfun)
2181 : 311860658 : FOR_BB_INSNS (bb, insn)
2182 : 285268479 : if (NONDEBUG_INSN_P (insn)
2183 : 157906011 : && GET_CODE (PATTERN (insn)) != USE
2184 : : && GET_CODE (PATTERN (insn)) != CLOBBER
2185 : 285268479 : && GET_CODE (PATTERN (insn)) != ASM_INPUT)
2186 : : {
2187 : 156337274 : if (final_p)
2188 : : {
2189 : 75728097 : extract_constrain_insn (insn);
2190 : 75728097 : continue;
2191 : : }
2192 : : /* LRA code is based on assumption that all addresses can be
2193 : : correctly decomposed. LRA can generate reloads for
2194 : : decomposable addresses. The decomposition code checks the
2195 : : correctness of the addresses. So we don't need to check
2196 : : the addresses here. Don't call insn_invalid_p here, it can
2197 : : change the code at this stage. */
2198 : 80609177 : if (recog_memoized (insn) < 0 && asm_noperands (PATTERN (insn)) < 0)
2199 : 0 : fatal_insn_not_found (insn);
2200 : : }
2201 : 2853480 : }
2202 : :
2203 : : /* Determine if the current function has an exception receiver block
2204 : : that reaches the exit block via non-exceptional edges */
2205 : : static bool
2206 : 857 : has_nonexceptional_receiver (void)
2207 : : {
2208 : 857 : edge e;
2209 : 857 : edge_iterator ei;
2210 : 857 : basic_block *tos, *worklist, bb;
2211 : :
2212 : : /* If we're not optimizing, then just err on the safe side. */
2213 : 857 : if (!optimize)
2214 : : return true;
2215 : :
2216 : : /* First determine which blocks can reach exit via normal paths. */
2217 : 731 : tos = worklist = XNEWVEC (basic_block, n_basic_blocks_for_fn (cfun) + 1);
2218 : :
2219 : 5366 : FOR_EACH_BB_FN (bb, cfun)
2220 : 4635 : bb->flags &= ~BB_REACHABLE;
2221 : :
2222 : : /* Place the exit block on our worklist. */
2223 : 731 : EXIT_BLOCK_PTR_FOR_FN (cfun)->flags |= BB_REACHABLE;
2224 : 731 : *tos++ = EXIT_BLOCK_PTR_FOR_FN (cfun);
2225 : :
2226 : : /* Iterate: find everything reachable from what we've already seen. */
2227 : 2888 : while (tos != worklist)
2228 : : {
2229 : 2728 : bb = *--tos;
2230 : :
2231 : 4919 : FOR_EACH_EDGE (e, ei, bb->preds)
2232 : 2762 : if (e->flags & EDGE_ABNORMAL)
2233 : : {
2234 : 571 : free (worklist);
2235 : 571 : return true;
2236 : : }
2237 : : else
2238 : : {
2239 : 2191 : basic_block src = e->src;
2240 : :
2241 : 2191 : if (!(src->flags & BB_REACHABLE))
2242 : : {
2243 : 2098 : src->flags |= BB_REACHABLE;
2244 : 2098 : *tos++ = src;
2245 : : }
2246 : : }
2247 : : }
2248 : 160 : free (worklist);
2249 : : /* No exceptional block reached exit unexceptionally. */
2250 : 160 : return false;
2251 : : }
2252 : :
2253 : : /* Remove all REG_DEAD and REG_UNUSED notes and regenerate REG_INC.
2254 : : We change pseudos by hard registers without notification of DF and
2255 : : that can make the notes obsolete. DF-infrastructure does not deal
2256 : : with REG_INC notes -- so we should regenerate them here. */
2257 : : static void
2258 : 1426764 : update_inc_notes (void)
2259 : : {
2260 : 1426764 : rtx *pnote;
2261 : 1426764 : basic_block bb;
2262 : 1426764 : rtx_insn *insn;
2263 : :
2264 : 14721932 : FOR_EACH_BB_FN (bb, cfun)
2265 : 154272005 : FOR_BB_INSNS (bb, insn)
2266 : 140976837 : if (NONDEBUG_INSN_P (insn))
2267 : : {
2268 : 76512688 : pnote = ®_NOTES (insn);
2269 : 156863602 : while (*pnote != 0)
2270 : : {
2271 : 80350914 : if (REG_NOTE_KIND (*pnote) == REG_DEAD
2272 : 35536547 : || REG_NOTE_KIND (*pnote) == REG_UNUSED
2273 : 23663676 : || REG_NOTE_KIND (*pnote) == REG_INC)
2274 : 56687238 : *pnote = XEXP (*pnote, 1);
2275 : : else
2276 : 23663676 : pnote = &XEXP (*pnote, 1);
2277 : : }
2278 : :
2279 : : if (AUTO_INC_DEC)
2280 : : add_auto_inc_notes (insn, PATTERN (insn));
2281 : : }
2282 : 1426764 : }
2283 : :
2284 : : /* Set to true while in LRA. */
2285 : : bool lra_in_progress = false;
2286 : :
2287 : : /* Start of pseudo regnos before the LRA. */
2288 : : int lra_new_regno_start;
2289 : :
2290 : : /* Start of reload pseudo regnos before the new spill pass. */
2291 : : int lra_constraint_new_regno_start;
2292 : :
2293 : : /* Avoid spilling pseudos with regno more than the following value if
2294 : : it is possible. */
2295 : : int lra_bad_spill_regno_start;
2296 : :
2297 : : /* A pseudo of Pmode. */
2298 : : rtx lra_pmode_pseudo;
2299 : :
2300 : : /* Inheritance pseudo regnos before the new spill pass. */
2301 : : bitmap_head lra_inheritance_pseudos;
2302 : :
2303 : : /* Split regnos before the new spill pass. */
2304 : : bitmap_head lra_split_regs;
2305 : :
2306 : : /* Reload pseudo regnos before the new assignment pass which still can
2307 : : be spilled after the assignment pass as memory is also accepted in
2308 : : insns for the reload pseudos. */
2309 : : bitmap_head lra_optional_reload_pseudos;
2310 : :
2311 : : /* Pseudo regnos used for subreg reloads before the new assignment
2312 : : pass. Such pseudos still can be spilled after the assignment
2313 : : pass. */
2314 : : bitmap_head lra_subreg_reload_pseudos;
2315 : :
2316 : : /* File used for output of LRA debug information. */
2317 : : FILE *lra_dump_file;
2318 : :
2319 : : /* How verbose should be the debug information. */
2320 : : int lra_verbose;
2321 : :
2322 : : /* True if we split hard reg after the last constraint sub-pass. */
2323 : : bool lra_hard_reg_split_p;
2324 : :
2325 : : /* True if we found an asm error. */
2326 : : bool lra_asm_error_p;
2327 : :
2328 : : /* True if we should try spill into registers of different classes
2329 : : instead of memory. */
2330 : : bool lra_reg_spill_p;
2331 : :
2332 : : /* Set up value LRA_REG_SPILL_P. */
2333 : : static void
2334 : 1426764 : setup_reg_spill_flag (void)
2335 : : {
2336 : 1426764 : int cl, mode;
2337 : :
2338 : 1426764 : if (targetm.spill_class != NULL)
2339 : 49936740 : for (cl = 0; cl < (int) LIM_REG_CLASSES; cl++)
2340 : 6354806856 : for (mode = 0; mode < MAX_MACHINE_MODE; mode++)
2341 : 6306296880 : if (targetm.spill_class ((enum reg_class) cl,
2342 : : (machine_mode) mode) != NO_REGS)
2343 : : {
2344 : 0 : lra_reg_spill_p = true;
2345 : 0 : return;
2346 : : }
2347 : 1426764 : lra_reg_spill_p = false;
2348 : : }
2349 : :
2350 : : /* True if the current function is too big to use regular algorithms
2351 : : in LRA. In other words, we should use simpler and faster algorithms
2352 : : in LRA. It also means we should not worry about generation code
2353 : : for caller saves. The value is set up in IRA. */
2354 : : bool lra_simple_p;
2355 : :
2356 : : /* Major LRA entry function. F is a file should be used to dump LRA
2357 : : debug info with given verbosity. */
2358 : : void
2359 : 1426764 : lra (FILE *f, int verbose)
2360 : : {
2361 : 1426764 : int i;
2362 : 1426764 : bool live_p, inserted_p;
2363 : :
2364 : 1426764 : lra_dump_file = f;
2365 : 1426764 : lra_verbose = verbose;
2366 : 1426764 : lra_asm_error_p = false;
2367 : 1426764 : lra_pmode_pseudo = gen_reg_rtx (Pmode);
2368 : :
2369 : 1426764 : timevar_push (TV_LRA);
2370 : :
2371 : : /* Make sure that the last insn is a note. Some subsequent passes
2372 : : need it. */
2373 : 1426764 : emit_note (NOTE_INSN_DELETED);
2374 : :
2375 : 1426764 : lra_no_alloc_regs = ira_no_alloc_regs;
2376 : :
2377 : 1426764 : init_reg_info ();
2378 : 1426764 : expand_reg_info ();
2379 : :
2380 : 1426764 : init_insn_recog_data ();
2381 : :
2382 : : /* Some quick check on RTL generated by previous passes. */
2383 : 1426764 : if (flag_checking)
2384 : 1426740 : check_rtl (false);
2385 : :
2386 : 1426764 : lra_in_progress = true;
2387 : :
2388 : 1426764 : lra_live_range_iter = lra_coalesce_iter = lra_constraint_iter = 0;
2389 : 1426764 : lra_assignment_iter = lra_assignment_iter_after_spill = 0;
2390 : 1426764 : lra_inheritance_iter = lra_undo_inheritance_iter = 0;
2391 : 1426764 : lra_rematerialization_iter = 0;
2392 : :
2393 : 1426764 : setup_reg_spill_flag ();
2394 : :
2395 : : /* Function remove_scratches can creates new pseudos for clobbers --
2396 : : so set up lra_constraint_new_regno_start before its call to
2397 : : permit changing reg classes for pseudos created by this
2398 : : simplification. */
2399 : 1426764 : lra_constraint_new_regno_start = lra_new_regno_start = max_reg_num ();
2400 : 1426764 : lra_bad_spill_regno_start = INT_MAX;
2401 : 1426764 : remove_scratches ();
2402 : :
2403 : : /* A function that has a non-local label that can reach the exit
2404 : : block via non-exceptional paths must save all call-saved
2405 : : registers. */
2406 : 1426764 : if (cfun->has_nonlocal_label && has_nonexceptional_receiver ())
2407 : 697 : crtl->saves_all_registers = 1;
2408 : :
2409 : 1426764 : if (crtl->saves_all_registers)
2410 : 67983 : for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
2411 : 67252 : if (!crtl->abi->clobbers_full_reg_p (i)
2412 : 6543 : && !fixed_regs[i]
2413 : 67252 : && !LOCAL_REGNO (i))
2414 : 4350 : df_set_regs_ever_live (i, true);
2415 : :
2416 : : /* We don't DF from now and avoid its using because it is to
2417 : : expensive when a lot of RTL changes are made. */
2418 : 1426764 : df_set_flags (DF_NO_INSN_RESCAN);
2419 : 1426764 : lra_constraint_insn_stack.create (get_max_uid ());
2420 : 1426764 : lra_constraint_insn_stack_bitmap = sbitmap_alloc (get_max_uid ());
2421 : 1426764 : bitmap_clear (lra_constraint_insn_stack_bitmap);
2422 : 1426764 : lra_live_ranges_init ();
2423 : 1426764 : lra_constraints_init ();
2424 : 1426764 : lra_curr_reload_num = 0;
2425 : 1426764 : push_insns (get_last_insn (), NULL);
2426 : : /* It is needed for the 1st coalescing. */
2427 : 1426764 : bitmap_initialize (&lra_inheritance_pseudos, ®_obstack);
2428 : 1426764 : bitmap_initialize (&lra_split_regs, ®_obstack);
2429 : 1426764 : bitmap_initialize (&lra_optional_reload_pseudos, ®_obstack);
2430 : 1426764 : bitmap_initialize (&lra_subreg_reload_pseudos, ®_obstack);
2431 : 1426764 : live_p = false;
2432 : 1426764 : if (maybe_ne (get_frame_size (), 0) && crtl->stack_alignment_needed)
2433 : : /* If we have a stack frame, we must align it now. The stack size
2434 : : may be a part of the offset computation for register
2435 : : elimination. */
2436 : 591686 : assign_stack_local (BLKmode, 0, crtl->stack_alignment_needed);
2437 : 1426764 : lra_init_equiv ();
2438 : 3054948 : for (;;)
2439 : : {
2440 : 3054948 : for (;;)
2441 : : {
2442 : 3054948 : bool reloads_p = lra_constraints (lra_constraint_iter == 0);
2443 : : /* Constraint transformations may result in that eliminable
2444 : : hard regs become uneliminable and pseudos which use them
2445 : : should be spilled. It is better to do it before pseudo
2446 : : assignments.
2447 : :
2448 : : For example, rs6000 can make
2449 : : RS6000_PIC_OFFSET_TABLE_REGNUM uneliminable if we started
2450 : : to use a constant pool. */
2451 : 3054948 : lra_eliminate (false, false);
2452 : : /* We should try to assign hard registers to scratches even
2453 : : if there were no RTL transformations in lra_constraints.
2454 : : Also we should check IRA assignments on the first
2455 : : iteration as they can be wrong because of early clobbers
2456 : : operands which are ignored in IRA. */
2457 : 3054948 : if (! reloads_p && lra_constraint_iter > 1)
2458 : : {
2459 : : /* Stack is not empty here only when there are changes
2460 : : during the elimination sub-pass. */
2461 : 1569661 : if (bitmap_empty_p (lra_constraint_insn_stack_bitmap))
2462 : : break;
2463 : : else
2464 : : /* If there are no reloads but changing due
2465 : : elimination, restart the constraint sub-pass
2466 : : first. */
2467 : 0 : continue;
2468 : : }
2469 : : /* Do inheritance only for regular algorithms. */
2470 : 1485287 : if (! lra_simple_p)
2471 : 1485280 : lra_inheritance ();
2472 : 1485287 : if (live_p)
2473 : 58523 : lra_clear_live_ranges ();
2474 : 1485287 : bool fails_p;
2475 : 1485287 : lra_hard_reg_split_p = false;
2476 : 1485384 : do
2477 : : {
2478 : : /* We need live ranges for lra_assign -- so build them.
2479 : : But don't remove dead insns or change global live
2480 : : info as we can undo inheritance transformations after
2481 : : inheritance pseudo assigning. */
2482 : 1485384 : lra_create_live_ranges (true, !lra_simple_p);
2483 : 1485384 : live_p = true;
2484 : : /* If we don't spill non-reload and non-inheritance
2485 : : pseudos, there is no sense to run memory-memory move
2486 : : coalescing. If inheritance pseudos were spilled, the
2487 : : memory-memory moves involving them will be removed by
2488 : : pass undoing inheritance. */
2489 : 1485384 : if (lra_simple_p)
2490 : 7 : lra_assign (fails_p);
2491 : : else
2492 : : {
2493 : 1485377 : bool spill_p = !lra_assign (fails_p);
2494 : :
2495 : 1485377 : if (lra_undo_inheritance ())
2496 : 105077 : live_p = false;
2497 : 1485377 : if (spill_p && ! fails_p)
2498 : : {
2499 : 27415 : if (! live_p)
2500 : : {
2501 : 12038 : lra_create_live_ranges (true, true);
2502 : 12038 : live_p = true;
2503 : : }
2504 : 27415 : if (lra_coalesce ())
2505 : : live_p = false;
2506 : : }
2507 : 1484847 : if (! live_p)
2508 : 93569 : lra_clear_live_ranges ();
2509 : : }
2510 : 1485384 : if (fails_p)
2511 : : {
2512 : : /* It is a very rare case. It is the last hope to
2513 : : split a hard regno live range for a reload
2514 : : pseudo. */
2515 : 201 : if (live_p)
2516 : 199 : lra_clear_live_ranges ();
2517 : 201 : live_p = false;
2518 : 201 : if (! lra_split_hard_reg_for ())
2519 : : break;
2520 : 99 : lra_hard_reg_split_p = true;
2521 : : }
2522 : : }
2523 : 1485282 : while (fails_p && !lra_asm_error_p);
2524 : 1485287 : if (! live_p) {
2525 : : /* We need the correct reg notes for work of constraint sub-pass. */
2526 : 93671 : lra_create_live_ranges (true, true);
2527 : 93671 : live_p = true;
2528 : : }
2529 : : }
2530 : : /* Don't clear optional reloads bitmap until all constraints are
2531 : : satisfied as we need to differ them from regular reloads. */
2532 : 1569661 : bitmap_clear (&lra_optional_reload_pseudos);
2533 : 1569661 : bitmap_clear (&lra_subreg_reload_pseudos);
2534 : 1569661 : bitmap_clear (&lra_inheritance_pseudos);
2535 : 1569661 : bitmap_clear (&lra_split_regs);
2536 : 1569661 : if (! live_p)
2537 : : {
2538 : : /* We need full live info for spilling pseudos into
2539 : : registers instead of memory. */
2540 : 0 : lra_create_live_ranges (lra_reg_spill_p, true);
2541 : 0 : live_p = true;
2542 : : }
2543 : : /* We should check necessity for spilling here as the above live
2544 : : range pass can remove spilled pseudos. */
2545 : 1569661 : if (! lra_need_for_spills_p ())
2546 : : break;
2547 : : /* Now we know what pseudos should be spilled. Try to
2548 : : rematerialize them first. */
2549 : 143206 : if (lra_remat ())
2550 : : {
2551 : : /* We need full live info -- see the comment above. */
2552 : 1297 : lra_create_live_ranges (lra_reg_spill_p, true);
2553 : 1297 : live_p = true;
2554 : 1297 : if (! lra_need_for_spills_p ())
2555 : : {
2556 : 309 : if (lra_need_for_scratch_reg_p ())
2557 : 0 : continue;
2558 : : break;
2559 : : }
2560 : : }
2561 : 142897 : lra_spill ();
2562 : : /* Assignment of stack slots changes elimination offsets for
2563 : : some eliminations. So update the offsets here. */
2564 : 142897 : lra_eliminate (false, false);
2565 : 142897 : lra_constraint_new_regno_start = max_reg_num ();
2566 : 142897 : if (lra_bad_spill_regno_start == INT_MAX
2567 : 142897 : && lra_inheritance_iter > LRA_MAX_INHERITANCE_PASSES
2568 : 995 : && lra_rematerialization_iter > LRA_MAX_REMATERIALIZATION_PASSES)
2569 : : /* After switching off inheritance and rematerialization
2570 : : passes, avoid spilling reload pseudos will be created to
2571 : : prevent LRA cycling in some complicated cases. */
2572 : 0 : lra_bad_spill_regno_start = lra_constraint_new_regno_start;
2573 : 142897 : lra_assignment_iter_after_spill = 0;
2574 : : }
2575 : 1426764 : ira_restore_scratches (lra_dump_file);
2576 : 1426764 : lra_eliminate (true, false);
2577 : 1426764 : lra_final_code_change ();
2578 : 1426764 : lra_in_progress = false;
2579 : 1426764 : if (live_p)
2580 : 1426764 : lra_clear_live_ranges ();
2581 : 1426764 : lra_live_ranges_finish ();
2582 : 1426764 : lra_constraints_finish ();
2583 : 1426764 : finish_reg_info ();
2584 : 1426764 : sbitmap_free (lra_constraint_insn_stack_bitmap);
2585 : 1426764 : lra_constraint_insn_stack.release ();
2586 : 1426764 : finish_insn_recog_data ();
2587 : 1426764 : regstat_free_n_sets_and_refs ();
2588 : 1426764 : regstat_free_ri ();
2589 : 1426764 : reload_completed = 1;
2590 : 1426764 : update_inc_notes ();
2591 : :
2592 : 1426764 : inserted_p = fixup_abnormal_edges ();
2593 : :
2594 : : /* We've possibly turned single trapping insn into multiple ones. */
2595 : 1426764 : if (cfun->can_throw_non_call_exceptions)
2596 : : {
2597 : 262931 : auto_sbitmap blocks (last_basic_block_for_fn (cfun));
2598 : 262931 : bitmap_ones (blocks);
2599 : 262931 : find_many_sub_basic_blocks (blocks);
2600 : 262931 : }
2601 : :
2602 : 1426764 : if (inserted_p)
2603 : 2685 : commit_edge_insertions ();
2604 : :
2605 : : /* Subsequent passes expect that rtl is unshared, so unshare everything
2606 : : here. */
2607 : 1426764 : unshare_all_rtl_again (get_insns ());
2608 : :
2609 : 1426764 : if (flag_checking)
2610 : 1426740 : check_rtl (true);
2611 : :
2612 : 1426764 : timevar_pop (TV_LRA);
2613 : 1426764 : }
2614 : :
2615 : : /* Called once per compiler to initialize LRA data once. */
2616 : : void
2617 : 206833 : lra_init_once (void)
2618 : : {
2619 : 206833 : init_insn_code_data_once ();
2620 : 206833 : }
2621 : :
2622 : : /* Called once per compiler to finish LRA data which are initialize
2623 : : once. */
2624 : : void
2625 : 274668 : lra_finish_once (void)
2626 : : {
2627 : 274668 : finish_insn_code_data_once ();
2628 : 274668 : }
|
