Branch data Line data Source code
1 : : /* Perform simple optimizations to clean up the result of reload.
2 : : Copyright (C) 1987-2024 Free Software Foundation, Inc.
3 : :
4 : : This file is part of GCC.
5 : :
6 : : GCC is free software; you can redistribute it and/or modify it under
7 : : the terms of the GNU General Public License as published by the Free
8 : : Software Foundation; either version 3, or (at your option) any later
9 : : version.
10 : :
11 : : GCC is distributed in the hope that it will be useful, but WITHOUT ANY
12 : : WARRANTY; without even the implied warranty of MERCHANTABILITY or
13 : : FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License
14 : : for more details.
15 : :
16 : : You should have received a copy of the GNU General Public License
17 : : along with GCC; see the file COPYING3. If not see
18 : : <http://www.gnu.org/licenses/>. */
19 : :
20 : : #include "config.h"
21 : : #include "system.h"
22 : : #include "coretypes.h"
23 : : #include "backend.h"
24 : : #include "target.h"
25 : : #include "rtl.h"
26 : : #include "tree.h"
27 : : #include "predict.h"
28 : : #include "df.h"
29 : : #include "memmodel.h"
30 : : #include "tm_p.h"
31 : : #include "optabs.h"
32 : : #include "regs.h"
33 : : #include "emit-rtl.h"
34 : : #include "recog.h"
35 : :
36 : : #include "cfgrtl.h"
37 : : #include "cfgbuild.h"
38 : : #include "cfgcleanup.h"
39 : : #include "reload.h"
40 : : #include "cselib.h"
41 : : #include "tree-pass.h"
42 : : #include "dbgcnt.h"
43 : : #include "function-abi.h"
44 : : #include "rtl-iter.h"
45 : :
46 : : static bool reload_cse_simplify (rtx_insn *, rtx);
47 : : static void reload_cse_regs_1 (void);
48 : : static int reload_cse_simplify_set (rtx, rtx_insn *);
49 : : static int reload_cse_simplify_operands (rtx_insn *, rtx);
50 : :
51 : : static void reload_combine (void);
52 : : static void reload_combine_note_use (rtx *, rtx_insn *, int, rtx);
53 : : static void reload_combine_note_store (rtx, const_rtx, void *);
54 : :
55 : : static bool reload_cse_move2add (rtx_insn *);
56 : : static void move2add_note_store (rtx, const_rtx, void *);
57 : :
58 : : /* Call cse / combine like post-reload optimization phases.
59 : : FIRST is the first instruction. */
60 : :
61 : : static void
62 : 998412 : reload_cse_regs (rtx_insn *first ATTRIBUTE_UNUSED)
63 : : {
64 : 998412 : bool moves_converted;
65 : 998412 : reload_cse_regs_1 ();
66 : 998412 : reload_combine ();
67 : 998412 : moves_converted = reload_cse_move2add (first);
68 : 998412 : if (flag_expensive_optimizations)
69 : : {
70 : 924031 : if (moves_converted)
71 : 8100 : reload_combine ();
72 : 924031 : reload_cse_regs_1 ();
73 : : }
74 : 998412 : }
75 : :
76 : : /* Try to simplify INSN. Return true if the CFG may have changed. */
77 : : static bool
78 : 186634840 : reload_cse_simplify (rtx_insn *insn, rtx testreg)
79 : : {
80 : 186634840 : rtx body = PATTERN (insn);
81 : 186634840 : basic_block insn_bb = BLOCK_FOR_INSN (insn);
82 : 186634840 : unsigned insn_bb_succs = EDGE_COUNT (insn_bb->succs);
83 : :
84 : : /* If NO_FUNCTION_CSE has been set by the target, then we should not try
85 : : to cse function calls. */
86 : 186634840 : if (NO_FUNCTION_CSE && CALL_P (insn))
87 : : return false;
88 : :
89 : : /* Remember if this insn has been sp += const_int. */
90 : 178087111 : rtx sp_set = set_for_reg_notes (insn);
91 : 178087111 : rtx sp_addend = NULL_RTX;
92 : 178087111 : if (sp_set
93 : 64751908 : && SET_DEST (sp_set) == stack_pointer_rtx
94 : 3285141 : && GET_CODE (SET_SRC (sp_set)) == PLUS
95 : 3257818 : && XEXP (SET_SRC (sp_set), 0) == stack_pointer_rtx
96 : 3257812 : && CONST_INT_P (XEXP (SET_SRC (sp_set), 1)))
97 : 178087111 : sp_addend = XEXP (SET_SRC (sp_set), 1);
98 : :
99 : 178087111 : if (GET_CODE (body) == SET)
100 : : {
101 : 83114713 : int count = 0;
102 : :
103 : : /* Simplify even if we may think it is a no-op.
104 : : We may think a memory load of a value smaller than WORD_SIZE
105 : : is redundant because we haven't taken into account possible
106 : : implicit extension. reload_cse_simplify_set() will bring
107 : : this out, so it's safer to simplify before we delete. */
108 : 83114713 : count += reload_cse_simplify_set (body, insn);
109 : :
110 : 83114713 : if (!count && cselib_redundant_set_p (body))
111 : : {
112 : 242780 : if (check_for_inc_dec (insn))
113 : 242780 : delete_insn_and_edges (insn);
114 : : /* We're done with this insn. */
115 : 242780 : goto done;
116 : : }
117 : :
118 : 82871933 : if (count > 0)
119 : 167060 : apply_change_group ();
120 : : else
121 : 82704873 : reload_cse_simplify_operands (insn, testreg);
122 : : }
123 : 94972398 : else if (GET_CODE (body) == PARALLEL)
124 : : {
125 : 13323339 : int i;
126 : 13323339 : int count = 0;
127 : 13323339 : rtx value = NULL_RTX;
128 : :
129 : : /* Registers mentioned in the clobber list for an asm cannot be reused
130 : : within the body of the asm. Invalidate those registers now so that
131 : : we don't try to substitute values for them. */
132 : 13323339 : if (asm_noperands (body) >= 0)
133 : : {
134 : 583704 : for (i = XVECLEN (body, 0) - 1; i >= 0; --i)
135 : : {
136 : 445563 : rtx part = XVECEXP (body, 0, i);
137 : 445563 : if (GET_CODE (part) == CLOBBER && REG_P (XEXP (part, 0)))
138 : 192831 : cselib_invalidate_rtx (XEXP (part, 0));
139 : : }
140 : : }
141 : :
142 : : /* If every action in a PARALLEL is a noop, we can delete
143 : : the entire PARALLEL. */
144 : 26712864 : for (i = XVECLEN (body, 0) - 1; i >= 0; --i)
145 : : {
146 : 26708708 : rtx part = XVECEXP (body, 0, i);
147 : 26708708 : if (GET_CODE (part) == SET)
148 : : {
149 : 13223714 : if (! cselib_redundant_set_p (part))
150 : : break;
151 : 4272 : if (REG_P (SET_DEST (part))
152 : 4272 : && REG_FUNCTION_VALUE_P (SET_DEST (part)))
153 : : {
154 : 0 : if (value)
155 : : break;
156 : : value = SET_DEST (part);
157 : : }
158 : : }
159 : 13484994 : else if (GET_CODE (part) != CLOBBER && GET_CODE (part) != USE)
160 : : break;
161 : : }
162 : :
163 : 13323339 : if (i < 0)
164 : : {
165 : 4156 : if (check_for_inc_dec (insn))
166 : 4156 : delete_insn_and_edges (insn);
167 : : /* We're done with this insn. */
168 : 4156 : goto done;
169 : : }
170 : :
171 : : /* It's not a no-op, but we can try to simplify it. */
172 : 40787851 : for (i = XVECLEN (body, 0) - 1; i >= 0; --i)
173 : 27468668 : if (GET_CODE (XVECEXP (body, 0, i)) == SET)
174 : 13987624 : count += reload_cse_simplify_set (XVECEXP (body, 0, i), insn);
175 : :
176 : 13319183 : if (count > 0)
177 : 7226 : apply_change_group ();
178 : : else
179 : 13311957 : reload_cse_simplify_operands (insn, testreg);
180 : : }
181 : :
182 : : /* If sp += const_int insn is changed into sp = reg;, add REG_EQUAL
183 : : note so that the stack_adjustments pass can undo it if beneficial. */
184 : 177840175 : if (sp_addend
185 : 3257812 : && SET_DEST (sp_set) == stack_pointer_rtx
186 : 3257812 : && REG_P (SET_SRC (sp_set)))
187 : 2962 : set_dst_reg_note (insn, REG_EQUAL,
188 : 2962 : gen_rtx_PLUS (Pmode, stack_pointer_rtx,
189 : : sp_addend), stack_pointer_rtx);
190 : :
191 : 177837213 : done:
192 : 356172048 : return (EDGE_COUNT (insn_bb->succs) != insn_bb_succs);
193 : : }
194 : :
195 : : /* Do a very simple CSE pass over the hard registers.
196 : :
197 : : This function detects no-op moves where we happened to assign two
198 : : different pseudo-registers to the same hard register, and then
199 : : copied one to the other. Reload will generate a useless
200 : : instruction copying a register to itself.
201 : :
202 : : This function also detects cases where we load a value from memory
203 : : into two different registers, and (if memory is more expensive than
204 : : registers) changes it to simply copy the first register into the
205 : : second register.
206 : :
207 : : Another optimization is performed that scans the operands of each
208 : : instruction to see whether the value is already available in a
209 : : hard register. It then replaces the operand with the hard register
210 : : if possible, much like an optional reload would. */
211 : :
212 : : static void
213 : 1922443 : reload_cse_regs_1 (void)
214 : : {
215 : 1922443 : bool cfg_changed = false;
216 : 1922443 : basic_block bb;
217 : 1922443 : rtx_insn *insn;
218 : 1922443 : rtx testreg = gen_rtx_REG (word_mode, LAST_VIRTUAL_REGISTER + 1);
219 : :
220 : 1922443 : cselib_init (CSELIB_RECORD_MEMORY);
221 : 1922443 : init_alias_analysis ();
222 : :
223 : 21674673 : FOR_EACH_BB_FN (bb, cfun)
224 : 247785387 : FOR_BB_INSNS (bb, insn)
225 : : {
226 : 228033157 : if (INSN_P (insn))
227 : 186634840 : cfg_changed |= reload_cse_simplify (insn, testreg);
228 : :
229 : 228033157 : cselib_process_insn (insn);
230 : : }
231 : :
232 : : /* Clean up. */
233 : 1922443 : end_alias_analysis ();
234 : 1922443 : cselib_finish ();
235 : 1922443 : if (cfg_changed)
236 : 81 : cleanup_cfg (0);
237 : 1922443 : }
238 : :
239 : : /* Try to simplify a single SET instruction. SET is the set pattern.
240 : : INSN is the instruction it came from.
241 : : This function only handles one case: if we set a register to a value
242 : : which is not a register, we try to find that value in some other register
243 : : and change the set into a register copy. */
244 : :
245 : : static int
246 : 97102337 : reload_cse_simplify_set (rtx set, rtx_insn *insn)
247 : : {
248 : 97102337 : int did_change = 0;
249 : 97102337 : int dreg;
250 : 97102337 : rtx src;
251 : 97102337 : reg_class_t dclass;
252 : 97102337 : int old_cost;
253 : 97102337 : cselib_val *val;
254 : 97102337 : struct elt_loc_list *l;
255 : 97102337 : enum rtx_code extend_op = UNKNOWN;
256 : 97102337 : bool speed = optimize_bb_for_speed_p (BLOCK_FOR_INSN (insn));
257 : :
258 : 97102337 : dreg = true_regnum (SET_DEST (set));
259 : 97102337 : if (dreg < 0)
260 : : return 0;
261 : :
262 : 65918048 : src = SET_SRC (set);
263 : 65918048 : if (side_effects_p (src) || true_regnum (src) >= 0)
264 : 10623385 : return 0;
265 : :
266 : 55294663 : dclass = REGNO_REG_CLASS (dreg);
267 : :
268 : : /* When replacing a memory with a register, we need to honor assumptions
269 : : that combine made wrt the contents of sign bits. We'll do this by
270 : : generating an extend instruction instead of a reg->reg copy. Thus
271 : : the destination must be a register that we can widen. */
272 : 55294663 : if (MEM_P (src)
273 : : && (extend_op = load_extend_op (GET_MODE (src))) != UNKNOWN
274 : : && !REG_P (SET_DEST (set)))
275 : : return 0;
276 : :
277 : 55294663 : val = cselib_lookup (src, GET_MODE (SET_DEST (set)), 0, VOIDmode);
278 : 55294663 : if (! val)
279 : : return 0;
280 : :
281 : : /* If memory loads are cheaper than register copies, don't change them. */
282 : 5598399 : if (MEM_P (src))
283 : 700104 : old_cost = memory_move_cost (GET_MODE (src), dclass, true);
284 : 4898295 : else if (REG_P (src))
285 : 0 : old_cost = register_move_cost (GET_MODE (src),
286 : 0 : REGNO_REG_CLASS (REGNO (src)), dclass);
287 : : else
288 : 4898295 : old_cost = set_src_cost (src, GET_MODE (SET_DEST (set)), speed);
289 : :
290 : 11269266 : for (l = val->locs; l; l = l->next)
291 : : {
292 : 5670867 : rtx this_rtx = l->loc;
293 : 5670867 : int this_cost;
294 : :
295 : 5670867 : if (CONSTANT_P (this_rtx) && ! references_value_p (this_rtx, 0))
296 : : {
297 : 1918792 : if (extend_op != UNKNOWN)
298 : : {
299 : : wide_int result;
300 : :
301 : : if (!CONST_SCALAR_INT_P (this_rtx))
302 : : continue;
303 : :
304 : : switch (extend_op)
305 : : {
306 : : case ZERO_EXTEND:
307 : : result = wide_int::from (rtx_mode_t (this_rtx,
308 : : GET_MODE (src)),
309 : : BITS_PER_WORD, UNSIGNED);
310 : : break;
311 : : case SIGN_EXTEND:
312 : : result = wide_int::from (rtx_mode_t (this_rtx,
313 : : GET_MODE (src)),
314 : : BITS_PER_WORD, SIGNED);
315 : : break;
316 : : default:
317 : : gcc_unreachable ();
318 : : }
319 : : this_rtx = immed_wide_int_const (result, word_mode);
320 : : }
321 : :
322 : 1918792 : this_cost = set_src_cost (this_rtx, GET_MODE (SET_DEST (set)), speed);
323 : : }
324 : 3752075 : else if (REG_P (this_rtx))
325 : : {
326 : 840973 : if (extend_op != UNKNOWN)
327 : : {
328 : : this_rtx = gen_rtx_fmt_e (extend_op, word_mode, this_rtx);
329 : : this_cost = set_src_cost (this_rtx, word_mode, speed);
330 : : }
331 : : else
332 : 840973 : this_cost = register_move_cost (GET_MODE (this_rtx),
333 : 840973 : REGNO_REG_CLASS (REGNO (this_rtx)),
334 : : dclass);
335 : : }
336 : : else
337 : 2911102 : continue;
338 : :
339 : : /* If equal costs, prefer registers over anything else. That
340 : : tends to lead to smaller instructions on some machines. */
341 : 2759765 : if (this_cost < old_cost
342 : 2590673 : || (this_cost == old_cost
343 : 1932221 : && REG_P (this_rtx)
344 : 21204 : && !REG_P (SET_SRC (set))))
345 : : {
346 : 174415 : if (extend_op != UNKNOWN
347 : : && REG_CAN_CHANGE_MODE_P (REGNO (SET_DEST (set)),
348 : : GET_MODE (SET_DEST (set)), word_mode))
349 : : {
350 : : rtx wide_dest = gen_rtx_REG (word_mode, REGNO (SET_DEST (set)));
351 : : ORIGINAL_REGNO (wide_dest) = ORIGINAL_REGNO (SET_DEST (set));
352 : : validate_change (insn, &SET_DEST (set), wide_dest, 1);
353 : : }
354 : :
355 : 174415 : validate_unshare_change (insn, &SET_SRC (set), this_rtx, 1);
356 : 174415 : old_cost = this_cost, did_change = 1;
357 : : }
358 : : }
359 : :
360 : : return did_change;
361 : : }
362 : :
363 : : /* Try to replace operands in INSN with equivalent values that are already
364 : : in registers. This can be viewed as optional reloading.
365 : :
366 : : For each non-register operand in the insn, see if any hard regs are
367 : : known to be equivalent to that operand. Record the alternatives which
368 : : can accept these hard registers. Among all alternatives, select the
369 : : ones which are better or equal to the one currently matching, where
370 : : "better" is in terms of '?' and '!' constraints. Among the remaining
371 : : alternatives, select the one which replaces most operands with
372 : : hard registers. */
373 : :
374 : : static int
375 : 96016830 : reload_cse_simplify_operands (rtx_insn *insn, rtx testreg)
376 : : {
377 : 96016830 : int i, j;
378 : :
379 : : /* For each operand, all registers that are equivalent to it. */
380 : 96016830 : HARD_REG_SET equiv_regs[MAX_RECOG_OPERANDS];
381 : :
382 : 96016830 : const char *constraints[MAX_RECOG_OPERANDS];
383 : :
384 : : /* Vector recording how bad an alternative is. */
385 : 96016830 : int *alternative_reject;
386 : : /* Vector recording how many registers can be introduced by choosing
387 : : this alternative. */
388 : 96016830 : int *alternative_nregs;
389 : : /* Array of vectors recording, for each operand and each alternative,
390 : : which hard register to substitute, or -1 if the operand should be
391 : : left as it is. */
392 : 96016830 : int *op_alt_regno[MAX_RECOG_OPERANDS];
393 : : /* Array of alternatives, sorted in order of decreasing desirability. */
394 : 96016830 : int *alternative_order;
395 : :
396 : 96016830 : extract_constrain_insn (insn);
397 : :
398 : 96016830 : if (recog_data.n_alternatives == 0 || recog_data.n_operands == 0)
399 : : return 0;
400 : :
401 : 83186721 : alternative_reject = XALLOCAVEC (int, recog_data.n_alternatives);
402 : 83186721 : alternative_nregs = XALLOCAVEC (int, recog_data.n_alternatives);
403 : 83186721 : alternative_order = XALLOCAVEC (int, recog_data.n_alternatives);
404 : 83186721 : memset (alternative_reject, 0, recog_data.n_alternatives * sizeof (int));
405 : 83186721 : memset (alternative_nregs, 0, recog_data.n_alternatives * sizeof (int));
406 : :
407 : : /* For each operand, find out which regs are equivalent. */
408 : 269032217 : for (i = 0; i < recog_data.n_operands; i++)
409 : : {
410 : : cselib_val *v;
411 : : struct elt_loc_list *l;
412 : : rtx op;
413 : :
414 : 185845496 : CLEAR_HARD_REG_SET (equiv_regs[i]);
415 : :
416 : : /* cselib blows up on CODE_LABELs. Trying to fix that doesn't seem
417 : : right, so avoid the problem here. Similarly NOTE_INSN_DELETED_LABEL.
418 : : Likewise if we have a constant and the insn pattern doesn't tell us
419 : : the mode we need. */
420 : 185845496 : if (LABEL_P (recog_data.operand[i])
421 : 185832443 : || (NOTE_P (recog_data.operand[i])
422 : 80 : && NOTE_KIND (recog_data.operand[i]) == NOTE_INSN_DELETED_LABEL)
423 : 185832363 : || (CONSTANT_P (recog_data.operand[i])
424 : 31649374 : && recog_data.operand_mode[i] == VOIDmode))
425 : 545217 : continue;
426 : :
427 : 185300279 : op = recog_data.operand[i];
428 : 185300279 : if (MEM_P (op) && load_extend_op (GET_MODE (op)) != UNKNOWN)
429 : : {
430 : : rtx set = single_set (insn);
431 : :
432 : : /* We might have multiple sets, some of which do implicit
433 : : extension. Punt on this for now. */
434 : : if (! set)
435 : : continue;
436 : : /* If the destination is also a MEM or a STRICT_LOW_PART, no
437 : : extension applies.
438 : : Also, if there is an explicit extension, we don't have to
439 : : worry about an implicit one. */
440 : : else if (MEM_P (SET_DEST (set))
441 : : || GET_CODE (SET_DEST (set)) == STRICT_LOW_PART
442 : : || GET_CODE (SET_SRC (set)) == ZERO_EXTEND
443 : : || GET_CODE (SET_SRC (set)) == SIGN_EXTEND)
444 : : ; /* Continue ordinary processing. */
445 : : /* If the register cannot change mode to word_mode, it follows that
446 : : it cannot have been used in word_mode. */
447 : : else if (REG_P (SET_DEST (set))
448 : : && !REG_CAN_CHANGE_MODE_P (REGNO (SET_DEST (set)),
449 : : GET_MODE (SET_DEST (set)),
450 : : word_mode))
451 : : ; /* Continue ordinary processing. */
452 : : /* If this is a straight load, make the extension explicit. */
453 : : else if (REG_P (SET_DEST (set))
454 : : && recog_data.n_operands == 2
455 : : && SET_SRC (set) == op
456 : : && SET_DEST (set) == recog_data.operand[1-i])
457 : : {
458 : : validate_change (insn, recog_data.operand_loc[i],
459 : : gen_rtx_fmt_e (load_extend_op (GET_MODE (op)),
460 : : word_mode, op),
461 : : 1);
462 : : validate_change (insn, recog_data.operand_loc[1-i],
463 : : gen_rtx_REG (word_mode, REGNO (SET_DEST (set))),
464 : : 1);
465 : : if (! apply_change_group ())
466 : : return 0;
467 : : return reload_cse_simplify_operands (insn, testreg);
468 : : }
469 : : else
470 : : /* ??? There might be arithmetic operations with memory that are
471 : : safe to optimize, but is it worth the trouble? */
472 : : continue;
473 : : }
474 : :
475 : 185300279 : if (side_effects_p (op))
476 : 4474516 : continue;
477 : 180825763 : v = cselib_lookup (op, recog_data.operand_mode[i], 0, VOIDmode);
478 : 180825763 : if (! v)
479 : 119266730 : continue;
480 : :
481 : 180479211 : for (l = v->locs; l; l = l->next)
482 : 118920178 : if (REG_P (l->loc))
483 : 64095286 : SET_HARD_REG_BIT (equiv_regs[i], REGNO (l->loc));
484 : : }
485 : :
486 : 83186721 : alternative_mask preferred = get_preferred_alternatives (insn);
487 : 269032217 : for (i = 0; i < recog_data.n_operands; i++)
488 : : {
489 : 185845496 : machine_mode mode;
490 : 185845496 : int regno;
491 : 185845496 : const char *p;
492 : :
493 : 185845496 : op_alt_regno[i] = XALLOCAVEC (int, recog_data.n_alternatives);
494 : 2738505574 : for (j = 0; j < recog_data.n_alternatives; j++)
495 : 2552660078 : op_alt_regno[i][j] = -1;
496 : :
497 : 185845496 : p = constraints[i] = recog_data.constraints[i];
498 : 185845496 : mode = recog_data.operand_mode[i];
499 : :
500 : : /* Add the reject values for each alternative given by the constraints
501 : : for this operand. */
502 : 185845496 : j = 0;
503 : 7402692164 : while (*p != '\0')
504 : : {
505 : 7216846668 : char c = *p++;
506 : 7216846668 : if (c == ',')
507 : 2358451459 : j++;
508 : 4858395209 : else if (c == '?')
509 : 586039575 : alternative_reject[j] += 3;
510 : 4272355634 : else if (c == '!')
511 : 18440307 : alternative_reject[j] += 300;
512 : : }
513 : :
514 : : /* We won't change operands which are already registers. We
515 : : also don't want to modify output operands. */
516 : 185845496 : regno = true_regnum (recog_data.operand[i]);
517 : 185845496 : if (regno >= 0
518 : 74058307 : || constraints[i][0] == '='
519 : 55882178 : || constraints[i][0] == '+')
520 : 130078642 : continue;
521 : :
522 : 5186317422 : for (regno = 0; regno < FIRST_PSEUDO_REGISTER; regno++)
523 : : {
524 : 5130550568 : enum reg_class rclass = NO_REGS;
525 : :
526 : 5130550568 : if (! TEST_HARD_REG_BIT (equiv_regs[i], regno))
527 : 5129802012 : continue;
528 : :
529 : 748556 : set_mode_and_regno (testreg, mode, regno);
530 : :
531 : : /* We found a register equal to this operand. Now look for all
532 : : alternatives that can accept this register and have not been
533 : : assigned a register they can use yet. */
534 : 748556 : j = 0;
535 : 748556 : p = constraints[i];
536 : 38692110 : for (;;)
537 : : {
538 : 38692110 : char c = *p;
539 : :
540 : 38692110 : switch (c)
541 : : {
542 : 197725 : case 'g':
543 : 197725 : rclass = reg_class_subunion[rclass][GENERAL_REGS];
544 : 197725 : break;
545 : :
546 : 24424173 : default:
547 : 24424173 : rclass
548 : 24424173 : = (reg_class_subunion
549 : 24424173 : [rclass]
550 : 24424173 : [reg_class_for_constraint (lookup_constraint (p))]);
551 : 24424173 : break;
552 : :
553 : 14070212 : case ',': case '\0':
554 : : /* See if REGNO fits this alternative, and set it up as the
555 : : replacement register if we don't have one for this
556 : : alternative yet and the operand being replaced is not
557 : : a cheap CONST_INT. */
558 : 14070212 : if (op_alt_regno[i][j] == -1
559 : 13999988 : && TEST_BIT (preferred, j)
560 : 9652874 : && reg_fits_class_p (testreg, rclass, 0, mode)
561 : 16487744 : && (!CONST_INT_P (recog_data.operand[i])
562 : 2274599 : || (set_src_cost (recog_data.operand[i], mode,
563 : : optimize_bb_for_speed_p
564 : 2274599 : (BLOCK_FOR_INSN (insn)))
565 : 2274599 : > set_src_cost (testreg, mode,
566 : : optimize_bb_for_speed_p
567 : 2274599 : (BLOCK_FOR_INSN (insn))))))
568 : : {
569 : 142933 : alternative_nregs[j]++;
570 : 142933 : op_alt_regno[i][j] = regno;
571 : : }
572 : 14070212 : j++;
573 : 14070212 : rclass = NO_REGS;
574 : 14070212 : break;
575 : : }
576 : 38692110 : p += CONSTRAINT_LEN (c, p);
577 : :
578 : 38692110 : if (c == '\0')
579 : : break;
580 : : }
581 : : }
582 : : }
583 : :
584 : : /* The loop below sets alternative_order[0] but -Wmaybe-uninitialized
585 : : can't know that. Clear it here to avoid the warning. */
586 : 83186721 : alternative_order[0] = 0;
587 : 83186721 : gcc_assert (!recog_data.n_alternatives
588 : : || (which_alternative >= 0
589 : : && which_alternative < recog_data.n_alternatives));
590 : :
591 : : /* Record all alternatives which are better or equal to the currently
592 : : matching one in the alternative_order array. */
593 : 1304175096 : for (i = j = 0; i < recog_data.n_alternatives; i++)
594 : 1220988375 : if (alternative_reject[i] <= alternative_reject[which_alternative])
595 : 706564154 : alternative_order[j++] = i;
596 : 83186721 : recog_data.n_alternatives = j;
597 : :
598 : : /* Sort it. Given a small number of alternatives, a dumb algorithm
599 : : won't hurt too much. */
600 : 706564154 : for (i = 0; i < recog_data.n_alternatives - 1; i++)
601 : : {
602 : 623377433 : int best = i;
603 : 623377433 : int best_reject = alternative_reject[alternative_order[i]];
604 : 623377433 : int best_nregs = alternative_nregs[alternative_order[i]];
605 : :
606 : 4334936807 : for (j = i + 1; j < recog_data.n_alternatives; j++)
607 : : {
608 : 3711559374 : int this_reject = alternative_reject[alternative_order[j]];
609 : 3711559374 : int this_nregs = alternative_nregs[alternative_order[j]];
610 : :
611 : 3711559374 : if (this_reject < best_reject
612 : 3704730951 : || (this_reject == best_reject && this_nregs > best_nregs))
613 : : {
614 : 6907082 : best = j;
615 : 6907082 : best_reject = this_reject;
616 : 6907082 : best_nregs = this_nregs;
617 : : }
618 : : }
619 : :
620 : 623377433 : std::swap (alternative_order[best], alternative_order[i]);
621 : : }
622 : :
623 : : /* Substitute the operands as determined by op_alt_regno for the best
624 : : alternative. */
625 : 83186721 : j = alternative_order[0];
626 : :
627 : 269032217 : for (i = 0; i < recog_data.n_operands; i++)
628 : : {
629 : 185845496 : machine_mode mode = recog_data.operand_mode[i];
630 : 185845496 : if (op_alt_regno[i][j] == -1)
631 : 185791298 : continue;
632 : :
633 : 54198 : validate_change (insn, recog_data.operand_loc[i],
634 : : gen_rtx_REG (mode, op_alt_regno[i][j]), 1);
635 : : }
636 : :
637 : 84460357 : for (i = recog_data.n_dups - 1; i >= 0; i--)
638 : : {
639 : 1273636 : int op = recog_data.dup_num[i];
640 : 1273636 : machine_mode mode = recog_data.operand_mode[op];
641 : :
642 : 1273636 : if (op_alt_regno[op][j] == -1)
643 : 1273377 : continue;
644 : :
645 : 259 : validate_change (insn, recog_data.dup_loc[i],
646 : : gen_rtx_REG (mode, op_alt_regno[op][j]), 1);
647 : : }
648 : :
649 : 83186721 : return apply_change_group ();
650 : : }
651 : :
652 : : /* If reload couldn't use reg+reg+offset addressing, try to use reg+reg
653 : : addressing now.
654 : : This code might also be useful when reload gave up on reg+reg addressing
655 : : because of clashes between the return register and INDEX_REG_CLASS. */
656 : :
657 : : /* The maximum number of uses of a register we can keep track of to
658 : : replace them with reg+reg addressing. */
659 : : #define RELOAD_COMBINE_MAX_USES 16
660 : :
661 : : /* Describes a recorded use of a register. */
662 : : struct reg_use
663 : : {
664 : : /* The insn where a register has been used. */
665 : : rtx_insn *insn;
666 : : /* Points to the memory reference enclosing the use, if any, NULL_RTX
667 : : otherwise. */
668 : : rtx containing_mem;
669 : : /* Location of the register within INSN. */
670 : : rtx *usep;
671 : : /* The reverse uid of the insn. */
672 : : int ruid;
673 : : };
674 : :
675 : : /* If the register is used in some unknown fashion, USE_INDEX is negative.
676 : : If it is dead, USE_INDEX is RELOAD_COMBINE_MAX_USES, and STORE_RUID
677 : : indicates where it is first set or clobbered.
678 : : Otherwise, USE_INDEX is the index of the last encountered use of the
679 : : register (which is first among these we have seen since we scan backwards).
680 : : USE_RUID indicates the first encountered, i.e. last, of these uses.
681 : : If ALL_OFFSETS_MATCH is true, all encountered uses were inside a PLUS
682 : : with a constant offset; OFFSET contains this constant in that case.
683 : : STORE_RUID is always meaningful if we only want to use a value in a
684 : : register in a different place: it denotes the next insn in the insn
685 : : stream (i.e. the last encountered) that sets or clobbers the register.
686 : : REAL_STORE_RUID is similar, but clobbers are ignored when updating it.
687 : : EXPR is the expression used when storing the register. */
688 : : static struct
689 : : {
690 : : struct reg_use reg_use[RELOAD_COMBINE_MAX_USES];
691 : : rtx offset;
692 : : int use_index;
693 : : int store_ruid;
694 : : int real_store_ruid;
695 : : int use_ruid;
696 : : bool all_offsets_match;
697 : : rtx expr;
698 : : } reg_state[FIRST_PSEUDO_REGISTER];
699 : :
700 : : /* Reverse linear uid. This is increased in reload_combine while scanning
701 : : the instructions from last to first. It is used to set last_label_ruid
702 : : and the store_ruid / use_ruid fields in reg_state. */
703 : : static int reload_combine_ruid;
704 : :
705 : : /* The RUID of the last label we encountered in reload_combine. */
706 : : static int last_label_ruid;
707 : :
708 : : /* The RUID of the last jump we encountered in reload_combine. */
709 : : static int last_jump_ruid;
710 : :
711 : : /* The register numbers of the first and last index register. A value of
712 : : -1 in LAST_INDEX_REG indicates that we've previously computed these
713 : : values and found no suitable index registers. */
714 : : static int first_index_reg = -1;
715 : : static int last_index_reg;
716 : :
717 : : #define LABEL_LIVE(LABEL) \
718 : : (label_live[CODE_LABEL_NUMBER (LABEL) - min_labelno])
719 : :
720 : : /* Subroutine of reload_combine_split_ruids, called to fix up a single
721 : : ruid pointed to by *PRUID if it is higher than SPLIT_RUID. */
722 : :
723 : : static inline void
724 : 182443 : reload_combine_split_one_ruid (int *pruid, int split_ruid)
725 : : {
726 : 182443 : if (*pruid > split_ruid)
727 : 7911 : (*pruid)++;
728 : : }
729 : :
730 : : /* Called when we insert a new insn in a position we've already passed in
731 : : the scan. Examine all our state, increasing all ruids that are higher
732 : : than SPLIT_RUID by one in order to make room for a new insn. */
733 : :
734 : : static void
735 : 647 : reload_combine_split_ruids (int split_ruid)
736 : : {
737 : 647 : unsigned i;
738 : :
739 : 647 : reload_combine_split_one_ruid (&reload_combine_ruid, split_ruid);
740 : 647 : reload_combine_split_one_ruid (&last_label_ruid, split_ruid);
741 : 647 : reload_combine_split_one_ruid (&last_jump_ruid, split_ruid);
742 : :
743 : 60171 : for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
744 : : {
745 : 59524 : int j, idx = reg_state[i].use_index;
746 : 59524 : reload_combine_split_one_ruid (®_state[i].use_ruid, split_ruid);
747 : 59524 : reload_combine_split_one_ruid (®_state[i].store_ruid, split_ruid);
748 : 59524 : reload_combine_split_one_ruid (®_state[i].real_store_ruid,
749 : : split_ruid);
750 : 59524 : if (idx < 0)
751 : 24481 : continue;
752 : 36973 : for (j = idx; j < RELOAD_COMBINE_MAX_USES; j++)
753 : : {
754 : 3357 : reload_combine_split_one_ruid (®_state[i].reg_use[j].ruid,
755 : : split_ruid);
756 : : }
757 : : }
758 : 647 : }
759 : :
760 : : /* Called when we are about to rescan a previously encountered insn with
761 : : reload_combine_note_use after modifying some part of it. This clears all
762 : : information about uses in that particular insn. */
763 : :
764 : : static void
765 : 5646 : reload_combine_purge_insn_uses (rtx_insn *insn)
766 : : {
767 : 5646 : unsigned i;
768 : :
769 : 525078 : for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
770 : : {
771 : 519432 : int j, k, idx = reg_state[i].use_index;
772 : 519432 : if (idx < 0)
773 : 117807 : continue;
774 : : j = k = RELOAD_COMBINE_MAX_USES;
775 : 456166 : while (j-- > idx)
776 : : {
777 : 54541 : if (reg_state[i].reg_use[j].insn != insn)
778 : : {
779 : 48221 : k--;
780 : 48221 : if (k != j)
781 : 3671 : reg_state[i].reg_use[k] = reg_state[i].reg_use[j];
782 : : }
783 : : }
784 : 401625 : reg_state[i].use_index = k;
785 : : }
786 : 5646 : }
787 : :
788 : : /* Called when we need to forget about all uses of REGNO after an insn
789 : : which is identified by RUID. */
790 : :
791 : : static void
792 : 647 : reload_combine_purge_reg_uses_after_ruid (unsigned regno, int ruid)
793 : : {
794 : 647 : int j, k, idx = reg_state[regno].use_index;
795 : 647 : if (idx < 0)
796 : : return;
797 : : j = k = RELOAD_COMBINE_MAX_USES;
798 : 2563 : while (j-- > idx)
799 : : {
800 : 1916 : if (reg_state[regno].reg_use[j].ruid >= ruid)
801 : : {
802 : 829 : k--;
803 : 829 : if (k != j)
804 : 640 : reg_state[regno].reg_use[k] = reg_state[regno].reg_use[j];
805 : : }
806 : : }
807 : 647 : reg_state[regno].use_index = k;
808 : : }
809 : :
810 : : /* Find the use of REGNO with the ruid that is highest among those
811 : : lower than RUID_LIMIT, and return it if it is the only use of this
812 : : reg in the insn. Return NULL otherwise. */
813 : :
814 : : static struct reg_use *
815 : 3491847 : reload_combine_closest_single_use (unsigned regno, int ruid_limit)
816 : : {
817 : 3491847 : int i, best_ruid = 0;
818 : 3491847 : int use_idx = reg_state[regno].use_index;
819 : 3491847 : struct reg_use *retval;
820 : :
821 : 3491847 : if (use_idx < 0)
822 : : return NULL;
823 : : retval = NULL;
824 : 3578571 : for (i = use_idx; i < RELOAD_COMBINE_MAX_USES; i++)
825 : : {
826 : 2078929 : struct reg_use *use = reg_state[regno].reg_use + i;
827 : 2078929 : int this_ruid = use->ruid;
828 : 2078929 : if (this_ruid >= ruid_limit)
829 : 779821 : continue;
830 : 1299108 : if (this_ruid > best_ruid)
831 : : {
832 : : best_ruid = this_ruid;
833 : : retval = use;
834 : : }
835 : 345960 : else if (this_ruid == best_ruid)
836 : 2078929 : retval = NULL;
837 : : }
838 : 1499642 : if (last_label_ruid >= best_ruid)
839 : 619252 : return NULL;
840 : : return retval;
841 : : }
842 : :
843 : : /* After we've moved an add insn, fix up any debug insns that occur
844 : : between the old location of the add and the new location. REG is
845 : : the destination register of the add insn; REPLACEMENT is the
846 : : SET_SRC of the add. FROM and TO specify the range in which we
847 : : should make this change on debug insns. */
848 : :
849 : : static void
850 : 746 : fixup_debug_insns (rtx reg, rtx replacement, rtx_insn *from, rtx_insn *to)
851 : : {
852 : 746 : rtx_insn *insn;
853 : 6629 : for (insn = from; insn != to; insn = NEXT_INSN (insn))
854 : : {
855 : 5883 : rtx t;
856 : :
857 : 5883 : if (!DEBUG_BIND_INSN_P (insn))
858 : 4378 : continue;
859 : :
860 : 1505 : t = INSN_VAR_LOCATION_LOC (insn);
861 : 1505 : t = simplify_replace_rtx (t, reg, replacement);
862 : 1505 : validate_change (insn, &INSN_VAR_LOCATION_LOC (insn), t, 0);
863 : : }
864 : 746 : }
865 : :
866 : : /* Subroutine of reload_combine_recognize_const_pattern. Try to replace REG
867 : : with SRC in the insn described by USE, taking costs into account. Return
868 : : true if we made the replacement. */
869 : :
870 : : static bool
871 : 748128 : try_replace_in_use (struct reg_use *use, rtx reg, rtx src)
872 : : {
873 : 748128 : rtx_insn *use_insn = use->insn;
874 : 748128 : rtx mem = use->containing_mem;
875 : 748128 : bool speed = optimize_bb_for_speed_p (BLOCK_FOR_INSN (use_insn));
876 : :
877 : 748128 : if (mem != NULL_RTX)
878 : : {
879 : 16568 : addr_space_t as = MEM_ADDR_SPACE (mem);
880 : 16568 : rtx oldaddr = XEXP (mem, 0);
881 : 16568 : rtx newaddr = NULL_RTX;
882 : 16568 : int old_cost = address_cost (oldaddr, GET_MODE (mem), as, speed);
883 : 16568 : int new_cost;
884 : :
885 : 16568 : newaddr = simplify_replace_rtx (oldaddr, reg, src);
886 : 16568 : if (memory_address_addr_space_p (GET_MODE (mem), newaddr, as))
887 : : {
888 : 5596 : XEXP (mem, 0) = newaddr;
889 : 5596 : new_cost = address_cost (newaddr, GET_MODE (mem), as, speed);
890 : 5596 : XEXP (mem, 0) = oldaddr;
891 : 5596 : if (new_cost <= old_cost
892 : 5596 : && validate_change (use_insn,
893 : : &XEXP (mem, 0), newaddr, 0))
894 : : return true;
895 : : }
896 : : }
897 : : else
898 : : {
899 : 731560 : rtx new_set = single_set (use_insn);
900 : 731560 : if (new_set
901 : 730624 : && REG_P (SET_DEST (new_set))
902 : 289418 : && GET_CODE (SET_SRC (new_set)) == PLUS
903 : 16062 : && REG_P (XEXP (SET_SRC (new_set), 0))
904 : 15077 : && CONSTANT_P (XEXP (SET_SRC (new_set), 1)))
905 : : {
906 : 1115 : rtx new_src;
907 : 1115 : machine_mode mode = GET_MODE (SET_DEST (new_set));
908 : 1115 : int old_cost = set_src_cost (SET_SRC (new_set), mode, speed);
909 : :
910 : 1115 : gcc_assert (rtx_equal_p (XEXP (SET_SRC (new_set), 0), reg));
911 : 1115 : new_src = simplify_replace_rtx (SET_SRC (new_set), reg, src);
912 : :
913 : 1115 : if (set_src_cost (new_src, mode, speed) <= old_cost
914 : 1115 : && validate_change (use_insn, &SET_SRC (new_set),
915 : : new_src, 0))
916 : : return true;
917 : : }
918 : : }
919 : : return false;
920 : : }
921 : :
922 : : /* Called by reload_combine when scanning INSN. This function tries to detect
923 : : patterns where a constant is added to a register, and the result is used
924 : : in an address.
925 : : Return true if no further processing is needed on INSN; false if it wasn't
926 : : recognized and should be handled normally. */
927 : :
928 : : static bool
929 : 57706243 : reload_combine_recognize_const_pattern (rtx_insn *insn)
930 : : {
931 : 57706243 : int from_ruid = reload_combine_ruid;
932 : 57706243 : rtx set, pat, reg, src, addreg;
933 : 57706243 : unsigned int regno;
934 : 57706243 : struct reg_use *use;
935 : 57706243 : bool must_move_add;
936 : 57706243 : rtx_insn *add_moved_after_insn = NULL;
937 : 57706243 : int add_moved_after_ruid = 0;
938 : 57706243 : int clobbered_regno = -1;
939 : :
940 : 57706243 : set = single_set (insn);
941 : 57706243 : if (set == NULL_RTX)
942 : : return false;
943 : :
944 : 53752076 : reg = SET_DEST (set);
945 : 53752076 : src = SET_SRC (set);
946 : 53752076 : if (!REG_P (reg)
947 : 36901310 : || REG_NREGS (reg) != 1
948 : 36303167 : || GET_MODE (reg) != Pmode
949 : 74756549 : || reg == stack_pointer_rtx)
950 : : return false;
951 : :
952 : 19327284 : regno = REGNO (reg);
953 : :
954 : : /* We look for a REG1 = REG2 + CONSTANT insn, followed by either
955 : : uses of REG1 inside an address, or inside another add insn. If
956 : : possible and profitable, merge the addition into subsequent
957 : : uses. */
958 : 19327284 : if (GET_CODE (src) != PLUS
959 : 3649978 : || !REG_P (XEXP (src, 0))
960 : 3420144 : || !CONSTANT_P (XEXP (src, 1)))
961 : : return false;
962 : :
963 : 2838852 : addreg = XEXP (src, 0);
964 : 2838852 : must_move_add = rtx_equal_p (reg, addreg);
965 : :
966 : 2838852 : pat = PATTERN (insn);
967 : 2838852 : if (must_move_add && set != pat)
968 : : {
969 : : /* We have to be careful when moving the add; apart from the
970 : : single_set there may also be clobbers. Recognize one special
971 : : case, that of one clobber alongside the set (likely a clobber
972 : : of the CC register). */
973 : 752533 : gcc_assert (GET_CODE (PATTERN (insn)) == PARALLEL);
974 : 752533 : if (XVECLEN (pat, 0) != 2 || XVECEXP (pat, 0, 0) != set
975 : 752533 : || GET_CODE (XVECEXP (pat, 0, 1)) != CLOBBER
976 : 752533 : || !REG_P (XEXP (XVECEXP (pat, 0, 1), 0)))
977 : : return false;
978 : 752533 : clobbered_regno = REGNO (XEXP (XVECEXP (pat, 0, 1), 0));
979 : : }
980 : :
981 : 3491847 : do
982 : : {
983 : 3491847 : use = reload_combine_closest_single_use (regno, from_ruid);
984 : :
985 : 3491847 : if (use)
986 : : /* Start the search for the next use from here. */
987 : 852442 : from_ruid = use->ruid;
988 : :
989 : 852442 : if (use && GET_MODE (*use->usep) == Pmode)
990 : : {
991 : 847788 : bool delete_add = false;
992 : 847788 : rtx_insn *use_insn = use->insn;
993 : 847788 : int use_ruid = use->ruid;
994 : :
995 : : /* Avoid moving the add insn past a jump. */
996 : 847788 : if (must_move_add && use_ruid <= last_jump_ruid)
997 : : break;
998 : :
999 : : /* If the add clobbers another hard reg in parallel, don't move
1000 : : it past a real set of this hard reg. */
1001 : 847491 : if (must_move_add && clobbered_regno >= 0
1002 : 111163 : && reg_state[clobbered_regno].real_store_ruid >= use_ruid)
1003 : : break;
1004 : :
1005 : 825165 : gcc_assert (reg_state[regno].store_ruid <= use_ruid);
1006 : : /* Avoid moving a use of ADDREG past a point where it is stored. */
1007 : 825165 : if (reg_state[REGNO (addreg)].store_ruid > use_ruid)
1008 : : break;
1009 : :
1010 : : /* We also must not move the addition past an insn that sets
1011 : : the same register, unless we can combine two add insns. */
1012 : 748148 : if (must_move_add && reg_state[regno].store_ruid == use_ruid)
1013 : : {
1014 : 28298 : if (use->containing_mem == NULL_RTX)
1015 : : delete_add = true;
1016 : : else
1017 : : break;
1018 : : }
1019 : :
1020 : 748128 : if (try_replace_in_use (use, reg, src))
1021 : : {
1022 : 5646 : reload_combine_purge_insn_uses (use_insn);
1023 : 5646 : reload_combine_note_use (&PATTERN (use_insn), use_insn,
1024 : : use_ruid, NULL_RTX);
1025 : :
1026 : 5646 : if (delete_add)
1027 : : {
1028 : 55 : fixup_debug_insns (reg, src, insn, use_insn);
1029 : 55 : delete_insn (insn);
1030 : 55 : return true;
1031 : : }
1032 : 5591 : if (must_move_add)
1033 : : {
1034 : 1093 : add_moved_after_insn = use_insn;
1035 : 1093 : add_moved_after_ruid = use_ruid;
1036 : : }
1037 : 5591 : continue;
1038 : : }
1039 : : }
1040 : : /* If we get here, we couldn't handle this use. */
1041 : 3386541 : if (must_move_add)
1042 : : break;
1043 : : }
1044 : 2637005 : while (use);
1045 : :
1046 : 2838797 : if (!must_move_add || add_moved_after_insn == NULL_RTX)
1047 : : /* Process the add normally. */
1048 : : return false;
1049 : :
1050 : 647 : fixup_debug_insns (reg, src, insn, add_moved_after_insn);
1051 : :
1052 : 647 : reorder_insns (insn, insn, add_moved_after_insn);
1053 : 647 : reload_combine_purge_reg_uses_after_ruid (regno, add_moved_after_ruid);
1054 : 647 : reload_combine_split_ruids (add_moved_after_ruid - 1);
1055 : 647 : reload_combine_note_use (&PATTERN (insn), insn,
1056 : : add_moved_after_ruid, NULL_RTX);
1057 : 647 : reg_state[regno].store_ruid = add_moved_after_ruid;
1058 : :
1059 : 647 : return true;
1060 : : }
1061 : :
1062 : : /* Called by reload_combine when scanning INSN. Try to detect a pattern we
1063 : : can handle and improve. Return true if no further processing is needed on
1064 : : INSN; false if it wasn't recognized and should be handled normally. */
1065 : :
1066 : : static bool
1067 : 57705541 : reload_combine_recognize_pattern (rtx_insn *insn)
1068 : : {
1069 : 57705541 : rtx set, reg, src;
1070 : :
1071 : 57705541 : set = single_set (insn);
1072 : 57705541 : if (set == NULL_RTX)
1073 : : return false;
1074 : :
1075 : 53751374 : reg = SET_DEST (set);
1076 : 53751374 : src = SET_SRC (set);
1077 : 53751374 : if (!REG_P (reg) || REG_NREGS (reg) != 1)
1078 : : return false;
1079 : :
1080 : 36302465 : unsigned int regno = REGNO (reg);
1081 : 36302465 : machine_mode mode = GET_MODE (reg);
1082 : :
1083 : 36302465 : if (reg_state[regno].use_index < 0
1084 : 36302465 : || reg_state[regno].use_index >= RELOAD_COMBINE_MAX_USES)
1085 : : return false;
1086 : :
1087 : 23522624 : for (int i = reg_state[regno].use_index;
1088 : 43121581 : i < RELOAD_COMBINE_MAX_USES; i++)
1089 : : {
1090 : 24259136 : struct reg_use *use = reg_state[regno].reg_use + i;
1091 : 24259136 : if (GET_MODE (*use->usep) != mode)
1092 : : return false;
1093 : : /* Don't try to adjust (use (REGX)). */
1094 : 23526893 : if (GET_CODE (PATTERN (use->insn)) == USE
1095 : 23526893 : && &XEXP (PATTERN (use->insn), 0) == use->usep)
1096 : : return false;
1097 : : }
1098 : :
1099 : : /* Look for (set (REGX) (CONST_INT))
1100 : : (set (REGX) (PLUS (REGX) (REGY)))
1101 : : ...
1102 : : ... (MEM (REGX)) ...
1103 : : and convert it to
1104 : : (set (REGZ) (CONST_INT))
1105 : : ...
1106 : : ... (MEM (PLUS (REGZ) (REGY)))... .
1107 : :
1108 : : First, check that we have (set (REGX) (PLUS (REGX) (REGY)))
1109 : : and that we know all uses of REGX before it dies.
1110 : : Also, explicitly check that REGX != REGY; our life information
1111 : : does not yet show whether REGY changes in this insn. */
1112 : :
1113 : 18862445 : if (GET_CODE (src) == PLUS
1114 : 2279375 : && reg_state[regno].all_offsets_match
1115 : 2040998 : && last_index_reg != -1
1116 : 2040998 : && REG_P (XEXP (src, 1))
1117 : 650463 : && rtx_equal_p (XEXP (src, 0), reg)
1118 : 463063 : && !rtx_equal_p (XEXP (src, 1), reg)
1119 : 19318859 : && last_label_ruid < reg_state[regno].use_ruid)
1120 : : {
1121 : 428111 : rtx base = XEXP (src, 1);
1122 : 428111 : rtx_insn *prev = prev_nonnote_nondebug_insn (insn);
1123 : 428111 : rtx prev_set = prev ? single_set (prev) : NULL_RTX;
1124 : 428111 : rtx index_reg = NULL_RTX;
1125 : 428111 : rtx reg_sum = NULL_RTX;
1126 : 428111 : int i;
1127 : :
1128 : : /* Now we need to set INDEX_REG to an index register (denoted as
1129 : : REGZ in the illustration above) and REG_SUM to the expression
1130 : : register+register that we want to use to substitute uses of REG
1131 : : (typically in MEMs) with. First check REG and BASE for being
1132 : : index registers; we can use them even if they are not dead. */
1133 : 428111 : if (TEST_HARD_REG_BIT (reg_class_contents[INDEX_REG_CLASS], regno)
1134 : 428111 : || TEST_HARD_REG_BIT (reg_class_contents[INDEX_REG_CLASS],
1135 : : REGNO (base)))
1136 : : {
1137 : : index_reg = reg;
1138 : : reg_sum = src;
1139 : : }
1140 : : else
1141 : : {
1142 : : /* Otherwise, look for a free index register. Since we have
1143 : : checked above that neither REG nor BASE are index registers,
1144 : : if we find anything at all, it will be different from these
1145 : : two registers. */
1146 : 8642228 : for (i = first_index_reg; i <= last_index_reg; i++)
1147 : : {
1148 : 8554982 : if (TEST_HARD_REG_BIT (reg_class_contents[INDEX_REG_CLASS], i)
1149 : 2969337 : && reg_state[i].use_index == RELOAD_COMBINE_MAX_USES
1150 : 1528285 : && reg_state[i].store_ruid <= reg_state[regno].use_ruid
1151 : 1513448 : && (crtl->abi->clobbers_full_reg_p (i)
1152 : 317337 : || df_regs_ever_live_p (i))
1153 : 1269917 : && (!frame_pointer_needed || i != HARD_FRAME_POINTER_REGNUM)
1154 : 1268940 : && !fixed_regs[i] && !global_regs[i]
1155 : 510412 : && hard_regno_nregs (i, GET_MODE (reg)) == 1
1156 : 8676393 : && targetm.hard_regno_scratch_ok (i))
1157 : : {
1158 : 121411 : index_reg = gen_rtx_REG (GET_MODE (reg), i);
1159 : 121411 : reg_sum = gen_rtx_PLUS (GET_MODE (reg), index_reg, base);
1160 : 121411 : break;
1161 : : }
1162 : : }
1163 : : }
1164 : :
1165 : : /* Check that PREV_SET is indeed (set (REGX) (CONST_INT)) and that
1166 : : (REGY), i.e. BASE, is not clobbered before the last use we'll
1167 : : create. */
1168 : 428111 : if (reg_sum
1169 : 428111 : && prev_set
1170 : 335619 : && CONST_INT_P (SET_SRC (prev_set))
1171 : 7071 : && rtx_equal_p (SET_DEST (prev_set), reg)
1172 : 428111 : && (reg_state[REGNO (base)].store_ruid
1173 : 2120 : <= reg_state[regno].use_ruid))
1174 : : {
1175 : : /* Change destination register and, if necessary, the constant
1176 : : value in PREV, the constant loading instruction. */
1177 : 2101 : validate_change (prev, &SET_DEST (prev_set), index_reg, 1);
1178 : 2101 : if (reg_state[regno].offset != const0_rtx)
1179 : : {
1180 : 0 : HOST_WIDE_INT c
1181 : 0 : = trunc_int_for_mode (UINTVAL (SET_SRC (prev_set))
1182 : 0 : + UINTVAL (reg_state[regno].offset),
1183 : 0 : GET_MODE (index_reg));
1184 : 0 : validate_change (prev, &SET_SRC (prev_set), GEN_INT (c), 1);
1185 : : }
1186 : :
1187 : : /* Now for every use of REG that we have recorded, replace REG
1188 : : with REG_SUM. */
1189 : 4242 : for (i = reg_state[regno].use_index;
1190 : 4242 : i < RELOAD_COMBINE_MAX_USES; i++)
1191 : 2141 : validate_unshare_change (reg_state[regno].reg_use[i].insn,
1192 : : reg_state[regno].reg_use[i].usep,
1193 : : /* Each change must have its own
1194 : : replacement. */
1195 : : reg_sum, 1);
1196 : :
1197 : 2101 : if (apply_change_group ())
1198 : : {
1199 : 44 : struct reg_use *lowest_ruid = NULL;
1200 : :
1201 : : /* For every new use of REG_SUM, we have to record the use
1202 : : of BASE therein, i.e. operand 1. */
1203 : 102 : for (i = reg_state[regno].use_index;
1204 : 102 : i < RELOAD_COMBINE_MAX_USES; i++)
1205 : : {
1206 : 58 : struct reg_use *use = reg_state[regno].reg_use + i;
1207 : 58 : reload_combine_note_use (&XEXP (*use->usep, 1), use->insn,
1208 : : use->ruid, use->containing_mem);
1209 : 58 : if (lowest_ruid == NULL || use->ruid < lowest_ruid->ruid)
1210 : 58 : lowest_ruid = use;
1211 : : }
1212 : :
1213 : 44 : fixup_debug_insns (reg, reg_sum, insn, lowest_ruid->insn);
1214 : :
1215 : : /* Delete the reg-reg addition. */
1216 : 44 : delete_insn (insn);
1217 : :
1218 : 44 : if (reg_state[regno].offset != const0_rtx)
1219 : : /* Previous REG_EQUIV / REG_EQUAL notes for PREV
1220 : : are now invalid. */
1221 : 0 : remove_reg_equal_equiv_notes (prev);
1222 : :
1223 : 44 : reg_state[regno].use_index = RELOAD_COMBINE_MAX_USES;
1224 : 44 : return true;
1225 : : }
1226 : : }
1227 : : }
1228 : : return false;
1229 : : }
1230 : :
1231 : : static void
1232 : 1006512 : reload_combine (void)
1233 : : {
1234 : 1006512 : rtx_insn *insn, *prev;
1235 : 1006512 : basic_block bb;
1236 : 1006512 : unsigned int r;
1237 : 1006512 : int min_labelno, n_labels;
1238 : 1006512 : HARD_REG_SET ever_live_at_start, *label_live;
1239 : :
1240 : : /* To avoid wasting too much time later searching for an index register,
1241 : : determine the minimum and maximum index register numbers. */
1242 : 1006512 : if (INDEX_REG_CLASS == NO_REGS)
1243 : : last_index_reg = -1;
1244 : 1006512 : else if (first_index_reg == -1 && last_index_reg == 0)
1245 : : {
1246 : 12847671 : for (r = 0; r < FIRST_PSEUDO_REGISTER; r++)
1247 : 12709524 : if (TEST_HARD_REG_BIT (reg_class_contents[INDEX_REG_CLASS], r))
1248 : : {
1249 : 4282557 : if (first_index_reg == -1)
1250 : 138147 : first_index_reg = r;
1251 : :
1252 : 4282557 : last_index_reg = r;
1253 : : }
1254 : :
1255 : : /* If no index register is available, we can quit now. Set LAST_INDEX_REG
1256 : : to -1 so we'll know to quit early the next time we get here. */
1257 : 138147 : if (first_index_reg == -1)
1258 : : {
1259 : 0 : last_index_reg = -1;
1260 : 0 : return;
1261 : : }
1262 : : }
1263 : :
1264 : : /* Set up LABEL_LIVE and EVER_LIVE_AT_START. The register lifetime
1265 : : information is a bit fuzzy immediately after reload, but it's
1266 : : still good enough to determine which registers are live at a jump
1267 : : destination. */
1268 : 1006512 : min_labelno = get_first_label_num ();
1269 : 1006512 : n_labels = max_label_num () - min_labelno;
1270 : 1006512 : label_live = XNEWVEC (HARD_REG_SET, n_labels);
1271 : 1006512 : CLEAR_HARD_REG_SET (ever_live_at_start);
1272 : :
1273 : 11686095 : FOR_EACH_BB_REVERSE_FN (bb, cfun)
1274 : : {
1275 : 10679583 : insn = BB_HEAD (bb);
1276 : 10679583 : if (LABEL_P (insn))
1277 : : {
1278 : 4957254 : HARD_REG_SET live;
1279 : 4957254 : bitmap live_in = df_get_live_in (bb);
1280 : :
1281 : 9914508 : REG_SET_TO_HARD_REG_SET (live, live_in);
1282 : 4957254 : compute_use_by_pseudos (&live, live_in);
1283 : 4957254 : LABEL_LIVE (insn) = live;
1284 : 9914508 : ever_live_at_start |= live;
1285 : : }
1286 : : }
1287 : :
1288 : : /* Initialize last_label_ruid, reload_combine_ruid and reg_state. */
1289 : 1006512 : last_label_ruid = last_jump_ruid = reload_combine_ruid = 0;
1290 : 93605616 : for (r = 0; r < FIRST_PSEUDO_REGISTER; r++)
1291 : : {
1292 : 92599104 : reg_state[r].store_ruid = 0;
1293 : 92599104 : reg_state[r].real_store_ruid = 0;
1294 : 92599104 : if (fixed_regs[r])
1295 : 45847001 : reg_state[r].use_index = -1;
1296 : : else
1297 : 46752103 : reg_state[r].use_index = RELOAD_COMBINE_MAX_USES;
1298 : : }
1299 : :
1300 : 128107909 : for (insn = get_last_insn (); insn; insn = prev)
1301 : : {
1302 : 127101397 : bool control_flow_insn;
1303 : 127101397 : rtx note;
1304 : :
1305 : 127101397 : prev = PREV_INSN (insn);
1306 : :
1307 : : /* We cannot do our optimization across labels. Invalidating all the use
1308 : : information we have would be costly, so we just note where the label
1309 : : is and then later disable any optimization that would cross it. */
1310 : 127101397 : if (LABEL_P (insn))
1311 : 4964418 : last_label_ruid = reload_combine_ruid;
1312 : 122136979 : else if (BARRIER_P (insn))
1313 : : {
1314 : : /* Crossing a barrier resets all the use information. */
1315 : 270759456 : for (r = 0; r < FIRST_PSEUDO_REGISTER; r++)
1316 : 267848064 : if (! fixed_regs[r])
1317 : 129968245 : reg_state[r].use_index = RELOAD_COMBINE_MAX_USES;
1318 : : }
1319 : 119225587 : else if (INSN_P (insn) && volatile_insn_p (PATTERN (insn)))
1320 : : /* Optimizations across insns being marked as volatile must be
1321 : : prevented. All the usage information is invalidated
1322 : : here. */
1323 : 42049299 : for (r = 0; r < FIRST_PSEUDO_REGISTER; r++)
1324 : 41597156 : if (! fixed_regs[r]
1325 : 19575859 : && reg_state[r].use_index != RELOAD_COMBINE_MAX_USES)
1326 : 664266 : reg_state[r].use_index = -1;
1327 : :
1328 : 127101397 : if (! NONDEBUG_INSN_P (insn))
1329 : 69395154 : continue;
1330 : :
1331 : 57706243 : reload_combine_ruid++;
1332 : :
1333 : 57706243 : control_flow_insn = control_flow_insn_p (insn);
1334 : 57706243 : if (control_flow_insn)
1335 : 8170427 : last_jump_ruid = reload_combine_ruid;
1336 : :
1337 : 57706243 : if (reload_combine_recognize_const_pattern (insn)
1338 : 57706243 : || reload_combine_recognize_pattern (insn))
1339 : 746 : continue;
1340 : :
1341 : 57705497 : note_stores (insn, reload_combine_note_store, NULL);
1342 : :
1343 : 57705497 : if (CALL_P (insn))
1344 : : {
1345 : 4610193 : rtx link;
1346 : 4610193 : HARD_REG_SET used_regs = insn_callee_abi (insn).full_reg_clobbers ();
1347 : :
1348 : 428747949 : for (r = 0; r < FIRST_PSEUDO_REGISTER; r++)
1349 : 424137756 : if (TEST_HARD_REG_BIT (used_regs, r))
1350 : : {
1351 : 375874847 : reg_state[r].use_index = RELOAD_COMBINE_MAX_USES;
1352 : 375874847 : reg_state[r].store_ruid = reload_combine_ruid;
1353 : : }
1354 : :
1355 : 13525472 : for (link = CALL_INSN_FUNCTION_USAGE (insn); link;
1356 : 8915279 : link = XEXP (link, 1))
1357 : : {
1358 : 8915279 : rtx setuse = XEXP (link, 0);
1359 : 8915279 : rtx usage_rtx = XEXP (setuse, 0);
1360 : :
1361 : 8915279 : if (GET_CODE (setuse) == USE && REG_P (usage_rtx))
1362 : : {
1363 : 8387811 : unsigned int end_regno = END_REGNO (usage_rtx);
1364 : 16828103 : for (unsigned int i = REGNO (usage_rtx); i < end_regno; ++i)
1365 : 8440292 : reg_state[i].use_index = -1;
1366 : : }
1367 : : }
1368 : : }
1369 : :
1370 : 57705497 : if (control_flow_insn && !ANY_RETURN_P (PATTERN (insn)))
1371 : : {
1372 : : /* Non-spill registers might be used at the call destination in
1373 : : some unknown fashion, so we have to mark the unknown use. */
1374 : 8170427 : HARD_REG_SET *live;
1375 : :
1376 : 9505217 : if ((condjump_p (insn) || condjump_in_parallel_p (insn))
1377 : 8170509 : && JUMP_LABEL (insn))
1378 : : {
1379 : 6835719 : if (ANY_RETURN_P (JUMP_LABEL (insn)))
1380 : : live = NULL;
1381 : : else
1382 : 6835719 : live = &LABEL_LIVE (JUMP_LABEL (insn));
1383 : : }
1384 : : else
1385 : : live = &ever_live_at_start;
1386 : :
1387 : 8170427 : if (live)
1388 : 759849711 : for (r = 0; r < FIRST_PSEUDO_REGISTER; r++)
1389 : 751679284 : if (TEST_HARD_REG_BIT (*live, r))
1390 : 40245305 : reg_state[r].use_index = -1;
1391 : : }
1392 : :
1393 : 57705497 : reload_combine_note_use (&PATTERN (insn), insn, reload_combine_ruid,
1394 : : NULL_RTX);
1395 : :
1396 : 80239175 : for (note = REG_NOTES (insn); note; note = XEXP (note, 1))
1397 : : {
1398 : 22533678 : if (REG_NOTE_KIND (note) == REG_INC && REG_P (XEXP (note, 0)))
1399 : : {
1400 : 0 : int regno = REGNO (XEXP (note, 0));
1401 : 0 : reg_state[regno].store_ruid = reload_combine_ruid;
1402 : 0 : reg_state[regno].real_store_ruid = reload_combine_ruid;
1403 : 0 : reg_state[regno].use_index = -1;
1404 : : }
1405 : : }
1406 : : }
1407 : :
1408 : 1006512 : free (label_live);
1409 : : }
1410 : :
1411 : : /* Check if DST is a register or a subreg of a register; if it is,
1412 : : update store_ruid, real_store_ruid and use_index in the reg_state
1413 : : structure accordingly. Called via note_stores from reload_combine. */
1414 : :
1415 : : static void
1416 : 62171572 : reload_combine_note_store (rtx dst, const_rtx set, void *data ATTRIBUTE_UNUSED)
1417 : : {
1418 : 62171572 : int regno = 0;
1419 : 62171572 : int i;
1420 : 62171572 : machine_mode mode = GET_MODE (dst);
1421 : :
1422 : 62171572 : if (GET_CODE (dst) == SUBREG)
1423 : : {
1424 : 7120 : regno = subreg_regno_offset (REGNO (SUBREG_REG (dst)),
1425 : 3560 : GET_MODE (SUBREG_REG (dst)),
1426 : 3560 : SUBREG_BYTE (dst),
1427 : : GET_MODE (dst));
1428 : 3560 : dst = SUBREG_REG (dst);
1429 : : }
1430 : :
1431 : : /* Some targets do argument pushes without adding REG_INC notes. */
1432 : :
1433 : 62171572 : if (MEM_P (dst))
1434 : : {
1435 : 10126902 : dst = XEXP (dst, 0);
1436 : 10126902 : if (GET_CODE (dst) == PRE_INC || GET_CODE (dst) == POST_INC
1437 : 10126902 : || GET_CODE (dst) == PRE_DEC || GET_CODE (dst) == POST_DEC
1438 : 8534389 : || GET_CODE (dst) == PRE_MODIFY || GET_CODE (dst) == POST_MODIFY)
1439 : : {
1440 : 1676371 : unsigned int end_regno = END_REGNO (XEXP (dst, 0));
1441 : 3352742 : for (unsigned int i = REGNO (XEXP (dst, 0)); i < end_regno; ++i)
1442 : : {
1443 : : /* We could probably do better, but for now mark the register
1444 : : as used in an unknown fashion and set/clobbered at this
1445 : : insn. */
1446 : 1676371 : reg_state[i].use_index = -1;
1447 : 1676371 : reg_state[i].store_ruid = reload_combine_ruid;
1448 : 1676371 : reg_state[i].real_store_ruid = reload_combine_ruid;
1449 : : }
1450 : : }
1451 : : else
1452 : : return;
1453 : : }
1454 : :
1455 : 53721041 : if (!REG_P (dst))
1456 : : return;
1457 : 45196181 : regno += REGNO (dst);
1458 : :
1459 : : /* note_stores might have stripped a STRICT_LOW_PART, so we have to be
1460 : : careful with registers / register parts that are not full words.
1461 : : Similarly for ZERO_EXTRACT. */
1462 : 45196181 : if (GET_CODE (SET_DEST (set)) == ZERO_EXTRACT
1463 : 45194706 : || GET_CODE (SET_DEST (set)) == STRICT_LOW_PART)
1464 : : {
1465 : 10598 : for (i = end_hard_regno (mode, regno) - 1; i >= regno; i--)
1466 : : {
1467 : 5299 : reg_state[i].use_index = -1;
1468 : 5299 : reg_state[i].store_ruid = reload_combine_ruid;
1469 : 5299 : reg_state[i].real_store_ruid = reload_combine_ruid;
1470 : : }
1471 : : }
1472 : : else
1473 : : {
1474 : 90986578 : for (i = end_hard_regno (mode, regno) - 1; i >= regno; i--)
1475 : : {
1476 : 45795696 : reg_state[i].store_ruid = reload_combine_ruid;
1477 : 45795696 : if (GET_CODE (set) == SET)
1478 : 38295119 : reg_state[i].real_store_ruid = reload_combine_ruid;
1479 : 45795696 : reg_state[i].use_index = RELOAD_COMBINE_MAX_USES;
1480 : : }
1481 : : }
1482 : : }
1483 : :
1484 : : /* XP points to a piece of rtl that has to be checked for any uses of
1485 : : registers.
1486 : : *XP is the pattern of INSN, or a part of it.
1487 : : Called from reload_combine, and recursively by itself. */
1488 : : static void
1489 : 202952351 : reload_combine_note_use (rtx *xp, rtx_insn *insn, int ruid, rtx containing_mem)
1490 : : {
1491 : 240632464 : rtx x = *xp;
1492 : 240632464 : enum rtx_code code = x->code;
1493 : 240632464 : const char *fmt;
1494 : 240632464 : int i, j;
1495 : 240632464 : rtx offset = const0_rtx; /* For the REG case below. */
1496 : :
1497 : 240632464 : switch (code)
1498 : : {
1499 : 54623879 : case SET:
1500 : 54623879 : if (REG_P (SET_DEST (x)))
1501 : : {
1502 : 37680113 : reload_combine_note_use (&SET_SRC (x), insn, ruid, NULL_RTX);
1503 : 37680113 : return;
1504 : : }
1505 : : break;
1506 : :
1507 : 657472 : case USE:
1508 : : /* If this is the USE of a return value, we can't change it. */
1509 : 657472 : if (REG_P (XEXP (x, 0)) && REG_FUNCTION_VALUE_P (XEXP (x, 0)))
1510 : : {
1511 : : /* Mark the return register as used in an unknown fashion. */
1512 : 545307 : rtx reg = XEXP (x, 0);
1513 : 545307 : unsigned int end_regno = END_REGNO (reg);
1514 : 1118615 : for (unsigned int regno = REGNO (reg); regno < end_regno; ++regno)
1515 : 573308 : reg_state[regno].use_index = -1;
1516 : : return;
1517 : : }
1518 : : break;
1519 : :
1520 : 7126930 : case CLOBBER:
1521 : 7126930 : if (REG_P (SET_DEST (x)))
1522 : : {
1523 : : /* No spurious CLOBBERs of pseudo registers may remain. */
1524 : 7076814 : gcc_assert (REGNO (SET_DEST (x)) < FIRST_PSEUDO_REGISTER);
1525 : : return;
1526 : : }
1527 : : break;
1528 : :
1529 : 21793469 : case PLUS:
1530 : : /* We are interested in (plus (reg) (const_int)) . */
1531 : 21793469 : if (!REG_P (XEXP (x, 0))
1532 : 19730818 : || !CONST_INT_P (XEXP (x, 1)))
1533 : : break;
1534 : : offset = XEXP (x, 1);
1535 : : x = XEXP (x, 0);
1536 : : /* Fall through. */
1537 : 56235052 : case REG:
1538 : 56235052 : {
1539 : 56235052 : int regno = REGNO (x);
1540 : 56235052 : int use_index;
1541 : 56235052 : int nregs;
1542 : :
1543 : : /* No spurious USEs of pseudo registers may remain. */
1544 : 56235052 : gcc_assert (regno < FIRST_PSEUDO_REGISTER);
1545 : :
1546 : 56235052 : nregs = REG_NREGS (x);
1547 : :
1548 : : /* We can't substitute into multi-hard-reg uses. */
1549 : 56235052 : if (nregs > 1)
1550 : : {
1551 : 1187760 : while (--nregs >= 0)
1552 : 791840 : reg_state[regno + nregs].use_index = -1;
1553 : : return;
1554 : : }
1555 : :
1556 : : /* We may be called to update uses in previously seen insns.
1557 : : Don't add uses beyond the last store we saw. */
1558 : 55839132 : if (ruid < reg_state[regno].store_ruid)
1559 : : return;
1560 : :
1561 : : /* If this register is already used in some unknown fashion, we
1562 : : can't do anything.
1563 : : If we decrement the index from zero to -1, we can't store more
1564 : : uses, so this register becomes used in an unknown fashion. */
1565 : 55837141 : use_index = --reg_state[regno].use_index;
1566 : 55837141 : if (use_index < 0)
1567 : : return;
1568 : :
1569 : 34031463 : if (use_index == RELOAD_COMBINE_MAX_USES - 1)
1570 : : {
1571 : : /* This is the first use of this register we have seen since we
1572 : : marked it as dead. */
1573 : 25931631 : reg_state[regno].offset = offset;
1574 : 25931631 : reg_state[regno].all_offsets_match = true;
1575 : 25931631 : reg_state[regno].use_ruid = ruid;
1576 : : }
1577 : : else
1578 : : {
1579 : 8099832 : if (reg_state[regno].use_ruid > ruid)
1580 : 768 : reg_state[regno].use_ruid = ruid;
1581 : :
1582 : 8099832 : if (! rtx_equal_p (offset, reg_state[regno].offset))
1583 : 3768609 : reg_state[regno].all_offsets_match = false;
1584 : : }
1585 : :
1586 : 34031463 : reg_state[regno].reg_use[use_index].insn = insn;
1587 : 34031463 : reg_state[regno].reg_use[use_index].ruid = ruid;
1588 : 34031463 : reg_state[regno].reg_use[use_index].containing_mem = containing_mem;
1589 : 34031463 : reg_state[regno].reg_use[use_index].usep = xp;
1590 : 34031463 : return;
1591 : : }
1592 : :
1593 : : case MEM:
1594 : 139095178 : containing_mem = x;
1595 : : break;
1596 : :
1597 : : default:
1598 : : break;
1599 : : }
1600 : :
1601 : : /* Recursively process the components of X. */
1602 : 139095178 : fmt = GET_RTX_FORMAT (code);
1603 : 355691662 : for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
1604 : : {
1605 : 216596484 : if (fmt[i] == 'e')
1606 : 126174521 : reload_combine_note_use (&XEXP (x, i), insn, ruid, containing_mem);
1607 : 90421963 : else if (fmt[i] == 'E')
1608 : : {
1609 : 28417946 : for (j = XVECLEN (x, i) - 1; j >= 0; j--)
1610 : 19065982 : reload_combine_note_use (&XVECEXP (x, i, j), insn, ruid,
1611 : : containing_mem);
1612 : : }
1613 : : }
1614 : : }
1615 : :
1616 : : /* See if we can reduce the cost of a constant by replacing a move
1617 : : with an add. We track situations in which a register is set to a
1618 : : constant or to a register plus a constant. */
1619 : : /* We cannot do our optimization across labels. Invalidating all the
1620 : : information about register contents we have would be costly, so we
1621 : : use move2add_last_label_luid to note where the label is and then
1622 : : later disable any optimization that would cross it.
1623 : : reg_offset[n] / reg_base_reg[n] / reg_symbol_ref[n] / reg_mode[n]
1624 : : are only valid if reg_set_luid[n] is greater than
1625 : : move2add_last_label_luid.
1626 : : For a set that established a new (potential) base register with
1627 : : non-constant value, we use move2add_luid from the place where the
1628 : : setting insn is encountered; registers based off that base then
1629 : : get the same reg_set_luid. Constants all get
1630 : : move2add_last_label_luid + 1 as their reg_set_luid. */
1631 : : static int reg_set_luid[FIRST_PSEUDO_REGISTER];
1632 : :
1633 : : /* If reg_base_reg[n] is negative, register n has been set to
1634 : : reg_offset[n] or reg_symbol_ref[n] + reg_offset[n] in mode reg_mode[n].
1635 : : If reg_base_reg[n] is non-negative, register n has been set to the
1636 : : sum of reg_offset[n] and the value of register reg_base_reg[n]
1637 : : before reg_set_luid[n], calculated in mode reg_mode[n] .
1638 : : For multi-hard-register registers, all but the first one are
1639 : : recorded as BLKmode in reg_mode. Setting reg_mode to VOIDmode
1640 : : marks it as invalid. */
1641 : : static HOST_WIDE_INT reg_offset[FIRST_PSEUDO_REGISTER];
1642 : : static int reg_base_reg[FIRST_PSEUDO_REGISTER];
1643 : : static rtx reg_symbol_ref[FIRST_PSEUDO_REGISTER];
1644 : : static machine_mode reg_mode[FIRST_PSEUDO_REGISTER];
1645 : :
1646 : : /* move2add_luid is linearly increased while scanning the instructions
1647 : : from first to last. It is used to set reg_set_luid in
1648 : : reload_cse_move2add and move2add_note_store. */
1649 : : static int move2add_luid;
1650 : :
1651 : : /* move2add_last_label_luid is set whenever a label is found. Labels
1652 : : invalidate all previously collected reg_offset data. */
1653 : : static int move2add_last_label_luid;
1654 : :
1655 : : /* ??? We don't know how zero / sign extension is handled, hence we
1656 : : can't go from a narrower to a wider mode. */
1657 : : #define MODES_OK_FOR_MOVE2ADD(OUTMODE, INMODE) \
1658 : : (GET_MODE_SIZE (OUTMODE) == GET_MODE_SIZE (INMODE) \
1659 : : || (GET_MODE_SIZE (OUTMODE) <= GET_MODE_SIZE (INMODE) \
1660 : : && TRULY_NOOP_TRUNCATION_MODES_P (OUTMODE, INMODE)))
1661 : :
1662 : : /* Record that REG is being set to a value with the mode of REG. */
1663 : :
1664 : : static void
1665 : 50556858 : move2add_record_mode (rtx reg)
1666 : : {
1667 : 50556858 : int regno, nregs;
1668 : 50556858 : machine_mode mode = GET_MODE (reg);
1669 : :
1670 : 50556858 : if (GET_CODE (reg) == SUBREG)
1671 : : {
1672 : 3521 : regno = subreg_regno (reg);
1673 : 3521 : nregs = subreg_nregs (reg);
1674 : : }
1675 : 50553337 : else if (REG_P (reg))
1676 : : {
1677 : 50553337 : regno = REGNO (reg);
1678 : 50553337 : nregs = REG_NREGS (reg);
1679 : : }
1680 : : else
1681 : 0 : gcc_unreachable ();
1682 : 51210451 : for (int i = nregs - 1; i > 0; i--)
1683 : 653593 : reg_mode[regno + i] = BLKmode;
1684 : 50556858 : reg_mode[regno] = mode;
1685 : 50556858 : }
1686 : :
1687 : : /* Record that REG is being set to the sum of SYM and OFF. */
1688 : :
1689 : : static void
1690 : 2020590 : move2add_record_sym_value (rtx reg, rtx sym, rtx off)
1691 : : {
1692 : 2020590 : int regno = REGNO (reg);
1693 : :
1694 : 2020590 : move2add_record_mode (reg);
1695 : 2020590 : reg_set_luid[regno] = move2add_luid;
1696 : 2020590 : reg_base_reg[regno] = -1;
1697 : 2020590 : reg_symbol_ref[regno] = sym;
1698 : 2020590 : reg_offset[regno] = INTVAL (off);
1699 : 2020590 : }
1700 : :
1701 : : /* Check if REGNO contains a valid value in MODE. */
1702 : :
1703 : : static bool
1704 : 203697007 : move2add_valid_value_p (int regno, scalar_int_mode mode)
1705 : : {
1706 : 203697007 : if (reg_set_luid[regno] <= move2add_last_label_luid)
1707 : : return false;
1708 : :
1709 : 20704578 : if (mode != reg_mode[regno])
1710 : : {
1711 : 11051837 : scalar_int_mode old_mode;
1712 : 11051837 : if (!is_a <scalar_int_mode> (reg_mode[regno], &old_mode)
1713 : 7102416 : || !MODES_OK_FOR_MOVE2ADD (mode, old_mode)
1714 : 525522 : || !REG_CAN_CHANGE_MODE_P (regno, old_mode, mode))
1715 : 10526315 : return false;
1716 : : /* The value loaded into regno in reg_mode[regno] is also valid in
1717 : : mode after truncation only if (REG:mode regno) is the lowpart of
1718 : : (REG:reg_mode[regno] regno). Now, for big endian, the starting
1719 : : regno of the lowpart might be different. */
1720 : 525522 : poly_int64 s_off = subreg_lowpart_offset (mode, old_mode);
1721 : 525522 : s_off = subreg_regno_offset (regno, old_mode, s_off, mode);
1722 : 525522 : if (maybe_ne (s_off, 0))
1723 : : /* We could in principle adjust regno, check reg_mode[regno] to be
1724 : : BLKmode, and return s_off to the caller (vs. -1 for failure),
1725 : : but we currently have no callers that could make use of this
1726 : : information. */
1727 : : return false;
1728 : : }
1729 : :
1730 : 10227324 : for (int i = end_hard_regno (mode, regno) - 1; i > regno; i--)
1731 : 53857 : if (reg_mode[i] != BLKmode)
1732 : : return false;
1733 : : return true;
1734 : : }
1735 : :
1736 : : /* This function is called with INSN that sets REG (of mode MODE)
1737 : : to (SYM + OFF), while REG is known to already have value (SYM + offset).
1738 : : This function tries to change INSN into an add instruction
1739 : : (set (REG) (plus (REG) (OFF - offset))) using the known value.
1740 : : It also updates the information about REG's known value.
1741 : : Return true if we made a change. */
1742 : :
1743 : : static bool
1744 : 141171 : move2add_use_add2_insn (scalar_int_mode mode, rtx reg, rtx sym, rtx off,
1745 : : rtx_insn *insn)
1746 : : {
1747 : 141171 : rtx set = single_set (insn);
1748 : 141171 : rtx src = SET_SRC (set);
1749 : 141171 : int regno = REGNO (reg);
1750 : 141171 : rtx new_src = gen_int_mode (UINTVAL (off) - reg_offset[regno], mode);
1751 : 141171 : bool speed = optimize_bb_for_speed_p (BLOCK_FOR_INSN (insn));
1752 : 141171 : bool changed = false;
1753 : :
1754 : : /* (set (reg) (plus (reg) (const_int 0))) is not canonical;
1755 : : use (set (reg) (reg)) instead.
1756 : : We don't delete this insn, nor do we convert it into a
1757 : : note, to avoid losing register notes or the return
1758 : : value flag. jump2 already knows how to get rid of
1759 : : no-op moves. */
1760 : 141171 : if (new_src == const0_rtx)
1761 : : {
1762 : : /* If the constants are different, this is a
1763 : : truncation, that, if turned into (set (reg)
1764 : : (reg)), would be discarded. Maybe we should
1765 : : try a truncMN pattern? */
1766 : 16880 : if (INTVAL (off) == reg_offset [regno])
1767 : 15366 : changed = validate_change (insn, &SET_SRC (set), reg, 0);
1768 : : }
1769 : : else
1770 : : {
1771 : 124291 : struct full_rtx_costs oldcst, newcst;
1772 : 124291 : rtx tem = gen_rtx_PLUS (mode, reg, new_src);
1773 : :
1774 : 124291 : get_full_set_rtx_cost (set, &oldcst);
1775 : 124291 : SET_SRC (set) = tem;
1776 : 124291 : get_full_set_rtx_cost (set, &newcst);
1777 : 124291 : SET_SRC (set) = src;
1778 : :
1779 : 124291 : if (costs_lt_p (&newcst, &oldcst, speed)
1780 : 124291 : && have_add2_insn (reg, new_src))
1781 : 2714 : changed = validate_change (insn, &SET_SRC (set), tem, 0);
1782 : 121577 : else if (sym == NULL_RTX && mode != BImode)
1783 : : {
1784 : 119918 : scalar_int_mode narrow_mode;
1785 : 400063 : FOR_EACH_MODE_UNTIL (narrow_mode, mode)
1786 : : {
1787 : 280145 : if (have_insn_for (STRICT_LOW_PART, narrow_mode)
1788 : 280145 : && ((reg_offset[regno] & ~GET_MODE_MASK (narrow_mode))
1789 : 210074 : == (INTVAL (off) & ~GET_MODE_MASK (narrow_mode))))
1790 : : {
1791 : 99922 : rtx narrow_reg = gen_lowpart_common (narrow_mode, reg);
1792 : 99922 : rtx narrow_src = gen_int_mode (INTVAL (off),
1793 : : narrow_mode);
1794 : 99922 : rtx new_set
1795 : 99922 : = gen_rtx_SET (gen_rtx_STRICT_LOW_PART (VOIDmode,
1796 : : narrow_reg),
1797 : : narrow_src);
1798 : 99922 : get_full_set_rtx_cost (new_set, &newcst);
1799 : :
1800 : : /* We perform this replacement only if NEXT is either a
1801 : : naked SET, or else its single_set is the first element
1802 : : in a PARALLEL. */
1803 : 99922 : rtx *setloc = GET_CODE (PATTERN (insn)) == PARALLEL
1804 : 99922 : ? &XVECEXP (PATTERN (insn), 0, 0) : &PATTERN (insn);
1805 : 99922 : if (*setloc == set && costs_lt_p (&newcst, &oldcst, speed))
1806 : : {
1807 : 0 : changed = validate_change (insn, setloc, new_set, 0);
1808 : 0 : if (changed)
1809 : : break;
1810 : : }
1811 : : }
1812 : : }
1813 : : }
1814 : : }
1815 : 141171 : move2add_record_sym_value (reg, sym, off);
1816 : 141171 : return changed;
1817 : : }
1818 : :
1819 : :
1820 : : /* This function is called with INSN that sets REG (of mode MODE) to
1821 : : (SYM + OFF), but REG doesn't have known value (SYM + offset). This
1822 : : function tries to find another register which is known to already have
1823 : : value (SYM + offset) and change INSN into an add instruction
1824 : : (set (REG) (plus (the found register) (OFF - offset))) if such
1825 : : a register is found. It also updates the information about
1826 : : REG's known value.
1827 : : Return true iff we made a change. */
1828 : :
1829 : : static bool
1830 : 1800659 : move2add_use_add3_insn (scalar_int_mode mode, rtx reg, rtx sym, rtx off,
1831 : : rtx_insn *insn)
1832 : : {
1833 : 1800659 : rtx set = single_set (insn);
1834 : 1800659 : rtx src = SET_SRC (set);
1835 : 1800659 : int regno = REGNO (reg);
1836 : 1800659 : int min_regno = 0;
1837 : 1800659 : bool speed = optimize_bb_for_speed_p (BLOCK_FOR_INSN (insn));
1838 : 1800659 : int i;
1839 : 1800659 : bool changed = false;
1840 : 1800659 : struct full_rtx_costs oldcst, newcst, mincst;
1841 : 1800659 : rtx plus_expr;
1842 : :
1843 : 1800659 : init_costs_to_max (&mincst);
1844 : 1800659 : get_full_set_rtx_cost (set, &oldcst);
1845 : :
1846 : 1800659 : plus_expr = gen_rtx_PLUS (GET_MODE (reg), reg, const0_rtx);
1847 : 1800659 : SET_SRC (set) = plus_expr;
1848 : :
1849 : 167460628 : for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
1850 : 165659979 : if (move2add_valid_value_p (i, mode)
1851 : 3478933 : && reg_base_reg[i] < 0
1852 : 1405400 : && reg_symbol_ref[i] != NULL_RTX
1853 : 166555643 : && rtx_equal_p (sym, reg_symbol_ref[i]))
1854 : : {
1855 : 39548 : rtx new_src = gen_int_mode (UINTVAL (off) - reg_offset[i],
1856 : 19774 : GET_MODE (reg));
1857 : : /* (set (reg) (plus (reg) (const_int 0))) is not canonical;
1858 : : use (set (reg) (reg)) instead.
1859 : : We don't delete this insn, nor do we convert it into a
1860 : : note, to avoid losing register notes or the return
1861 : : value flag. jump2 already knows how to get rid of
1862 : : no-op moves. */
1863 : 19774 : if (new_src == const0_rtx)
1864 : : {
1865 : 10 : init_costs_to_zero (&mincst);
1866 : 10 : min_regno = i;
1867 : 10 : break;
1868 : : }
1869 : : else
1870 : : {
1871 : 19764 : XEXP (plus_expr, 1) = new_src;
1872 : 19764 : get_full_set_rtx_cost (set, &newcst);
1873 : :
1874 : 19764 : if (costs_lt_p (&newcst, &mincst, speed))
1875 : : {
1876 : 19230 : mincst = newcst;
1877 : 19230 : min_regno = i;
1878 : : }
1879 : : }
1880 : : }
1881 : 1800659 : SET_SRC (set) = src;
1882 : :
1883 : 1800659 : if (costs_lt_p (&mincst, &oldcst, speed))
1884 : : {
1885 : 36 : rtx tem;
1886 : :
1887 : 36 : tem = gen_rtx_REG (GET_MODE (reg), min_regno);
1888 : 36 : if (i != min_regno)
1889 : : {
1890 : 52 : rtx new_src = gen_int_mode (UINTVAL (off) - reg_offset[min_regno],
1891 : 26 : GET_MODE (reg));
1892 : 26 : tem = gen_rtx_PLUS (GET_MODE (reg), tem, new_src);
1893 : : }
1894 : 36 : if (validate_change (insn, &SET_SRC (set), tem, 0))
1895 : 1800659 : changed = true;
1896 : : }
1897 : 1800659 : reg_set_luid[regno] = move2add_luid;
1898 : 1800659 : move2add_record_sym_value (reg, sym, off);
1899 : 1800659 : return changed;
1900 : : }
1901 : :
1902 : : /* Perform any invalidations necessary for INSN. */
1903 : :
1904 : : static void
1905 : 93009512 : reload_cse_move2add_invalidate (rtx_insn *insn)
1906 : : {
1907 : 114339222 : for (rtx note = REG_NOTES (insn); note; note = XEXP (note, 1))
1908 : : {
1909 : 21329710 : if (REG_NOTE_KIND (note) == REG_INC
1910 : 0 : && REG_P (XEXP (note, 0)))
1911 : : {
1912 : : /* Reset the information about this register. */
1913 : 0 : int regno = REGNO (XEXP (note, 0));
1914 : 0 : if (regno < FIRST_PSEUDO_REGISTER)
1915 : : {
1916 : 0 : move2add_record_mode (XEXP (note, 0));
1917 : 0 : reg_mode[regno] = VOIDmode;
1918 : : }
1919 : : }
1920 : : }
1921 : :
1922 : : /* There are no REG_INC notes for SP autoinc. */
1923 : 93009512 : subrtx_var_iterator::array_type array;
1924 : 484529941 : FOR_EACH_SUBRTX_VAR (iter, array, PATTERN (insn), NONCONST)
1925 : : {
1926 : 391520429 : rtx mem = *iter;
1927 : 391520429 : if (mem
1928 : 391520429 : && MEM_P (mem)
1929 : 26268921 : && GET_RTX_CLASS (GET_CODE (XEXP (mem, 0))) == RTX_AUTOINC)
1930 : : {
1931 : 1643225 : if (XEXP (XEXP (mem, 0), 0) == stack_pointer_rtx)
1932 : 1643225 : reg_mode[STACK_POINTER_REGNUM] = VOIDmode;
1933 : : }
1934 : : }
1935 : :
1936 : 93009512 : note_stores (insn, move2add_note_store, insn);
1937 : :
1938 : : /* If INSN is a conditional branch, we try to extract an
1939 : : implicit set out of it. */
1940 : 93009512 : if (any_condjump_p (insn))
1941 : : {
1942 : 4388551 : rtx cnd = fis_get_condition (insn);
1943 : :
1944 : 4388551 : if (cnd != NULL_RTX
1945 : 3940308 : && GET_CODE (cnd) == NE
1946 : 1775718 : && REG_P (XEXP (cnd, 0))
1947 : 1186723 : && !reg_set_p (XEXP (cnd, 0), insn)
1948 : : /* The following two checks, which are also in
1949 : : move2add_note_store, are intended to reduce the
1950 : : number of calls to gen_rtx_SET to avoid memory
1951 : : allocation if possible. */
1952 : 1186723 : && SCALAR_INT_MODE_P (GET_MODE (XEXP (cnd, 0)))
1953 : 1186722 : && REG_NREGS (XEXP (cnd, 0)) == 1
1954 : 5575273 : && CONST_INT_P (XEXP (cnd, 1)))
1955 : : {
1956 : 818450 : rtx implicit_set = gen_rtx_SET (XEXP (cnd, 0), XEXP (cnd, 1));
1957 : 818450 : move2add_note_store (SET_DEST (implicit_set), implicit_set, insn);
1958 : : }
1959 : : }
1960 : :
1961 : : /* If this is a CALL_INSN, all call used registers are stored with
1962 : : unknown values. */
1963 : 93009512 : if (CALL_P (insn))
1964 : : {
1965 : 4415220 : function_abi callee_abi = insn_callee_abi (insn);
1966 : 410615460 : for (int i = FIRST_PSEUDO_REGISTER - 1; i >= 0; i--)
1967 : 406200240 : if (reg_mode[i] != VOIDmode
1968 : 20264286 : && reg_mode[i] != BLKmode
1969 : 425892560 : && callee_abi.clobbers_reg_p (reg_mode[i], i))
1970 : : /* Reset the information about this register. */
1971 : 7637541 : reg_mode[i] = VOIDmode;
1972 : : }
1973 : 93009512 : }
1974 : :
1975 : : /* Convert move insns with constant inputs to additions if they are cheaper.
1976 : : Return true if any changes were made. */
1977 : : static bool
1978 : 998412 : reload_cse_move2add (rtx_insn *first)
1979 : : {
1980 : 998412 : int i;
1981 : 998412 : rtx_insn *insn;
1982 : 998412 : bool changed = false;
1983 : :
1984 : 92852316 : for (i = FIRST_PSEUDO_REGISTER - 1; i >= 0; i--)
1985 : : {
1986 : 91853904 : reg_set_luid[i] = 0;
1987 : 91853904 : reg_offset[i] = 0;
1988 : 91853904 : reg_base_reg[i] = 0;
1989 : 91853904 : reg_symbol_ref[i] = NULL_RTX;
1990 : 91853904 : reg_mode[i] = VOIDmode;
1991 : : }
1992 : :
1993 : 998412 : move2add_last_label_luid = 0;
1994 : 998412 : move2add_luid = 2;
1995 : 122019042 : for (insn = first; insn; insn = NEXT_INSN (insn), move2add_luid++)
1996 : : {
1997 : 121020630 : rtx set;
1998 : :
1999 : 121020630 : if (LABEL_P (insn))
2000 : : {
2001 : 4726172 : move2add_last_label_luid = move2add_luid;
2002 : : /* We're going to increment move2add_luid twice after a
2003 : : label, so that we can use move2add_last_label_luid + 1 as
2004 : : the luid for constants. */
2005 : 4726172 : move2add_luid++;
2006 : 125746802 : continue;
2007 : : }
2008 : 116294458 : if (! INSN_P (insn))
2009 : 21343116 : continue;
2010 : 94951342 : set = single_set (insn);
2011 : : /* For simplicity, we only perform this optimization on
2012 : : single-sets. */
2013 : 94951342 : scalar_int_mode mode;
2014 : 94951342 : if (set
2015 : 51101223 : && REG_P (SET_DEST (set))
2016 : 130040109 : && is_a <scalar_int_mode> (GET_MODE (SET_DEST (set)), &mode))
2017 : : {
2018 : 26187124 : rtx reg = SET_DEST (set);
2019 : 26187124 : int regno = REGNO (reg);
2020 : 26187124 : rtx src = SET_SRC (set);
2021 : :
2022 : : /* Check if we have valid information on the contents of this
2023 : : register in the mode of REG. */
2024 : 26187124 : if (move2add_valid_value_p (regno, mode)
2025 : 26187124 : && dbg_cnt (cse2_move2add))
2026 : : {
2027 : : /* Try to transform (set (REGX) (CONST_INT A))
2028 : : ...
2029 : : (set (REGX) (CONST_INT B))
2030 : : to
2031 : : (set (REGX) (CONST_INT A))
2032 : : ...
2033 : : (set (REGX) (plus (REGX) (CONST_INT B-A)))
2034 : : or
2035 : : (set (REGX) (CONST_INT A))
2036 : : ...
2037 : : (set (STRICT_LOW_PART (REGX)) (CONST_INT B))
2038 : : */
2039 : :
2040 : 3772513 : if (CONST_INT_P (src)
2041 : 325687 : && reg_base_reg[regno] < 0
2042 : 141702 : && reg_symbol_ref[regno] == NULL_RTX)
2043 : : {
2044 : 139197 : changed |= move2add_use_add2_insn (mode, reg, NULL_RTX,
2045 : : src, insn);
2046 : 139197 : continue;
2047 : : }
2048 : :
2049 : : /* Try to transform (set (REGX) (REGY))
2050 : : (set (REGX) (PLUS (REGX) (CONST_INT A)))
2051 : : ...
2052 : : (set (REGX) (REGY))
2053 : : (set (REGX) (PLUS (REGX) (CONST_INT B)))
2054 : : to
2055 : : (set (REGX) (REGY))
2056 : : (set (REGX) (PLUS (REGX) (CONST_INT A)))
2057 : : ...
2058 : : (set (REGX) (plus (REGX) (CONST_INT B-A))) */
2059 : 3633316 : else if (REG_P (src)
2060 : 462352 : && reg_set_luid[regno] == reg_set_luid[REGNO (src)]
2061 : 111228 : && reg_base_reg[regno] == reg_base_reg[REGNO (src)]
2062 : 3744544 : && move2add_valid_value_p (REGNO (src), mode))
2063 : : {
2064 : 85252 : rtx_insn *next = next_nonnote_nondebug_insn (insn);
2065 : 85252 : rtx set = NULL_RTX;
2066 : 85252 : if (next)
2067 : 85238 : set = single_set (next);
2068 : 85238 : if (set
2069 : 65554 : && SET_DEST (set) == reg
2070 : 5106 : && GET_CODE (SET_SRC (set)) == PLUS
2071 : 646 : && XEXP (SET_SRC (set), 0) == reg
2072 : 646 : && CONST_INT_P (XEXP (SET_SRC (set), 1)))
2073 : : {
2074 : 403 : rtx src3 = XEXP (SET_SRC (set), 1);
2075 : 403 : unsigned HOST_WIDE_INT added_offset = UINTVAL (src3);
2076 : 403 : HOST_WIDE_INT base_offset = reg_offset[REGNO (src)];
2077 : 403 : HOST_WIDE_INT regno_offset = reg_offset[regno];
2078 : 403 : rtx new_src =
2079 : 806 : gen_int_mode (added_offset
2080 : 403 : + base_offset
2081 : 403 : - regno_offset,
2082 : : mode);
2083 : 403 : bool success = false;
2084 : 403 : bool speed = optimize_bb_for_speed_p (BLOCK_FOR_INSN (insn));
2085 : :
2086 : 403 : if (new_src == const0_rtx)
2087 : : /* See above why we create (set (reg) (reg)) here. */
2088 : 28 : success
2089 : 28 : = validate_change (next, &SET_SRC (set), reg, 0);
2090 : : else
2091 : : {
2092 : 375 : rtx old_src = SET_SRC (set);
2093 : 375 : struct full_rtx_costs oldcst, newcst;
2094 : 375 : rtx tem = gen_rtx_PLUS (mode, reg, new_src);
2095 : :
2096 : 375 : get_full_set_rtx_cost (set, &oldcst);
2097 : 375 : SET_SRC (set) = tem;
2098 : 375 : get_full_set_src_cost (tem, mode, &newcst);
2099 : 375 : SET_SRC (set) = old_src;
2100 : 375 : costs_add_n_insns (&oldcst, 1);
2101 : :
2102 : 375 : rtx *setloc = GET_CODE (PATTERN (next)) == PARALLEL
2103 : 375 : ? &XVECEXP (PATTERN (next), 0, 0) : &PATTERN (next);
2104 : 375 : if (*setloc == set
2105 : 375 : && costs_lt_p (&newcst, &oldcst, speed)
2106 : 750 : && have_add2_insn (reg, new_src))
2107 : : {
2108 : 375 : rtx newpat = gen_rtx_SET (reg, tem);
2109 : 375 : success
2110 : 375 : = validate_change (next, setloc, newpat, 0);
2111 : : }
2112 : : }
2113 : 403 : if (success)
2114 : 403 : delete_insn (insn);
2115 : 403 : changed |= success;
2116 : 403 : insn = next;
2117 : : /* Make sure to perform any invalidations related to
2118 : : NEXT/INSN since we're going to bypass the normal
2119 : : flow with the continue below.
2120 : :
2121 : : Do this before recording the new mode/offset. */
2122 : 403 : reload_cse_move2add_invalidate (insn);
2123 : 403 : move2add_record_mode (reg);
2124 : 403 : reg_offset[regno]
2125 : 403 : = trunc_int_for_mode (added_offset + base_offset,
2126 : : mode);
2127 : 403 : continue;
2128 : 403 : }
2129 : : }
2130 : : }
2131 : :
2132 : : /* Try to transform
2133 : : (set (REGX) (CONST (PLUS (SYMBOL_REF) (CONST_INT A))))
2134 : : ...
2135 : : (set (REGY) (CONST (PLUS (SYMBOL_REF) (CONST_INT B))))
2136 : : to
2137 : : (set (REGX) (CONST (PLUS (SYMBOL_REF) (CONST_INT A))))
2138 : : ...
2139 : : (set (REGY) (CONST (PLUS (REGX) (CONST_INT B-A)))) */
2140 : 26047524 : if ((GET_CODE (src) == SYMBOL_REF
2141 : 24307862 : || (GET_CODE (src) == CONST
2142 : 63178 : && GET_CODE (XEXP (src, 0)) == PLUS
2143 : 62990 : && GET_CODE (XEXP (XEXP (src, 0), 0)) == SYMBOL_REF
2144 : 62971 : && CONST_INT_P (XEXP (XEXP (src, 0), 1))))
2145 : 26110495 : && dbg_cnt (cse2_move2add))
2146 : : {
2147 : 1802633 : rtx sym, off;
2148 : :
2149 : 1802633 : if (GET_CODE (src) == SYMBOL_REF)
2150 : : {
2151 : 1739662 : sym = src;
2152 : 1739662 : off = const0_rtx;
2153 : : }
2154 : : else
2155 : : {
2156 : 62971 : sym = XEXP (XEXP (src, 0), 0);
2157 : 62971 : off = XEXP (XEXP (src, 0), 1);
2158 : : }
2159 : :
2160 : : /* If the reg already contains the value which is sum of
2161 : : sym and some constant value, we can use an add2 insn. */
2162 : 1802633 : if (move2add_valid_value_p (regno, mode)
2163 : 188509 : && reg_base_reg[regno] < 0
2164 : 125733 : && reg_symbol_ref[regno] != NULL_RTX
2165 : 1856738 : && rtx_equal_p (sym, reg_symbol_ref[regno]))
2166 : 1974 : changed |= move2add_use_add2_insn (mode, reg, sym, off, insn);
2167 : :
2168 : : /* Otherwise, we have to find a register whose value is sum
2169 : : of sym and some constant value. */
2170 : : else
2171 : 1800659 : changed |= move2add_use_add3_insn (mode, reg, sym, off, insn);
2172 : :
2173 : 1802633 : continue;
2174 : 1802633 : }
2175 : : }
2176 : 93009109 : reload_cse_move2add_invalidate (insn);
2177 : : }
2178 : 998412 : return changed;
2179 : : }
2180 : :
2181 : : /* SET is a SET or CLOBBER that sets DST. DATA is the insn which
2182 : : contains SET.
2183 : : Update reg_set_luid, reg_offset and reg_base_reg accordingly.
2184 : : Called from reload_cse_move2add via note_stores. */
2185 : :
2186 : : static void
2187 : 58039377 : move2add_note_store (rtx dst, const_rtx set, void *data)
2188 : : {
2189 : 58039377 : rtx_insn *insn = (rtx_insn *) data;
2190 : 58039377 : unsigned int regno = 0;
2191 : 58039377 : scalar_int_mode mode;
2192 : :
2193 : 58039377 : if (GET_CODE (dst) == SUBREG)
2194 : 3521 : regno = subreg_regno (dst);
2195 : 58035856 : else if (REG_P (dst))
2196 : 41907442 : regno = REGNO (dst);
2197 : : else
2198 : 58039377 : return;
2199 : :
2200 : 41910963 : if (!is_a <scalar_int_mode> (GET_MODE (dst), &mode))
2201 : 15720452 : goto invalidate;
2202 : :
2203 : 26190511 : if (GET_CODE (set) == SET)
2204 : : {
2205 : 25640626 : rtx note, sym = NULL_RTX;
2206 : 25640626 : rtx off;
2207 : :
2208 : 25640626 : note = find_reg_equal_equiv_note (insn);
2209 : 25640626 : if (note && GET_CODE (XEXP (note, 0)) == SYMBOL_REF)
2210 : : {
2211 : 68630 : sym = XEXP (note, 0);
2212 : 68630 : off = const0_rtx;
2213 : : }
2214 : 4076354 : else if (note && GET_CODE (XEXP (note, 0)) == CONST
2215 : 10324 : && GET_CODE (XEXP (XEXP (note, 0), 0)) == PLUS
2216 : 10149 : && GET_CODE (XEXP (XEXP (XEXP (note, 0), 0), 0)) == SYMBOL_REF
2217 : 10130 : && CONST_INT_P (XEXP (XEXP (XEXP (note, 0), 0), 1)))
2218 : : {
2219 : : sym = XEXP (XEXP (XEXP (note, 0), 0), 0);
2220 : : off = XEXP (XEXP (XEXP (note, 0), 0), 1);
2221 : : }
2222 : :
2223 : 78760 : if (sym != NULL_RTX)
2224 : : {
2225 : 78760 : move2add_record_sym_value (dst, sym, off);
2226 : 78760 : return;
2227 : : }
2228 : : }
2229 : :
2230 : 26111751 : if (GET_CODE (set) == SET
2231 : 25561866 : && GET_CODE (SET_DEST (set)) != ZERO_EXTRACT
2232 : 25560506 : && GET_CODE (SET_DEST (set)) != STRICT_LOW_PART)
2233 : : {
2234 : 25556927 : rtx src = SET_SRC (set);
2235 : 25556927 : rtx base_reg;
2236 : 25556927 : unsigned HOST_WIDE_INT offset;
2237 : 25556927 : int base_regno;
2238 : :
2239 : 25556927 : switch (GET_CODE (src))
2240 : : {
2241 : 5677530 : case PLUS:
2242 : 5677530 : if (REG_P (XEXP (src, 0)))
2243 : : {
2244 : 5387853 : base_reg = XEXP (src, 0);
2245 : :
2246 : 5387853 : if (CONST_INT_P (XEXP (src, 1)))
2247 : 4667312 : offset = UINTVAL (XEXP (src, 1));
2248 : 720541 : else if (REG_P (XEXP (src, 1))
2249 : 720541 : && move2add_valid_value_p (REGNO (XEXP (src, 1)), mode))
2250 : : {
2251 : 79707 : if (reg_base_reg[REGNO (XEXP (src, 1))] < 0
2252 : 79707 : && reg_symbol_ref[REGNO (XEXP (src, 1))] == NULL_RTX)
2253 : 7332 : offset = reg_offset[REGNO (XEXP (src, 1))];
2254 : : /* Maybe the first register is known to be a
2255 : : constant. */
2256 : 72375 : else if (move2add_valid_value_p (REGNO (base_reg), mode)
2257 : 18162 : && reg_base_reg[REGNO (base_reg)] < 0
2258 : 73188 : && reg_symbol_ref[REGNO (base_reg)] == NULL_RTX)
2259 : : {
2260 : 675 : offset = reg_offset[REGNO (base_reg)];
2261 : 675 : base_reg = XEXP (src, 1);
2262 : : }
2263 : : else
2264 : 71700 : goto invalidate;
2265 : : }
2266 : : else
2267 : 640834 : goto invalidate;
2268 : :
2269 : : break;
2270 : : }
2271 : :
2272 : 289677 : goto invalidate;
2273 : :
2274 : : case REG:
2275 : : base_reg = src;
2276 : : offset = 0;
2277 : : break;
2278 : :
2279 : 4168240 : case CONST_INT:
2280 : : /* Start tracking the register as a constant. */
2281 : 4168240 : reg_base_reg[regno] = -1;
2282 : 4168240 : reg_symbol_ref[regno] = NULL_RTX;
2283 : 4168240 : reg_offset[regno] = INTVAL (SET_SRC (set));
2284 : : /* We assign the same luid to all registers set to constants. */
2285 : 4168240 : reg_set_luid[regno] = move2add_last_label_luid + 1;
2286 : 4168240 : move2add_record_mode (dst);
2287 : 4168240 : return;
2288 : :
2289 : 11132423 : default:
2290 : 11132423 : goto invalidate;
2291 : : }
2292 : :
2293 : 9254053 : base_regno = REGNO (base_reg);
2294 : : /* If information about the base register is not valid, set it
2295 : : up as a new base register, pretending its value is known
2296 : : starting from the current insn. */
2297 : 9254053 : if (!move2add_valid_value_p (base_regno, mode))
2298 : : {
2299 : 6703662 : reg_base_reg[base_regno] = base_regno;
2300 : 6703662 : reg_symbol_ref[base_regno] = NULL_RTX;
2301 : 6703662 : reg_offset[base_regno] = 0;
2302 : 6703662 : reg_set_luid[base_regno] = move2add_luid;
2303 : 6703662 : gcc_assert (GET_MODE (base_reg) == mode);
2304 : 6703662 : move2add_record_mode (base_reg);
2305 : : }
2306 : :
2307 : : /* Copy base information from our base register. */
2308 : 9254053 : reg_set_luid[regno] = reg_set_luid[base_regno];
2309 : 9254053 : reg_base_reg[regno] = reg_base_reg[base_regno];
2310 : 9254053 : reg_symbol_ref[regno] = reg_symbol_ref[base_regno];
2311 : :
2312 : : /* Compute the sum of the offsets or constants. */
2313 : 9254053 : reg_offset[regno]
2314 : 9254053 : = trunc_int_for_mode (offset + reg_offset[base_regno], mode);
2315 : :
2316 : 9254053 : move2add_record_mode (dst);
2317 : 9254053 : }
2318 : : else
2319 : : {
2320 : 554824 : invalidate:
2321 : : /* Invalidate the contents of the register. */
2322 : 28409910 : move2add_record_mode (dst);
2323 : 28409910 : reg_mode[regno] = VOIDmode;
2324 : : }
2325 : : }
2326 : :
2327 : : namespace {
2328 : :
2329 : : const pass_data pass_data_postreload_cse =
2330 : : {
2331 : : RTL_PASS, /* type */
2332 : : "postreload", /* name */
2333 : : OPTGROUP_NONE, /* optinfo_flags */
2334 : : TV_RELOAD_CSE_REGS, /* tv_id */
2335 : : 0, /* properties_required */
2336 : : 0, /* properties_provided */
2337 : : 0, /* properties_destroyed */
2338 : : 0, /* todo_flags_start */
2339 : : TODO_df_finish, /* todo_flags_finish */
2340 : : };
2341 : :
2342 : : class pass_postreload_cse : public rtl_opt_pass
2343 : : {
2344 : : public:
2345 : 280114 : pass_postreload_cse (gcc::context *ctxt)
2346 : 560228 : : rtl_opt_pass (pass_data_postreload_cse, ctxt)
2347 : : {}
2348 : :
2349 : : /* opt_pass methods: */
2350 : 1415668 : bool gate (function *) final override
2351 : : {
2352 : 1415668 : return (optimize > 0 && reload_completed);
2353 : : }
2354 : :
2355 : : unsigned int execute (function *) final override;
2356 : :
2357 : : }; // class pass_postreload_cse
2358 : :
2359 : : unsigned int
2360 : 998412 : pass_postreload_cse::execute (function *fun)
2361 : : {
2362 : 998412 : if (!dbg_cnt (postreload_cse))
2363 : : return 0;
2364 : :
2365 : : /* Do a very simple CSE pass over just the hard registers. */
2366 : 998412 : reload_cse_regs (get_insns ());
2367 : : /* Reload_cse_regs can eliminate potentially-trapping MEMs.
2368 : : Remove any EH edges associated with them. */
2369 : 998412 : if (fun->can_throw_non_call_exceptions
2370 : 998412 : && purge_all_dead_edges ())
2371 : 101 : cleanup_cfg (0);
2372 : :
2373 : : return 0;
2374 : : }
2375 : :
2376 : : } // anon namespace
2377 : :
2378 : : rtl_opt_pass *
2379 : 280114 : make_pass_postreload_cse (gcc::context *ctxt)
2380 : : {
2381 : 280114 : return new pass_postreload_cse (ctxt);
2382 : : }
|
