Branch data Line data Source code
1 : : /* RTL simplification functions for GNU compiler.
2 : : Copyright (C) 1987-2024 Free Software Foundation, Inc.
3 : :
4 : : This file is part of GCC.
5 : :
6 : : GCC is free software; you can redistribute it and/or modify it under
7 : : the terms of the GNU General Public License as published by the Free
8 : : Software Foundation; either version 3, or (at your option) any later
9 : : version.
10 : :
11 : : GCC is distributed in the hope that it will be useful, but WITHOUT ANY
12 : : WARRANTY; without even the implied warranty of MERCHANTABILITY or
13 : : FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License
14 : : for more details.
15 : :
16 : : You should have received a copy of the GNU General Public License
17 : : along with GCC; see the file COPYING3. If not see
18 : : <http://www.gnu.org/licenses/>. */
19 : :
20 : :
21 : : #include "config.h"
22 : : #include "system.h"
23 : : #include "coretypes.h"
24 : : #include "backend.h"
25 : : #include "target.h"
26 : : #include "rtl.h"
27 : : #include "tree.h"
28 : : #include "predict.h"
29 : : #include "memmodel.h"
30 : : #include "optabs.h"
31 : : #include "emit-rtl.h"
32 : : #include "recog.h"
33 : : #include "diagnostic-core.h"
34 : : #include "varasm.h"
35 : : #include "flags.h"
36 : : #include "selftest.h"
37 : : #include "selftest-rtl.h"
38 : : #include "rtx-vector-builder.h"
39 : : #include "rtlanal.h"
40 : :
41 : : /* Simplification and canonicalization of RTL. */
42 : :
43 : : /* Much code operates on (low, high) pairs; the low value is an
44 : : unsigned wide int, the high value a signed wide int. We
45 : : occasionally need to sign extend from low to high as if low were a
46 : : signed wide int. */
47 : : #define HWI_SIGN_EXTEND(low) \
48 : : ((((HOST_WIDE_INT) low) < 0) ? HOST_WIDE_INT_M1 : HOST_WIDE_INT_0)
49 : :
50 : : static bool plus_minus_operand_p (const_rtx);
51 : :
52 : : /* Negate I, which satisfies poly_int_rtx_p. MODE is the mode of I. */
53 : :
54 : : static rtx
55 : 8295308 : neg_poly_int_rtx (machine_mode mode, const_rtx i)
56 : : {
57 : 8295308 : return immed_wide_int_const (-wi::to_poly_wide (i, mode), mode);
58 : : }
59 : :
60 : : /* Test whether expression, X, is an immediate constant that represents
61 : : the most significant bit of machine mode MODE. */
62 : :
63 : : bool
64 : 5867291 : mode_signbit_p (machine_mode mode, const_rtx x)
65 : : {
66 : 5867291 : unsigned HOST_WIDE_INT val;
67 : 5867291 : unsigned int width;
68 : 5867291 : scalar_int_mode int_mode;
69 : :
70 : 5867291 : if (!is_int_mode (mode, &int_mode))
71 : : return false;
72 : :
73 : 5867283 : width = GET_MODE_PRECISION (int_mode);
74 : 5867283 : if (width == 0)
75 : : return false;
76 : :
77 : 5867283 : if (width <= HOST_BITS_PER_WIDE_INT
78 : 5865765 : && CONST_INT_P (x))
79 : 5750619 : val = INTVAL (x);
80 : : #if TARGET_SUPPORTS_WIDE_INT
81 : 116664 : else if (CONST_WIDE_INT_P (x))
82 : : {
83 : 474 : unsigned int i;
84 : 474 : unsigned int elts = CONST_WIDE_INT_NUNITS (x);
85 : 474 : if (elts != (width + HOST_BITS_PER_WIDE_INT - 1) / HOST_BITS_PER_WIDE_INT)
86 : : return false;
87 : 888 : for (i = 0; i < elts - 1; i++)
88 : 474 : if (CONST_WIDE_INT_ELT (x, i) != 0)
89 : : return false;
90 : 414 : val = CONST_WIDE_INT_ELT (x, elts - 1);
91 : 414 : width %= HOST_BITS_PER_WIDE_INT;
92 : 414 : if (width == 0)
93 : : width = HOST_BITS_PER_WIDE_INT;
94 : : }
95 : : #else
96 : : else if (width <= HOST_BITS_PER_DOUBLE_INT
97 : : && CONST_DOUBLE_AS_INT_P (x)
98 : : && CONST_DOUBLE_LOW (x) == 0)
99 : : {
100 : : val = CONST_DOUBLE_HIGH (x);
101 : : width -= HOST_BITS_PER_WIDE_INT;
102 : : }
103 : : #endif
104 : : else
105 : : /* X is not an integer constant. */
106 : : return false;
107 : :
108 : 5750619 : if (width < HOST_BITS_PER_WIDE_INT)
109 : 5233596 : val &= (HOST_WIDE_INT_1U << width) - 1;
110 : 5751033 : return val == (HOST_WIDE_INT_1U << (width - 1));
111 : : }
112 : :
113 : : /* Test whether VAL is equal to the most significant bit of mode MODE
114 : : (after masking with the mode mask of MODE). Returns false if the
115 : : precision of MODE is too large to handle. */
116 : :
117 : : bool
118 : 3359977 : val_signbit_p (machine_mode mode, unsigned HOST_WIDE_INT val)
119 : : {
120 : 3359977 : unsigned int width;
121 : 3359977 : scalar_int_mode int_mode;
122 : :
123 : 3359977 : if (!is_int_mode (mode, &int_mode))
124 : : return false;
125 : :
126 : 3359941 : width = GET_MODE_PRECISION (int_mode);
127 : 3359941 : if (width == 0 || width > HOST_BITS_PER_WIDE_INT)
128 : : return false;
129 : :
130 : 3355344 : val &= GET_MODE_MASK (int_mode);
131 : 3355344 : return val == (HOST_WIDE_INT_1U << (width - 1));
132 : : }
133 : :
134 : : /* Test whether the most significant bit of mode MODE is set in VAL.
135 : : Returns false if the precision of MODE is too large to handle. */
136 : : bool
137 : 2697768 : val_signbit_known_set_p (machine_mode mode, unsigned HOST_WIDE_INT val)
138 : : {
139 : 2697768 : unsigned int width;
140 : :
141 : 2697768 : scalar_int_mode int_mode;
142 : 2697768 : if (!is_int_mode (mode, &int_mode))
143 : : return false;
144 : :
145 : 2668748 : width = GET_MODE_PRECISION (int_mode);
146 : 2668748 : if (width == 0 || width > HOST_BITS_PER_WIDE_INT)
147 : : return false;
148 : :
149 : 2668748 : val &= HOST_WIDE_INT_1U << (width - 1);
150 : 2668748 : return val != 0;
151 : : }
152 : :
153 : : /* Test whether the most significant bit of mode MODE is clear in VAL.
154 : : Returns false if the precision of MODE is too large to handle. */
155 : : bool
156 : 7945044 : val_signbit_known_clear_p (machine_mode mode, unsigned HOST_WIDE_INT val)
157 : : {
158 : 7945044 : unsigned int width;
159 : :
160 : 7945044 : scalar_int_mode int_mode;
161 : 7945044 : if (!is_int_mode (mode, &int_mode))
162 : : return false;
163 : :
164 : 7652149 : width = GET_MODE_PRECISION (int_mode);
165 : 7652149 : if (width == 0 || width > HOST_BITS_PER_WIDE_INT)
166 : : return false;
167 : :
168 : 7542114 : val &= HOST_WIDE_INT_1U << (width - 1);
169 : 7542114 : return val == 0;
170 : : }
171 : :
172 : : /* Make a binary operation by properly ordering the operands and
173 : : seeing if the expression folds. */
174 : :
175 : : rtx
176 : 106115148 : simplify_context::simplify_gen_binary (rtx_code code, machine_mode mode,
177 : : rtx op0, rtx op1)
178 : : {
179 : 106115148 : rtx tem;
180 : :
181 : : /* If this simplifies, do it. */
182 : 106115148 : tem = simplify_binary_operation (code, mode, op0, op1);
183 : 106115148 : if (tem)
184 : : return tem;
185 : :
186 : : /* Put complex operands first and constants second if commutative. */
187 : 67633504 : if (GET_RTX_CLASS (code) == RTX_COMM_ARITH
188 : 67633504 : && swap_commutative_operands_p (op0, op1))
189 : : std::swap (op0, op1);
190 : :
191 : 67633504 : return gen_rtx_fmt_ee (code, mode, op0, op1);
192 : : }
193 : :
194 : : /* If X is a MEM referencing the constant pool, return the real value.
195 : : Otherwise return X. */
196 : : rtx
197 : 2483585960 : avoid_constant_pool_reference (rtx x)
198 : : {
199 : 2483585960 : rtx c, tmp, addr;
200 : 2483585960 : machine_mode cmode;
201 : 2483585960 : poly_int64 offset = 0;
202 : :
203 : 2483585960 : switch (GET_CODE (x))
204 : : {
205 : 233008115 : case MEM:
206 : 233008115 : break;
207 : :
208 : 874276 : case FLOAT_EXTEND:
209 : : /* Handle float extensions of constant pool references. */
210 : 874276 : tmp = XEXP (x, 0);
211 : 874276 : c = avoid_constant_pool_reference (tmp);
212 : 874276 : if (c != tmp && CONST_DOUBLE_AS_FLOAT_P (c))
213 : 115069 : return const_double_from_real_value (*CONST_DOUBLE_REAL_VALUE (c),
214 : 115069 : GET_MODE (x));
215 : : return x;
216 : :
217 : : default:
218 : : return x;
219 : : }
220 : :
221 : 233008115 : if (GET_MODE (x) == BLKmode)
222 : : return x;
223 : :
224 : 230822125 : addr = XEXP (x, 0);
225 : :
226 : : /* Call target hook to avoid the effects of -fpic etc.... */
227 : 230822125 : addr = targetm.delegitimize_address (addr);
228 : :
229 : : /* Split the address into a base and integer offset. */
230 : 230822125 : addr = strip_offset (addr, &offset);
231 : :
232 : 230822125 : if (GET_CODE (addr) == LO_SUM)
233 : 0 : addr = XEXP (addr, 1);
234 : :
235 : : /* If this is a constant pool reference, we can turn it into its
236 : : constant and hope that simplifications happen. */
237 : 230822125 : if (GET_CODE (addr) == SYMBOL_REF
238 : 230822125 : && CONSTANT_POOL_ADDRESS_P (addr))
239 : : {
240 : 5228313 : c = get_pool_constant (addr);
241 : 5228313 : cmode = get_pool_mode (addr);
242 : :
243 : : /* If we're accessing the constant in a different mode than it was
244 : : originally stored, attempt to fix that up via subreg simplifications.
245 : : If that fails we have no choice but to return the original memory. */
246 : 5228313 : if (known_eq (offset, 0) && cmode == GET_MODE (x))
247 : : return c;
248 : 12946 : else if (known_in_range_p (offset, 0, GET_MODE_SIZE (cmode)))
249 : : {
250 : 6473 : rtx tem = simplify_subreg (GET_MODE (x), c, cmode, offset);
251 : 6473 : if (tem && CONSTANT_P (tem))
252 : : return tem;
253 : : }
254 : : }
255 : :
256 : : return x;
257 : : }
258 : :
259 : : /* Simplify a MEM based on its attributes. This is the default
260 : : delegitimize_address target hook, and it's recommended that every
261 : : overrider call it. */
262 : :
263 : : rtx
264 : 3488973992 : delegitimize_mem_from_attrs (rtx x)
265 : : {
266 : : /* MEMs without MEM_OFFSETs may have been offset, so we can't just
267 : : use their base addresses as equivalent. */
268 : 3488973992 : if (MEM_P (x)
269 : 59370101 : && MEM_EXPR (x)
270 : 3525938522 : && MEM_OFFSET_KNOWN_P (x))
271 : : {
272 : 34250775 : tree decl = MEM_EXPR (x);
273 : 34250775 : machine_mode mode = GET_MODE (x);
274 : 34250775 : poly_int64 offset = 0;
275 : :
276 : 34250775 : switch (TREE_CODE (decl))
277 : : {
278 : : default:
279 : : decl = NULL;
280 : : break;
281 : :
282 : : case VAR_DECL:
283 : : break;
284 : :
285 : 9914926 : case ARRAY_REF:
286 : 9914926 : case ARRAY_RANGE_REF:
287 : 9914926 : case COMPONENT_REF:
288 : 9914926 : case BIT_FIELD_REF:
289 : 9914926 : case REALPART_EXPR:
290 : 9914926 : case IMAGPART_EXPR:
291 : 9914926 : case VIEW_CONVERT_EXPR:
292 : 9914926 : {
293 : 9914926 : poly_int64 bitsize, bitpos, bytepos, toffset_val = 0;
294 : 9914926 : tree toffset;
295 : 9914926 : int unsignedp, reversep, volatilep = 0;
296 : :
297 : 9914926 : decl
298 : 9914926 : = get_inner_reference (decl, &bitsize, &bitpos, &toffset, &mode,
299 : : &unsignedp, &reversep, &volatilep);
300 : 19829852 : if (maybe_ne (bitsize, GET_MODE_BITSIZE (mode))
301 : 10236142 : || !multiple_p (bitpos, BITS_PER_UNIT, &bytepos)
302 : 19384041 : || (toffset && !poly_int_tree_p (toffset, &toffset_val)))
303 : : decl = NULL;
304 : : else
305 : 9147899 : offset += bytepos + toffset_val;
306 : 9914926 : break;
307 : : }
308 : : }
309 : :
310 : 767027 : if (decl
311 : 20559888 : && mode == GET_MODE (x)
312 : 20309861 : && VAR_P (decl)
313 : 13439615 : && (TREE_STATIC (decl)
314 : 12271013 : || DECL_THREAD_LOCAL_P (decl))
315 : 1202615 : && DECL_RTL_SET_P (decl)
316 : 10350026 : && MEM_P (DECL_RTL (decl)))
317 : : {
318 : 1202127 : rtx newx;
319 : :
320 : 1202127 : offset += MEM_OFFSET (x);
321 : :
322 : 1202127 : newx = DECL_RTL (decl);
323 : :
324 : 1202127 : if (MEM_P (newx))
325 : : {
326 : 1202127 : rtx n = XEXP (newx, 0), o = XEXP (x, 0);
327 : 1202127 : poly_int64 n_offset, o_offset;
328 : :
329 : : /* Avoid creating a new MEM needlessly if we already had
330 : : the same address. We do if there's no OFFSET and the
331 : : old address X is identical to NEWX, or if X is of the
332 : : form (plus NEWX OFFSET), or the NEWX is of the form
333 : : (plus Y (const_int Z)) and X is that with the offset
334 : : added: (plus Y (const_int Z+OFFSET)). */
335 : 1202127 : n = strip_offset (n, &n_offset);
336 : 1202127 : o = strip_offset (o, &o_offset);
337 : 2378164 : if (!(known_eq (o_offset, n_offset + offset)
338 : 1176037 : && rtx_equal_p (o, n)))
339 : 204470 : x = adjust_address_nv (newx, mode, offset);
340 : : }
341 : 0 : else if (GET_MODE (x) == GET_MODE (newx)
342 : 0 : && known_eq (offset, 0))
343 : : x = newx;
344 : : }
345 : : }
346 : :
347 : 3488973992 : return x;
348 : : }
349 : :
350 : : /* Make a unary operation by first seeing if it folds and otherwise making
351 : : the specified operation. */
352 : :
353 : : rtx
354 : 5102161 : simplify_context::simplify_gen_unary (rtx_code code, machine_mode mode, rtx op,
355 : : machine_mode op_mode)
356 : : {
357 : 5102161 : rtx tem;
358 : :
359 : : /* If this simplifies, use it. */
360 : 5102161 : if ((tem = simplify_unary_operation (code, mode, op, op_mode)) != 0)
361 : : return tem;
362 : :
363 : 1874583 : return gen_rtx_fmt_e (code, mode, op);
364 : : }
365 : :
366 : : /* Likewise for ternary operations. */
367 : :
368 : : rtx
369 : 2015354 : simplify_context::simplify_gen_ternary (rtx_code code, machine_mode mode,
370 : : machine_mode op0_mode,
371 : : rtx op0, rtx op1, rtx op2)
372 : : {
373 : 2015354 : rtx tem;
374 : :
375 : : /* If this simplifies, use it. */
376 : 2015354 : if ((tem = simplify_ternary_operation (code, mode, op0_mode,
377 : : op0, op1, op2)) != 0)
378 : : return tem;
379 : :
380 : 1798092 : return gen_rtx_fmt_eee (code, mode, op0, op1, op2);
381 : : }
382 : :
383 : : /* Likewise, for relational operations.
384 : : CMP_MODE specifies mode comparison is done in. */
385 : :
386 : : rtx
387 : 19350228 : simplify_context::simplify_gen_relational (rtx_code code, machine_mode mode,
388 : : machine_mode cmp_mode,
389 : : rtx op0, rtx op1)
390 : : {
391 : 19350228 : rtx tem;
392 : :
393 : 19350228 : if ((tem = simplify_relational_operation (code, mode, cmp_mode,
394 : : op0, op1)) != 0)
395 : : return tem;
396 : :
397 : 17289862 : return gen_rtx_fmt_ee (code, mode, op0, op1);
398 : : }
399 : :
400 : : /* If FN is NULL, replace all occurrences of OLD_RTX in X with copy_rtx (DATA)
401 : : and simplify the result. If FN is non-NULL, call this callback on each
402 : : X, if it returns non-NULL, replace X with its return value and simplify the
403 : : result. */
404 : :
405 : : rtx
406 : 427023221 : simplify_replace_fn_rtx (rtx x, const_rtx old_rtx,
407 : : rtx (*fn) (rtx, const_rtx, void *), void *data)
408 : : {
409 : 427023221 : enum rtx_code code = GET_CODE (x);
410 : 427023221 : machine_mode mode = GET_MODE (x);
411 : 427023221 : machine_mode op_mode;
412 : 427023221 : const char *fmt;
413 : 427023221 : rtx op0, op1, op2, newx, op;
414 : 427023221 : rtvec vec, newvec;
415 : 427023221 : int i, j;
416 : :
417 : 427023221 : if (UNLIKELY (fn != NULL))
418 : : {
419 : 372282362 : newx = fn (x, old_rtx, data);
420 : 372282362 : if (newx)
421 : : return newx;
422 : : }
423 : 54740859 : else if (rtx_equal_p (x, old_rtx))
424 : 4381361 : return copy_rtx ((rtx) data);
425 : :
426 : 330820797 : switch (GET_RTX_CLASS (code))
427 : : {
428 : 1914869 : case RTX_UNARY:
429 : 1914869 : op0 = XEXP (x, 0);
430 : 1914869 : op_mode = GET_MODE (op0);
431 : 1914869 : op0 = simplify_replace_fn_rtx (op0, old_rtx, fn, data);
432 : 1914869 : if (op0 == XEXP (x, 0))
433 : : return x;
434 : 585884 : return simplify_gen_unary (code, mode, op0, op_mode);
435 : :
436 : 68159337 : case RTX_BIN_ARITH:
437 : 68159337 : case RTX_COMM_ARITH:
438 : 68159337 : op0 = simplify_replace_fn_rtx (XEXP (x, 0), old_rtx, fn, data);
439 : 68159337 : op1 = simplify_replace_fn_rtx (XEXP (x, 1), old_rtx, fn, data);
440 : 68159337 : if (op0 == XEXP (x, 0) && op1 == XEXP (x, 1))
441 : : return x;
442 : 21663540 : return simplify_gen_binary (code, mode, op0, op1);
443 : :
444 : 8982571 : case RTX_COMPARE:
445 : 8982571 : case RTX_COMM_COMPARE:
446 : 8982571 : op0 = XEXP (x, 0);
447 : 8982571 : op1 = XEXP (x, 1);
448 : 8982571 : op_mode = GET_MODE (op0) != VOIDmode ? GET_MODE (op0) : GET_MODE (op1);
449 : 8982571 : op0 = simplify_replace_fn_rtx (op0, old_rtx, fn, data);
450 : 8982571 : op1 = simplify_replace_fn_rtx (op1, old_rtx, fn, data);
451 : 8982571 : if (op0 == XEXP (x, 0) && op1 == XEXP (x, 1))
452 : : return x;
453 : 2130515 : return simplify_gen_relational (code, mode, op_mode, op0, op1);
454 : :
455 : 5240863 : case RTX_TERNARY:
456 : 5240863 : case RTX_BITFIELD_OPS:
457 : 5240863 : op0 = XEXP (x, 0);
458 : 5240863 : op_mode = GET_MODE (op0);
459 : 5240863 : op0 = simplify_replace_fn_rtx (op0, old_rtx, fn, data);
460 : 5240863 : op1 = simplify_replace_fn_rtx (XEXP (x, 1), old_rtx, fn, data);
461 : 5240863 : op2 = simplify_replace_fn_rtx (XEXP (x, 2), old_rtx, fn, data);
462 : 5240863 : if (op0 == XEXP (x, 0) && op1 == XEXP (x, 1) && op2 == XEXP (x, 2))
463 : : return x;
464 : 1546869 : if (op_mode == VOIDmode)
465 : 1519918 : op_mode = GET_MODE (op0);
466 : 1546869 : return simplify_gen_ternary (code, mode, op_mode, op0, op1, op2);
467 : :
468 : 66599091 : case RTX_EXTRA:
469 : 66599091 : if (code == SUBREG)
470 : : {
471 : 597959 : op0 = simplify_replace_fn_rtx (SUBREG_REG (x), old_rtx, fn, data);
472 : 597959 : if (op0 == SUBREG_REG (x))
473 : : return x;
474 : 82480 : op0 = simplify_gen_subreg (GET_MODE (x), op0,
475 : 41240 : GET_MODE (SUBREG_REG (x)),
476 : 41240 : SUBREG_BYTE (x));
477 : 41240 : return op0 ? op0 : x;
478 : : }
479 : : break;
480 : :
481 : 53087819 : case RTX_OBJ:
482 : 53087819 : if (code == MEM)
483 : : {
484 : 9745430 : op0 = simplify_replace_fn_rtx (XEXP (x, 0), old_rtx, fn, data);
485 : 9745430 : if (op0 == XEXP (x, 0))
486 : : return x;
487 : 132118 : return replace_equiv_address_nv (x, op0);
488 : : }
489 : 43342389 : else if (code == LO_SUM)
490 : : {
491 : 0 : op0 = simplify_replace_fn_rtx (XEXP (x, 0), old_rtx, fn, data);
492 : 0 : op1 = simplify_replace_fn_rtx (XEXP (x, 1), old_rtx, fn, data);
493 : :
494 : : /* (lo_sum (high x) y) -> y where x and y have the same base. */
495 : 0 : if (GET_CODE (op0) == HIGH)
496 : : {
497 : 0 : rtx base0, base1, offset0, offset1;
498 : 0 : split_const (XEXP (op0, 0), &base0, &offset0);
499 : 0 : split_const (op1, &base1, &offset1);
500 : 0 : if (rtx_equal_p (base0, base1))
501 : 0 : return op1;
502 : : }
503 : :
504 : 0 : if (op0 == XEXP (x, 0) && op1 == XEXP (x, 1))
505 : : return x;
506 : 0 : return gen_rtx_LO_SUM (mode, op0, op1);
507 : : }
508 : : break;
509 : :
510 : : default:
511 : : break;
512 : : }
513 : :
514 : 236179768 : newx = x;
515 : 236179768 : fmt = GET_RTX_FORMAT (code);
516 : 509305844 : for (i = 0; fmt[i]; i++)
517 : 273126076 : switch (fmt[i])
518 : : {
519 : 2914793 : case 'E':
520 : 2914793 : vec = XVEC (x, i);
521 : 2914793 : newvec = XVEC (newx, i);
522 : 11785928 : for (j = 0; j < GET_NUM_ELEM (vec); j++)
523 : : {
524 : 8871135 : op = simplify_replace_fn_rtx (RTVEC_ELT (vec, j),
525 : : old_rtx, fn, data);
526 : 8871135 : if (op != RTVEC_ELT (vec, j))
527 : : {
528 : 314021 : if (newvec == vec)
529 : : {
530 : 310464 : newvec = shallow_copy_rtvec (vec);
531 : 310464 : if (x == newx)
532 : 310464 : newx = shallow_copy_rtx (x);
533 : 310464 : XVEC (newx, i) = newvec;
534 : : }
535 : 314021 : RTVEC_ELT (newvec, j) = op;
536 : : }
537 : : }
538 : : break;
539 : :
540 : 58933524 : case 'e':
541 : 58933524 : if (XEXP (x, i))
542 : : {
543 : 58933524 : op = simplify_replace_fn_rtx (XEXP (x, i), old_rtx, fn, data);
544 : 58933524 : if (op != XEXP (x, i))
545 : : {
546 : 3235064 : if (x == newx)
547 : 3231704 : newx = shallow_copy_rtx (x);
548 : 3235064 : XEXP (newx, i) = op;
549 : : }
550 : : }
551 : : break;
552 : : }
553 : : return newx;
554 : : }
555 : :
556 : : /* Replace all occurrences of OLD_RTX in X with NEW_RTX and try to simplify the
557 : : resulting RTX. Return a new RTX which is as simplified as possible. */
558 : :
559 : : rtx
560 : 11570628 : simplify_replace_rtx (rtx x, const_rtx old_rtx, rtx new_rtx)
561 : : {
562 : 11570628 : return simplify_replace_fn_rtx (x, old_rtx, 0, new_rtx);
563 : : }
564 : :
565 : : /* Try to simplify a MODE truncation of OP, which has OP_MODE.
566 : : Only handle cases where the truncated value is inherently an rvalue.
567 : :
568 : : RTL provides two ways of truncating a value:
569 : :
570 : : 1. a lowpart subreg. This form is only a truncation when both
571 : : the outer and inner modes (here MODE and OP_MODE respectively)
572 : : are scalar integers, and only then when the subreg is used as
573 : : an rvalue.
574 : :
575 : : It is only valid to form such truncating subregs if the
576 : : truncation requires no action by the target. The onus for
577 : : proving this is on the creator of the subreg -- e.g. the
578 : : caller to simplify_subreg or simplify_gen_subreg -- and typically
579 : : involves either TRULY_NOOP_TRUNCATION_MODES_P or truncated_to_mode.
580 : :
581 : : 2. a TRUNCATE. This form handles both scalar and compound integers.
582 : :
583 : : The first form is preferred where valid. However, the TRUNCATE
584 : : handling in simplify_unary_operation turns the second form into the
585 : : first form when TRULY_NOOP_TRUNCATION_MODES_P or truncated_to_mode allow,
586 : : so it is generally safe to form rvalue truncations using:
587 : :
588 : : simplify_gen_unary (TRUNCATE, ...)
589 : :
590 : : and leave simplify_unary_operation to work out which representation
591 : : should be used.
592 : :
593 : : Because of the proof requirements on (1), simplify_truncation must
594 : : also use simplify_gen_unary (TRUNCATE, ...) to truncate parts of OP,
595 : : regardless of whether the outer truncation came from a SUBREG or a
596 : : TRUNCATE. For example, if the caller has proven that an SImode
597 : : truncation of:
598 : :
599 : : (and:DI X Y)
600 : :
601 : : is a no-op and can be represented as a subreg, it does not follow
602 : : that SImode truncations of X and Y are also no-ops. On a target
603 : : like 64-bit MIPS that requires SImode values to be stored in
604 : : sign-extended form, an SImode truncation of:
605 : :
606 : : (and:DI (reg:DI X) (const_int 63))
607 : :
608 : : is trivially a no-op because only the lower 6 bits can be set.
609 : : However, X is still an arbitrary 64-bit number and so we cannot
610 : : assume that truncating it too is a no-op. */
611 : :
612 : : rtx
613 : 19795902 : simplify_context::simplify_truncation (machine_mode mode, rtx op,
614 : : machine_mode op_mode)
615 : : {
616 : 19795902 : unsigned int precision = GET_MODE_UNIT_PRECISION (mode);
617 : 19795902 : unsigned int op_precision = GET_MODE_UNIT_PRECISION (op_mode);
618 : 19795902 : scalar_int_mode int_mode, int_op_mode, subreg_mode;
619 : :
620 : 19795902 : gcc_assert (precision <= op_precision);
621 : :
622 : : /* Optimize truncations of zero and sign extended values. */
623 : 19795902 : if (GET_CODE (op) == ZERO_EXTEND
624 : 19795902 : || GET_CODE (op) == SIGN_EXTEND)
625 : : {
626 : : /* There are three possibilities. If MODE is the same as the
627 : : origmode, we can omit both the extension and the subreg.
628 : : If MODE is not larger than the origmode, we can apply the
629 : : truncation without the extension. Finally, if the outermode
630 : : is larger than the origmode, we can just extend to the appropriate
631 : : mode. */
632 : 305485 : machine_mode origmode = GET_MODE (XEXP (op, 0));
633 : 305485 : if (mode == origmode)
634 : : return XEXP (op, 0);
635 : 23502 : else if (precision <= GET_MODE_UNIT_PRECISION (origmode))
636 : 7420 : return simplify_gen_unary (TRUNCATE, mode,
637 : 7420 : XEXP (op, 0), origmode);
638 : : else
639 : 4331 : return simplify_gen_unary (GET_CODE (op), mode,
640 : 4331 : XEXP (op, 0), origmode);
641 : : }
642 : :
643 : : /* If the machine can perform operations in the truncated mode, distribute
644 : : the truncation, i.e. simplify (truncate:QI (op:SI (x:SI) (y:SI))) into
645 : : (op:QI (truncate:QI (x:SI)) (truncate:QI (y:SI))). */
646 : 19490417 : if (1
647 : : && (!WORD_REGISTER_OPERATIONS || precision >= BITS_PER_WORD)
648 : : && (GET_CODE (op) == PLUS
649 : : || GET_CODE (op) == MINUS
650 : 19490417 : || GET_CODE (op) == MULT))
651 : : {
652 : 835561 : rtx op0 = simplify_gen_unary (TRUNCATE, mode, XEXP (op, 0), op_mode);
653 : 835561 : if (op0)
654 : : {
655 : 835561 : rtx op1 = simplify_gen_unary (TRUNCATE, mode, XEXP (op, 1), op_mode);
656 : 835561 : if (op1)
657 : 835561 : return simplify_gen_binary (GET_CODE (op), mode, op0, op1);
658 : : }
659 : : }
660 : :
661 : : /* Simplify (truncate:QI (lshiftrt:SI (sign_extend:SI (x:QI)) C)) into
662 : : to (ashiftrt:QI (x:QI) C), where C is a suitable small constant and
663 : : the outer subreg is effectively a truncation to the original mode. */
664 : 18654856 : if ((GET_CODE (op) == LSHIFTRT
665 : 18654856 : || GET_CODE (op) == ASHIFTRT)
666 : : /* Ensure that OP_MODE is at least twice as wide as MODE
667 : : to avoid the possibility that an outer LSHIFTRT shifts by more
668 : : than the sign extension's sign_bit_copies and introduces zeros
669 : : into the high bits of the result. */
670 : 1796330 : && 2 * precision <= op_precision
671 : 1796330 : && CONST_INT_P (XEXP (op, 1))
672 : 1702014 : && GET_CODE (XEXP (op, 0)) == SIGN_EXTEND
673 : 29 : && GET_MODE (XEXP (XEXP (op, 0), 0)) == mode
674 : 26 : && UINTVAL (XEXP (op, 1)) < precision)
675 : 18 : return simplify_gen_binary (ASHIFTRT, mode,
676 : 18 : XEXP (XEXP (op, 0), 0), XEXP (op, 1));
677 : :
678 : : /* Likewise (truncate:QI (lshiftrt:SI (zero_extend:SI (x:QI)) C)) into
679 : : to (lshiftrt:QI (x:QI) C), where C is a suitable small constant and
680 : : the outer subreg is effectively a truncation to the original mode. */
681 : 18654838 : if ((GET_CODE (op) == LSHIFTRT
682 : : || GET_CODE (op) == ASHIFTRT)
683 : 1796312 : && CONST_INT_P (XEXP (op, 1))
684 : 1701996 : && GET_CODE (XEXP (op, 0)) == ZERO_EXTEND
685 : 661 : && GET_MODE (XEXP (XEXP (op, 0), 0)) == mode
686 : 605 : && UINTVAL (XEXP (op, 1)) < precision)
687 : 595 : return simplify_gen_binary (LSHIFTRT, mode,
688 : 595 : XEXP (XEXP (op, 0), 0), XEXP (op, 1));
689 : :
690 : : /* Likewise (truncate:QI (ashift:SI (zero_extend:SI (x:QI)) C)) into
691 : : to (ashift:QI (x:QI) C), where C is a suitable small constant and
692 : : the outer subreg is effectively a truncation to the original mode. */
693 : 18654243 : if (GET_CODE (op) == ASHIFT
694 : 651676 : && CONST_INT_P (XEXP (op, 1))
695 : 599070 : && (GET_CODE (XEXP (op, 0)) == ZERO_EXTEND
696 : 599070 : || GET_CODE (XEXP (op, 0)) == SIGN_EXTEND)
697 : 874 : && GET_MODE (XEXP (XEXP (op, 0), 0)) == mode
698 : 855 : && UINTVAL (XEXP (op, 1)) < precision)
699 : 848 : return simplify_gen_binary (ASHIFT, mode,
700 : 848 : XEXP (XEXP (op, 0), 0), XEXP (op, 1));
701 : :
702 : : /* Likewise (truncate:QI (and:SI (lshiftrt:SI (x:SI) C) C2)) into
703 : : (and:QI (lshiftrt:QI (truncate:QI (x:SI)) C) C2) for suitable C
704 : : and C2. */
705 : 18653395 : if (GET_CODE (op) == AND
706 : 666740 : && (GET_CODE (XEXP (op, 0)) == LSHIFTRT
707 : 666740 : || GET_CODE (XEXP (op, 0)) == ASHIFTRT)
708 : 47483 : && CONST_INT_P (XEXP (XEXP (op, 0), 1))
709 : 47380 : && CONST_INT_P (XEXP (op, 1)))
710 : : {
711 : 47380 : rtx op0 = (XEXP (XEXP (op, 0), 0));
712 : 47380 : rtx shift_op = XEXP (XEXP (op, 0), 1);
713 : 47380 : rtx mask_op = XEXP (op, 1);
714 : 47380 : unsigned HOST_WIDE_INT shift = UINTVAL (shift_op);
715 : 47380 : unsigned HOST_WIDE_INT mask = UINTVAL (mask_op);
716 : :
717 : 47380 : if (shift < precision
718 : : /* If doing this transform works for an X with all bits set,
719 : : it works for any X. */
720 : 35257 : && ((GET_MODE_MASK (mode) >> shift) & mask)
721 : 35257 : == ((GET_MODE_MASK (op_mode) >> shift) & mask)
722 : 3179 : && (op0 = simplify_gen_unary (TRUNCATE, mode, op0, op_mode))
723 : 50559 : && (op0 = simplify_gen_binary (LSHIFTRT, mode, op0, shift_op)))
724 : : {
725 : 3179 : mask_op = GEN_INT (trunc_int_for_mode (mask, mode));
726 : 3179 : return simplify_gen_binary (AND, mode, op0, mask_op);
727 : : }
728 : : }
729 : :
730 : : /* Turn (truncate:M1 (*_extract:M2 (reg:M2) (len) (pos))) into
731 : : (*_extract:M1 (truncate:M1 (reg:M2)) (len) (pos')) if possible without
732 : : changing len. */
733 : 18650216 : if ((GET_CODE (op) == ZERO_EXTRACT || GET_CODE (op) == SIGN_EXTRACT)
734 : 434292 : && REG_P (XEXP (op, 0))
735 : 306722 : && GET_MODE (XEXP (op, 0)) == GET_MODE (op)
736 : 305311 : && CONST_INT_P (XEXP (op, 1))
737 : 305311 : && CONST_INT_P (XEXP (op, 2)))
738 : : {
739 : 274503 : rtx op0 = XEXP (op, 0);
740 : 274503 : unsigned HOST_WIDE_INT len = UINTVAL (XEXP (op, 1));
741 : 274503 : unsigned HOST_WIDE_INT pos = UINTVAL (XEXP (op, 2));
742 : 274503 : if (BITS_BIG_ENDIAN && pos >= op_precision - precision)
743 : : {
744 : : op0 = simplify_gen_unary (TRUNCATE, mode, op0, GET_MODE (op0));
745 : : if (op0)
746 : : {
747 : : pos -= op_precision - precision;
748 : : return simplify_gen_ternary (GET_CODE (op), mode, mode, op0,
749 : : XEXP (op, 1), GEN_INT (pos));
750 : : }
751 : : }
752 : 274503 : else if (!BITS_BIG_ENDIAN && precision >= len + pos)
753 : : {
754 : 8927 : op0 = simplify_gen_unary (TRUNCATE, mode, op0, GET_MODE (op0));
755 : 8927 : if (op0)
756 : 8927 : return simplify_gen_ternary (GET_CODE (op), mode, mode, op0,
757 : 8927 : XEXP (op, 1), XEXP (op, 2));
758 : : }
759 : : }
760 : :
761 : : /* Recognize a word extraction from a multi-word subreg. */
762 : 18641289 : if ((GET_CODE (op) == LSHIFTRT
763 : 18641289 : || GET_CODE (op) == ASHIFTRT)
764 : 1795717 : && SCALAR_INT_MODE_P (mode)
765 : 1793075 : && SCALAR_INT_MODE_P (op_mode)
766 : 1927324 : && precision >= BITS_PER_WORD
767 : 60202 : && 2 * precision <= op_precision
768 : 60202 : && CONST_INT_P (XEXP (op, 1))
769 : 52513 : && (INTVAL (XEXP (op, 1)) & (precision - 1)) == 0
770 : 2132 : && UINTVAL (XEXP (op, 1)) < op_precision)
771 : : {
772 : 2132 : poly_int64 byte = subreg_lowpart_offset (mode, op_mode);
773 : 2132 : int shifted_bytes = INTVAL (XEXP (op, 1)) / BITS_PER_UNIT;
774 : 2132 : return simplify_gen_subreg (mode, XEXP (op, 0), op_mode,
775 : : (WORDS_BIG_ENDIAN
776 : : ? byte - shifted_bytes
777 : 2132 : : byte + shifted_bytes));
778 : : }
779 : :
780 : : /* If we have a TRUNCATE of a right shift of MEM, make a new MEM
781 : : and try replacing the TRUNCATE and shift with it. Don't do this
782 : : if the MEM has a mode-dependent address. */
783 : 18639157 : if ((GET_CODE (op) == LSHIFTRT
784 : : || GET_CODE (op) == ASHIFTRT)
785 : 1790943 : && is_a <scalar_int_mode> (mode, &int_mode)
786 : 20428972 : && is_a <scalar_int_mode> (op_mode, &int_op_mode)
787 : 1790943 : && MEM_P (XEXP (op, 0))
788 : 10890 : && CONST_INT_P (XEXP (op, 1))
789 : 19998 : && INTVAL (XEXP (op, 1)) % GET_MODE_BITSIZE (int_mode) == 0
790 : 1161 : && INTVAL (XEXP (op, 1)) > 0
791 : 2322 : && INTVAL (XEXP (op, 1)) < GET_MODE_BITSIZE (int_op_mode)
792 : 1161 : && ! mode_dependent_address_p (XEXP (XEXP (op, 0), 0),
793 : 1161 : MEM_ADDR_SPACE (XEXP (op, 0)))
794 : 1161 : && ! MEM_VOLATILE_P (XEXP (op, 0))
795 : 18639157 : && (GET_MODE_SIZE (int_mode) >= UNITS_PER_WORD
796 : : || WORDS_BIG_ENDIAN == BYTES_BIG_ENDIAN))
797 : : {
798 : 1128 : poly_int64 byte = subreg_lowpart_offset (int_mode, int_op_mode);
799 : 1128 : int shifted_bytes = INTVAL (XEXP (op, 1)) / BITS_PER_UNIT;
800 : 1128 : return adjust_address_nv (XEXP (op, 0), int_mode,
801 : : (WORDS_BIG_ENDIAN
802 : : ? byte - shifted_bytes
803 : : : byte + shifted_bytes));
804 : : }
805 : :
806 : : /* (truncate:SI (OP:DI ({sign,zero}_extend:DI foo:SI))) is
807 : : (OP:SI foo:SI) if OP is NEG or ABS. */
808 : 18638029 : if ((GET_CODE (op) == ABS
809 : 18638029 : || GET_CODE (op) == NEG)
810 : 20084 : && (GET_CODE (XEXP (op, 0)) == SIGN_EXTEND
811 : 20084 : || GET_CODE (XEXP (op, 0)) == ZERO_EXTEND)
812 : 17 : && GET_MODE (XEXP (XEXP (op, 0), 0)) == mode)
813 : 1 : return simplify_gen_unary (GET_CODE (op), mode,
814 : 1 : XEXP (XEXP (op, 0), 0), mode);
815 : :
816 : : /* Simplifications of (truncate:A (subreg:B X 0)). */
817 : 18638028 : if (GET_CODE (op) == SUBREG
818 : 18638067 : && is_a <scalar_int_mode> (mode, &int_mode)
819 : 47840 : && SCALAR_INT_MODE_P (op_mode)
820 : 47840 : && is_a <scalar_int_mode> (GET_MODE (SUBREG_REG (op)), &subreg_mode)
821 : 18685866 : && subreg_lowpart_p (op))
822 : : {
823 : : /* (truncate:A (subreg:B (truncate:C X) 0)) is (truncate:A X). */
824 : 47835 : if (GET_CODE (SUBREG_REG (op)) == TRUNCATE)
825 : : {
826 : 0 : rtx inner = XEXP (SUBREG_REG (op), 0);
827 : 0 : if (GET_MODE_PRECISION (int_mode)
828 : 0 : <= GET_MODE_PRECISION (subreg_mode))
829 : 0 : return simplify_gen_unary (TRUNCATE, int_mode, inner,
830 : 0 : GET_MODE (inner));
831 : : else
832 : : /* If subreg above is paradoxical and C is narrower
833 : : than A, return (subreg:A (truncate:C X) 0). */
834 : 0 : return simplify_gen_subreg (int_mode, SUBREG_REG (op),
835 : 0 : subreg_mode, 0);
836 : : }
837 : :
838 : : /* Simplifications of (truncate:A (subreg:B X:C 0)) with
839 : : paradoxical subregs (B is wider than C). */
840 : 47835 : if (is_a <scalar_int_mode> (op_mode, &int_op_mode))
841 : : {
842 : 47835 : unsigned int int_op_prec = GET_MODE_PRECISION (int_op_mode);
843 : 47835 : unsigned int subreg_prec = GET_MODE_PRECISION (subreg_mode);
844 : 47835 : if (int_op_prec > subreg_prec)
845 : : {
846 : 1470 : if (int_mode == subreg_mode)
847 : : return SUBREG_REG (op);
848 : 61 : if (GET_MODE_PRECISION (int_mode) < subreg_prec)
849 : 27 : return simplify_gen_unary (TRUNCATE, int_mode,
850 : 27 : SUBREG_REG (op), subreg_mode);
851 : : }
852 : : /* Simplification of (truncate:A (subreg:B X:C 0)) where
853 : : A is narrower than B and B is narrower than C. */
854 : 46365 : else if (int_op_prec < subreg_prec
855 : 46365 : && GET_MODE_PRECISION (int_mode) < int_op_prec)
856 : 46365 : return simplify_gen_unary (TRUNCATE, int_mode,
857 : 46365 : SUBREG_REG (op), subreg_mode);
858 : : }
859 : : }
860 : :
861 : : /* (truncate:A (truncate:B X)) is (truncate:A X). */
862 : 18590227 : if (GET_CODE (op) == TRUNCATE)
863 : 0 : return simplify_gen_unary (TRUNCATE, mode, XEXP (op, 0),
864 : 0 : GET_MODE (XEXP (op, 0)));
865 : :
866 : : /* (truncate:A (ior X C)) is (const_int -1) if C is equal to that already,
867 : : in mode A. */
868 : 18590227 : if (GET_CODE (op) == IOR
869 : 91787 : && SCALAR_INT_MODE_P (mode)
870 : 91787 : && SCALAR_INT_MODE_P (op_mode)
871 : 91787 : && CONST_INT_P (XEXP (op, 1))
872 : 18598996 : && trunc_int_for_mode (INTVAL (XEXP (op, 1)), mode) == -1)
873 : 18 : return constm1_rtx;
874 : :
875 : : return NULL_RTX;
876 : : }
877 : :
878 : : /* Try to simplify a unary operation CODE whose output mode is to be
879 : : MODE with input operand OP whose mode was originally OP_MODE.
880 : : Return zero if no simplification can be made. */
881 : : rtx
882 : 26302327 : simplify_context::simplify_unary_operation (rtx_code code, machine_mode mode,
883 : : rtx op, machine_mode op_mode)
884 : : {
885 : 26302327 : rtx trueop, tem;
886 : :
887 : 26302327 : trueop = avoid_constant_pool_reference (op);
888 : :
889 : 26302327 : tem = simplify_const_unary_operation (code, mode, trueop, op_mode);
890 : 26302327 : if (tem)
891 : : return tem;
892 : :
893 : 21430260 : return simplify_unary_operation_1 (code, mode, op);
894 : : }
895 : :
896 : : /* Return true if FLOAT or UNSIGNED_FLOAT operation OP is known
897 : : to be exact. */
898 : :
899 : : static bool
900 : 2763 : exact_int_to_float_conversion_p (const_rtx op)
901 : : {
902 : 2763 : machine_mode op0_mode = GET_MODE (XEXP (op, 0));
903 : : /* Constants can reach here with -frounding-math, if they do then
904 : : the conversion isn't exact. */
905 : 2763 : if (op0_mode == VOIDmode)
906 : : return false;
907 : 5524 : int out_bits = significand_size (GET_MODE_INNER (GET_MODE (op)));
908 : 2762 : int in_prec = GET_MODE_UNIT_PRECISION (op0_mode);
909 : 2762 : int in_bits = in_prec;
910 : 2762 : if (HWI_COMPUTABLE_MODE_P (op0_mode))
911 : : {
912 : 2672 : unsigned HOST_WIDE_INT nonzero = nonzero_bits (XEXP (op, 0), op0_mode);
913 : 2672 : if (GET_CODE (op) == FLOAT)
914 : 2522 : in_bits -= num_sign_bit_copies (XEXP (op, 0), op0_mode);
915 : 150 : else if (GET_CODE (op) == UNSIGNED_FLOAT)
916 : 150 : in_bits = wi::min_precision (wi::uhwi (nonzero, in_prec), UNSIGNED);
917 : : else
918 : 0 : gcc_unreachable ();
919 : 2672 : in_bits -= wi::ctz (wi::uhwi (nonzero, in_prec));
920 : : }
921 : 2762 : return in_bits <= out_bits;
922 : : }
923 : :
924 : : /* Perform some simplifications we can do even if the operands
925 : : aren't constant. */
926 : : rtx
927 : 21430260 : simplify_context::simplify_unary_operation_1 (rtx_code code, machine_mode mode,
928 : : rtx op)
929 : : {
930 : 21430260 : enum rtx_code reversed;
931 : 21430260 : rtx temp, elt, base, step;
932 : 21430260 : scalar_int_mode inner, int_mode, op_mode, op0_mode;
933 : :
934 : 21430260 : switch (code)
935 : : {
936 : 1620348 : case NOT:
937 : : /* (not (not X)) == X. */
938 : 1620348 : if (GET_CODE (op) == NOT)
939 : 1824 : return XEXP (op, 0);
940 : :
941 : : /* (not (eq X Y)) == (ne X Y), etc. if BImode or the result of the
942 : : comparison is all ones. */
943 : 1618524 : if (COMPARISON_P (op)
944 : 10769 : && (mode == BImode || STORE_FLAG_VALUE == -1)
945 : 1618524 : && ((reversed = reversed_comparison_code (op, NULL)) != UNKNOWN))
946 : 0 : return simplify_gen_relational (reversed, mode, VOIDmode,
947 : 0 : XEXP (op, 0), XEXP (op, 1));
948 : :
949 : : /* (not (plus X -1)) can become (neg X). */
950 : 1618524 : if (GET_CODE (op) == PLUS
951 : 280946 : && XEXP (op, 1) == constm1_rtx)
952 : 6742 : return simplify_gen_unary (NEG, mode, XEXP (op, 0), mode);
953 : :
954 : : /* Similarly, (not (neg X)) is (plus X -1). Only do this for
955 : : modes that have CONSTM1_RTX, i.e. MODE_INT, MODE_PARTIAL_INT
956 : : and MODE_VECTOR_INT. */
957 : 1611782 : if (GET_CODE (op) == NEG && CONSTM1_RTX (mode))
958 : 68346 : return simplify_gen_binary (PLUS, mode, XEXP (op, 0),
959 : 68346 : CONSTM1_RTX (mode));
960 : :
961 : : /* (not (xor X C)) for C constant is (xor X D) with D = ~C. */
962 : 1543436 : if (GET_CODE (op) == XOR
963 : 12031 : && CONST_INT_P (XEXP (op, 1))
964 : 1545342 : && (temp = simplify_unary_operation (NOT, mode,
965 : : XEXP (op, 1), mode)) != 0)
966 : 1906 : return simplify_gen_binary (XOR, mode, XEXP (op, 0), temp);
967 : :
968 : : /* (not (plus X C)) for signbit C is (xor X D) with D = ~C. */
969 : 1541530 : if (GET_CODE (op) == PLUS
970 : 274204 : && CONST_INT_P (XEXP (op, 1))
971 : 160708 : && mode_signbit_p (mode, XEXP (op, 1))
972 : 1544472 : && (temp = simplify_unary_operation (NOT, mode,
973 : : XEXP (op, 1), mode)) != 0)
974 : 2942 : return simplify_gen_binary (XOR, mode, XEXP (op, 0), temp);
975 : :
976 : :
977 : : /* (not (ashift 1 X)) is (rotate ~1 X). We used to do this for
978 : : operands other than 1, but that is not valid. We could do a
979 : : similar simplification for (not (lshiftrt C X)) where C is
980 : : just the sign bit, but this doesn't seem common enough to
981 : : bother with. */
982 : 1538588 : if (GET_CODE (op) == ASHIFT
983 : 29152 : && XEXP (op, 0) == const1_rtx)
984 : : {
985 : 1033 : temp = simplify_gen_unary (NOT, mode, const1_rtx, mode);
986 : 1033 : return simplify_gen_binary (ROTATE, mode, temp, XEXP (op, 1));
987 : : }
988 : :
989 : : /* (not (ashiftrt foo C)) where C is the number of bits in FOO
990 : : minus 1 is (ge foo (const_int 0)) if STORE_FLAG_VALUE is -1,
991 : : so we can perform the above simplification. */
992 : 1537555 : if (STORE_FLAG_VALUE == -1
993 : : && is_a <scalar_int_mode> (mode, &int_mode)
994 : : && GET_CODE (op) == ASHIFTRT
995 : : && CONST_INT_P (XEXP (op, 1))
996 : : && INTVAL (XEXP (op, 1)) == GET_MODE_PRECISION (int_mode) - 1)
997 : : return simplify_gen_relational (GE, int_mode, VOIDmode,
998 : : XEXP (op, 0), const0_rtx);
999 : :
1000 : :
1001 : 1537555 : if (partial_subreg_p (op)
1002 : 69030 : && subreg_lowpart_p (op)
1003 : 68827 : && GET_CODE (SUBREG_REG (op)) == ASHIFT
1004 : 1537989 : && XEXP (SUBREG_REG (op), 0) == const1_rtx)
1005 : : {
1006 : 35 : machine_mode inner_mode = GET_MODE (SUBREG_REG (op));
1007 : 35 : rtx x;
1008 : :
1009 : 35 : x = gen_rtx_ROTATE (inner_mode,
1010 : : simplify_gen_unary (NOT, inner_mode, const1_rtx,
1011 : : inner_mode),
1012 : : XEXP (SUBREG_REG (op), 1));
1013 : 35 : temp = rtl_hooks.gen_lowpart_no_emit (mode, x);
1014 : 35 : if (temp)
1015 : : return temp;
1016 : : }
1017 : :
1018 : : /* Apply De Morgan's laws to reduce number of patterns for machines
1019 : : with negating logical insns (and-not, nand, etc.). If result has
1020 : : only one NOT, put it first, since that is how the patterns are
1021 : : coded. */
1022 : 1537520 : if (GET_CODE (op) == IOR || GET_CODE (op) == AND)
1023 : : {
1024 : 9596 : rtx in1 = XEXP (op, 0), in2 = XEXP (op, 1);
1025 : 9596 : machine_mode op_mode;
1026 : :
1027 : 9596 : op_mode = GET_MODE (in1);
1028 : 9596 : in1 = simplify_gen_unary (NOT, op_mode, in1, op_mode);
1029 : :
1030 : 9596 : op_mode = GET_MODE (in2);
1031 : 9596 : if (op_mode == VOIDmode)
1032 : 4343 : op_mode = mode;
1033 : 9596 : in2 = simplify_gen_unary (NOT, op_mode, in2, op_mode);
1034 : :
1035 : 9596 : if (GET_CODE (in2) == NOT && GET_CODE (in1) != NOT)
1036 : : std::swap (in1, in2);
1037 : :
1038 : 19192 : return gen_rtx_fmt_ee (GET_CODE (op) == IOR ? AND : IOR,
1039 : : mode, in1, in2);
1040 : : }
1041 : :
1042 : : /* (not (bswap x)) -> (bswap (not x)). */
1043 : 1527924 : if (GET_CODE (op) == BSWAP || GET_CODE (op) == BITREVERSE)
1044 : : {
1045 : 0 : rtx x = simplify_gen_unary (NOT, mode, XEXP (op, 0), mode);
1046 : 0 : return simplify_gen_unary (GET_CODE (op), mode, x, mode);
1047 : : }
1048 : : break;
1049 : :
1050 : 1643669 : case NEG:
1051 : : /* (neg (neg X)) == X. */
1052 : 1643669 : if (GET_CODE (op) == NEG)
1053 : 6084 : return XEXP (op, 0);
1054 : :
1055 : : /* (neg (x ? (neg y) : y)) == !x ? (neg y) : y.
1056 : : If comparison is not reversible use
1057 : : x ? y : (neg y). */
1058 : 1637585 : if (GET_CODE (op) == IF_THEN_ELSE)
1059 : : {
1060 : 2259 : rtx cond = XEXP (op, 0);
1061 : 2259 : rtx true_rtx = XEXP (op, 1);
1062 : 2259 : rtx false_rtx = XEXP (op, 2);
1063 : :
1064 : 2259 : if ((GET_CODE (true_rtx) == NEG
1065 : 0 : && rtx_equal_p (XEXP (true_rtx, 0), false_rtx))
1066 : 2259 : || (GET_CODE (false_rtx) == NEG
1067 : 0 : && rtx_equal_p (XEXP (false_rtx, 0), true_rtx)))
1068 : : {
1069 : 0 : if (reversed_comparison_code (cond, NULL) != UNKNOWN)
1070 : 0 : temp = reversed_comparison (cond, mode);
1071 : : else
1072 : : {
1073 : : temp = cond;
1074 : : std::swap (true_rtx, false_rtx);
1075 : : }
1076 : 0 : return simplify_gen_ternary (IF_THEN_ELSE, mode,
1077 : 0 : mode, temp, true_rtx, false_rtx);
1078 : : }
1079 : : }
1080 : :
1081 : : /* (neg (plus X 1)) can become (not X). */
1082 : 1637585 : if (GET_CODE (op) == PLUS
1083 : 122042 : && XEXP (op, 1) == const1_rtx)
1084 : 49313 : return simplify_gen_unary (NOT, mode, XEXP (op, 0), mode);
1085 : :
1086 : : /* Similarly, (neg (not X)) is (plus X 1). */
1087 : 1588272 : if (GET_CODE (op) == NOT)
1088 : 459 : return simplify_gen_binary (PLUS, mode, XEXP (op, 0),
1089 : 459 : CONST1_RTX (mode));
1090 : :
1091 : : /* (neg (minus X Y)) can become (minus Y X). This transformation
1092 : : isn't safe for modes with signed zeros, since if X and Y are
1093 : : both +0, (minus Y X) is the same as (minus X Y). If the
1094 : : rounding mode is towards +infinity (or -infinity) then the two
1095 : : expressions will be rounded differently. */
1096 : 1587813 : if (GET_CODE (op) == MINUS
1097 : 23563 : && !HONOR_SIGNED_ZEROS (mode)
1098 : 1609962 : && !HONOR_SIGN_DEPENDENT_ROUNDING (mode))
1099 : 22149 : return simplify_gen_binary (MINUS, mode, XEXP (op, 1), XEXP (op, 0));
1100 : :
1101 : 1565664 : if (GET_CODE (op) == PLUS
1102 : 72729 : && !HONOR_SIGNED_ZEROS (mode)
1103 : 1638029 : && !HONOR_SIGN_DEPENDENT_ROUNDING (mode))
1104 : : {
1105 : : /* (neg (plus A C)) is simplified to (minus -C A). */
1106 : 72365 : if (CONST_SCALAR_INT_P (XEXP (op, 1))
1107 : 5245 : || CONST_DOUBLE_AS_FLOAT_P (XEXP (op, 1)))
1108 : : {
1109 : 67121 : temp = simplify_unary_operation (NEG, mode, XEXP (op, 1), mode);
1110 : 67121 : if (temp)
1111 : 67121 : return simplify_gen_binary (MINUS, mode, temp, XEXP (op, 0));
1112 : : }
1113 : :
1114 : : /* (neg (plus A B)) is canonicalized to (minus (neg A) B). */
1115 : 5244 : temp = simplify_gen_unary (NEG, mode, XEXP (op, 0), mode);
1116 : 5244 : return simplify_gen_binary (MINUS, mode, temp, XEXP (op, 1));
1117 : : }
1118 : :
1119 : : /* (neg (mult A B)) becomes (mult A (neg B)).
1120 : : This works even for floating-point values. */
1121 : 1493299 : if (GET_CODE (op) == MULT
1122 : 1493299 : && !HONOR_SIGN_DEPENDENT_ROUNDING (mode))
1123 : : {
1124 : 20535 : temp = simplify_gen_unary (NEG, mode, XEXP (op, 1), mode);
1125 : 20535 : return simplify_gen_binary (MULT, mode, XEXP (op, 0), temp);
1126 : : }
1127 : :
1128 : : /* NEG commutes with ASHIFT since it is multiplication. Only do
1129 : : this if we can then eliminate the NEG (e.g., if the operand
1130 : : is a constant). */
1131 : 1472764 : if (GET_CODE (op) == ASHIFT)
1132 : : {
1133 : 51904 : temp = simplify_unary_operation (NEG, mode, XEXP (op, 0), mode);
1134 : 51904 : if (temp)
1135 : 13188 : return simplify_gen_binary (ASHIFT, mode, temp, XEXP (op, 1));
1136 : : }
1137 : :
1138 : : /* (neg (ashiftrt X C)) can be replaced by (lshiftrt X C) when
1139 : : C is equal to the width of MODE minus 1. */
1140 : 1459576 : if (GET_CODE (op) == ASHIFTRT
1141 : 26054 : && CONST_INT_P (XEXP (op, 1))
1142 : 1511602 : && INTVAL (XEXP (op, 1)) == GET_MODE_UNIT_PRECISION (mode) - 1)
1143 : 429 : return simplify_gen_binary (LSHIFTRT, mode,
1144 : 429 : XEXP (op, 0), XEXP (op, 1));
1145 : :
1146 : : /* (neg (lshiftrt X C)) can be replaced by (ashiftrt X C) when
1147 : : C is equal to the width of MODE minus 1. */
1148 : 1459147 : if (GET_CODE (op) == LSHIFTRT
1149 : 5503 : && CONST_INT_P (XEXP (op, 1))
1150 : 1469945 : && INTVAL (XEXP (op, 1)) == GET_MODE_UNIT_PRECISION (mode) - 1)
1151 : 2415 : return simplify_gen_binary (ASHIFTRT, mode,
1152 : 2415 : XEXP (op, 0), XEXP (op, 1));
1153 : :
1154 : : /* (neg (xor A 1)) is (plus A -1) if A is known to be either 0 or 1. */
1155 : 1456732 : if (GET_CODE (op) == XOR
1156 : 8147 : && XEXP (op, 1) == const1_rtx
1157 : 1456880 : && nonzero_bits (XEXP (op, 0), mode) == 1)
1158 : 52 : return plus_constant (mode, XEXP (op, 0), -1);
1159 : :
1160 : : /* (neg (lt x 0)) is (ashiftrt X C) if STORE_FLAG_VALUE is 1. */
1161 : : /* (neg (lt x 0)) is (lshiftrt X C) if STORE_FLAG_VALUE is -1. */
1162 : 1456680 : if (GET_CODE (op) == LT
1163 : 1571 : && XEXP (op, 1) == const0_rtx
1164 : 1457785 : && is_a <scalar_int_mode> (GET_MODE (XEXP (op, 0)), &inner))
1165 : : {
1166 : 237 : int_mode = as_a <scalar_int_mode> (mode);
1167 : 237 : int isize = GET_MODE_PRECISION (inner);
1168 : 237 : if (STORE_FLAG_VALUE == 1)
1169 : : {
1170 : 237 : temp = simplify_gen_binary (ASHIFTRT, inner, XEXP (op, 0),
1171 : 237 : gen_int_shift_amount (inner,
1172 : 237 : isize - 1));
1173 : 237 : if (int_mode == inner)
1174 : : return temp;
1175 : 129 : if (GET_MODE_PRECISION (int_mode) > isize)
1176 : 65 : return simplify_gen_unary (SIGN_EXTEND, int_mode, temp, inner);
1177 : 64 : return simplify_gen_unary (TRUNCATE, int_mode, temp, inner);
1178 : : }
1179 : : else if (STORE_FLAG_VALUE == -1)
1180 : : {
1181 : : temp = simplify_gen_binary (LSHIFTRT, inner, XEXP (op, 0),
1182 : : gen_int_shift_amount (inner,
1183 : : isize - 1));
1184 : : if (int_mode == inner)
1185 : : return temp;
1186 : : if (GET_MODE_PRECISION (int_mode) > isize)
1187 : : return simplify_gen_unary (ZERO_EXTEND, int_mode, temp, inner);
1188 : : return simplify_gen_unary (TRUNCATE, int_mode, temp, inner);
1189 : : }
1190 : : }
1191 : :
1192 : 1456443 : if (vec_series_p (op, &base, &step))
1193 : : {
1194 : : /* Only create a new series if we can simplify both parts. In other
1195 : : cases this isn't really a simplification, and it's not necessarily
1196 : : a win to replace a vector operation with a scalar operation. */
1197 : 288 : scalar_mode inner_mode = GET_MODE_INNER (mode);
1198 : 288 : base = simplify_unary_operation (NEG, inner_mode, base, inner_mode);
1199 : 288 : if (base)
1200 : : {
1201 : 288 : step = simplify_unary_operation (NEG, inner_mode,
1202 : : step, inner_mode);
1203 : 288 : if (step)
1204 : 288 : return gen_vec_series (mode, base, step);
1205 : : }
1206 : : }
1207 : : break;
1208 : :
1209 : 1457819 : case TRUNCATE:
1210 : : /* Don't optimize (lshiftrt (mult ...)) as it would interfere
1211 : : with the umulXi3_highpart patterns. */
1212 : 1457819 : if (GET_CODE (op) == LSHIFTRT
1213 : 18196 : && GET_CODE (XEXP (op, 0)) == MULT)
1214 : : break;
1215 : :
1216 : 1450076 : if (GET_MODE_CLASS (mode) == MODE_PARTIAL_INT)
1217 : : {
1218 : 12 : if (TRULY_NOOP_TRUNCATION_MODES_P (mode, GET_MODE (op)))
1219 : : {
1220 : 12 : temp = rtl_hooks.gen_lowpart_no_emit (mode, op);
1221 : 12 : if (temp)
1222 : : return temp;
1223 : : }
1224 : : /* We can't handle truncation to a partial integer mode here
1225 : : because we don't know the real bitsize of the partial
1226 : : integer mode. */
1227 : : break;
1228 : : }
1229 : :
1230 : 1450064 : if (GET_MODE (op) != VOIDmode)
1231 : : {
1232 : 1450064 : temp = simplify_truncation (mode, op, GET_MODE (op));
1233 : 1450064 : if (temp)
1234 : : return temp;
1235 : : }
1236 : :
1237 : : /* If we know that the value is already truncated, we can
1238 : : replace the TRUNCATE with a SUBREG. */
1239 : 1295796 : if (known_eq (GET_MODE_NUNITS (mode), 1)
1240 : 1295796 : && (TRULY_NOOP_TRUNCATION_MODES_P (mode, GET_MODE (op))
1241 : 0 : || truncated_to_mode (mode, op)))
1242 : : {
1243 : 1285192 : temp = rtl_hooks.gen_lowpart_no_emit (mode, op);
1244 : 1285192 : if (temp)
1245 : : return temp;
1246 : : }
1247 : :
1248 : : /* A truncate of a comparison can be replaced with a subreg if
1249 : : STORE_FLAG_VALUE permits. This is like the previous test,
1250 : : but it works even if the comparison is done in a mode larger
1251 : : than HOST_BITS_PER_WIDE_INT. */
1252 : 10793 : if (HWI_COMPUTABLE_MODE_P (mode)
1253 : 189 : && COMPARISON_P (op)
1254 : 0 : && (STORE_FLAG_VALUE & ~GET_MODE_MASK (mode)) == 0
1255 : 10793 : && TRULY_NOOP_TRUNCATION_MODES_P (mode, GET_MODE (op)))
1256 : : {
1257 : 0 : temp = rtl_hooks.gen_lowpart_no_emit (mode, op);
1258 : 0 : if (temp)
1259 : : return temp;
1260 : : }
1261 : :
1262 : : /* A truncate of a memory is just loading the low part of the memory
1263 : : if we are not changing the meaning of the address. */
1264 : 10793 : if (GET_CODE (op) == MEM
1265 : 297 : && !VECTOR_MODE_P (mode)
1266 : 187 : && !MEM_VOLATILE_P (op)
1267 : 10980 : && !mode_dependent_address_p (XEXP (op, 0), MEM_ADDR_SPACE (op)))
1268 : : {
1269 : 187 : temp = rtl_hooks.gen_lowpart_no_emit (mode, op);
1270 : 187 : if (temp)
1271 : : return temp;
1272 : : }
1273 : :
1274 : : /* Check for useless truncation. */
1275 : 10793 : if (GET_MODE (op) == mode)
1276 : : return op;
1277 : : break;
1278 : :
1279 : 171762 : case FLOAT_TRUNCATE:
1280 : : /* Check for useless truncation. */
1281 : 171762 : if (GET_MODE (op) == mode)
1282 : : return op;
1283 : :
1284 : 171762 : if (DECIMAL_FLOAT_MODE_P (mode))
1285 : : break;
1286 : :
1287 : : /* (float_truncate:SF (float_extend:DF foo:SF)) = foo:SF. */
1288 : 171604 : if (GET_CODE (op) == FLOAT_EXTEND
1289 : 4 : && GET_MODE (XEXP (op, 0)) == mode)
1290 : : return XEXP (op, 0);
1291 : :
1292 : : /* (float_truncate:SF (float_truncate:DF foo:XF))
1293 : : = (float_truncate:SF foo:XF).
1294 : : This may eliminate double rounding, so it is unsafe.
1295 : :
1296 : : (float_truncate:SF (float_extend:XF foo:DF))
1297 : : = (float_truncate:SF foo:DF).
1298 : :
1299 : : (float_truncate:DF (float_extend:XF foo:SF))
1300 : : = (float_extend:DF foo:SF). */
1301 : 171602 : if ((GET_CODE (op) == FLOAT_TRUNCATE
1302 : 133 : && flag_unsafe_math_optimizations)
1303 : 171598 : || GET_CODE (op) == FLOAT_EXTEND)
1304 : 12 : return simplify_gen_unary (GET_MODE_UNIT_SIZE (GET_MODE (XEXP (op, 0)))
1305 : 6 : > GET_MODE_UNIT_SIZE (mode)
1306 : : ? FLOAT_TRUNCATE : FLOAT_EXTEND,
1307 : : mode,
1308 : 12 : XEXP (op, 0), GET_MODE (XEXP (op, 0)));
1309 : :
1310 : : /* (float_truncate (float x)) is (float x) */
1311 : 171596 : if ((GET_CODE (op) == FLOAT || GET_CODE (op) == UNSIGNED_FLOAT)
1312 : 171596 : && (flag_unsafe_math_optimizations
1313 : 1455 : || exact_int_to_float_conversion_p (op)))
1314 : 1454 : return simplify_gen_unary (GET_CODE (op), mode,
1315 : : XEXP (op, 0),
1316 : 1454 : GET_MODE (XEXP (op, 0)));
1317 : :
1318 : : /* (float_truncate:SF (OP:DF (float_extend:DF foo:sf))) is
1319 : : (OP:SF foo:SF) if OP is NEG or ABS. */
1320 : 170142 : if ((GET_CODE (op) == ABS
1321 : 170142 : || GET_CODE (op) == NEG)
1322 : 209 : && GET_CODE (XEXP (op, 0)) == FLOAT_EXTEND
1323 : 28 : && GET_MODE (XEXP (XEXP (op, 0), 0)) == mode)
1324 : 28 : return simplify_gen_unary (GET_CODE (op), mode,
1325 : 28 : XEXP (XEXP (op, 0), 0), mode);
1326 : :
1327 : : /* (float_truncate:SF (subreg:DF (float_truncate:SF X) 0))
1328 : : is (float_truncate:SF x). */
1329 : 170114 : if (GET_CODE (op) == SUBREG
1330 : 299 : && subreg_lowpart_p (op)
1331 : 170409 : && GET_CODE (SUBREG_REG (op)) == FLOAT_TRUNCATE)
1332 : : return SUBREG_REG (op);
1333 : : break;
1334 : :
1335 : 570130 : case FLOAT_EXTEND:
1336 : : /* Check for useless extension. */
1337 : 570130 : if (GET_MODE (op) == mode)
1338 : : return op;
1339 : :
1340 : 570130 : if (DECIMAL_FLOAT_MODE_P (mode))
1341 : : break;
1342 : :
1343 : : /* (float_extend (float_extend x)) is (float_extend x)
1344 : :
1345 : : (float_extend (float x)) is (float x) assuming that double
1346 : : rounding can't happen.
1347 : : */
1348 : 570021 : if (GET_CODE (op) == FLOAT_EXTEND
1349 : 570021 : || ((GET_CODE (op) == FLOAT || GET_CODE (op) == UNSIGNED_FLOAT)
1350 : 1308 : && exact_int_to_float_conversion_p (op)))
1351 : 543 : return simplify_gen_unary (GET_CODE (op), mode,
1352 : : XEXP (op, 0),
1353 : 543 : GET_MODE (XEXP (op, 0)));
1354 : :
1355 : : break;
1356 : :
1357 : 265594 : case ABS:
1358 : : /* (abs (neg <foo>)) -> (abs <foo>) */
1359 : 265594 : if (GET_CODE (op) == NEG)
1360 : 42 : return simplify_gen_unary (ABS, mode, XEXP (op, 0),
1361 : 42 : GET_MODE (XEXP (op, 0)));
1362 : :
1363 : : /* If the mode of the operand is VOIDmode (i.e. if it is ASM_OPERANDS),
1364 : : do nothing. */
1365 : 265552 : if (GET_MODE (op) == VOIDmode)
1366 : : break;
1367 : :
1368 : : /* If operand is something known to be positive, ignore the ABS. */
1369 : 265552 : if (val_signbit_known_clear_p (GET_MODE (op),
1370 : : nonzero_bits (op, GET_MODE (op))))
1371 : : return op;
1372 : :
1373 : : /* Using nonzero_bits doesn't (currently) work for modes wider than
1374 : : HOST_WIDE_INT, so the following transformations help simplify
1375 : : ABS for TImode and wider. */
1376 : 265380 : switch (GET_CODE (op))
1377 : : {
1378 : : case ABS:
1379 : : case CLRSB:
1380 : : case FFS:
1381 : : case PARITY:
1382 : : case POPCOUNT:
1383 : : case SS_ABS:
1384 : : return op;
1385 : :
1386 : 0 : case LSHIFTRT:
1387 : 0 : if (CONST_INT_P (XEXP (op, 1))
1388 : 0 : && INTVAL (XEXP (op, 1)) > 0
1389 : 265380 : && is_a <scalar_int_mode> (mode, &int_mode)
1390 : 0 : && INTVAL (XEXP (op, 1)) < GET_MODE_PRECISION (int_mode))
1391 : : return op;
1392 : : break;
1393 : :
1394 : : default:
1395 : : break;
1396 : : }
1397 : :
1398 : : /* If operand is known to be only -1 or 0, convert ABS to NEG. */
1399 : 265380 : if (is_a <scalar_int_mode> (mode, &int_mode)
1400 : 40838 : && (num_sign_bit_copies (op, int_mode)
1401 : 40838 : == GET_MODE_PRECISION (int_mode)))
1402 : 4 : return gen_rtx_NEG (int_mode, op);
1403 : :
1404 : : break;
1405 : :
1406 : 0 : case FFS:
1407 : : /* (ffs (*_extend <X>)) = (*_extend (ffs <X>)). */
1408 : 0 : if (GET_CODE (op) == SIGN_EXTEND
1409 : 0 : || GET_CODE (op) == ZERO_EXTEND)
1410 : : {
1411 : 0 : temp = simplify_gen_unary (FFS, GET_MODE (XEXP (op, 0)),
1412 : 0 : XEXP (op, 0), GET_MODE (XEXP (op, 0)));
1413 : 0 : return simplify_gen_unary (GET_CODE (op), mode, temp,
1414 : 0 : GET_MODE (temp));
1415 : : }
1416 : : break;
1417 : :
1418 : 3258 : case POPCOUNT:
1419 : 3258 : switch (GET_CODE (op))
1420 : : {
1421 : 0 : case BSWAP:
1422 : 0 : case BITREVERSE:
1423 : : /* (popcount (bswap <X>)) = (popcount <X>). */
1424 : 0 : return simplify_gen_unary (POPCOUNT, mode, XEXP (op, 0),
1425 : 0 : GET_MODE (XEXP (op, 0)));
1426 : :
1427 : 34 : case ZERO_EXTEND:
1428 : : /* (popcount (zero_extend <X>)) = (zero_extend (popcount <X>)). */
1429 : 68 : temp = simplify_gen_unary (POPCOUNT, GET_MODE (XEXP (op, 0)),
1430 : 34 : XEXP (op, 0), GET_MODE (XEXP (op, 0)));
1431 : 34 : return simplify_gen_unary (ZERO_EXTEND, mode, temp,
1432 : 34 : GET_MODE (temp));
1433 : :
1434 : 0 : case ROTATE:
1435 : 0 : case ROTATERT:
1436 : : /* Rotations don't affect popcount. */
1437 : 0 : if (!side_effects_p (XEXP (op, 1)))
1438 : 0 : return simplify_gen_unary (POPCOUNT, mode, XEXP (op, 0),
1439 : 0 : GET_MODE (XEXP (op, 0)));
1440 : : break;
1441 : :
1442 : : default:
1443 : : break;
1444 : : }
1445 : : break;
1446 : :
1447 : 0 : case PARITY:
1448 : 0 : switch (GET_CODE (op))
1449 : : {
1450 : 0 : case NOT:
1451 : 0 : case BSWAP:
1452 : 0 : case BITREVERSE:
1453 : 0 : return simplify_gen_unary (PARITY, mode, XEXP (op, 0),
1454 : 0 : GET_MODE (XEXP (op, 0)));
1455 : :
1456 : 0 : case ZERO_EXTEND:
1457 : 0 : case SIGN_EXTEND:
1458 : 0 : temp = simplify_gen_unary (PARITY, GET_MODE (XEXP (op, 0)),
1459 : 0 : XEXP (op, 0), GET_MODE (XEXP (op, 0)));
1460 : 0 : return simplify_gen_unary (GET_CODE (op), mode, temp,
1461 : 0 : GET_MODE (temp));
1462 : :
1463 : 0 : case ROTATE:
1464 : 0 : case ROTATERT:
1465 : : /* Rotations don't affect parity. */
1466 : 0 : if (!side_effects_p (XEXP (op, 1)))
1467 : 0 : return simplify_gen_unary (PARITY, mode, XEXP (op, 0),
1468 : 0 : GET_MODE (XEXP (op, 0)));
1469 : : break;
1470 : :
1471 : : case PARITY:
1472 : : /* (parity (parity x)) -> parity (x). */
1473 : : return op;
1474 : :
1475 : : default:
1476 : : break;
1477 : : }
1478 : : break;
1479 : :
1480 : 28003 : case BSWAP:
1481 : : /* (bswap (bswap x)) -> x. */
1482 : 28003 : if (GET_CODE (op) == BSWAP)
1483 : 163 : return XEXP (op, 0);
1484 : : break;
1485 : :
1486 : 0 : case BITREVERSE:
1487 : : /* (bitreverse (bitreverse x)) -> x. */
1488 : 0 : if (GET_CODE (op) == BITREVERSE)
1489 : 0 : return XEXP (op, 0);
1490 : : break;
1491 : :
1492 : 902596 : case FLOAT:
1493 : : /* (float (sign_extend <X>)) = (float <X>). */
1494 : 902596 : if (GET_CODE (op) == SIGN_EXTEND)
1495 : 11113 : return simplify_gen_unary (FLOAT, mode, XEXP (op, 0),
1496 : 11113 : GET_MODE (XEXP (op, 0)));
1497 : : break;
1498 : :
1499 : 3350971 : case SIGN_EXTEND:
1500 : : /* Check for useless extension. */
1501 : 3350971 : if (GET_MODE (op) == mode)
1502 : : return op;
1503 : :
1504 : : /* (sign_extend (truncate (minus (label_ref L1) (label_ref L2))))
1505 : : becomes just the MINUS if its mode is MODE. This allows
1506 : : folding switch statements on machines using casesi (such as
1507 : : the VAX). */
1508 : 3350931 : if (GET_CODE (op) == TRUNCATE
1509 : 56 : && GET_MODE (XEXP (op, 0)) == mode
1510 : 56 : && GET_CODE (XEXP (op, 0)) == MINUS
1511 : 0 : && GET_CODE (XEXP (XEXP (op, 0), 0)) == LABEL_REF
1512 : 0 : && GET_CODE (XEXP (XEXP (op, 0), 1)) == LABEL_REF)
1513 : : return XEXP (op, 0);
1514 : :
1515 : : /* Extending a widening multiplication should be canonicalized to
1516 : : a wider widening multiplication. */
1517 : 3350931 : if (GET_CODE (op) == MULT)
1518 : : {
1519 : 70186 : rtx lhs = XEXP (op, 0);
1520 : 70186 : rtx rhs = XEXP (op, 1);
1521 : 70186 : enum rtx_code lcode = GET_CODE (lhs);
1522 : 70186 : enum rtx_code rcode = GET_CODE (rhs);
1523 : :
1524 : : /* Widening multiplies usually extend both operands, but sometimes
1525 : : they use a shift to extract a portion of a register. */
1526 : 70186 : if ((lcode == SIGN_EXTEND
1527 : 70035 : || (lcode == ASHIFTRT && CONST_INT_P (XEXP (lhs, 1))))
1528 : 877 : && (rcode == SIGN_EXTEND
1529 : 833 : || (rcode == ASHIFTRT && CONST_INT_P (XEXP (rhs, 1)))))
1530 : : {
1531 : 165 : machine_mode lmode = GET_MODE (lhs);
1532 : 165 : machine_mode rmode = GET_MODE (rhs);
1533 : 165 : int bits;
1534 : :
1535 : 165 : if (lcode == ASHIFTRT)
1536 : : /* Number of bits not shifted off the end. */
1537 : 125 : bits = (GET_MODE_UNIT_PRECISION (lmode)
1538 : 125 : - INTVAL (XEXP (lhs, 1)));
1539 : : else /* lcode == SIGN_EXTEND */
1540 : : /* Size of inner mode. */
1541 : 80 : bits = GET_MODE_UNIT_PRECISION (GET_MODE (XEXP (lhs, 0)));
1542 : :
1543 : 165 : if (rcode == ASHIFTRT)
1544 : 121 : bits += (GET_MODE_UNIT_PRECISION (rmode)
1545 : 121 : - INTVAL (XEXP (rhs, 1)));
1546 : : else /* rcode == SIGN_EXTEND */
1547 : 88 : bits += GET_MODE_UNIT_PRECISION (GET_MODE (XEXP (rhs, 0)));
1548 : :
1549 : : /* We can only widen multiplies if the result is mathematiclly
1550 : : equivalent. I.e. if overflow was impossible. */
1551 : 330 : if (bits <= GET_MODE_UNIT_PRECISION (GET_MODE (op)))
1552 : 108 : return simplify_gen_binary
1553 : 108 : (MULT, mode,
1554 : : simplify_gen_unary (SIGN_EXTEND, mode, lhs, lmode),
1555 : 108 : simplify_gen_unary (SIGN_EXTEND, mode, rhs, rmode));
1556 : : }
1557 : : }
1558 : :
1559 : : /* Check for a sign extension of a subreg of a promoted
1560 : : variable, where the promotion is sign-extended, and the
1561 : : target mode is the same as the variable's promotion. */
1562 : 3350823 : if (GET_CODE (op) == SUBREG
1563 : 271985 : && SUBREG_PROMOTED_VAR_P (op)
1564 : 3357117 : && SUBREG_PROMOTED_SIGNED_P (op))
1565 : : {
1566 : 0 : rtx subreg = SUBREG_REG (op);
1567 : 0 : machine_mode subreg_mode = GET_MODE (subreg);
1568 : 0 : if (!paradoxical_subreg_p (mode, subreg_mode))
1569 : : {
1570 : 0 : temp = rtl_hooks.gen_lowpart_no_emit (mode, subreg);
1571 : 0 : if (temp)
1572 : : {
1573 : : /* Preserve SUBREG_PROMOTED_VAR_P. */
1574 : 0 : if (partial_subreg_p (temp))
1575 : : {
1576 : 0 : SUBREG_PROMOTED_VAR_P (temp) = 1;
1577 : 0 : SUBREG_PROMOTED_SET (temp, SRP_SIGNED);
1578 : : }
1579 : 0 : return temp;
1580 : : }
1581 : : }
1582 : : else
1583 : : /* Sign-extending a sign-extended subreg. */
1584 : 0 : return simplify_gen_unary (SIGN_EXTEND, mode,
1585 : 0 : subreg, subreg_mode);
1586 : : }
1587 : :
1588 : : /* (sign_extend:M (sign_extend:N <X>)) is (sign_extend:M <X>).
1589 : : (sign_extend:M (zero_extend:N <X>)) is (zero_extend:M <X>). */
1590 : 3350823 : if (GET_CODE (op) == SIGN_EXTEND || GET_CODE (op) == ZERO_EXTEND)
1591 : : {
1592 : 38535 : gcc_assert (GET_MODE_UNIT_PRECISION (mode)
1593 : : > GET_MODE_UNIT_PRECISION (GET_MODE (op)));
1594 : 12845 : return simplify_gen_unary (GET_CODE (op), mode, XEXP (op, 0),
1595 : 12845 : GET_MODE (XEXP (op, 0)));
1596 : : }
1597 : :
1598 : : /* (sign_extend:M (ashiftrt:N (ashift <X> (const_int I)) (const_int I)))
1599 : : is (sign_extend:M (subreg:O <X>)) if there is mode with
1600 : : GET_MODE_BITSIZE (N) - I bits.
1601 : : (sign_extend:M (lshiftrt:N (ashift <X> (const_int I)) (const_int I)))
1602 : : is similarly (zero_extend:M (subreg:O <X>)). */
1603 : 3337978 : if ((GET_CODE (op) == ASHIFTRT || GET_CODE (op) == LSHIFTRT)
1604 : 99936 : && GET_CODE (XEXP (op, 0)) == ASHIFT
1605 : 3341273 : && is_a <scalar_int_mode> (mode, &int_mode)
1606 : 5833 : && CONST_INT_P (XEXP (op, 1))
1607 : 5833 : && XEXP (XEXP (op, 0), 1) == XEXP (op, 1)
1608 : 3343687 : && (op_mode = as_a <scalar_int_mode> (GET_MODE (op)),
1609 : 5709 : GET_MODE_PRECISION (op_mode) > INTVAL (XEXP (op, 1))))
1610 : : {
1611 : 5709 : scalar_int_mode tmode;
1612 : 5709 : gcc_assert (GET_MODE_PRECISION (int_mode)
1613 : : > GET_MODE_PRECISION (op_mode));
1614 : 5709 : if (int_mode_for_size (GET_MODE_PRECISION (op_mode)
1615 : 8880 : - INTVAL (XEXP (op, 1)), 1).exists (&tmode))
1616 : : {
1617 : 2538 : rtx inner =
1618 : 2538 : rtl_hooks.gen_lowpart_no_emit (tmode, XEXP (XEXP (op, 0), 0));
1619 : 2538 : if (inner)
1620 : 2538 : return simplify_gen_unary (GET_CODE (op) == ASHIFTRT
1621 : : ? SIGN_EXTEND : ZERO_EXTEND,
1622 : 2538 : int_mode, inner, tmode);
1623 : : }
1624 : : }
1625 : :
1626 : : /* (sign_extend:M (lshiftrt:N <X> (const_int I))) is better as
1627 : : (zero_extend:M (lshiftrt:N <X> (const_int I))) if I is not 0. */
1628 : 3335440 : if (GET_CODE (op) == LSHIFTRT
1629 : 432 : && CONST_INT_P (XEXP (op, 1))
1630 : 432 : && XEXP (op, 1) != const0_rtx)
1631 : 432 : return simplify_gen_unary (ZERO_EXTEND, mode, op, GET_MODE (op));
1632 : :
1633 : : /* (sign_extend:M (truncate:N (lshiftrt:O <X> (const_int I)))) where
1634 : : I is GET_MODE_PRECISION(O) - GET_MODE_PRECISION(N), simplifies to
1635 : : (ashiftrt:M <X> (const_int I)) if modes M and O are the same, and
1636 : : (truncate:M (ashiftrt:O <X> (const_int I))) if M is narrower than
1637 : : O, and (sign_extend:M (ashiftrt:O <X> (const_int I))) if M is
1638 : : wider than O. */
1639 : 3335008 : if (GET_CODE (op) == TRUNCATE
1640 : 56 : && GET_CODE (XEXP (op, 0)) == LSHIFTRT
1641 : 0 : && CONST_INT_P (XEXP (XEXP (op, 0), 1)))
1642 : : {
1643 : 0 : scalar_int_mode m_mode, n_mode, o_mode;
1644 : 0 : rtx old_shift = XEXP (op, 0);
1645 : 0 : if (is_a <scalar_int_mode> (mode, &m_mode)
1646 : 0 : && is_a <scalar_int_mode> (GET_MODE (op), &n_mode)
1647 : 0 : && is_a <scalar_int_mode> (GET_MODE (old_shift), &o_mode)
1648 : 0 : && GET_MODE_PRECISION (o_mode) - GET_MODE_PRECISION (n_mode)
1649 : 0 : == INTVAL (XEXP (old_shift, 1)))
1650 : : {
1651 : 0 : rtx new_shift = simplify_gen_binary (ASHIFTRT,
1652 : : GET_MODE (old_shift),
1653 : : XEXP (old_shift, 0),
1654 : : XEXP (old_shift, 1));
1655 : 0 : if (GET_MODE_PRECISION (m_mode) > GET_MODE_PRECISION (o_mode))
1656 : 0 : return simplify_gen_unary (SIGN_EXTEND, mode, new_shift,
1657 : 0 : GET_MODE (new_shift));
1658 : 0 : if (mode != GET_MODE (new_shift))
1659 : 0 : return simplify_gen_unary (TRUNCATE, mode, new_shift,
1660 : 0 : GET_MODE (new_shift));
1661 : : return new_shift;
1662 : : }
1663 : : }
1664 : :
1665 : : /* We can canonicalize SIGN_EXTEND (op) as ZERO_EXTEND (op) when
1666 : : we know the sign bit of OP must be clear. */
1667 : 3335008 : if (val_signbit_known_clear_p (GET_MODE (op),
1668 : 3335008 : nonzero_bits (op, GET_MODE (op))))
1669 : 52931 : return simplify_gen_unary (ZERO_EXTEND, mode, op, GET_MODE (op));
1670 : :
1671 : : /* (sign_extend:DI (subreg:SI (ctz:DI ...))) is (ctz:DI ...). */
1672 : 3282077 : if (GET_CODE (op) == SUBREG
1673 : 271594 : && subreg_lowpart_p (op)
1674 : 271509 : && GET_MODE (SUBREG_REG (op)) == mode
1675 : 3489696 : && is_a <scalar_int_mode> (mode, &int_mode)
1676 : 214361 : && is_a <scalar_int_mode> (GET_MODE (op), &op_mode)
1677 : 214361 : && GET_MODE_PRECISION (int_mode) <= HOST_BITS_PER_WIDE_INT
1678 : 212469 : && GET_MODE_PRECISION (op_mode) < GET_MODE_PRECISION (int_mode)
1679 : 3494546 : && (nonzero_bits (SUBREG_REG (op), mode)
1680 : 212469 : & ~(GET_MODE_MASK (op_mode) >> 1)) == 0)
1681 : 6742 : return SUBREG_REG (op);
1682 : :
1683 : : #if defined(POINTERS_EXTEND_UNSIGNED)
1684 : : /* As we do not know which address space the pointer is referring to,
1685 : : we can do this only if the target does not support different pointer
1686 : : or address modes depending on the address space. */
1687 : 3275335 : if (target_default_pointer_address_modes_p ()
1688 : : && ! POINTERS_EXTEND_UNSIGNED
1689 : : && mode == Pmode && GET_MODE (op) == ptr_mode
1690 : : && (CONSTANT_P (op)
1691 : : || (GET_CODE (op) == SUBREG
1692 : : && REG_P (SUBREG_REG (op))
1693 : : && REG_POINTER (SUBREG_REG (op))
1694 : : && GET_MODE (SUBREG_REG (op)) == Pmode))
1695 : : && !targetm.have_ptr_extend ())
1696 : : {
1697 : : temp
1698 : : = convert_memory_address_addr_space_1 (Pmode, op,
1699 : : ADDR_SPACE_GENERIC, false,
1700 : : true);
1701 : : if (temp)
1702 : : return temp;
1703 : : }
1704 : : #endif
1705 : : break;
1706 : :
1707 : 10479155 : case ZERO_EXTEND:
1708 : : /* Check for useless extension. */
1709 : 10479155 : if (GET_MODE (op) == mode)
1710 : : return op;
1711 : :
1712 : : /* Check for a zero extension of a subreg of a promoted
1713 : : variable, where the promotion is zero-extended, and the
1714 : : target mode is the same as the variable's promotion. */
1715 : 10479115 : if (GET_CODE (op) == SUBREG
1716 : 1480447 : && SUBREG_PROMOTED_VAR_P (op)
1717 : 10479626 : && SUBREG_PROMOTED_UNSIGNED_P (op))
1718 : : {
1719 : 511 : rtx subreg = SUBREG_REG (op);
1720 : 511 : machine_mode subreg_mode = GET_MODE (subreg);
1721 : 511 : if (!paradoxical_subreg_p (mode, subreg_mode))
1722 : : {
1723 : 359 : temp = rtl_hooks.gen_lowpart_no_emit (mode, subreg);
1724 : 359 : if (temp)
1725 : : {
1726 : : /* Preserve SUBREG_PROMOTED_VAR_P. */
1727 : 359 : if (partial_subreg_p (temp))
1728 : : {
1729 : 129 : SUBREG_PROMOTED_VAR_P (temp) = 1;
1730 : 129 : SUBREG_PROMOTED_SET (temp, SRP_UNSIGNED);
1731 : : }
1732 : 359 : return temp;
1733 : : }
1734 : : }
1735 : : else
1736 : : /* Zero-extending a zero-extended subreg. */
1737 : 152 : return simplify_gen_unary (ZERO_EXTEND, mode,
1738 : 152 : subreg, subreg_mode);
1739 : : }
1740 : :
1741 : : /* Extending a widening multiplication should be canonicalized to
1742 : : a wider widening multiplication. */
1743 : 10478604 : if (GET_CODE (op) == MULT)
1744 : : {
1745 : 171217 : rtx lhs = XEXP (op, 0);
1746 : 171217 : rtx rhs = XEXP (op, 1);
1747 : 171217 : enum rtx_code lcode = GET_CODE (lhs);
1748 : 171217 : enum rtx_code rcode = GET_CODE (rhs);
1749 : :
1750 : : /* Widening multiplies usually extend both operands, but sometimes
1751 : : they use a shift to extract a portion of a register. */
1752 : 171217 : if ((lcode == ZERO_EXTEND
1753 : 170629 : || (lcode == LSHIFTRT && CONST_INT_P (XEXP (lhs, 1))))
1754 : 636 : && (rcode == ZERO_EXTEND
1755 : 572 : || (rcode == LSHIFTRT && CONST_INT_P (XEXP (rhs, 1)))))
1756 : : {
1757 : 64 : machine_mode lmode = GET_MODE (lhs);
1758 : 64 : machine_mode rmode = GET_MODE (rhs);
1759 : 64 : int bits;
1760 : :
1761 : 64 : if (lcode == LSHIFTRT)
1762 : : /* Number of bits not shifted off the end. */
1763 : 0 : bits = (GET_MODE_UNIT_PRECISION (lmode)
1764 : 0 : - INTVAL (XEXP (lhs, 1)));
1765 : : else /* lcode == ZERO_EXTEND */
1766 : : /* Size of inner mode. */
1767 : 128 : bits = GET_MODE_UNIT_PRECISION (GET_MODE (XEXP (lhs, 0)));
1768 : :
1769 : 64 : if (rcode == LSHIFTRT)
1770 : 0 : bits += (GET_MODE_UNIT_PRECISION (rmode)
1771 : 0 : - INTVAL (XEXP (rhs, 1)));
1772 : : else /* rcode == ZERO_EXTEND */
1773 : 128 : bits += GET_MODE_UNIT_PRECISION (GET_MODE (XEXP (rhs, 0)));
1774 : :
1775 : : /* We can only widen multiplies if the result is mathematiclly
1776 : : equivalent. I.e. if overflow was impossible. */
1777 : 128 : if (bits <= GET_MODE_UNIT_PRECISION (GET_MODE (op)))
1778 : 64 : return simplify_gen_binary
1779 : 64 : (MULT, mode,
1780 : : simplify_gen_unary (ZERO_EXTEND, mode, lhs, lmode),
1781 : 64 : simplify_gen_unary (ZERO_EXTEND, mode, rhs, rmode));
1782 : : }
1783 : : }
1784 : :
1785 : : /* (zero_extend:M (zero_extend:N <X>)) is (zero_extend:M <X>). */
1786 : 10478540 : if (GET_CODE (op) == ZERO_EXTEND)
1787 : 19214 : return simplify_gen_unary (ZERO_EXTEND, mode, XEXP (op, 0),
1788 : 19214 : GET_MODE (XEXP (op, 0)));
1789 : :
1790 : : /* (zero_extend:M (lshiftrt:N (ashift <X> (const_int I)) (const_int I)))
1791 : : is (zero_extend:M (subreg:O <X>)) if there is mode with
1792 : : GET_MODE_PRECISION (N) - I bits. */
1793 : 10459326 : if (GET_CODE (op) == LSHIFTRT
1794 : 72315 : && GET_CODE (XEXP (op, 0)) == ASHIFT
1795 : 10459349 : && is_a <scalar_int_mode> (mode, &int_mode)
1796 : 23 : && CONST_INT_P (XEXP (op, 1))
1797 : 18 : && XEXP (XEXP (op, 0), 1) == XEXP (op, 1)
1798 : 10459326 : && (op_mode = as_a <scalar_int_mode> (GET_MODE (op)),
1799 : 0 : GET_MODE_PRECISION (op_mode) > INTVAL (XEXP (op, 1))))
1800 : : {
1801 : 0 : scalar_int_mode tmode;
1802 : 0 : if (int_mode_for_size (GET_MODE_PRECISION (op_mode)
1803 : 0 : - INTVAL (XEXP (op, 1)), 1).exists (&tmode))
1804 : : {
1805 : 0 : rtx inner =
1806 : 0 : rtl_hooks.gen_lowpart_no_emit (tmode, XEXP (XEXP (op, 0), 0));
1807 : 0 : if (inner)
1808 : 0 : return simplify_gen_unary (ZERO_EXTEND, int_mode,
1809 : 0 : inner, tmode);
1810 : : }
1811 : : }
1812 : :
1813 : : /* (zero_extend:M (subreg:N <X:O>)) is <X:O> (for M == O) or
1814 : : (zero_extend:M <X:O>), if X doesn't have any non-zero bits outside
1815 : : of mode N. E.g.
1816 : : (zero_extend:SI (subreg:QI (and:SI (reg:SI) (const_int 63)) 0)) is
1817 : : (and:SI (reg:SI) (const_int 63)). */
1818 : 10459326 : if (partial_subreg_p (op)
1819 : 11893679 : && is_a <scalar_int_mode> (mode, &int_mode)
1820 : 1464298 : && is_a <scalar_int_mode> (GET_MODE (SUBREG_REG (op)), &op0_mode)
1821 : 1462976 : && GET_MODE_PRECISION (op0_mode) <= HOST_BITS_PER_WIDE_INT
1822 : 1105285 : && GET_MODE_PRECISION (int_mode) >= GET_MODE_PRECISION (op0_mode)
1823 : 1045452 : && subreg_lowpart_p (op)
1824 : 11205212 : && (nonzero_bits (SUBREG_REG (op), op0_mode)
1825 : 745886 : & ~GET_MODE_MASK (GET_MODE (op))) == 0)
1826 : : {
1827 : 29945 : if (GET_MODE_PRECISION (int_mode) == GET_MODE_PRECISION (op0_mode))
1828 : 21899 : return SUBREG_REG (op);
1829 : 8046 : return simplify_gen_unary (ZERO_EXTEND, int_mode, SUBREG_REG (op),
1830 : 8046 : op0_mode);
1831 : : }
1832 : :
1833 : : /* (zero_extend:DI (subreg:SI (ctz:DI ...))) is (ctz:DI ...). */
1834 : 10429381 : if (GET_CODE (op) == SUBREG
1835 : 1449991 : && subreg_lowpart_p (op)
1836 : 862058 : && GET_MODE (SUBREG_REG (op)) == mode
1837 : 11146113 : && is_a <scalar_int_mode> (mode, &int_mode)
1838 : 716732 : && is_a <scalar_int_mode> (GET_MODE (op), &op_mode)
1839 : 716732 : && GET_MODE_PRECISION (int_mode) <= HOST_BITS_PER_WIDE_INT
1840 : 648156 : && GET_MODE_PRECISION (op_mode) < GET_MODE_PRECISION (int_mode)
1841 : 11077537 : && (nonzero_bits (SUBREG_REG (op), mode)
1842 : 648156 : & ~GET_MODE_MASK (op_mode)) == 0)
1843 : 0 : return SUBREG_REG (op);
1844 : :
1845 : : /* Trying to optimize:
1846 : : (zero_extend:M (subreg:N (not:M (X:M)))) ->
1847 : : (xor:M (zero_extend:M (subreg:N (X:M)), mask))
1848 : : where the mask is GET_MODE_MASK (N).
1849 : : For the cases when X:M doesn't have any non-zero bits
1850 : : outside of mode N, (zero_extend:M (subreg:N (X:M))
1851 : : will be simplified to just (X:M)
1852 : : and whole optimization will be -> (xor:M (X:M, mask)). */
1853 : 10429381 : if (partial_subreg_p (op)
1854 : 1434353 : && GET_CODE (XEXP (op, 0)) == NOT
1855 : 636 : && GET_MODE (XEXP (op, 0)) == mode
1856 : 633 : && subreg_lowpart_p (op)
1857 : 10429658 : && HWI_COMPUTABLE_MODE_P (mode)
1858 : 280 : && is_a <scalar_int_mode> (GET_MODE (op), &op_mode)
1859 : 10429661 : && (nonzero_bits (XEXP (XEXP (op, 0), 0), mode)
1860 : 280 : & ~GET_MODE_MASK (op_mode)) == 0)
1861 : : {
1862 : 3 : unsigned HOST_WIDE_INT mask = GET_MODE_MASK (op_mode);
1863 : 6 : return simplify_gen_binary (XOR, mode,
1864 : 3 : XEXP (XEXP (op, 0), 0),
1865 : 3 : gen_int_mode (mask, mode));
1866 : : }
1867 : :
1868 : : #if defined(POINTERS_EXTEND_UNSIGNED)
1869 : : /* As we do not know which address space the pointer is referring to,
1870 : : we can do this only if the target does not support different pointer
1871 : : or address modes depending on the address space. */
1872 : 10429378 : if (target_default_pointer_address_modes_p ()
1873 : : && POINTERS_EXTEND_UNSIGNED > 0
1874 : 10429378 : && mode == Pmode && GET_MODE (op) == ptr_mode
1875 : 697 : && (CONSTANT_P (op)
1876 : 672 : || (GET_CODE (op) == SUBREG
1877 : 0 : && REG_P (SUBREG_REG (op))
1878 : 0 : && REG_POINTER (SUBREG_REG (op))
1879 : 0 : && GET_MODE (SUBREG_REG (op)) == Pmode))
1880 : 10429403 : && !targetm.have_ptr_extend ())
1881 : : {
1882 : 25 : temp
1883 : 25 : = convert_memory_address_addr_space_1 (Pmode, op,
1884 : : ADDR_SPACE_GENERIC, false,
1885 : : true);
1886 : 25 : if (temp)
1887 : : return temp;
1888 : : }
1889 : : #endif
1890 : : break;
1891 : :
1892 : : default:
1893 : : break;
1894 : : }
1895 : :
1896 : 18090060 : if (VECTOR_MODE_P (mode)
1897 : 1481980 : && vec_duplicate_p (op, &elt)
1898 : 19577072 : && code != VEC_DUPLICATE)
1899 : : {
1900 : 5028 : if (code == SIGN_EXTEND || code == ZERO_EXTEND)
1901 : : /* Enforce a canonical order of VEC_DUPLICATE wrt other unary
1902 : : operations by promoting VEC_DUPLICATE to the root of the expression
1903 : : (as far as possible). */
1904 : 3920 : temp = simplify_gen_unary (code, GET_MODE_INNER (mode),
1905 : 7840 : elt, GET_MODE_INNER (GET_MODE (op)));
1906 : : else
1907 : : /* Try applying the operator to ELT and see if that simplifies.
1908 : : We can duplicate the result if so.
1909 : :
1910 : : The reason we traditionally haven't used simplify_gen_unary
1911 : : for these codes is that it didn't necessarily seem to be a
1912 : : win to convert things like:
1913 : :
1914 : : (neg:V (vec_duplicate:V (reg:S R)))
1915 : :
1916 : : to:
1917 : :
1918 : : (vec_duplicate:V (neg:S (reg:S R)))
1919 : :
1920 : : The first might be done entirely in vector registers while the
1921 : : second might need a move between register files.
1922 : :
1923 : : However, there also cases where promoting the vec_duplicate is
1924 : : more efficient, and there is definite value in having a canonical
1925 : : form when matching instruction patterns. We should consider
1926 : : extending the simplify_gen_unary code above to more cases. */
1927 : 1108 : temp = simplify_unary_operation (code, GET_MODE_INNER (mode),
1928 : 2216 : elt, GET_MODE_INNER (GET_MODE (op)));
1929 : 5028 : if (temp)
1930 : 4504 : return gen_vec_duplicate (mode, temp);
1931 : : }
1932 : :
1933 : : return 0;
1934 : : }
1935 : :
1936 : : /* Try to compute the value of a unary operation CODE whose output mode is to
1937 : : be MODE with input operand OP whose mode was originally OP_MODE.
1938 : : Return zero if the value cannot be computed. */
1939 : : rtx
1940 : 26303170 : simplify_const_unary_operation (enum rtx_code code, machine_mode mode,
1941 : : rtx op, machine_mode op_mode)
1942 : : {
1943 : 26303170 : scalar_int_mode result_mode;
1944 : :
1945 : 26303170 : if (code == VEC_DUPLICATE)
1946 : : {
1947 : 1659879 : gcc_assert (VECTOR_MODE_P (mode));
1948 : 1659879 : if (GET_MODE (op) != VOIDmode)
1949 : : {
1950 : 579623 : if (!VECTOR_MODE_P (GET_MODE (op)))
1951 : 1146060 : gcc_assert (GET_MODE_INNER (mode) == GET_MODE (op));
1952 : : else
1953 : 19779 : gcc_assert (GET_MODE_INNER (mode) == GET_MODE_INNER
1954 : : (GET_MODE (op)));
1955 : : }
1956 : 1659879 : if (CONST_SCALAR_INT_P (op) || CONST_DOUBLE_AS_FLOAT_P (op))
1957 : 1114133 : return gen_const_vec_duplicate (mode, op);
1958 : 545746 : if (GET_CODE (op) == CONST_VECTOR
1959 : 545746 : && (CONST_VECTOR_DUPLICATE_P (op)
1960 : : || CONST_VECTOR_NUNITS (op).is_constant ()))
1961 : : {
1962 : 739 : unsigned int npatterns = (CONST_VECTOR_DUPLICATE_P (op)
1963 : 739 : ? CONST_VECTOR_NPATTERNS (op)
1964 : 1476 : : CONST_VECTOR_NUNITS (op).to_constant ());
1965 : 2217 : gcc_assert (multiple_p (GET_MODE_NUNITS (mode), npatterns));
1966 : 739 : rtx_vector_builder builder (mode, npatterns, 1);
1967 : 3050 : for (unsigned i = 0; i < npatterns; i++)
1968 : 2311 : builder.quick_push (CONST_VECTOR_ELT (op, i));
1969 : 739 : return builder.build ();
1970 : 739 : }
1971 : : }
1972 : :
1973 : 23973946 : if (VECTOR_MODE_P (mode)
1974 : 1538529 : && GET_CODE (op) == CONST_VECTOR
1975 : 25341337 : && known_eq (GET_MODE_NUNITS (mode), CONST_VECTOR_NUNITS (op)))
1976 : : {
1977 : 51013 : gcc_assert (GET_MODE (op) == op_mode);
1978 : :
1979 : 51013 : rtx_vector_builder builder;
1980 : 51013 : if (!builder.new_unary_operation (mode, op, false))
1981 : : return 0;
1982 : :
1983 : 51013 : unsigned int count = builder.encoded_nelts ();
1984 : 194374 : for (unsigned int i = 0; i < count; i++)
1985 : : {
1986 : 287924 : rtx x = simplify_unary_operation (code, GET_MODE_INNER (mode),
1987 : : CONST_VECTOR_ELT (op, i),
1988 : 287924 : GET_MODE_INNER (op_mode));
1989 : 143962 : if (!x || !valid_for_const_vector_p (mode, x))
1990 : 601 : return 0;
1991 : 143361 : builder.quick_push (x);
1992 : : }
1993 : 50412 : return builder.build ();
1994 : 51013 : }
1995 : :
1996 : : /* The order of these tests is critical so that, for example, we don't
1997 : : check the wrong mode (input vs. output) for a conversion operation,
1998 : : such as FIX. At some point, this should be simplified. */
1999 : :
2000 : 25137285 : if (code == FLOAT && CONST_SCALAR_INT_P (op))
2001 : : {
2002 : 7104 : REAL_VALUE_TYPE d;
2003 : :
2004 : 7104 : if (op_mode == VOIDmode)
2005 : : {
2006 : : /* CONST_INT have VOIDmode as the mode. We assume that all
2007 : : the bits of the constant are significant, though, this is
2008 : : a dangerous assumption as many times CONST_INTs are
2009 : : created and used with garbage in the bits outside of the
2010 : : precision of the implied mode of the const_int. */
2011 : 63 : op_mode = MAX_MODE_INT;
2012 : : }
2013 : :
2014 : 7104 : real_from_integer (&d, mode, rtx_mode_t (op, op_mode), SIGNED);
2015 : :
2016 : : /* Avoid the folding if flag_signaling_nans is on and
2017 : : operand is a signaling NaN. */
2018 : 7104 : if (HONOR_SNANS (mode) && REAL_VALUE_ISSIGNALING_NAN (d))
2019 : : return 0;
2020 : :
2021 : 7104 : d = real_value_truncate (mode, d);
2022 : :
2023 : : /* Avoid the folding if flag_rounding_math is on and the
2024 : : conversion is not exact. */
2025 : 7104 : if (HONOR_SIGN_DEPENDENT_ROUNDING (mode))
2026 : : {
2027 : 1004 : bool fail = false;
2028 : 1004 : wide_int w = real_to_integer (&d, &fail,
2029 : : GET_MODE_PRECISION
2030 : 1004 : (as_a <scalar_int_mode> (op_mode)));
2031 : 2008 : if (fail || wi::ne_p (w, wide_int (rtx_mode_t (op, op_mode))))
2032 : 898 : return 0;
2033 : 1004 : }
2034 : :
2035 : 6206 : return const_double_from_real_value (d, mode);
2036 : : }
2037 : 25130181 : else if (code == UNSIGNED_FLOAT && CONST_SCALAR_INT_P (op))
2038 : : {
2039 : 2059 : REAL_VALUE_TYPE d;
2040 : :
2041 : 2059 : if (op_mode == VOIDmode)
2042 : : {
2043 : : /* CONST_INT have VOIDmode as the mode. We assume that all
2044 : : the bits of the constant are significant, though, this is
2045 : : a dangerous assumption as many times CONST_INTs are
2046 : : created and used with garbage in the bits outside of the
2047 : : precision of the implied mode of the const_int. */
2048 : 8 : op_mode = MAX_MODE_INT;
2049 : : }
2050 : :
2051 : 2059 : real_from_integer (&d, mode, rtx_mode_t (op, op_mode), UNSIGNED);
2052 : :
2053 : : /* Avoid the folding if flag_signaling_nans is on and
2054 : : operand is a signaling NaN. */
2055 : 2059 : if (HONOR_SNANS (mode) && REAL_VALUE_ISSIGNALING_NAN (d))
2056 : : return 0;
2057 : :
2058 : 2059 : d = real_value_truncate (mode, d);
2059 : :
2060 : : /* Avoid the folding if flag_rounding_math is on and the
2061 : : conversion is not exact. */
2062 : 2059 : if (HONOR_SIGN_DEPENDENT_ROUNDING (mode))
2063 : : {
2064 : 16 : bool fail = false;
2065 : 16 : wide_int w = real_to_integer (&d, &fail,
2066 : : GET_MODE_PRECISION
2067 : 16 : (as_a <scalar_int_mode> (op_mode)));
2068 : 28 : if (fail || wi::ne_p (w, wide_int (rtx_mode_t (op, op_mode))))
2069 : 16 : return 0;
2070 : 16 : }
2071 : :
2072 : 2043 : return const_double_from_real_value (d, mode);
2073 : : }
2074 : :
2075 : 25128122 : if (CONST_SCALAR_INT_P (op) && is_a <scalar_int_mode> (mode, &result_mode))
2076 : : {
2077 : 3219065 : unsigned int width = GET_MODE_PRECISION (result_mode);
2078 : 3219065 : if (width > MAX_BITSIZE_MODE_ANY_INT)
2079 : : return 0;
2080 : :
2081 : 3219065 : wide_int result;
2082 : 3219065 : scalar_int_mode imode = (op_mode == VOIDmode
2083 : 3219065 : ? result_mode
2084 : 3215779 : : as_a <scalar_int_mode> (op_mode));
2085 : 3219065 : rtx_mode_t op0 = rtx_mode_t (op, imode);
2086 : 3219065 : int int_value;
2087 : :
2088 : : #if TARGET_SUPPORTS_WIDE_INT == 0
2089 : : /* This assert keeps the simplification from producing a result
2090 : : that cannot be represented in a CONST_DOUBLE but a lot of
2091 : : upstream callers expect that this function never fails to
2092 : : simplify something and so you if you added this to the test
2093 : : above the code would die later anyway. If this assert
2094 : : happens, you just need to make the port support wide int. */
2095 : : gcc_assert (width <= HOST_BITS_PER_DOUBLE_INT);
2096 : : #endif
2097 : :
2098 : 3219065 : switch (code)
2099 : : {
2100 : 163461 : case NOT:
2101 : 163461 : result = wi::bit_not (op0);
2102 : 163461 : break;
2103 : :
2104 : 1880181 : case NEG:
2105 : 1880181 : result = wi::neg (op0);
2106 : 1880181 : break;
2107 : :
2108 : 6626 : case ABS:
2109 : 6626 : result = wi::abs (op0);
2110 : 6626 : break;
2111 : :
2112 : 0 : case FFS:
2113 : 0 : result = wi::shwi (wi::ffs (op0), result_mode);
2114 : 0 : break;
2115 : :
2116 : 198 : case CLZ:
2117 : 198 : if (wi::ne_p (op0, 0))
2118 : 20 : int_value = wi::clz (op0);
2119 : 356 : else if (! CLZ_DEFINED_VALUE_AT_ZERO (imode, int_value))
2120 : : return NULL_RTX;
2121 : 20 : result = wi::shwi (int_value, result_mode);
2122 : 20 : break;
2123 : :
2124 : 0 : case CLRSB:
2125 : 0 : result = wi::shwi (wi::clrsb (op0), result_mode);
2126 : 0 : break;
2127 : :
2128 : 0 : case CTZ:
2129 : 0 : if (wi::ne_p (op0, 0))
2130 : 0 : int_value = wi::ctz (op0);
2131 : 0 : else if (! CTZ_DEFINED_VALUE_AT_ZERO (imode, int_value))
2132 : : return NULL_RTX;
2133 : 0 : result = wi::shwi (int_value, result_mode);
2134 : 0 : break;
2135 : :
2136 : 160 : case POPCOUNT:
2137 : 160 : result = wi::shwi (wi::popcount (op0), result_mode);
2138 : 160 : break;
2139 : :
2140 : 0 : case PARITY:
2141 : 0 : result = wi::shwi (wi::parity (op0), result_mode);
2142 : 0 : break;
2143 : :
2144 : 1980 : case BSWAP:
2145 : 1980 : result = wi::bswap (op0);
2146 : 1980 : break;
2147 : :
2148 : 0 : case BITREVERSE:
2149 : 0 : result = wi::bitreverse (op0);
2150 : 0 : break;
2151 : :
2152 : 1004258 : case TRUNCATE:
2153 : 1004258 : case ZERO_EXTEND:
2154 : 1004258 : result = wide_int::from (op0, width, UNSIGNED);
2155 : 1004258 : break;
2156 : :
2157 : 13328 : case US_TRUNCATE:
2158 : 13328 : case SS_TRUNCATE:
2159 : 13328 : {
2160 : 13328 : signop sgn = code == US_TRUNCATE ? UNSIGNED : SIGNED;
2161 : 13328 : wide_int nmax
2162 : 13328 : = wide_int::from (wi::max_value (width, sgn),
2163 : 26656 : GET_MODE_PRECISION (imode), sgn);
2164 : 13328 : wide_int nmin
2165 : 13328 : = wide_int::from (wi::min_value (width, sgn),
2166 : 26656 : GET_MODE_PRECISION (imode), sgn);
2167 : 13328 : result = wi::min (wi::max (op0, nmin, sgn), nmax, sgn);
2168 : 13328 : result = wide_int::from (result, width, sgn);
2169 : 13328 : break;
2170 : 13328 : }
2171 : 148873 : case SIGN_EXTEND:
2172 : 148873 : result = wide_int::from (op0, width, SIGNED);
2173 : 148873 : break;
2174 : :
2175 : 0 : case SS_NEG:
2176 : 0 : if (wi::only_sign_bit_p (op0))
2177 : 0 : result = wi::max_value (GET_MODE_PRECISION (imode), SIGNED);
2178 : : else
2179 : 0 : result = wi::neg (op0);
2180 : : break;
2181 : :
2182 : 0 : case SS_ABS:
2183 : 0 : if (wi::only_sign_bit_p (op0))
2184 : 0 : result = wi::max_value (GET_MODE_PRECISION (imode), SIGNED);
2185 : : else
2186 : 0 : result = wi::abs (op0);
2187 : : break;
2188 : :
2189 : : case SQRT:
2190 : : default:
2191 : : return 0;
2192 : : }
2193 : :
2194 : 3218887 : return immed_wide_int_const (result, result_mode);
2195 : 3219065 : }
2196 : :
2197 : 21909057 : else if (CONST_DOUBLE_AS_FLOAT_P (op)
2198 : 483305 : && SCALAR_FLOAT_MODE_P (mode)
2199 : 481302 : && SCALAR_FLOAT_MODE_P (GET_MODE (op)))
2200 : : {
2201 : 481302 : REAL_VALUE_TYPE d = *CONST_DOUBLE_REAL_VALUE (op);
2202 : 481302 : switch (code)
2203 : : {
2204 : : case SQRT:
2205 : : return 0;
2206 : 23075 : case ABS:
2207 : 23075 : d = real_value_abs (&d);
2208 : 23075 : break;
2209 : 15728 : case NEG:
2210 : 15728 : d = real_value_negate (&d);
2211 : 15728 : break;
2212 : 926 : case FLOAT_TRUNCATE:
2213 : : /* Don't perform the operation if flag_signaling_nans is on
2214 : : and the operand is a signaling NaN. */
2215 : 926 : if (HONOR_SNANS (mode) && REAL_VALUE_ISSIGNALING_NAN (d))
2216 : : return NULL_RTX;
2217 : : /* Or if flag_rounding_math is on and the truncation is not
2218 : : exact. */
2219 : 926 : if (HONOR_SIGN_DEPENDENT_ROUNDING (mode)
2220 : 926 : && !exact_real_truncate (mode, &d))
2221 : 231 : return NULL_RTX;
2222 : 695 : d = real_value_truncate (mode, d);
2223 : 695 : break;
2224 : 393605 : case FLOAT_EXTEND:
2225 : : /* Don't perform the operation if flag_signaling_nans is on
2226 : : and the operand is a signaling NaN. */
2227 : 393605 : if (HONOR_SNANS (mode) && REAL_VALUE_ISSIGNALING_NAN (d))
2228 : : return NULL_RTX;
2229 : : /* All this does is change the mode, unless changing
2230 : : mode class. */
2231 : 393603 : if (GET_MODE_CLASS (mode) != GET_MODE_CLASS (GET_MODE (op)))
2232 : 0 : real_convert (&d, mode, &d);
2233 : : break;
2234 : 0 : case FIX:
2235 : : /* Don't perform the operation if flag_signaling_nans is on
2236 : : and the operand is a signaling NaN. */
2237 : 0 : if (HONOR_SNANS (mode) && REAL_VALUE_ISSIGNALING_NAN (d))
2238 : : return NULL_RTX;
2239 : 0 : real_arithmetic (&d, FIX_TRUNC_EXPR, &d, NULL);
2240 : 0 : break;
2241 : 47284 : case NOT:
2242 : 47284 : {
2243 : 47284 : long tmp[4];
2244 : 47284 : int i;
2245 : :
2246 : 47284 : real_to_target (tmp, &d, GET_MODE (op));
2247 : 236420 : for (i = 0; i < 4; i++)
2248 : 189136 : tmp[i] = ~tmp[i];
2249 : 47284 : real_from_target (&d, tmp, mode);
2250 : 47284 : break;
2251 : : }
2252 : 0 : default:
2253 : 0 : gcc_unreachable ();
2254 : : }
2255 : 480385 : return const_double_from_real_value (d, mode);
2256 : : }
2257 : 2003 : else if (CONST_DOUBLE_AS_FLOAT_P (op)
2258 : 2003 : && SCALAR_FLOAT_MODE_P (GET_MODE (op))
2259 : 21429758 : && is_int_mode (mode, &result_mode))
2260 : : {
2261 : 2003 : unsigned int width = GET_MODE_PRECISION (result_mode);
2262 : 2003 : if (width > MAX_BITSIZE_MODE_ANY_INT)
2263 : : return 0;
2264 : :
2265 : : /* Although the overflow semantics of RTL's FIX and UNSIGNED_FIX
2266 : : operators are intentionally left unspecified (to ease implementation
2267 : : by target backends), for consistency, this routine implements the
2268 : : same semantics for constant folding as used by the middle-end. */
2269 : :
2270 : : /* This was formerly used only for non-IEEE float.
2271 : : eggert@twinsun.com says it is safe for IEEE also. */
2272 : 2003 : REAL_VALUE_TYPE t;
2273 : 2003 : const REAL_VALUE_TYPE *x = CONST_DOUBLE_REAL_VALUE (op);
2274 : 2003 : wide_int wmax, wmin;
2275 : : /* This is part of the abi to real_to_integer, but we check
2276 : : things before making this call. */
2277 : 2003 : bool fail;
2278 : :
2279 : 2003 : switch (code)
2280 : : {
2281 : 1995 : case FIX:
2282 : : /* According to IEEE standard, for conversions from floating point to
2283 : : integer. When a NaN or infinite operand cannot be represented in
2284 : : the destination format and this cannot otherwise be indicated, the
2285 : : invalid operation exception shall be signaled. When a numeric
2286 : : operand would convert to an integer outside the range of the
2287 : : destination format, the invalid operation exception shall be
2288 : : signaled if this situation cannot otherwise be indicated. */
2289 : 1995 : if (REAL_VALUE_ISNAN (*x))
2290 : 941 : return flag_trapping_math ? NULL_RTX : const0_rtx;
2291 : :
2292 : 1054 : if (REAL_VALUE_ISINF (*x) && flag_trapping_math)
2293 : : return NULL_RTX;
2294 : :
2295 : : /* Test against the signed upper bound. */
2296 : 107 : wmax = wi::max_value (width, SIGNED);
2297 : 107 : real_from_integer (&t, VOIDmode, wmax, SIGNED);
2298 : 107 : if (real_less (&t, x))
2299 : 3 : return (flag_trapping_math
2300 : 3 : ? NULL_RTX : immed_wide_int_const (wmax, mode));
2301 : :
2302 : : /* Test against the signed lower bound. */
2303 : 104 : wmin = wi::min_value (width, SIGNED);
2304 : 104 : real_from_integer (&t, VOIDmode, wmin, SIGNED);
2305 : 104 : if (real_less (x, &t))
2306 : 8 : return immed_wide_int_const (wmin, mode);
2307 : :
2308 : 96 : return immed_wide_int_const (real_to_integer (x, &fail, width),
2309 : : mode);
2310 : :
2311 : 8 : case UNSIGNED_FIX:
2312 : 8 : if (REAL_VALUE_ISNAN (*x) || REAL_VALUE_NEGATIVE (*x))
2313 : 6 : return flag_trapping_math ? NULL_RTX : const0_rtx;
2314 : :
2315 : 2 : if (REAL_VALUE_ISINF (*x) && flag_trapping_math)
2316 : : return NULL_RTX;
2317 : :
2318 : : /* Test against the unsigned upper bound. */
2319 : 0 : wmax = wi::max_value (width, UNSIGNED);
2320 : 0 : real_from_integer (&t, VOIDmode, wmax, UNSIGNED);
2321 : 0 : if (real_less (&t, x))
2322 : 0 : return (flag_trapping_math
2323 : 0 : ? NULL_RTX : immed_wide_int_const (wmax, mode));
2324 : :
2325 : 0 : return immed_wide_int_const (real_to_integer (x, &fail, width),
2326 : : mode);
2327 : :
2328 : 0 : default:
2329 : 0 : gcc_unreachable ();
2330 : : }
2331 : 2003 : }
2332 : :
2333 : : /* Handle polynomial integers. */
2334 : : else if (CONST_POLY_INT_P (op))
2335 : : {
2336 : : poly_wide_int result;
2337 : : switch (code)
2338 : : {
2339 : : case NEG:
2340 : : result = -const_poly_int_value (op);
2341 : : break;
2342 : :
2343 : : case NOT:
2344 : : result = ~const_poly_int_value (op);
2345 : : break;
2346 : :
2347 : : default:
2348 : : return NULL_RTX;
2349 : : }
2350 : : return immed_wide_int_const (result, mode);
2351 : : }
2352 : :
2353 : : return NULL_RTX;
2354 : : }
2355 : :
2356 : : /* Subroutine of simplify_binary_operation to simplify a binary operation
2357 : : CODE that can commute with byte swapping, with result mode MODE and
2358 : : operating on OP0 and OP1. CODE is currently one of AND, IOR or XOR.
2359 : : Return zero if no simplification or canonicalization is possible. */
2360 : :
2361 : : rtx
2362 : 35122234 : simplify_context::simplify_byte_swapping_operation (rtx_code code,
2363 : : machine_mode mode,
2364 : : rtx op0, rtx op1)
2365 : : {
2366 : 35122234 : rtx tem;
2367 : :
2368 : : /* (op (bswap x) C1)) -> (bswap (op x C2)) with C2 swapped. */
2369 : 35122234 : if (GET_CODE (op0) == BSWAP && CONST_SCALAR_INT_P (op1))
2370 : : {
2371 : 513 : tem = simplify_gen_binary (code, mode, XEXP (op0, 0),
2372 : : simplify_gen_unary (BSWAP, mode, op1, mode));
2373 : 513 : return simplify_gen_unary (BSWAP, mode, tem, mode);
2374 : : }
2375 : :
2376 : : /* (op (bswap x) (bswap y)) -> (bswap (op x y)). */
2377 : 35121721 : if (GET_CODE (op0) == BSWAP && GET_CODE (op1) == BSWAP)
2378 : : {
2379 : 0 : tem = simplify_gen_binary (code, mode, XEXP (op0, 0), XEXP (op1, 0));
2380 : 0 : return simplify_gen_unary (BSWAP, mode, tem, mode);
2381 : : }
2382 : :
2383 : : return NULL_RTX;
2384 : : }
2385 : :
2386 : : /* Subroutine of simplify_binary_operation to simplify a commutative,
2387 : : associative binary operation CODE with result mode MODE, operating
2388 : : on OP0 and OP1. CODE is currently one of PLUS, MULT, AND, IOR, XOR,
2389 : : SMIN, SMAX, UMIN or UMAX. Return zero if no simplification or
2390 : : canonicalization is possible. */
2391 : :
2392 : : rtx
2393 : 44626044 : simplify_context::simplify_associative_operation (rtx_code code,
2394 : : machine_mode mode,
2395 : : rtx op0, rtx op1)
2396 : : {
2397 : 44626044 : rtx tem;
2398 : :
2399 : : /* Normally expressions simplified by simplify-rtx.cc are combined
2400 : : at most from a few machine instructions and therefore the
2401 : : expressions should be fairly small. During var-tracking
2402 : : we can see arbitrarily large expressions though and reassociating
2403 : : those can be quadratic, so punt after encountering max_assoc_count
2404 : : simplify_associative_operation calls during outermost simplify_*
2405 : : call. */
2406 : 44626044 : if (++assoc_count >= max_assoc_count)
2407 : : return NULL_RTX;
2408 : :
2409 : : /* Linearize the operator to the left. */
2410 : 44624554 : if (GET_CODE (op1) == code)
2411 : : {
2412 : : /* "(a op b) op (c op d)" becomes "((a op b) op c) op d)". */
2413 : 17230 : if (GET_CODE (op0) == code)
2414 : : {
2415 : 5554 : tem = simplify_gen_binary (code, mode, op0, XEXP (op1, 0));
2416 : 5554 : return simplify_gen_binary (code, mode, tem, XEXP (op1, 1));
2417 : : }
2418 : :
2419 : : /* "a op (b op c)" becomes "(b op c) op a". */
2420 : 11676 : if (! swap_commutative_operands_p (op1, op0))
2421 : 11676 : return simplify_gen_binary (code, mode, op1, op0);
2422 : :
2423 : : std::swap (op0, op1);
2424 : : }
2425 : :
2426 : 44607324 : if (GET_CODE (op0) == code)
2427 : : {
2428 : : /* Canonicalize "(x op c) op y" as "(x op y) op c". */
2429 : 1252508 : if (swap_commutative_operands_p (XEXP (op0, 1), op1))
2430 : : {
2431 : 229289 : tem = simplify_gen_binary (code, mode, XEXP (op0, 0), op1);
2432 : 229289 : return simplify_gen_binary (code, mode, tem, XEXP (op0, 1));
2433 : : }
2434 : :
2435 : : /* Attempt to simplify "(a op b) op c" as "a op (b op c)". */
2436 : 1023219 : tem = simplify_binary_operation (code, mode, XEXP (op0, 1), op1);
2437 : 1023219 : if (tem != 0)
2438 : 87016 : return simplify_gen_binary (code, mode, XEXP (op0, 0), tem);
2439 : :
2440 : : /* Attempt to simplify "(a op b) op c" as "(a op c) op b". */
2441 : 936203 : tem = simplify_binary_operation (code, mode, XEXP (op0, 0), op1);
2442 : 936203 : if (tem != 0)
2443 : 2598 : return simplify_gen_binary (code, mode, tem, XEXP (op0, 1));
2444 : : }
2445 : :
2446 : : return 0;
2447 : : }
2448 : :
2449 : : /* Return a mask describing the COMPARISON. */
2450 : : static int
2451 : 36 : comparison_to_mask (enum rtx_code comparison)
2452 : : {
2453 : 36 : switch (comparison)
2454 : : {
2455 : : case LT:
2456 : : return 8;
2457 : 0 : case GT:
2458 : 0 : return 4;
2459 : 18 : case EQ:
2460 : 18 : return 2;
2461 : 18 : case UNORDERED:
2462 : 18 : return 1;
2463 : :
2464 : 0 : case LTGT:
2465 : 0 : return 12;
2466 : 0 : case LE:
2467 : 0 : return 10;
2468 : 0 : case GE:
2469 : 0 : return 6;
2470 : 0 : case UNLT:
2471 : 0 : return 9;
2472 : 0 : case UNGT:
2473 : 0 : return 5;
2474 : 0 : case UNEQ:
2475 : 0 : return 3;
2476 : :
2477 : 0 : case ORDERED:
2478 : 0 : return 14;
2479 : 0 : case NE:
2480 : 0 : return 13;
2481 : 0 : case UNLE:
2482 : 0 : return 11;
2483 : 0 : case UNGE:
2484 : 0 : return 7;
2485 : :
2486 : 0 : default:
2487 : 0 : gcc_unreachable ();
2488 : : }
2489 : : }
2490 : :
2491 : : /* Return a comparison corresponding to the MASK. */
2492 : : static enum rtx_code
2493 : 18 : mask_to_comparison (int mask)
2494 : : {
2495 : 18 : switch (mask)
2496 : : {
2497 : : case 8:
2498 : : return LT;
2499 : : case 4:
2500 : : return GT;
2501 : : case 2:
2502 : : return EQ;
2503 : : case 1:
2504 : : return UNORDERED;
2505 : :
2506 : : case 12:
2507 : : return LTGT;
2508 : : case 10:
2509 : : return LE;
2510 : : case 6:
2511 : : return GE;
2512 : : case 9:
2513 : : return UNLT;
2514 : : case 5:
2515 : : return UNGT;
2516 : : case 3:
2517 : : return UNEQ;
2518 : :
2519 : : case 14:
2520 : : return ORDERED;
2521 : : case 13:
2522 : : return NE;
2523 : : case 11:
2524 : : return UNLE;
2525 : : case 7:
2526 : : return UNGE;
2527 : :
2528 : 0 : default:
2529 : 0 : gcc_unreachable ();
2530 : : }
2531 : : }
2532 : :
2533 : : /* Return true if CODE is valid for comparisons of mode MODE, false
2534 : : otherwise.
2535 : :
2536 : : It is always safe to return false, even if the code was valid for the
2537 : : given mode as that will merely suppress optimizations. */
2538 : :
2539 : : static bool
2540 : 18 : comparison_code_valid_for_mode (enum rtx_code code, enum machine_mode mode)
2541 : : {
2542 : 18 : switch (code)
2543 : : {
2544 : : /* These are valid for integral, floating and vector modes. */
2545 : 0 : case NE:
2546 : 0 : case EQ:
2547 : 0 : case GE:
2548 : 0 : case GT:
2549 : 0 : case LE:
2550 : 0 : case LT:
2551 : 0 : return (INTEGRAL_MODE_P (mode)
2552 : 0 : || FLOAT_MODE_P (mode)
2553 : 0 : || VECTOR_MODE_P (mode));
2554 : :
2555 : : /* These are valid for floating point modes. */
2556 : 18 : case LTGT:
2557 : 18 : case UNORDERED:
2558 : 18 : case ORDERED:
2559 : 18 : case UNEQ:
2560 : 18 : case UNGE:
2561 : 18 : case UNGT:
2562 : 18 : case UNLE:
2563 : 18 : case UNLT:
2564 : 18 : return FLOAT_MODE_P (mode);
2565 : :
2566 : : /* These are filtered out in simplify_logical_operation, but
2567 : : we check for them too as a matter of safety. They are valid
2568 : : for integral and vector modes. */
2569 : 0 : case GEU:
2570 : 0 : case GTU:
2571 : 0 : case LEU:
2572 : 0 : case LTU:
2573 : 0 : return INTEGRAL_MODE_P (mode) || VECTOR_MODE_P (mode);
2574 : :
2575 : 0 : default:
2576 : 0 : gcc_unreachable ();
2577 : : }
2578 : : }
2579 : :
2580 : : /* Canonicalize RES, a scalar const0_rtx/const_true_rtx to the right
2581 : : false/true value of comparison with MODE where comparison operands
2582 : : have CMP_MODE. */
2583 : :
2584 : : static rtx
2585 : 770326 : relational_result (machine_mode mode, machine_mode cmp_mode, rtx res)
2586 : : {
2587 : 770326 : if (SCALAR_FLOAT_MODE_P (mode))
2588 : : {
2589 : 202 : if (res == const0_rtx)
2590 : 198 : return CONST0_RTX (mode);
2591 : : #ifdef FLOAT_STORE_FLAG_VALUE
2592 : : REAL_VALUE_TYPE val = FLOAT_STORE_FLAG_VALUE (mode);
2593 : : return const_double_from_real_value (val, mode);
2594 : : #else
2595 : : return NULL_RTX;
2596 : : #endif
2597 : : }
2598 : 770124 : if (VECTOR_MODE_P (mode))
2599 : : {
2600 : 112 : if (res == const0_rtx)
2601 : 63 : return CONST0_RTX (mode);
2602 : : #ifdef VECTOR_STORE_FLAG_VALUE
2603 : 49 : rtx val = VECTOR_STORE_FLAG_VALUE (mode);
2604 : 49 : if (val == NULL_RTX)
2605 : : return NULL_RTX;
2606 : 49 : if (val == const1_rtx)
2607 : 0 : return CONST1_RTX (mode);
2608 : :
2609 : 49 : return gen_const_vec_duplicate (mode, val);
2610 : : #else
2611 : : return NULL_RTX;
2612 : : #endif
2613 : : }
2614 : : /* For vector comparison with scalar int result, it is unknown
2615 : : if the target means here a comparison into an integral bitmask,
2616 : : or comparison where all comparisons true mean const_true_rtx
2617 : : whole result, or where any comparisons true mean const_true_rtx
2618 : : whole result. For const0_rtx all the cases are the same. */
2619 : 770012 : if (VECTOR_MODE_P (cmp_mode)
2620 : 0 : && SCALAR_INT_MODE_P (mode)
2621 : 0 : && res == const_true_rtx)
2622 : 0 : return NULL_RTX;
2623 : :
2624 : : return res;
2625 : : }
2626 : :
2627 : : /* Simplify a logical operation CODE with result mode MODE, operating on OP0
2628 : : and OP1, which should be both relational operations. Return 0 if no such
2629 : : simplification is possible. */
2630 : : rtx
2631 : 13405855 : simplify_context::simplify_logical_relational_operation (rtx_code code,
2632 : : machine_mode mode,
2633 : : rtx op0, rtx op1)
2634 : : {
2635 : : /* We only handle IOR of two relational operations. */
2636 : 13405855 : if (code != IOR)
2637 : : return 0;
2638 : :
2639 : 13405855 : if (!(COMPARISON_P (op0) && COMPARISON_P (op1)))
2640 : : return 0;
2641 : :
2642 : 2360 : if (!(rtx_equal_p (XEXP (op0, 0), XEXP (op1, 0))
2643 : 469 : && rtx_equal_p (XEXP (op0, 1), XEXP (op1, 1))))
2644 : 1873 : return 0;
2645 : :
2646 : 18 : enum rtx_code code0 = GET_CODE (op0);
2647 : 18 : enum rtx_code code1 = GET_CODE (op1);
2648 : :
2649 : : /* We don't handle unsigned comparisons currently. */
2650 : 18 : if (code0 == LTU || code0 == GTU || code0 == LEU || code0 == GEU)
2651 : : return 0;
2652 : 18 : if (code1 == LTU || code1 == GTU || code1 == LEU || code1 == GEU)
2653 : : return 0;
2654 : :
2655 : 18 : int mask0 = comparison_to_mask (code0);
2656 : 18 : int mask1 = comparison_to_mask (code1);
2657 : :
2658 : 18 : int mask = mask0 | mask1;
2659 : :
2660 : 18 : if (mask == 15)
2661 : 0 : return relational_result (mode, GET_MODE (op0), const_true_rtx);
2662 : :
2663 : 18 : code = mask_to_comparison (mask);
2664 : :
2665 : : /* Many comparison codes are only valid for certain mode classes. */
2666 : 18 : if (!comparison_code_valid_for_mode (code, mode))
2667 : : return 0;
2668 : :
2669 : 0 : op0 = XEXP (op1, 0);
2670 : 0 : op1 = XEXP (op1, 1);
2671 : :
2672 : 0 : return simplify_gen_relational (code, mode, VOIDmode, op0, op1);
2673 : : }
2674 : :
2675 : : /* Simplify a binary operation CODE with result mode MODE, operating on OP0
2676 : : and OP1. Return 0 if no simplification is possible.
2677 : :
2678 : : Don't use this for relational operations such as EQ or LT.
2679 : : Use simplify_relational_operation instead. */
2680 : : rtx
2681 : 426162534 : simplify_context::simplify_binary_operation (rtx_code code, machine_mode mode,
2682 : : rtx op0, rtx op1)
2683 : : {
2684 : 426162534 : rtx trueop0, trueop1;
2685 : 426162534 : rtx tem;
2686 : :
2687 : : /* Relational operations don't work here. We must know the mode
2688 : : of the operands in order to do the comparison correctly.
2689 : : Assuming a full word can give incorrect results.
2690 : : Consider comparing 128 with -128 in QImode. */
2691 : 426162534 : gcc_assert (GET_RTX_CLASS (code) != RTX_COMPARE);
2692 : 426162534 : gcc_assert (GET_RTX_CLASS (code) != RTX_COMM_COMPARE);
2693 : :
2694 : : /* Make sure the constant is second. */
2695 : 426162534 : if (GET_RTX_CLASS (code) == RTX_COMM_ARITH
2696 : 426162534 : && swap_commutative_operands_p (op0, op1))
2697 : : std::swap (op0, op1);
2698 : :
2699 : 426162534 : trueop0 = avoid_constant_pool_reference (op0);
2700 : 426162534 : trueop1 = avoid_constant_pool_reference (op1);
2701 : :
2702 : 426162534 : tem = simplify_const_binary_operation (code, mode, trueop0, trueop1);
2703 : 426162534 : if (tem)
2704 : : return tem;
2705 : 398706673 : tem = simplify_binary_operation_1 (code, mode, op0, op1, trueop0, trueop1);
2706 : :
2707 : 398706673 : if (tem)
2708 : : return tem;
2709 : :
2710 : : /* If the above steps did not result in a simplification and op0 or op1
2711 : : were constant pool references, use the referenced constants directly. */
2712 : 342637105 : if (trueop0 != op0 || trueop1 != op1)
2713 : 571080 : return simplify_gen_binary (code, mode, trueop0, trueop1);
2714 : :
2715 : : return NULL_RTX;
2716 : : }
2717 : :
2718 : : /* Subroutine of simplify_binary_operation_1 that looks for cases in
2719 : : which OP0 and OP1 are both vector series or vector duplicates
2720 : : (which are really just series with a step of 0). If so, try to
2721 : : form a new series by applying CODE to the bases and to the steps.
2722 : : Return null if no simplification is possible.
2723 : :
2724 : : MODE is the mode of the operation and is known to be a vector
2725 : : integer mode. */
2726 : :
2727 : : rtx
2728 : 2100267 : simplify_context::simplify_binary_operation_series (rtx_code code,
2729 : : machine_mode mode,
2730 : : rtx op0, rtx op1)
2731 : : {
2732 : 2100267 : rtx base0, step0;
2733 : 2100267 : if (vec_duplicate_p (op0, &base0))
2734 : 51026 : step0 = const0_rtx;
2735 : 2049241 : else if (!vec_series_p (op0, &base0, &step0))
2736 : : return NULL_RTX;
2737 : :
2738 : 51366 : rtx base1, step1;
2739 : 51366 : if (vec_duplicate_p (op1, &base1))
2740 : 367 : step1 = const0_rtx;
2741 : 50999 : else if (!vec_series_p (op1, &base1, &step1))
2742 : : return NULL_RTX;
2743 : :
2744 : : /* Only create a new series if we can simplify both parts. In other
2745 : : cases this isn't really a simplification, and it's not necessarily
2746 : : a win to replace a vector operation with a scalar operation. */
2747 : 2939 : scalar_mode inner_mode = GET_MODE_INNER (mode);
2748 : 2939 : rtx new_base = simplify_binary_operation (code, inner_mode, base0, base1);
2749 : 2939 : if (!new_base)
2750 : : return NULL_RTX;
2751 : :
2752 : 2655 : rtx new_step = simplify_binary_operation (code, inner_mode, step0, step1);
2753 : 2655 : if (!new_step)
2754 : : return NULL_RTX;
2755 : :
2756 : 2655 : return gen_vec_series (mode, new_base, new_step);
2757 : : }
2758 : :
2759 : : /* Subroutine of simplify_binary_operation_1. Un-distribute a binary
2760 : : operation CODE with result mode MODE, operating on OP0 and OP1.
2761 : : e.g. simplify (xor (and A C) (and (B C)) to (and (xor (A B) C).
2762 : : Returns NULL_RTX if no simplification is possible. */
2763 : :
2764 : : rtx
2765 : 1348315 : simplify_context::simplify_distributive_operation (rtx_code code,
2766 : : machine_mode mode,
2767 : : rtx op0, rtx op1)
2768 : : {
2769 : 1348315 : enum rtx_code op = GET_CODE (op0);
2770 : 1348315 : gcc_assert (GET_CODE (op1) == op);
2771 : :
2772 : 1348315 : if (rtx_equal_p (XEXP (op0, 1), XEXP (op1, 1))
2773 : 1348315 : && ! side_effects_p (XEXP (op0, 1)))
2774 : 304920 : return simplify_gen_binary (op, mode,
2775 : : simplify_gen_binary (code, mode,
2776 : : XEXP (op0, 0),
2777 : : XEXP (op1, 0)),
2778 : 304920 : XEXP (op0, 1));
2779 : :
2780 : 1043395 : if (GET_RTX_CLASS (op) == RTX_COMM_ARITH)
2781 : : {
2782 : 1019239 : if (rtx_equal_p (XEXP (op0, 0), XEXP (op1, 0))
2783 : 1019239 : && ! side_effects_p (XEXP (op0, 0)))
2784 : 497070 : return simplify_gen_binary (op, mode,
2785 : : simplify_gen_binary (code, mode,
2786 : : XEXP (op0, 1),
2787 : : XEXP (op1, 1)),
2788 : 497070 : XEXP (op0, 0));
2789 : 522169 : if (rtx_equal_p (XEXP (op0, 0), XEXP (op1, 1))
2790 : 522169 : && ! side_effects_p (XEXP (op0, 0)))
2791 : 58 : return simplify_gen_binary (op, mode,
2792 : : simplify_gen_binary (code, mode,
2793 : : XEXP (op0, 1),
2794 : : XEXP (op1, 0)),
2795 : 58 : XEXP (op0, 0));
2796 : 522111 : if (rtx_equal_p (XEXP (op0, 1), XEXP (op1, 0))
2797 : 522111 : && ! side_effects_p (XEXP (op0, 1)))
2798 : 292545 : return simplify_gen_binary (op, mode,
2799 : : simplify_gen_binary (code, mode,
2800 : : XEXP (op0, 0),
2801 : : XEXP (op1, 1)),
2802 : 292545 : XEXP (op0, 1));
2803 : : }
2804 : :
2805 : : return NULL_RTX;
2806 : : }
2807 : :
2808 : : /* Return TRUE if a rotate in mode MODE with a constant count in OP1
2809 : : should be reversed.
2810 : :
2811 : : If the rotate should not be reversed, return FALSE.
2812 : :
2813 : : LEFT indicates if this is a rotate left or a rotate right. */
2814 : :
2815 : : bool
2816 : 138028 : reverse_rotate_by_imm_p (machine_mode mode, unsigned int left, rtx op1)
2817 : : {
2818 : 138028 : if (!CONST_INT_P (op1))
2819 : : return false;
2820 : :
2821 : : /* Some targets may only be able to rotate by a constant
2822 : : in one direction. So we need to query the optab interface
2823 : : to see what is possible. */
2824 : 107060 : optab binoptab = left ? rotl_optab : rotr_optab;
2825 : 45588 : optab re_binoptab = left ? rotr_optab : rotl_optab;
2826 : 107060 : enum insn_code icode = optab_handler (binoptab, mode);
2827 : 107060 : enum insn_code re_icode = optab_handler (re_binoptab, mode);
2828 : :
2829 : : /* If the target can not support the reversed optab, then there
2830 : : is nothing to do. */
2831 : 107060 : if (re_icode == CODE_FOR_nothing)
2832 : : return false;
2833 : :
2834 : : /* If the target does not support the requested rotate-by-immediate,
2835 : : then we want to try reversing the rotate. We also want to try
2836 : : reversing to minimize the count. */
2837 : 104706 : if ((icode == CODE_FOR_nothing)
2838 : 104706 : || (!insn_operand_matches (icode, 2, op1))
2839 : 523530 : || (IN_RANGE (INTVAL (op1),
2840 : : GET_MODE_UNIT_PRECISION (mode) / 2 + left,
2841 : : GET_MODE_UNIT_PRECISION (mode) - 1)))
2842 : 14096 : return (insn_operand_matches (re_icode, 2, op1));
2843 : : return false;
2844 : : }
2845 : :
2846 : : /* Analyse argument X to see if it represents an (ASHIFT X Y) operation
2847 : : and return the expression to be shifted in SHIFT_OPND and the shift amount
2848 : : in SHIFT_AMNT. This is primarily used to group handling of ASHIFT (X, CST)
2849 : : and (PLUS (X, X)) in one place. If the expression is not equivalent to an
2850 : : ASHIFT then return FALSE and set SHIFT_OPND and SHIFT_AMNT to NULL. */
2851 : :
2852 : : static bool
2853 : 471134767 : extract_ashift_operands_p (rtx x, rtx *shift_opnd, rtx *shift_amnt)
2854 : : {
2855 : 471134767 : if (GET_CODE (x) == ASHIFT)
2856 : : {
2857 : 12975619 : *shift_opnd = XEXP (x, 0);
2858 : 12975619 : *shift_amnt = XEXP (x, 1);
2859 : 12975619 : return true;
2860 : : }
2861 : 458159148 : if (GET_CODE (x) == PLUS && rtx_equal_p (XEXP (x, 0), XEXP (x, 1)))
2862 : : {
2863 : 9902 : *shift_opnd = XEXP (x, 0);
2864 : 9902 : *shift_amnt = CONST1_RTX (GET_MODE (x));
2865 : 9902 : return true;
2866 : : }
2867 : 458149246 : *shift_opnd = NULL_RTX;
2868 : 458149246 : *shift_amnt = NULL_RTX;
2869 : 458149246 : return false;
2870 : : }
2871 : :
2872 : : /* OP0 and OP1 are combined under an operation of mode MODE that can
2873 : : potentially result in a ROTATE expression. Analyze the OP0 and OP1
2874 : : and return the resulting ROTATE expression if so. Return NULL otherwise.
2875 : : This is used in detecting the patterns (X << C1) [+,|,^] (X >> C2) where
2876 : : C1 + C2 == GET_MODE_UNIT_PRECISION (mode).
2877 : : (X << C1) and (C >> C2) would be OP0 and OP1. */
2878 : :
2879 : : static rtx
2880 : 237813393 : simplify_rotate_op (rtx op0, rtx op1, machine_mode mode)
2881 : : {
2882 : : /* Convert (ior (ashift A CX) (lshiftrt A CY)) where CX+CY equals the
2883 : : mode size to (rotate A CX). */
2884 : :
2885 : 237813393 : rtx opleft = op0;
2886 : 237813393 : rtx opright = op1;
2887 : 237813393 : rtx ashift_opnd, ashift_amnt;
2888 : : /* In some cases the ASHIFT is not a direct ASHIFT. Look deeper and extract
2889 : : the relevant operands here. */
2890 : 237813393 : bool ashift_op_p
2891 : 237813393 : = extract_ashift_operands_p (op1, &ashift_opnd, &ashift_amnt);
2892 : :
2893 : 237813393 : if (ashift_op_p
2894 : 236097189 : || GET_CODE (op1) == SUBREG)
2895 : : {
2896 : : opleft = op1;
2897 : : opright = op0;
2898 : : }
2899 : : else
2900 : : {
2901 : 233321374 : opright = op1;
2902 : 233321374 : opleft = op0;
2903 : 233321374 : ashift_op_p
2904 : 233321374 : = extract_ashift_operands_p (opleft, &ashift_opnd, &ashift_amnt);
2905 : : }
2906 : :
2907 : 12985521 : if (ashift_op_p && GET_CODE (opright) == LSHIFTRT
2908 : 236141328 : && rtx_equal_p (ashift_opnd, XEXP (opright, 0)))
2909 : : {
2910 : 9636 : rtx leftcst = unwrap_const_vec_duplicate (ashift_amnt);
2911 : 9636 : rtx rightcst = unwrap_const_vec_duplicate (XEXP (opright, 1));
2912 : :
2913 : 5857 : if (CONST_INT_P (leftcst) && CONST_INT_P (rightcst)
2914 : 15493 : && (INTVAL (leftcst) + INTVAL (rightcst)
2915 : 5857 : == GET_MODE_UNIT_PRECISION (mode)))
2916 : 5323 : return gen_rtx_ROTATE (mode, XEXP (opright, 0), ashift_amnt);
2917 : : }
2918 : :
2919 : : /* Same, but for ashift that has been "simplified" to a wider mode
2920 : : by simplify_shift_const. */
2921 : 237808070 : scalar_int_mode int_mode, inner_mode;
2922 : :
2923 : 237808070 : if (GET_CODE (opleft) == SUBREG
2924 : 241873729 : && is_a <scalar_int_mode> (mode, &int_mode)
2925 : 4060336 : && is_a <scalar_int_mode> (GET_MODE (SUBREG_REG (opleft)),
2926 : : &inner_mode)
2927 : 4035127 : && GET_CODE (SUBREG_REG (opleft)) == ASHIFT
2928 : 156033 : && GET_CODE (opright) == LSHIFTRT
2929 : 866 : && GET_CODE (XEXP (opright, 0)) == SUBREG
2930 : 230 : && known_eq (SUBREG_BYTE (opleft), SUBREG_BYTE (XEXP (opright, 0)))
2931 : 456 : && GET_MODE_SIZE (int_mode) < GET_MODE_SIZE (inner_mode)
2932 : 214 : && rtx_equal_p (XEXP (SUBREG_REG (opleft), 0),
2933 : 214 : SUBREG_REG (XEXP (opright, 0)))
2934 : 102 : && CONST_INT_P (XEXP (SUBREG_REG (opleft), 1))
2935 : 102 : && CONST_INT_P (XEXP (opright, 1))
2936 : 237808070 : && (INTVAL (XEXP (SUBREG_REG (opleft), 1))
2937 : 102 : + INTVAL (XEXP (opright, 1))
2938 : 102 : == GET_MODE_PRECISION (int_mode)))
2939 : 96 : return gen_rtx_ROTATE (int_mode, XEXP (opright, 0),
2940 : : XEXP (SUBREG_REG (opleft), 1));
2941 : : return NULL_RTX;
2942 : : }
2943 : :
2944 : : /* Returns true if OP0 and OP1 match the pattern (OP (plus (A - 1)) (neg A)),
2945 : : and the pattern can be simplified (there are no side effects). */
2946 : :
2947 : : static bool
2948 : 37039285 : match_plus_neg_pattern (rtx op0, rtx op1, machine_mode mode)
2949 : : {
2950 : : /* Remove SUBREG from OP0 and OP1, if needed. */
2951 : 37039285 : if (GET_CODE (op0) == SUBREG
2952 : 6416365 : && GET_CODE (op1) == SUBREG
2953 : 277967 : && subreg_lowpart_p (op0)
2954 : 37315736 : && subreg_lowpart_p (op1))
2955 : : {
2956 : 276444 : op0 = XEXP (op0, 0);
2957 : 276444 : op1 = XEXP (op1, 0);
2958 : : }
2959 : :
2960 : : /* Check for the pattern (OP (plus (A - 1)) (neg A)). */
2961 : 37039285 : if (((GET_CODE (op1) == NEG
2962 : 3616 : && GET_CODE (op0) == PLUS
2963 : 2209 : && XEXP (op0, 1) == CONSTM1_RTX (mode))
2964 : 37038637 : || (GET_CODE (op0) == NEG
2965 : 74022 : && GET_CODE (op1) == PLUS
2966 : 0 : && XEXP (op1, 1) == CONSTM1_RTX (mode)))
2967 : 648 : && rtx_equal_p (XEXP (op0, 0), XEXP (op1, 0))
2968 : 37039285 : && !side_effects_p (XEXP (op0, 0)))
2969 : : return true;
2970 : : return false;
2971 : : }
2972 : :
2973 : : /* Subroutine of simplify_binary_operation. Simplify a binary operation
2974 : : CODE with result mode MODE, operating on OP0 and OP1. If OP0 and/or
2975 : : OP1 are constant pool references, TRUEOP0 and TRUEOP1 represent the
2976 : : actual constants. */
2977 : :
2978 : : rtx
2979 : 398706673 : simplify_context::simplify_binary_operation_1 (rtx_code code,
2980 : : machine_mode mode,
2981 : : rtx op0, rtx op1,
2982 : : rtx trueop0, rtx trueop1)
2983 : : {
2984 : 398706673 : rtx tem, reversed, elt0, elt1;
2985 : 398706673 : HOST_WIDE_INT val;
2986 : 398706673 : scalar_int_mode int_mode, inner_mode;
2987 : 398706673 : poly_int64 offset;
2988 : :
2989 : : /* Even if we can't compute a constant result,
2990 : : there are some cases worth simplifying. */
2991 : :
2992 : 398706673 : switch (code)
2993 : : {
2994 : 227093900 : case PLUS:
2995 : : /* Maybe simplify x + 0 to x. The two expressions are equivalent
2996 : : when x is NaN, infinite, or finite and nonzero. They aren't
2997 : : when x is -0 and the rounding mode is not towards -infinity,
2998 : : since (-0) + 0 is then 0. */
2999 : 450323406 : if (!HONOR_SIGNED_ZEROS (mode) && !HONOR_SNANS (mode)
3000 : 450323394 : && trueop1 == CONST0_RTX (mode))
3001 : : return op0;
3002 : :
3003 : : /* ((-a) + b) -> (b - a) and similarly for (a + (-b)). These
3004 : : transformations are safe even for IEEE. */
3005 : 225817214 : if (GET_CODE (op0) == NEG)
3006 : 29917 : return simplify_gen_binary (MINUS, mode, op1, XEXP (op0, 0));
3007 : 225787297 : else if (GET_CODE (op1) == NEG)
3008 : 9541 : return simplify_gen_binary (MINUS, mode, op0, XEXP (op1, 0));
3009 : :
3010 : : /* (~a) + 1 -> -a */
3011 : 225777756 : if (INTEGRAL_MODE_P (mode)
3012 : 221001006 : && GET_CODE (op0) == NOT
3013 : 556958 : && trueop1 == const1_rtx)
3014 : 1410 : return simplify_gen_unary (NEG, mode, XEXP (op0, 0), mode);
3015 : :
3016 : : /* Handle both-operands-constant cases. We can only add
3017 : : CONST_INTs to constants since the sum of relocatable symbols
3018 : : can't be handled by most assemblers. Don't add CONST_INT
3019 : : to CONST_INT since overflow won't be computed properly if wider
3020 : : than HOST_BITS_PER_WIDE_INT. */
3021 : :
3022 : 225776346 : if ((GET_CODE (op0) == CONST
3023 : 225776346 : || GET_CODE (op0) == SYMBOL_REF
3024 : 223658891 : || GET_CODE (op0) == LABEL_REF)
3025 : 225776346 : && poly_int_rtx_p (op1, &offset))
3026 : 2116458 : return plus_constant (mode, op0, offset);
3027 : 223659888 : else if ((GET_CODE (op1) == CONST
3028 : 223659888 : || GET_CODE (op1) == SYMBOL_REF
3029 : 220325246 : || GET_CODE (op1) == LABEL_REF)
3030 : 223659888 : && poly_int_rtx_p (op0, &offset))
3031 : 0 : return plus_constant (mode, op1, offset);
3032 : :
3033 : : /* See if this is something like X * C - X or vice versa or
3034 : : if the multiplication is written as a shift. If so, we can
3035 : : distribute and make a new multiply, shift, or maybe just
3036 : : have X (if C is 2 in the example above). But don't make
3037 : : something more expensive than we had before. */
3038 : :
3039 : 223659888 : if (is_a <scalar_int_mode> (mode, &int_mode))
3040 : : {
3041 : 216969158 : rtx lhs = op0, rhs = op1;
3042 : :
3043 : 216969158 : wide_int coeff0 = wi::one (GET_MODE_PRECISION (int_mode));
3044 : 216969158 : wide_int coeff1 = wi::one (GET_MODE_PRECISION (int_mode));
3045 : :
3046 : 216969158 : if (GET_CODE (lhs) == NEG)
3047 : : {
3048 : 0 : coeff0 = wi::minus_one (GET_MODE_PRECISION (int_mode));
3049 : 0 : lhs = XEXP (lhs, 0);
3050 : : }
3051 : 216969158 : else if (GET_CODE (lhs) == MULT
3052 : 6338808 : && CONST_SCALAR_INT_P (XEXP (lhs, 1)))
3053 : : {
3054 : 5261954 : coeff0 = rtx_mode_t (XEXP (lhs, 1), int_mode);
3055 : 5261954 : lhs = XEXP (lhs, 0);
3056 : : }
3057 : 211707204 : else if (GET_CODE (lhs) == ASHIFT
3058 : 10070060 : && CONST_INT_P (XEXP (lhs, 1))
3059 : 10000765 : && INTVAL (XEXP (lhs, 1)) >= 0
3060 : 221707969 : && INTVAL (XEXP (lhs, 1)) < GET_MODE_PRECISION (int_mode))
3061 : : {
3062 : 10000765 : coeff0 = wi::set_bit_in_zero (INTVAL (XEXP (lhs, 1)),
3063 : 20001530 : GET_MODE_PRECISION (int_mode));
3064 : 10000765 : lhs = XEXP (lhs, 0);
3065 : : }
3066 : :
3067 : 216969158 : if (GET_CODE (rhs) == NEG)
3068 : : {
3069 : 0 : coeff1 = wi::minus_one (GET_MODE_PRECISION (int_mode));
3070 : 0 : rhs = XEXP (rhs, 0);
3071 : : }
3072 : 216969158 : else if (GET_CODE (rhs) == MULT
3073 : 279282 : && CONST_INT_P (XEXP (rhs, 1)))
3074 : : {
3075 : 169637 : coeff1 = rtx_mode_t (XEXP (rhs, 1), int_mode);
3076 : 169637 : rhs = XEXP (rhs, 0);
3077 : : }
3078 : 216799521 : else if (GET_CODE (rhs) == ASHIFT
3079 : 531249 : && CONST_INT_P (XEXP (rhs, 1))
3080 : 521548 : && INTVAL (XEXP (rhs, 1)) >= 0
3081 : 217321069 : && INTVAL (XEXP (rhs, 1)) < GET_MODE_PRECISION (int_mode))
3082 : : {
3083 : 521548 : coeff1 = wi::set_bit_in_zero (INTVAL (XEXP (rhs, 1)),
3084 : 1043096 : GET_MODE_PRECISION (int_mode));
3085 : 521548 : rhs = XEXP (rhs, 0);
3086 : : }
3087 : :
3088 : 216969158 : if (rtx_equal_p (lhs, rhs))
3089 : : {
3090 : 707559 : rtx orig = gen_rtx_PLUS (int_mode, op0, op1);
3091 : 707559 : rtx coeff;
3092 : 707559 : bool speed = optimize_function_for_speed_p (cfun);
3093 : :
3094 : 707559 : coeff = immed_wide_int_const (coeff0 + coeff1, int_mode);
3095 : :
3096 : 707559 : tem = simplify_gen_binary (MULT, int_mode, lhs, coeff);
3097 : 707559 : return (set_src_cost (tem, int_mode, speed)
3098 : 707559 : <= set_src_cost (orig, int_mode, speed) ? tem : 0);
3099 : : }
3100 : :
3101 : : /* Optimize (X - 1) * Y + Y to X * Y. */
3102 : 216261599 : lhs = op0;
3103 : 216261599 : rhs = op1;
3104 : 216261599 : if (GET_CODE (op0) == MULT)
3105 : : {
3106 : 6319013 : if (((GET_CODE (XEXP (op0, 0)) == PLUS
3107 : 272381 : && XEXP (XEXP (op0, 0), 1) == constm1_rtx)
3108 : 6279710 : || (GET_CODE (XEXP (op0, 0)) == MINUS
3109 : 31921 : && XEXP (XEXP (op0, 0), 1) == const1_rtx))
3110 : 6358316 : && rtx_equal_p (XEXP (op0, 1), op1))
3111 : 56 : lhs = XEXP (XEXP (op0, 0), 0);
3112 : 6318957 : else if (((GET_CODE (XEXP (op0, 1)) == PLUS
3113 : 975 : && XEXP (XEXP (op0, 1), 1) == constm1_rtx)
3114 : 6318922 : || (GET_CODE (XEXP (op0, 1)) == MINUS
3115 : 234 : && XEXP (XEXP (op0, 1), 1) == const1_rtx))
3116 : 6318992 : && rtx_equal_p (XEXP (op0, 0), op1))
3117 : 0 : lhs = XEXP (XEXP (op0, 1), 0);
3118 : : }
3119 : 209942586 : else if (GET_CODE (op1) == MULT)
3120 : : {
3121 : 123353 : if (((GET_CODE (XEXP (op1, 0)) == PLUS
3122 : 56 : && XEXP (XEXP (op1, 0), 1) == constm1_rtx)
3123 : 123341 : || (GET_CODE (XEXP (op1, 0)) == MINUS
3124 : 9 : && XEXP (XEXP (op1, 0), 1) == const1_rtx))
3125 : 123365 : && rtx_equal_p (XEXP (op1, 1), op0))
3126 : 0 : rhs = XEXP (XEXP (op1, 0), 0);
3127 : 123353 : else if (((GET_CODE (XEXP (op1, 1)) == PLUS
3128 : 0 : && XEXP (XEXP (op1, 1), 1) == constm1_rtx)
3129 : 123353 : || (GET_CODE (XEXP (op1, 1)) == MINUS
3130 : 0 : && XEXP (XEXP (op1, 1), 1) == const1_rtx))
3131 : 123353 : && rtx_equal_p (XEXP (op1, 0), op0))
3132 : 0 : rhs = XEXP (XEXP (op1, 1), 0);
3133 : : }
3134 : 216261599 : if (lhs != op0 || rhs != op1)
3135 : 56 : return simplify_gen_binary (MULT, int_mode, lhs, rhs);
3136 : 216969158 : }
3137 : :
3138 : : /* (plus (xor X C1) C2) is (xor X (C1^C2)) if C2 is signbit. */
3139 : 222952273 : if (CONST_SCALAR_INT_P (op1)
3140 : 172531771 : && GET_CODE (op0) == XOR
3141 : 21534 : && CONST_SCALAR_INT_P (XEXP (op0, 1))
3142 : 222965328 : && mode_signbit_p (mode, op1))
3143 : 122 : return simplify_gen_binary (XOR, mode, XEXP (op0, 0),
3144 : : simplify_gen_binary (XOR, mode, op1,
3145 : 122 : XEXP (op0, 1)));
3146 : :
3147 : : /* (plus (xor X C1) C2) is (xor X (C1^C2)) if X is either 0 or 1 and
3148 : : 2 * ((X ^ C1) & C2) == 0; based on A + B == A ^ B + 2 * (A & B). */
3149 : 222952151 : if (CONST_SCALAR_INT_P (op1)
3150 : 172531649 : && GET_CODE (op0) == XOR
3151 : 21412 : && CONST_SCALAR_INT_P (XEXP (op0, 1))
3152 : 12933 : && nonzero_bits (XEXP (op0, 0), mode) == 1
3153 : 113 : && 2 * (INTVAL (XEXP (op0, 1)) & INTVAL (op1)) == 0
3154 : 222952154 : && 2 * ((1 ^ INTVAL (XEXP (op0, 1))) & INTVAL (op1)) == 0)
3155 : 3 : return simplify_gen_binary (XOR, mode, XEXP (op0, 0),
3156 : : simplify_gen_binary (XOR, mode, op1,
3157 : 3 : XEXP (op0, 1)));
3158 : :
3159 : : /* Canonicalize (plus (mult (neg B) C) A) to (minus A (mult B C)). */
3160 : 222952148 : if (!HONOR_SIGN_DEPENDENT_ROUNDING (mode)
3161 : 222949669 : && GET_CODE (op0) == MULT
3162 : 229629796 : && GET_CODE (XEXP (op0, 0)) == NEG)
3163 : : {
3164 : 5439 : rtx in1, in2;
3165 : :
3166 : 5439 : in1 = XEXP (XEXP (op0, 0), 0);
3167 : 5439 : in2 = XEXP (op0, 1);
3168 : 5439 : return simplify_gen_binary (MINUS, mode, op1,
3169 : : simplify_gen_binary (MULT, mode,
3170 : 5439 : in1, in2));
3171 : : }
3172 : :
3173 : : /* (plus (comparison A B) C) can become (neg (rev-comp A B)) if
3174 : : C is 1 and STORE_FLAG_VALUE is -1 or if C is -1 and STORE_FLAG_VALUE
3175 : : is 1. */
3176 : 222946709 : if (COMPARISON_P (op0)
3177 : 2084032 : && ((STORE_FLAG_VALUE == -1 && trueop1 == const1_rtx)
3178 : 2084032 : || (STORE_FLAG_VALUE == 1 && trueop1 == constm1_rtx))
3179 : 222991708 : && (reversed = reversed_comparison (op0, mode)))
3180 : 44683 : return
3181 : 44683 : simplify_gen_unary (NEG, mode, reversed, mode);
3182 : :
3183 : : /* Convert (plus (ashift A CX) (lshiftrt A CY)) where CX+CY equals the
3184 : : mode size to (rotate A CX). */
3185 : 222902026 : if ((tem = simplify_rotate_op (op0, op1, mode)))
3186 : : return tem;
3187 : :
3188 : : /* If one of the operands is a PLUS or a MINUS, see if we can
3189 : : simplify this by the associative law.
3190 : : Don't use the associative law for floating point.
3191 : : The inaccuracy makes it nonassociative,
3192 : : and subtle programs can break if operations are associated. */
3193 : :
3194 : 222900502 : if (INTEGRAL_MODE_P (mode)
3195 : 218123789 : && (plus_minus_operand_p (op0)
3196 : 188446977 : || plus_minus_operand_p (op1))
3197 : 30542582 : && (tem = simplify_plus_minus (code, mode, op0, op1)) != 0)
3198 : : return tem;
3199 : :
3200 : : /* Reassociate floating point addition only when the user
3201 : : specifies associative math operations. */
3202 : 193017335 : if (FLOAT_MODE_P (mode)
3203 : 4776713 : && flag_associative_math)
3204 : : {
3205 : 912285 : tem = simplify_associative_operation (code, mode, op0, op1);
3206 : 912285 : if (tem)
3207 : : return tem;
3208 : : }
3209 : :
3210 : : /* Handle vector series. */
3211 : 193004137 : if (GET_MODE_CLASS (mode) == MODE_VECTOR_INT)
3212 : : {
3213 : 1764056 : tem = simplify_binary_operation_series (code, mode, op0, op1);
3214 : 1764056 : if (tem)
3215 : : return tem;
3216 : : }
3217 : : break;
3218 : :
3219 : 39822420 : case COMPARE:
3220 : : /* Convert (compare (gt (flags) 0) (lt (flags) 0)) to (flags). */
3221 : 39822420 : if (((GET_CODE (op0) == GT && GET_CODE (op1) == LT)
3222 : 39822407 : || (GET_CODE (op0) == GTU && GET_CODE (op1) == LTU))
3223 : 13 : && XEXP (op0, 1) == const0_rtx && XEXP (op1, 1) == const0_rtx)
3224 : : {
3225 : 9 : rtx xop00 = XEXP (op0, 0);
3226 : 9 : rtx xop10 = XEXP (op1, 0);
3227 : :
3228 : 9 : if (REG_P (xop00) && REG_P (xop10)
3229 : 9 : && REGNO (xop00) == REGNO (xop10)
3230 : 9 : && GET_MODE (xop00) == mode
3231 : 0 : && GET_MODE (xop10) == mode
3232 : 9 : && GET_MODE_CLASS (mode) == MODE_CC)
3233 : : return xop00;
3234 : : }
3235 : : break;
3236 : :
3237 : 37743224 : case MINUS:
3238 : : /* We can't assume x-x is 0 even with non-IEEE floating point,
3239 : : but since it is zero except in very strange circumstances, we
3240 : : will treat it as zero with -ffinite-math-only. */
3241 : 37743224 : if (rtx_equal_p (trueop0, trueop1)
3242 : 204350 : && ! side_effects_p (op0)
3243 : 37946556 : && (!FLOAT_MODE_P (mode) || !HONOR_NANS (mode)))
3244 : 201048 : return CONST0_RTX (mode);
3245 : :
3246 : : /* Change subtraction from zero into negation. (0 - x) is the
3247 : : same as -x when x is NaN, infinite, or finite and nonzero.
3248 : : But if the mode has signed zeros, and does not round towards
3249 : : -infinity, then 0 - 0 is 0, not -0. */
3250 : 37542176 : if (!HONOR_SIGNED_ZEROS (mode) && trueop0 == CONST0_RTX (mode))
3251 : 304921 : return simplify_gen_unary (NEG, mode, op1, mode);
3252 : :
3253 : : /* (-1 - a) is ~a, unless the expression contains symbolic
3254 : : constants, in which case not retaining additions and
3255 : : subtractions could cause invalid assembly to be produced. */
3256 : 37237255 : if (trueop0 == CONSTM1_RTX (mode)
3257 : 37237255 : && !contains_symbolic_reference_p (op1))
3258 : 324430 : return simplify_gen_unary (NOT, mode, op1, mode);
3259 : :
3260 : : /* Subtracting 0 has no effect unless the mode has signalling NaNs,
3261 : : or has signed zeros and supports rounding towards -infinity.
3262 : : In such a case, 0 - 0 is -0. */
3263 : 37593779 : if (!(HONOR_SIGNED_ZEROS (mode)
3264 : 680954 : && HONOR_SIGN_DEPENDENT_ROUNDING (mode))
3265 : 36911647 : && !HONOR_SNANS (mode)
3266 : 73824436 : && trueop1 == CONST0_RTX (mode))
3267 : : return op0;
3268 : :
3269 : : /* See if this is something like X * C - X or vice versa or
3270 : : if the multiplication is written as a shift. If so, we can
3271 : : distribute and make a new multiply, shift, or maybe just
3272 : : have X (if C is 2 in the example above). But don't make
3273 : : something more expensive than we had before. */
3274 : :
3275 : 35933552 : if (is_a <scalar_int_mode> (mode, &int_mode))
3276 : : {
3277 : 34790454 : rtx lhs = op0, rhs = op1;
3278 : :
3279 : 34790454 : wide_int coeff0 = wi::one (GET_MODE_PRECISION (int_mode));
3280 : 34790454 : wide_int negcoeff1 = wi::minus_one (GET_MODE_PRECISION (int_mode));
3281 : :
3282 : 34790454 : if (GET_CODE (lhs) == NEG)
3283 : : {
3284 : 105778 : coeff0 = wi::minus_one (GET_MODE_PRECISION (int_mode));
3285 : 105778 : lhs = XEXP (lhs, 0);
3286 : : }
3287 : 34684676 : else if (GET_CODE (lhs) == MULT
3288 : 193127 : && CONST_SCALAR_INT_P (XEXP (lhs, 1)))
3289 : : {
3290 : 74764 : coeff0 = rtx_mode_t (XEXP (lhs, 1), int_mode);
3291 : 74764 : lhs = XEXP (lhs, 0);
3292 : : }
3293 : 34609912 : else if (GET_CODE (lhs) == ASHIFT
3294 : 280620 : && CONST_INT_P (XEXP (lhs, 1))
3295 : 277545 : && INTVAL (XEXP (lhs, 1)) >= 0
3296 : 34887457 : && INTVAL (XEXP (lhs, 1)) < GET_MODE_PRECISION (int_mode))
3297 : : {
3298 : 277545 : coeff0 = wi::set_bit_in_zero (INTVAL (XEXP (lhs, 1)),
3299 : 555090 : GET_MODE_PRECISION (int_mode));
3300 : 277545 : lhs = XEXP (lhs, 0);
3301 : : }
3302 : :
3303 : 34790454 : if (GET_CODE (rhs) == NEG)
3304 : : {
3305 : 6895 : negcoeff1 = wi::one (GET_MODE_PRECISION (int_mode));
3306 : 6895 : rhs = XEXP (rhs, 0);
3307 : : }
3308 : 34783559 : else if (GET_CODE (rhs) == MULT
3309 : 186606 : && CONST_INT_P (XEXP (rhs, 1)))
3310 : : {
3311 : 154811 : negcoeff1 = wi::neg (rtx_mode_t (XEXP (rhs, 1), int_mode));
3312 : 154811 : rhs = XEXP (rhs, 0);
3313 : : }
3314 : 34628748 : else if (GET_CODE (rhs) == ASHIFT
3315 : 339087 : && CONST_INT_P (XEXP (rhs, 1))
3316 : 338653 : && INTVAL (XEXP (rhs, 1)) >= 0
3317 : 34967401 : && INTVAL (XEXP (rhs, 1)) < GET_MODE_PRECISION (int_mode))
3318 : : {
3319 : 338653 : negcoeff1 = wi::set_bit_in_zero (INTVAL (XEXP (rhs, 1)),
3320 : 677306 : GET_MODE_PRECISION (int_mode));
3321 : 338653 : negcoeff1 = -negcoeff1;
3322 : 338653 : rhs = XEXP (rhs, 0);
3323 : : }
3324 : :
3325 : 34790454 : if (rtx_equal_p (lhs, rhs))
3326 : : {
3327 : 109872 : rtx orig = gen_rtx_MINUS (int_mode, op0, op1);
3328 : 109872 : rtx coeff;
3329 : 109872 : bool speed = optimize_function_for_speed_p (cfun);
3330 : :
3331 : 109872 : coeff = immed_wide_int_const (coeff0 + negcoeff1, int_mode);
3332 : :
3333 : 109872 : tem = simplify_gen_binary (MULT, int_mode, lhs, coeff);
3334 : 109872 : return (set_src_cost (tem, int_mode, speed)
3335 : 109872 : <= set_src_cost (orig, int_mode, speed) ? tem : 0);
3336 : : }
3337 : :
3338 : : /* Optimize (X + 1) * Y - Y to X * Y. */
3339 : 34680582 : lhs = op0;
3340 : 34680582 : if (GET_CODE (op0) == MULT)
3341 : : {
3342 : 192999 : if (((GET_CODE (XEXP (op0, 0)) == PLUS
3343 : 5972 : && XEXP (XEXP (op0, 0), 1) == const1_rtx)
3344 : 191687 : || (GET_CODE (XEXP (op0, 0)) == MINUS
3345 : 3353 : && XEXP (XEXP (op0, 0), 1) == constm1_rtx))
3346 : 194311 : && rtx_equal_p (XEXP (op0, 1), op1))
3347 : 22 : lhs = XEXP (XEXP (op0, 0), 0);
3348 : 192977 : else if (((GET_CODE (XEXP (op0, 1)) == PLUS
3349 : 12 : && XEXP (XEXP (op0, 1), 1) == const1_rtx)
3350 : 192973 : || (GET_CODE (XEXP (op0, 1)) == MINUS
3351 : 46 : && XEXP (XEXP (op0, 1), 1) == constm1_rtx))
3352 : 192981 : && rtx_equal_p (XEXP (op0, 0), op1))
3353 : 0 : lhs = XEXP (XEXP (op0, 1), 0);
3354 : : }
3355 : 34680582 : if (lhs != op0)
3356 : 22 : return simplify_gen_binary (MULT, int_mode, lhs, op1);
3357 : 34790454 : }
3358 : :
3359 : : /* (a - (-b)) -> (a + b). True even for IEEE. */
3360 : 35823658 : if (GET_CODE (op1) == NEG)
3361 : 6867 : return simplify_gen_binary (PLUS, mode, op0, XEXP (op1, 0));
3362 : :
3363 : : /* (-x - c) may be simplified as (-c - x). */
3364 : 35816791 : if (GET_CODE (op0) == NEG
3365 : 109930 : && (CONST_SCALAR_INT_P (op1) || CONST_DOUBLE_AS_FLOAT_P (op1)))
3366 : : {
3367 : 497 : tem = simplify_unary_operation (NEG, mode, op1, mode);
3368 : 497 : if (tem)
3369 : 497 : return simplify_gen_binary (MINUS, mode, tem, XEXP (op0, 0));
3370 : : }
3371 : :
3372 : 35816294 : if ((GET_CODE (op0) == CONST
3373 : 35816294 : || GET_CODE (op0) == SYMBOL_REF
3374 : 31179048 : || GET_CODE (op0) == LABEL_REF)
3375 : 35816294 : && poly_int_rtx_p (op1, &offset))
3376 : 38632 : return plus_constant (mode, op0, trunc_int_for_mode (-offset, mode));
3377 : :
3378 : : /* Don't let a relocatable value get a negative coeff. */
3379 : 35777662 : if (poly_int_rtx_p (op1) && GET_MODE (op0) != VOIDmode)
3380 : 6652444 : return simplify_gen_binary (PLUS, mode,
3381 : : op0,
3382 : 6652444 : neg_poly_int_rtx (mode, op1));
3383 : :
3384 : : /* (x - (x & y)) -> (x & ~y) */
3385 : 29125218 : if (INTEGRAL_MODE_P (mode) && GET_CODE (op1) == AND)
3386 : : {
3387 : 361556 : if (rtx_equal_p (op0, XEXP (op1, 0)))
3388 : : {
3389 : 6648 : tem = simplify_gen_unary (NOT, mode, XEXP (op1, 1),
3390 : 3324 : GET_MODE (XEXP (op1, 1)));
3391 : 3324 : return simplify_gen_binary (AND, mode, op0, tem);
3392 : : }
3393 : 358232 : if (rtx_equal_p (op0, XEXP (op1, 1)))
3394 : : {
3395 : 3122 : tem = simplify_gen_unary (NOT, mode, XEXP (op1, 0),
3396 : 1561 : GET_MODE (XEXP (op1, 0)));
3397 : 1561 : return simplify_gen_binary (AND, mode, op0, tem);
3398 : : }
3399 : : }
3400 : :
3401 : : /* If STORE_FLAG_VALUE is 1, (minus 1 (comparison foo bar)) can be done
3402 : : by reversing the comparison code if valid. */
3403 : 29120333 : if (STORE_FLAG_VALUE == 1
3404 : 29120333 : && trueop0 == const1_rtx
3405 : 1019866 : && COMPARISON_P (op1)
3406 : 29233668 : && (reversed = reversed_comparison (op1, mode)))
3407 : : return reversed;
3408 : :
3409 : : /* Canonicalize (minus A (mult (neg B) C)) to (plus (mult B C) A). */
3410 : 29007021 : if (!HONOR_SIGN_DEPENDENT_ROUNDING (mode)
3411 : 29005643 : && GET_CODE (op1) == MULT
3412 : 29287257 : && GET_CODE (XEXP (op1, 0)) == NEG)
3413 : : {
3414 : 168 : rtx in1, in2;
3415 : :
3416 : 168 : in1 = XEXP (XEXP (op1, 0), 0);
3417 : 168 : in2 = XEXP (op1, 1);
3418 : 168 : return simplify_gen_binary (PLUS, mode,
3419 : : simplify_gen_binary (MULT, mode,
3420 : : in1, in2),
3421 : 168 : op0);
3422 : : }
3423 : :
3424 : : /* Canonicalize (minus (neg A) (mult B C)) to
3425 : : (minus (mult (neg B) C) A). */
3426 : 29006853 : if (!HONOR_SIGN_DEPENDENT_ROUNDING (mode)
3427 : 29005475 : && GET_CODE (op1) == MULT
3428 : 29286921 : && GET_CODE (op0) == NEG)
3429 : : {
3430 : 675 : rtx in1, in2;
3431 : :
3432 : 675 : in1 = simplify_gen_unary (NEG, mode, XEXP (op1, 0), mode);
3433 : 675 : in2 = XEXP (op1, 1);
3434 : 675 : return simplify_gen_binary (MINUS, mode,
3435 : : simplify_gen_binary (MULT, mode,
3436 : : in1, in2),
3437 : 675 : XEXP (op0, 0));
3438 : : }
3439 : :
3440 : : /* If one of the operands is a PLUS or a MINUS, see if we can
3441 : : simplify this by the associative law. This will, for example,
3442 : : canonicalize (minus A (plus B C)) to (minus (minus A B) C).
3443 : : Don't use the associative law for floating point.
3444 : : The inaccuracy makes it nonassociative,
3445 : : and subtle programs can break if operations are associated. */
3446 : :
3447 : 29006178 : if (INTEGRAL_MODE_P (mode)
3448 : 28216550 : && (plus_minus_operand_p (op0)
3449 : 26076214 : || plus_minus_operand_p (op1))
3450 : 3241751 : && (tem = simplify_plus_minus (code, mode, op0, op1)) != 0)
3451 : : return tem;
3452 : :
3453 : : /* Handle vector series. */
3454 : 25880661 : if (GET_MODE_CLASS (mode) == MODE_VECTOR_INT)
3455 : : {
3456 : 336211 : tem = simplify_binary_operation_series (code, mode, op0, op1);
3457 : 336211 : if (tem)
3458 : : return tem;
3459 : : }
3460 : : break;
3461 : :
3462 : 11803864 : case MULT:
3463 : 11803864 : if (trueop1 == constm1_rtx)
3464 : 30322 : return simplify_gen_unary (NEG, mode, op0, mode);
3465 : :
3466 : 11773542 : if (GET_CODE (op0) == NEG)
3467 : : {
3468 : 33126 : rtx temp = simplify_unary_operation (NEG, mode, op1, mode);
3469 : : /* If op1 is a MULT as well and simplify_unary_operation
3470 : : just moved the NEG to the second operand, simplify_gen_binary
3471 : : below could through simplify_associative_operation move
3472 : : the NEG around again and recurse endlessly. */
3473 : 33126 : if (temp
3474 : 1458 : && GET_CODE (op1) == MULT
3475 : 0 : && GET_CODE (temp) == MULT
3476 : 0 : && XEXP (op1, 0) == XEXP (temp, 0)
3477 : 0 : && GET_CODE (XEXP (temp, 1)) == NEG
3478 : 0 : && XEXP (op1, 1) == XEXP (XEXP (temp, 1), 0))
3479 : : temp = NULL_RTX;
3480 : : if (temp)
3481 : 1458 : return simplify_gen_binary (MULT, mode, XEXP (op0, 0), temp);
3482 : : }
3483 : 11772084 : if (GET_CODE (op1) == NEG)
3484 : : {
3485 : 922 : rtx temp = simplify_unary_operation (NEG, mode, op0, mode);
3486 : : /* If op0 is a MULT as well and simplify_unary_operation
3487 : : just moved the NEG to the second operand, simplify_gen_binary
3488 : : below could through simplify_associative_operation move
3489 : : the NEG around again and recurse endlessly. */
3490 : 922 : if (temp
3491 : 411 : && GET_CODE (op0) == MULT
3492 : 307 : && GET_CODE (temp) == MULT
3493 : 307 : && XEXP (op0, 0) == XEXP (temp, 0)
3494 : 6 : && GET_CODE (XEXP (temp, 1)) == NEG
3495 : 5 : && XEXP (op0, 1) == XEXP (XEXP (temp, 1), 0))
3496 : : temp = NULL_RTX;
3497 : : if (temp)
3498 : 406 : return simplify_gen_binary (MULT, mode, temp, XEXP (op1, 0));
3499 : : }
3500 : :
3501 : : /* Maybe simplify x * 0 to 0. The reduction is not valid if
3502 : : x is NaN, since x * 0 is then also NaN. Nor is it valid
3503 : : when the mode has signed zeros, since multiplying a negative
3504 : : number by 0 will give -0, not 0. */
3505 : 11771678 : if (!HONOR_NANS (mode)
3506 : 10830271 : && !HONOR_SIGNED_ZEROS (mode)
3507 : 10829875 : && trueop1 == CONST0_RTX (mode)
3508 : 11829453 : && ! side_effects_p (op0))
3509 : : return op1;
3510 : :
3511 : : /* In IEEE floating point, x*1 is not equivalent to x for
3512 : : signalling NaNs. */
3513 : 11714922 : if (!HONOR_SNANS (mode)
3514 : 11714922 : && trueop1 == CONST1_RTX (mode))
3515 : : return op0;
3516 : :
3517 : : /* Convert multiply by constant power of two into shift. */
3518 : 11213021 : if (mem_depth == 0 && CONST_SCALAR_INT_P (trueop1))
3519 : : {
3520 : 6200843 : val = wi::exact_log2 (rtx_mode_t (trueop1, mode));
3521 : 6200843 : if (val >= 0)
3522 : 2715403 : return simplify_gen_binary (ASHIFT, mode, op0,
3523 : 2715403 : gen_int_shift_amount (mode, val));
3524 : : }
3525 : :
3526 : : /* x*2 is x+x and x*(-1) is -x */
3527 : 8497618 : if (CONST_DOUBLE_AS_FLOAT_P (trueop1)
3528 : 166200 : && SCALAR_FLOAT_MODE_P (GET_MODE (trueop1))
3529 : 166200 : && !DECIMAL_FLOAT_MODE_P (GET_MODE (trueop1))
3530 : 165861 : && GET_MODE (op0) == mode)
3531 : : {
3532 : 165861 : const REAL_VALUE_TYPE *d1 = CONST_DOUBLE_REAL_VALUE (trueop1);
3533 : :
3534 : 165861 : if (real_equal (d1, &dconst2))
3535 : 689 : return simplify_gen_binary (PLUS, mode, op0, copy_rtx (op0));
3536 : :
3537 : 165172 : if (!HONOR_SNANS (mode)
3538 : 165172 : && real_equal (d1, &dconstm1))
3539 : 22 : return simplify_gen_unary (NEG, mode, op0, mode);
3540 : : }
3541 : :
3542 : : /* Optimize -x * -x as x * x. */
3543 : 8496907 : if (FLOAT_MODE_P (mode)
3544 : 1349149 : && GET_CODE (op0) == NEG
3545 : 7878 : && GET_CODE (op1) == NEG
3546 : 0 : && rtx_equal_p (XEXP (op0, 0), XEXP (op1, 0))
3547 : 0 : && !side_effects_p (XEXP (op0, 0)))
3548 : 0 : return simplify_gen_binary (MULT, mode, XEXP (op0, 0), XEXP (op1, 0));
3549 : :
3550 : : /* Likewise, optimize abs(x) * abs(x) as x * x. */
3551 : 8496907 : if (SCALAR_FLOAT_MODE_P (mode)
3552 : 1099228 : && GET_CODE (op0) == ABS
3553 : 1372 : && GET_CODE (op1) == ABS
3554 : 0 : && rtx_equal_p (XEXP (op0, 0), XEXP (op1, 0))
3555 : 8496907 : && !side_effects_p (XEXP (op0, 0)))
3556 : 0 : return simplify_gen_binary (MULT, mode, XEXP (op0, 0), XEXP (op1, 0));
3557 : :
3558 : : /* Reassociate multiplication, but for floating point MULTs
3559 : : only when the user specifies unsafe math optimizations. */
3560 : 8496907 : if (! FLOAT_MODE_P (mode)
3561 : 1349149 : || flag_unsafe_math_optimizations)
3562 : : {
3563 : 7556729 : tem = simplify_associative_operation (code, mode, op0, op1);
3564 : 7556729 : if (tem)
3565 : : return tem;
3566 : : }
3567 : : break;
3568 : :
3569 : 14895724 : case IOR:
3570 : 14895724 : if (trueop1 == CONST0_RTX (mode))
3571 : : return op0;
3572 : 14144212 : if (INTEGRAL_MODE_P (mode)
3573 : 13939204 : && trueop1 == CONSTM1_RTX (mode)
3574 : 4897 : && !side_effects_p (op0))
3575 : : return op1;
3576 : 14139315 : if (rtx_equal_p (trueop0, trueop1) && ! side_effects_p (op0))
3577 : : return op0;
3578 : : /* A | (~A) -> -1 */
3579 : 68584 : if (((GET_CODE (op0) == NOT && rtx_equal_p (XEXP (op0, 0), op1))
3580 : 14122789 : || (GET_CODE (op1) == NOT && rtx_equal_p (XEXP (op1, 0), op0)))
3581 : 12 : && ! side_effects_p (op0)
3582 : 14122813 : && GET_MODE_CLASS (mode) != MODE_CC)
3583 : 12 : return CONSTM1_RTX (mode);
3584 : :
3585 : : /* Convert (ior (plus (A - 1)) (neg A)) to -1. */
3586 : 14122789 : if (match_plus_neg_pattern (op0, op1, mode))
3587 : 0 : return CONSTM1_RTX (mode);
3588 : :
3589 : : /* (ior A C) is C if all bits of A that might be nonzero are on in C. */
3590 : 14122789 : if (CONST_INT_P (op1)
3591 : 3447986 : && HWI_COMPUTABLE_MODE_P (mode)
3592 : 3419414 : && (nonzero_bits (op0, mode) & ~UINTVAL (op1)) == 0
3593 : 14460166 : && !side_effects_p (op0))
3594 : : return op1;
3595 : :
3596 : : /* Canonicalize (X & C1) | C2. */
3597 : 13785412 : if (GET_CODE (op0) == AND
3598 : 3967366 : && CONST_INT_P (trueop1)
3599 : 606472 : && CONST_INT_P (XEXP (op0, 1)))
3600 : : {
3601 : 480884 : HOST_WIDE_INT mask = GET_MODE_MASK (mode);
3602 : 480884 : HOST_WIDE_INT c1 = INTVAL (XEXP (op0, 1));
3603 : 480884 : HOST_WIDE_INT c2 = INTVAL (trueop1);
3604 : :
3605 : : /* If (C1&C2) == C1, then (X&C1)|C2 becomes C2. */
3606 : 480884 : if ((c1 & c2) == c1
3607 : 480884 : && !side_effects_p (XEXP (op0, 0)))
3608 : : return trueop1;
3609 : :
3610 : : /* If (C1|C2) == ~0 then (X&C1)|C2 becomes X|C2. */
3611 : 480884 : if (((c1|c2) & mask) == mask)
3612 : 60543 : return simplify_gen_binary (IOR, mode, XEXP (op0, 0), op1);
3613 : : }
3614 : :
3615 : : /* Convert (A & B) | A to A. */
3616 : 13724869 : if (GET_CODE (op0) == AND
3617 : 3906823 : && (rtx_equal_p (XEXP (op0, 0), op1)
3618 : 3906703 : || rtx_equal_p (XEXP (op0, 1), op1))
3619 : 3658 : && ! side_effects_p (XEXP (op0, 0))
3620 : 13728527 : && ! side_effects_p (XEXP (op0, 1)))
3621 : : return op1;
3622 : :
3623 : : /* Convert (ior (ashift A CX) (lshiftrt A CY)) where CX+CY equals the
3624 : : mode size to (rotate A CX). */
3625 : 13721211 : tem = simplify_rotate_op (op0, op1, mode);
3626 : 13721211 : if (tem)
3627 : : return tem;
3628 : :
3629 : : /* If OP0 is (ashiftrt (plus ...) C), it might actually be
3630 : : a (sign_extend (plus ...)). Then check if OP1 is a CONST_INT and
3631 : : the PLUS does not affect any of the bits in OP1: then we can do
3632 : : the IOR as a PLUS and we can associate. This is valid if OP1
3633 : : can be safely shifted left C bits. */
3634 : 13718756 : if (CONST_INT_P (trueop1) && GET_CODE (op0) == ASHIFTRT
3635 : 7574 : && GET_CODE (XEXP (op0, 0)) == PLUS
3636 : 141 : && CONST_INT_P (XEXP (XEXP (op0, 0), 1))
3637 : 87 : && CONST_INT_P (XEXP (op0, 1))
3638 : 87 : && INTVAL (XEXP (op0, 1)) < HOST_BITS_PER_WIDE_INT)
3639 : : {
3640 : 87 : int count = INTVAL (XEXP (op0, 1));
3641 : 87 : HOST_WIDE_INT mask = UINTVAL (trueop1) << count;
3642 : :
3643 : 87 : if (mask >> count == INTVAL (trueop1)
3644 : 80 : && trunc_int_for_mode (mask, mode) == mask
3645 : 154 : && (mask & nonzero_bits (XEXP (op0, 0), mode)) == 0)
3646 : 0 : return simplify_gen_binary (ASHIFTRT, mode,
3647 : 0 : plus_constant (mode, XEXP (op0, 0),
3648 : : mask),
3649 : : XEXP (op0, 1));
3650 : : }
3651 : :
3652 : : /* The following happens with bitfield merging.
3653 : : (X & C) | ((X | Y) & ~C) -> X | (Y & ~C) */
3654 : 13718756 : if (GET_CODE (op0) == AND
3655 : 3903165 : && GET_CODE (op1) == AND
3656 : 275032 : && CONST_INT_P (XEXP (op0, 1))
3657 : 118711 : && CONST_INT_P (XEXP (op1, 1))
3658 : 113017 : && (INTVAL (XEXP (op0, 1))
3659 : 113017 : == ~INTVAL (XEXP (op1, 1))))
3660 : : {
3661 : : /* The IOR may be on both sides. */
3662 : 29179 : rtx top0 = NULL_RTX, top1 = NULL_RTX;
3663 : 29179 : if (GET_CODE (XEXP (op1, 0)) == IOR)
3664 : : top0 = op0, top1 = op1;
3665 : 29133 : else if (GET_CODE (XEXP (op0, 0)) == IOR)
3666 : 0 : top0 = op1, top1 = op0;
3667 : 29179 : if (top0 && top1)
3668 : : {
3669 : : /* X may be on either side of the inner IOR. */
3670 : 46 : rtx tem = NULL_RTX;
3671 : 46 : if (rtx_equal_p (XEXP (top0, 0),
3672 : 46 : XEXP (XEXP (top1, 0), 0)))
3673 : 43 : tem = XEXP (XEXP (top1, 0), 1);
3674 : 3 : else if (rtx_equal_p (XEXP (top0, 0),
3675 : 3 : XEXP (XEXP (top1, 0), 1)))
3676 : 3 : tem = XEXP (XEXP (top1, 0), 0);
3677 : 46 : if (tem)
3678 : 46 : return simplify_gen_binary (IOR, mode, XEXP (top0, 0),
3679 : : simplify_gen_binary
3680 : 46 : (AND, mode, tem, XEXP (top1, 1)));
3681 : : }
3682 : : }
3683 : :
3684 : : /* Convert (ior (and A C) (and B C)) into (and (ior A B) C). */
3685 : 13718710 : if (GET_CODE (op0) == GET_CODE (op1)
3686 : 3340983 : && (GET_CODE (op0) == AND
3687 : : || GET_CODE (op0) == IOR
3688 : 3340983 : || GET_CODE (op0) == LSHIFTRT
3689 : 3065254 : || GET_CODE (op0) == ASHIFTRT
3690 : 3065161 : || GET_CODE (op0) == ASHIFT
3691 : 3042682 : || GET_CODE (op0) == ROTATE
3692 : 3042682 : || GET_CODE (op0) == ROTATERT))
3693 : : {
3694 : 298301 : tem = simplify_distributive_operation (code, mode, op0, op1);
3695 : 298301 : if (tem)
3696 : : return tem;
3697 : : }
3698 : :
3699 : : /* Convert (ior (and (not A) B) A) into A | B. */
3700 : 13633747 : if (GET_CODE (op0) == AND
3701 : 3818287 : && GET_CODE (XEXP (op0, 0)) == NOT
3702 : 13774225 : && rtx_equal_p (XEXP (XEXP (op0, 0), 0), op1))
3703 : 3012 : return simplify_gen_binary (IOR, mode, XEXP (op0, 1), op1);
3704 : :
3705 : 13630735 : tem = simplify_byte_swapping_operation (code, mode, op0, op1);
3706 : 13630735 : if (tem)
3707 : : return tem;
3708 : :
3709 : 13630706 : tem = simplify_associative_operation (code, mode, op0, op1);
3710 : 13630706 : if (tem)
3711 : : return tem;
3712 : :
3713 : 13405855 : tem = simplify_logical_relational_operation (code, mode, op0, op1);
3714 : 13405855 : if (tem)
3715 : : return tem;
3716 : : break;
3717 : :
3718 : 1413263 : case XOR:
3719 : 1413263 : if (trueop1 == CONST0_RTX (mode))
3720 : : return op0;
3721 : 1368856 : if (INTEGRAL_MODE_P (mode) && trueop1 == CONSTM1_RTX (mode))
3722 : 23158 : return simplify_gen_unary (NOT, mode, op0, mode);
3723 : 1345698 : if (rtx_equal_p (trueop0, trueop1)
3724 : 3101 : && ! side_effects_p (op0)
3725 : 1348799 : && GET_MODE_CLASS (mode) != MODE_CC)
3726 : 3101 : return CONST0_RTX (mode);
3727 : :
3728 : : /* Canonicalize XOR of the most significant bit to PLUS. */
3729 : 1342597 : if (CONST_SCALAR_INT_P (op1)
3730 : 1342597 : && mode_signbit_p (mode, op1))
3731 : 38792 : return simplify_gen_binary (PLUS, mode, op0, op1);
3732 : : /* (xor (plus X C1) C2) is (xor X (C1^C2)) if C1 is signbit. */
3733 : 1303805 : if (CONST_SCALAR_INT_P (op1)
3734 : 437806 : && GET_CODE (op0) == PLUS
3735 : 2420 : && CONST_SCALAR_INT_P (XEXP (op0, 1))
3736 : 1305365 : && mode_signbit_p (mode, XEXP (op0, 1)))
3737 : 189 : return simplify_gen_binary (XOR, mode, XEXP (op0, 0),
3738 : : simplify_gen_binary (XOR, mode, op1,
3739 : 189 : XEXP (op0, 1)));
3740 : :
3741 : : /* If we are XORing two things that have no bits in common,
3742 : : convert them into an IOR. This helps to detect rotation encoded
3743 : : using those methods and possibly other simplifications. */
3744 : :
3745 : 1303616 : if (HWI_COMPUTABLE_MODE_P (mode)
3746 : 1142199 : && (nonzero_bits (op0, mode)
3747 : 1142199 : & nonzero_bits (op1, mode)) == 0)
3748 : 8066 : return (simplify_gen_binary (IOR, mode, op0, op1));
3749 : :
3750 : : /* Convert (xor (plus (A - 1)) (neg A)) to -1. */
3751 : 1295550 : if (match_plus_neg_pattern (op0, op1, mode))
3752 : 0 : return CONSTM1_RTX (mode);
3753 : :
3754 : : /* Convert (XOR (NOT x) (NOT y)) to (XOR x y).
3755 : : Also convert (XOR (NOT x) y) to (NOT (XOR x y)), similarly for
3756 : : (NOT y). */
3757 : 1295550 : {
3758 : 1295550 : int num_negated = 0;
3759 : :
3760 : 1295550 : if (GET_CODE (op0) == NOT)
3761 : 841 : num_negated++, op0 = XEXP (op0, 0);
3762 : 1295550 : if (GET_CODE (op1) == NOT)
3763 : 0 : num_negated++, op1 = XEXP (op1, 0);
3764 : :
3765 : 0 : if (num_negated == 2)
3766 : 0 : return simplify_gen_binary (XOR, mode, op0, op1);
3767 : 1295550 : else if (num_negated == 1)
3768 : 841 : return simplify_gen_unary (NOT, mode,
3769 : : simplify_gen_binary (XOR, mode, op0, op1),
3770 : 841 : mode);
3771 : : }
3772 : :
3773 : : /* Convert (xor (and A B) B) to (and (not A) B). The latter may
3774 : : correspond to a machine insn or result in further simplifications
3775 : : if B is a constant. */
3776 : :
3777 : 1294709 : if (GET_CODE (op0) == AND
3778 : 128271 : && rtx_equal_p (XEXP (op0, 1), op1)
3779 : 1308144 : && ! side_effects_p (op1))
3780 : 13435 : return simplify_gen_binary (AND, mode,
3781 : : simplify_gen_unary (NOT, mode,
3782 : : XEXP (op0, 0), mode),
3783 : 13435 : op1);
3784 : :
3785 : 1281274 : else if (GET_CODE (op0) == AND
3786 : 114836 : && rtx_equal_p (XEXP (op0, 0), op1)
3787 : 1282771 : && ! side_effects_p (op1))
3788 : 1497 : return simplify_gen_binary (AND, mode,
3789 : : simplify_gen_unary (NOT, mode,
3790 : : XEXP (op0, 1), mode),
3791 : 1497 : op1);
3792 : :
3793 : : /* Given (xor (ior (xor A B) C) D), where B, C and D are
3794 : : constants, simplify to (xor (ior A C) (B&~C)^D), canceling
3795 : : out bits inverted twice and not set by C. Similarly, given
3796 : : (xor (and (xor A B) C) D), simplify without inverting C in
3797 : : the xor operand: (xor (and A C) (B&C)^D).
3798 : : */
3799 : 1279777 : else if ((GET_CODE (op0) == IOR || GET_CODE (op0) == AND)
3800 : 131261 : && GET_CODE (XEXP (op0, 0)) == XOR
3801 : 5603 : && CONST_INT_P (op1)
3802 : 135 : && CONST_INT_P (XEXP (op0, 1))
3803 : 90 : && CONST_INT_P (XEXP (XEXP (op0, 0), 1)))
3804 : : {
3805 : 90 : enum rtx_code op = GET_CODE (op0);
3806 : 90 : rtx a = XEXP (XEXP (op0, 0), 0);
3807 : 90 : rtx b = XEXP (XEXP (op0, 0), 1);
3808 : 90 : rtx c = XEXP (op0, 1);
3809 : 90 : rtx d = op1;
3810 : 90 : HOST_WIDE_INT bval = INTVAL (b);
3811 : 90 : HOST_WIDE_INT cval = INTVAL (c);
3812 : 90 : HOST_WIDE_INT dval = INTVAL (d);
3813 : 90 : HOST_WIDE_INT xcval;
3814 : :
3815 : 90 : if (op == IOR)
3816 : 8 : xcval = ~cval;
3817 : : else
3818 : : xcval = cval;
3819 : :
3820 : 90 : return simplify_gen_binary (XOR, mode,
3821 : : simplify_gen_binary (op, mode, a, c),
3822 : 90 : gen_int_mode ((bval & xcval) ^ dval,
3823 : : mode));
3824 : : }
3825 : :
3826 : : /* Given (xor (and A B) C), using P^Q == (~P&Q) | (~Q&P),
3827 : : we can transform like this:
3828 : : (A&B)^C == ~(A&B)&C | ~C&(A&B)
3829 : : == (~A|~B)&C | ~C&(A&B) * DeMorgan's Law
3830 : : == ~A&C | ~B&C | A&(~C&B) * Distribute and re-order
3831 : : Attempt a few simplifications when B and C are both constants. */
3832 : 1279687 : if (GET_CODE (op0) == AND
3833 : 113257 : && CONST_INT_P (op1)
3834 : 10651 : && CONST_INT_P (XEXP (op0, 1)))
3835 : : {
3836 : 8910 : rtx a = XEXP (op0, 0);
3837 : 8910 : rtx b = XEXP (op0, 1);
3838 : 8910 : rtx c = op1;
3839 : 8910 : HOST_WIDE_INT bval = INTVAL (b);
3840 : 8910 : HOST_WIDE_INT cval = INTVAL (c);
3841 : :
3842 : : /* Instead of computing ~A&C, we compute its negated value,
3843 : : ~(A|~C). If it yields -1, ~A&C is zero, so we can
3844 : : optimize for sure. If it does not simplify, we still try
3845 : : to compute ~A&C below, but since that always allocates
3846 : : RTL, we don't try that before committing to returning a
3847 : : simplified expression. */
3848 : 8910 : rtx n_na_c = simplify_binary_operation (IOR, mode, a,
3849 : : GEN_INT (~cval));
3850 : :
3851 : 8910 : if ((~cval & bval) == 0)
3852 : : {
3853 : 417 : rtx na_c = NULL_RTX;
3854 : 417 : if (n_na_c)
3855 : 0 : na_c = simplify_gen_unary (NOT, mode, n_na_c, mode);
3856 : : else
3857 : : {
3858 : : /* If ~A does not simplify, don't bother: we don't
3859 : : want to simplify 2 operations into 3, and if na_c
3860 : : were to simplify with na, n_na_c would have
3861 : : simplified as well. */
3862 : 417 : rtx na = simplify_unary_operation (NOT, mode, a, mode);
3863 : 417 : if (na)
3864 : 0 : na_c = simplify_gen_binary (AND, mode, na, c);
3865 : : }
3866 : :
3867 : : /* Try to simplify ~A&C | ~B&C. */
3868 : 0 : if (na_c != NULL_RTX)
3869 : 0 : return simplify_gen_binary (IOR, mode, na_c,
3870 : 0 : gen_int_mode (~bval & cval, mode));
3871 : : }
3872 : : else
3873 : : {
3874 : : /* If ~A&C is zero, simplify A&(~C&B) | ~B&C. */
3875 : 8493 : if (n_na_c == CONSTM1_RTX (mode))
3876 : : {
3877 : 0 : rtx a_nc_b = simplify_gen_binary (AND, mode, a,
3878 : 0 : gen_int_mode (~cval & bval,
3879 : : mode));
3880 : 0 : return simplify_gen_binary (IOR, mode, a_nc_b,
3881 : 0 : gen_int_mode (~bval & cval,
3882 : : mode));
3883 : : }
3884 : : }
3885 : : }
3886 : :
3887 : : /* If we have (xor (and (xor A B) C) A) with C a constant we can instead
3888 : : do (ior (and A ~C) (and B C)) which is a machine instruction on some
3889 : : machines, and also has shorter instruction path length. */
3890 : 1279687 : if (GET_CODE (op0) == AND
3891 : 113257 : && GET_CODE (XEXP (op0, 0)) == XOR
3892 : 5087 : && CONST_INT_P (XEXP (op0, 1))
3893 : 1281556 : && rtx_equal_p (XEXP (XEXP (op0, 0), 0), trueop1))
3894 : : {
3895 : 7 : rtx a = trueop1;
3896 : 7 : rtx b = XEXP (XEXP (op0, 0), 1);
3897 : 7 : rtx c = XEXP (op0, 1);
3898 : 7 : rtx nc = simplify_gen_unary (NOT, mode, c, mode);
3899 : 7 : rtx a_nc = simplify_gen_binary (AND, mode, a, nc);
3900 : 7 : rtx bc = simplify_gen_binary (AND, mode, b, c);
3901 : 7 : return simplify_gen_binary (IOR, mode, a_nc, bc);
3902 : : }
3903 : : /* Similarly, (xor (and (xor A B) C) B) as (ior (and A C) (and B ~C)) */
3904 : 1279680 : else if (GET_CODE (op0) == AND
3905 : 113250 : && GET_CODE (XEXP (op0, 0)) == XOR
3906 : 5080 : && CONST_INT_P (XEXP (op0, 1))
3907 : 1281542 : && rtx_equal_p (XEXP (XEXP (op0, 0), 1), trueop1))
3908 : : {
3909 : 8 : rtx a = XEXP (XEXP (op0, 0), 0);
3910 : 8 : rtx b = trueop1;
3911 : 8 : rtx c = XEXP (op0, 1);
3912 : 8 : rtx nc = simplify_gen_unary (NOT, mode, c, mode);
3913 : 8 : rtx b_nc = simplify_gen_binary (AND, mode, b, nc);
3914 : 8 : rtx ac = simplify_gen_binary (AND, mode, a, c);
3915 : 8 : return simplify_gen_binary (IOR, mode, ac, b_nc);
3916 : : }
3917 : :
3918 : : /* (xor (comparison foo bar) (const_int 1)) can become the reversed
3919 : : comparison if STORE_FLAG_VALUE is 1. */
3920 : 1279672 : if (STORE_FLAG_VALUE == 1
3921 : 1279672 : && trueop1 == const1_rtx
3922 : 162114 : && COMPARISON_P (op0)
3923 : 1283849 : && (reversed = reversed_comparison (op0, mode)))
3924 : : return reversed;
3925 : :
3926 : : /* (lshiftrt foo C) where C is the number of bits in FOO minus 1
3927 : : is (lt foo (const_int 0)), so we can perform the above
3928 : : simplification if STORE_FLAG_VALUE is 1. */
3929 : :
3930 : 1275583 : if (is_a <scalar_int_mode> (mode, &int_mode)
3931 : : && STORE_FLAG_VALUE == 1
3932 : 1118338 : && trueop1 == const1_rtx
3933 : 158025 : && GET_CODE (op0) == LSHIFTRT
3934 : 34527 : && CONST_INT_P (XEXP (op0, 1))
3935 : 34527 : && INTVAL (XEXP (op0, 1)) == GET_MODE_PRECISION (int_mode) - 1)
3936 : 33545 : return gen_rtx_GE (int_mode, XEXP (op0, 0), const0_rtx);
3937 : :
3938 : : /* (xor (comparison foo bar) (const_int sign-bit))
3939 : : when STORE_FLAG_VALUE is the sign bit. */
3940 : 1242038 : if (is_a <scalar_int_mode> (mode, &int_mode)
3941 : 1084793 : && val_signbit_p (int_mode, STORE_FLAG_VALUE)
3942 : 0 : && trueop1 == const_true_rtx
3943 : 0 : && COMPARISON_P (op0)
3944 : 0 : && (reversed = reversed_comparison (op0, int_mode)))
3945 : : return reversed;
3946 : :
3947 : : /* Convert (xor (and A C) (and B C)) into (and (xor A B) C). */
3948 : 1242038 : if (GET_CODE (op0) == GET_CODE (op1)
3949 : 375258 : && (GET_CODE (op0) == AND
3950 : 375258 : || GET_CODE (op0) == LSHIFTRT
3951 : 320002 : || GET_CODE (op0) == ASHIFTRT
3952 : 319952 : || GET_CODE (op0) == ASHIFT
3953 : 319792 : || GET_CODE (op0) == ROTATE
3954 : 319695 : || GET_CODE (op0) == ROTATERT))
3955 : : {
3956 : 56099 : tem = simplify_distributive_operation (code, mode, op0, op1);
3957 : 56099 : if (tem)
3958 : : return tem;
3959 : : }
3960 : :
3961 : : /* Convert (xor (ashift A CX) (lshiftrt A CY)) where CX+CY equals the
3962 : : mode size to (rotate A CX). */
3963 : 1190156 : tem = simplify_rotate_op (op0, op1, mode);
3964 : 1190156 : if (tem)
3965 : : return tem;
3966 : :
3967 : : /* Convert (xor (and (not A) B) A) into A | B. */
3968 : 1188716 : if (GET_CODE (op0) == AND
3969 : 61627 : && GET_CODE (XEXP (op0, 0)) == NOT
3970 : 1190197 : && rtx_equal_p (XEXP (XEXP (op0, 0), 0), op1))
3971 : 1 : return simplify_gen_binary (IOR, mode, XEXP (op0, 1), op1);
3972 : :
3973 : 1188715 : tem = simplify_byte_swapping_operation (code, mode, op0, op1);
3974 : 1188715 : if (tem)
3975 : : return tem;
3976 : :
3977 : 1188715 : tem = simplify_associative_operation (code, mode, op0, op1);
3978 : 1188715 : if (tem)
3979 : : return tem;
3980 : : break;
3981 : :
3982 : 22664489 : case AND:
3983 : 22664489 : if (trueop1 == CONST0_RTX (mode) && ! side_effects_p (op0))
3984 : : return trueop1;
3985 : 22442960 : if (INTEGRAL_MODE_P (mode) && trueop1 == CONSTM1_RTX (mode))
3986 : : return op0;
3987 : 22051431 : if (HWI_COMPUTABLE_MODE_P (mode))
3988 : : {
3989 : : /* When WORD_REGISTER_OPERATIONS is true, we need to know the
3990 : : nonzero bits in WORD_MODE rather than MODE. */
3991 : 19355402 : scalar_int_mode tmode = as_a <scalar_int_mode> (mode);
3992 : 19355402 : if (WORD_REGISTER_OPERATIONS
3993 : : && GET_MODE_BITSIZE (tmode) < BITS_PER_WORD)
3994 : : tmode = word_mode;
3995 : 19355402 : HOST_WIDE_INT nzop0 = nonzero_bits (trueop0, tmode);
3996 : 19355402 : HOST_WIDE_INT nzop1;
3997 : 19355402 : if (CONST_INT_P (trueop1))
3998 : : {
3999 : 16489511 : HOST_WIDE_INT val1 = INTVAL (trueop1);
4000 : : /* If we are turning off bits already known off in OP0, we need
4001 : : not do an AND. */
4002 : 16489511 : if ((nzop0 & ~val1) == 0)
4003 : 423202 : return op0;
4004 : : }
4005 : 18996160 : nzop1 = nonzero_bits (trueop1, mode);
4006 : : /* If we are clearing all the nonzero bits, the result is zero. */
4007 : 18996160 : if ((nzop1 & nzop0) == 0
4008 : 18996160 : && !side_effects_p (op0) && !side_effects_p (op1))
4009 : 63960 : return CONST0_RTX (mode);
4010 : : }
4011 : 21631527 : if (rtx_equal_p (trueop0, trueop1) && ! side_effects_p (op0)
4012 : 21631527 : && GET_MODE_CLASS (mode) != MODE_CC)
4013 : : return op0;
4014 : : /* A & (~A) -> 0 */
4015 : 556671 : if (((GET_CODE (op0) == NOT && rtx_equal_p (XEXP (op0, 0), op1))
4016 : 21620992 : || (GET_CODE (op1) == NOT && rtx_equal_p (XEXP (op1, 0), op0)))
4017 : 3985 : && ! side_effects_p (op0)
4018 : 21628916 : && GET_MODE_CLASS (mode) != MODE_CC)
4019 : 3985 : return CONST0_RTX (mode);
4020 : :
4021 : : /* Convert (and (plus (A - 1)) (neg A)) to 0. */
4022 : 21620946 : if (match_plus_neg_pattern (op0, op1, mode))
4023 : 0 : return CONST0_RTX (mode);
4024 : :
4025 : : /* Transform (and (extend X) C) into (zero_extend (and X C)) if
4026 : : there are no nonzero bits of C outside of X's mode. */
4027 : 43241892 : if ((GET_CODE (op0) == SIGN_EXTEND
4028 : 21620946 : || GET_CODE (op0) == ZERO_EXTEND)
4029 : 95143 : && CONST_SCALAR_INT_P (trueop1)
4030 : 83293 : && is_a <scalar_int_mode> (mode, &int_mode)
4031 : 83293 : && is_a <scalar_int_mode> (GET_MODE (XEXP (op0, 0)), &inner_mode)
4032 : 21704239 : && (wi::mask (GET_MODE_PRECISION (inner_mode), true,
4033 : 83293 : GET_MODE_PRECISION (int_mode))
4034 : 21704239 : & rtx_mode_t (trueop1, mode)) == 0)
4035 : : {
4036 : 80632 : machine_mode imode = GET_MODE (XEXP (op0, 0));
4037 : 80632 : tem = immed_wide_int_const (rtx_mode_t (trueop1, mode), imode);
4038 : 80632 : tem = simplify_gen_binary (AND, imode, XEXP (op0, 0), tem);
4039 : 80632 : return simplify_gen_unary (ZERO_EXTEND, mode, tem, imode);
4040 : : }
4041 : :
4042 : : /* Transform (and (truncate X) C) into (truncate (and X C)). This way
4043 : : we might be able to further simplify the AND with X and potentially
4044 : : remove the truncation altogether. */
4045 : 21540314 : if (GET_CODE (op0) == TRUNCATE && CONST_INT_P (trueop1))
4046 : : {
4047 : 6 : rtx x = XEXP (op0, 0);
4048 : 6 : machine_mode xmode = GET_MODE (x);
4049 : 6 : tem = simplify_gen_binary (AND, xmode, x,
4050 : 6 : gen_int_mode (INTVAL (trueop1), xmode));
4051 : 6 : return simplify_gen_unary (TRUNCATE, mode, tem, xmode);
4052 : : }
4053 : :
4054 : : /* Canonicalize (A | C1) & C2 as (A & C2) | (C1 & C2). */
4055 : 21540308 : if (GET_CODE (op0) == IOR
4056 : 1438234 : && CONST_INT_P (trueop1)
4057 : 226668 : && CONST_INT_P (XEXP (op0, 1)))
4058 : : {
4059 : 134934 : HOST_WIDE_INT tmp = INTVAL (trueop1) & INTVAL (XEXP (op0, 1));
4060 : 134934 : return simplify_gen_binary (IOR, mode,
4061 : : simplify_gen_binary (AND, mode,
4062 : : XEXP (op0, 0), op1),
4063 : 134934 : gen_int_mode (tmp, mode));
4064 : : }
4065 : :
4066 : : /* Convert (A ^ B) & A to A & (~B) since the latter is often a single
4067 : : insn (and may simplify more). */
4068 : 21405374 : if (GET_CODE (op0) == XOR
4069 : 113369 : && rtx_equal_p (XEXP (op0, 0), op1)
4070 : 21406510 : && ! side_effects_p (op1))
4071 : 1136 : return simplify_gen_binary (AND, mode,
4072 : : simplify_gen_unary (NOT, mode,
4073 : : XEXP (op0, 1), mode),
4074 : 1136 : op1);
4075 : :
4076 : 21404238 : if (GET_CODE (op0) == XOR
4077 : 112233 : && rtx_equal_p (XEXP (op0, 1), op1)
4078 : 21406774 : && ! side_effects_p (op1))
4079 : 2536 : return simplify_gen_binary (AND, mode,
4080 : : simplify_gen_unary (NOT, mode,
4081 : : XEXP (op0, 0), mode),
4082 : 2536 : op1);
4083 : :
4084 : : /* Similarly for (~(A ^ B)) & A. */
4085 : 21401702 : if (GET_CODE (op0) == NOT
4086 : 552732 : && GET_CODE (XEXP (op0, 0)) == XOR
4087 : 2712 : && rtx_equal_p (XEXP (XEXP (op0, 0), 0), op1)
4088 : 21401756 : && ! side_effects_p (op1))
4089 : 54 : return simplify_gen_binary (AND, mode, XEXP (XEXP (op0, 0), 1), op1);
4090 : :
4091 : 21401648 : if (GET_CODE (op0) == NOT
4092 : 552678 : && GET_CODE (XEXP (op0, 0)) == XOR
4093 : 2658 : && rtx_equal_p (XEXP (XEXP (op0, 0), 1), op1)
4094 : 21401685 : && ! side_effects_p (op1))
4095 : 37 : return simplify_gen_binary (AND, mode, XEXP (XEXP (op0, 0), 0), op1);
4096 : :
4097 : : /* Convert (A | B) & A to A. */
4098 : 21401611 : if (GET_CODE (op0) == IOR
4099 : 1303300 : && (rtx_equal_p (XEXP (op0, 0), op1)
4100 : 1302744 : || rtx_equal_p (XEXP (op0, 1), op1))
4101 : 702 : && ! side_effects_p (XEXP (op0, 0))
4102 : 21402313 : && ! side_effects_p (XEXP (op0, 1)))
4103 : : return op1;
4104 : :
4105 : : /* For constants M and N, if M == (1LL << cst) - 1 && (N & M) == M,
4106 : : ((A & N) + B) & M -> (A + B) & M
4107 : : Similarly if (N & M) == 0,
4108 : : ((A | N) + B) & M -> (A + B) & M
4109 : : and for - instead of + and/or ^ instead of |.
4110 : : Also, if (N & M) == 0, then
4111 : : (A +- N) & M -> A & M. */
4112 : 21400909 : if (CONST_INT_P (trueop1)
4113 : 15952343 : && HWI_COMPUTABLE_MODE_P (mode)
4114 : 15925220 : && ~UINTVAL (trueop1)
4115 : 15925220 : && (UINTVAL (trueop1) & (UINTVAL (trueop1) + 1)) == 0
4116 : 31325216 : && (GET_CODE (op0) == PLUS || GET_CODE (op0) == MINUS))
4117 : : {
4118 : 880211 : rtx pmop[2];
4119 : 880211 : int which;
4120 : :
4121 : 880211 : pmop[0] = XEXP (op0, 0);
4122 : 880211 : pmop[1] = XEXP (op0, 1);
4123 : :
4124 : 880211 : if (CONST_INT_P (pmop[1])
4125 : 461394 : && (UINTVAL (pmop[1]) & UINTVAL (trueop1)) == 0)
4126 : 140330 : return simplify_gen_binary (AND, mode, pmop[0], op1);
4127 : :
4128 : 2241348 : for (which = 0; which < 2; which++)
4129 : : {
4130 : 1494232 : tem = pmop[which];
4131 : 1494232 : switch (GET_CODE (tem))
4132 : : {
4133 : 10763 : case AND:
4134 : 10763 : if (CONST_INT_P (XEXP (tem, 1))
4135 : 9273 : && (UINTVAL (XEXP (tem, 1)) & UINTVAL (trueop1))
4136 : : == UINTVAL (trueop1))
4137 : 7180 : pmop[which] = XEXP (tem, 0);
4138 : : break;
4139 : 1438 : case IOR:
4140 : 1438 : case XOR:
4141 : 1438 : if (CONST_INT_P (XEXP (tem, 1))
4142 : 342 : && (UINTVAL (XEXP (tem, 1)) & UINTVAL (trueop1)) == 0)
4143 : 55 : pmop[which] = XEXP (tem, 0);
4144 : : break;
4145 : : default:
4146 : : break;
4147 : : }
4148 : : }
4149 : :
4150 : 747116 : if (pmop[0] != XEXP (op0, 0) || pmop[1] != XEXP (op0, 1))
4151 : : {
4152 : 7235 : tem = simplify_gen_binary (GET_CODE (op0), mode,
4153 : : pmop[0], pmop[1]);
4154 : 7235 : return simplify_gen_binary (code, mode, tem, op1);
4155 : : }
4156 : : }
4157 : :
4158 : : /* (and X (ior (not X) Y) -> (and X Y) */
4159 : 21260579 : if (GET_CODE (op1) == IOR
4160 : 994200 : && GET_CODE (XEXP (op1, 0)) == NOT
4161 : 21265736 : && rtx_equal_p (op0, XEXP (XEXP (op1, 0), 0)))
4162 : 0 : return simplify_gen_binary (AND, mode, op0, XEXP (op1, 1));
4163 : :
4164 : : /* (and (ior (not X) Y) X) -> (and X Y) */
4165 : 21260579 : if (GET_CODE (op0) == IOR
4166 : 1302598 : && GET_CODE (XEXP (op0, 0)) == NOT
4167 : 21306731 : && rtx_equal_p (op1, XEXP (XEXP (op0, 0), 0)))
4168 : 6 : return simplify_gen_binary (AND, mode, op1, XEXP (op0, 1));
4169 : :
4170 : : /* (and X (ior Y (not X)) -> (and X Y) */
4171 : 21260573 : if (GET_CODE (op1) == IOR
4172 : 994200 : && GET_CODE (XEXP (op1, 1)) == NOT
4173 : 21260839 : && rtx_equal_p (op0, XEXP (XEXP (op1, 1), 0)))
4174 : 0 : return simplify_gen_binary (AND, mode, op0, XEXP (op1, 0));
4175 : :
4176 : : /* (and (ior Y (not X)) X) -> (and X Y) */
4177 : 21260573 : if (GET_CODE (op0) == IOR
4178 : 1302592 : && GET_CODE (XEXP (op0, 1)) == NOT
4179 : 21268578 : && rtx_equal_p (op1, XEXP (XEXP (op0, 1), 0)))
4180 : 5 : return simplify_gen_binary (AND, mode, op1, XEXP (op0, 0));
4181 : :
4182 : : /* (and (ior/xor (X Y) (not Y)) -> X & ~Y */
4183 : 21260568 : if ((GET_CODE (op0) == IOR || GET_CODE (op0) == XOR)
4184 : 1412284 : && GET_CODE (op1) == NOT
4185 : 21370106 : && rtx_equal_p (XEXP (op1, 0), XEXP (op0, 1)))
4186 : 22 : return simplify_gen_binary (AND, mode, XEXP (op0, 0),
4187 : : simplify_gen_unary (NOT, mode,
4188 : : XEXP (op1, 0),
4189 : 22 : mode));
4190 : : /* (and (ior/xor (Y X) (not Y)) -> X & ~Y */
4191 : 21260546 : if ((GET_CODE (op0) == IOR || GET_CODE (op0) == XOR)
4192 : 1412262 : && GET_CODE (op1) == NOT
4193 : 21370062 : && rtx_equal_p (XEXP (op1, 0), XEXP (op0, 0)))
4194 : 2 : return simplify_gen_binary (AND, mode, XEXP (op0, 1),
4195 : : simplify_gen_unary (NOT, mode,
4196 : : XEXP (op1, 0),
4197 : 2 : mode));
4198 : :
4199 : : /* Convert (and (ior A C) (ior B C)) into (ior (and A B) C). */
4200 : 21260544 : if (GET_CODE (op0) == GET_CODE (op1)
4201 : 2091258 : && (GET_CODE (op0) == AND
4202 : : || GET_CODE (op0) == IOR
4203 : 2091258 : || GET_CODE (op0) == LSHIFTRT
4204 : 1097569 : || GET_CODE (op0) == ASHIFTRT
4205 : 1097472 : || GET_CODE (op0) == ASHIFT
4206 : 1097343 : || GET_CODE (op0) == ROTATE
4207 : 1097343 : || GET_CODE (op0) == ROTATERT))
4208 : : {
4209 : 993915 : tem = simplify_distributive_operation (code, mode, op0, op1);
4210 : 993915 : if (tem)
4211 : : return tem;
4212 : : }
4213 : :
4214 : : /* (and:v4si
4215 : : (ashiftrt:v4si A 16)
4216 : : (const_vector: 0xffff x4))
4217 : : is just (lshiftrt:v4si A 16). */
4218 : 20302796 : if (VECTOR_MODE_P (mode) && GET_CODE (op0) == ASHIFTRT
4219 : 4596 : && (CONST_INT_P (XEXP (op0, 1))
4220 : 2521 : || (GET_CODE (XEXP (op0, 1)) == CONST_VECTOR
4221 : 150 : && const_vec_duplicate_p (XEXP (op0, 1))
4222 : 0 : && CONST_INT_P (XVECEXP (XEXP (op0, 1), 0, 0))))
4223 : 2075 : && GET_CODE (op1) == CONST_VECTOR
4224 : 20302814 : && const_vec_duplicate_p (op1)
4225 : 20302826 : && CONST_INT_P (XVECEXP (op1, 0, 0)))
4226 : : {
4227 : 56 : unsigned HOST_WIDE_INT shift_count
4228 : : = (CONST_INT_P (XEXP (op0, 1))
4229 : 28 : ? UINTVAL (XEXP (op0, 1))
4230 : 0 : : UINTVAL (XVECEXP (XEXP (op0, 1), 0, 0)));
4231 : 28 : unsigned HOST_WIDE_INT inner_prec
4232 : 56 : = GET_MODE_PRECISION (GET_MODE_INNER (mode));
4233 : :
4234 : : /* Avoid UD shift count. */
4235 : 28 : if (shift_count < inner_prec
4236 : 28 : && (UINTVAL (XVECEXP (op1, 0, 0))
4237 : 28 : == (HOST_WIDE_INT_1U << (inner_prec - shift_count)) - 1))
4238 : 12 : return simplify_gen_binary (LSHIFTRT, mode, XEXP (op0, 0), XEXP (op0, 1));
4239 : : }
4240 : :
4241 : 20302784 : tem = simplify_byte_swapping_operation (code, mode, op0, op1);
4242 : 20302784 : if (tem)
4243 : : return tem;
4244 : :
4245 : 20302300 : tem = simplify_associative_operation (code, mode, op0, op1);
4246 : 20302300 : if (tem)
4247 : : return tem;
4248 : : break;
4249 : :
4250 : 858545 : case UDIV:
4251 : : /* 0/x is 0 (or x&0 if x has side-effects). */
4252 : 858545 : if (trueop0 == CONST0_RTX (mode)
4253 : 270 : && !cfun->can_throw_non_call_exceptions)
4254 : : {
4255 : 270 : if (side_effects_p (op1))
4256 : 0 : return simplify_gen_binary (AND, mode, op1, trueop0);
4257 : : return trueop0;
4258 : : }
4259 : : /* x/1 is x. */
4260 : 858275 : if (trueop1 == CONST1_RTX (mode))
4261 : : {
4262 : 227359 : tem = rtl_hooks.gen_lowpart_no_emit (mode, op0);
4263 : 227359 : if (tem)
4264 : : return tem;
4265 : : }
4266 : : /* Convert divide by power of two into shift. */
4267 : 630916 : if (CONST_INT_P (trueop1)
4268 : 919051 : && (val = exact_log2 (UINTVAL (trueop1))) > 0)
4269 : 288135 : return simplify_gen_binary (LSHIFTRT, mode, op0,
4270 : 288135 : gen_int_shift_amount (mode, val));
4271 : : break;
4272 : :
4273 : 992274 : case DIV:
4274 : : /* Handle floating point and integers separately. */
4275 : 992274 : if (SCALAR_FLOAT_MODE_P (mode))
4276 : : {
4277 : : /* Maybe change 0.0 / x to 0.0. This transformation isn't
4278 : : safe for modes with NaNs, since 0.0 / 0.0 will then be
4279 : : NaN rather than 0.0. Nor is it safe for modes with signed
4280 : : zeros, since dividing 0 by a negative number gives -0.0 */
4281 : 311868 : if (trueop0 == CONST0_RTX (mode)
4282 : 3001 : && !HONOR_NANS (mode)
4283 : 13 : && !HONOR_SIGNED_ZEROS (mode)
4284 : 311881 : && ! side_effects_p (op1))
4285 : : return op0;
4286 : : /* x/1.0 is x. */
4287 : 311855 : if (trueop1 == CONST1_RTX (mode)
4288 : 311855 : && !HONOR_SNANS (mode))
4289 : : return op0;
4290 : :
4291 : 311825 : if (CONST_DOUBLE_AS_FLOAT_P (trueop1)
4292 : 29008 : && trueop1 != CONST0_RTX (mode))
4293 : : {
4294 : 22784 : const REAL_VALUE_TYPE *d1 = CONST_DOUBLE_REAL_VALUE (trueop1);
4295 : :
4296 : : /* x/-1.0 is -x. */
4297 : 22784 : if (real_equal (d1, &dconstm1)
4298 : 22784 : && !HONOR_SNANS (mode))
4299 : 0 : return simplify_gen_unary (NEG, mode, op0, mode);
4300 : :
4301 : : /* Change FP division by a constant into multiplication.
4302 : : Only do this with -freciprocal-math. */
4303 : 22784 : if (flag_reciprocal_math
4304 : 22784 : && !real_equal (d1, &dconst0))
4305 : : {
4306 : 7 : REAL_VALUE_TYPE d;
4307 : 7 : real_arithmetic (&d, RDIV_EXPR, &dconst1, d1);
4308 : 7 : tem = const_double_from_real_value (d, mode);
4309 : 7 : return simplify_gen_binary (MULT, mode, op0, tem);
4310 : : }
4311 : : }
4312 : : }
4313 : 680406 : else if (SCALAR_INT_MODE_P (mode) || GET_MODE_CLASS (mode) == MODE_VECTOR_INT)
4314 : : {
4315 : : /* 0/x is 0 (or x&0 if x has side-effects). */
4316 : 658934 : if (trueop0 == CONST0_RTX (mode)
4317 : 609 : && !cfun->can_throw_non_call_exceptions)
4318 : : {
4319 : 555 : if (side_effects_p (op1))
4320 : 8 : return simplify_gen_binary (AND, mode, op1, trueop0);
4321 : : return trueop0;
4322 : : }
4323 : : /* x/1 is x. */
4324 : 658379 : if (trueop1 == CONST1_RTX (mode))
4325 : : {
4326 : 296 : tem = rtl_hooks.gen_lowpart_no_emit (mode, op0);
4327 : 296 : if (tem)
4328 : : return tem;
4329 : : }
4330 : : /* x/-1 is -x. */
4331 : 658083 : if (trueop1 == CONSTM1_RTX (mode))
4332 : : {
4333 : 226 : rtx x = rtl_hooks.gen_lowpart_no_emit (mode, op0);
4334 : 226 : if (x)
4335 : 226 : return simplify_gen_unary (NEG, mode, x, mode);
4336 : : }
4337 : : }
4338 : : break;
4339 : :
4340 : 824836 : case UMOD:
4341 : : /* 0%x is 0 (or x&0 if x has side-effects). */
4342 : 824836 : if (trueop0 == CONST0_RTX (mode))
4343 : : {
4344 : 735 : if (side_effects_p (op1))
4345 : 0 : return simplify_gen_binary (AND, mode, op1, trueop0);
4346 : : return trueop0;
4347 : : }
4348 : : /* x%1 is 0 (of x&0 if x has side-effects). */
4349 : 824101 : if (trueop1 == CONST1_RTX (mode))
4350 : : {
4351 : 259088 : if (side_effects_p (op0))
4352 : 0 : return simplify_gen_binary (AND, mode, op0, CONST0_RTX (mode));
4353 : 259088 : return CONST0_RTX (mode);
4354 : : }
4355 : : /* Implement modulus by power of two as AND. */
4356 : 565013 : if (CONST_INT_P (trueop1)
4357 : 818704 : && exact_log2 (UINTVAL (trueop1)) > 0)
4358 : 253691 : return simplify_gen_binary (AND, mode, op0,
4359 : 253691 : gen_int_mode (UINTVAL (trueop1) - 1,
4360 : : mode));
4361 : : break;
4362 : :
4363 : 333472 : case MOD:
4364 : : /* 0%x is 0 (or x&0 if x has side-effects). */
4365 : 333472 : if (trueop0 == CONST0_RTX (mode))
4366 : : {
4367 : 600 : if (side_effects_p (op1))
4368 : 8 : return simplify_gen_binary (AND, mode, op1, trueop0);
4369 : : return trueop0;
4370 : : }
4371 : : /* x%1 and x%-1 is 0 (or x&0 if x has side-effects). */
4372 : 332872 : if (trueop1 == CONST1_RTX (mode) || trueop1 == constm1_rtx)
4373 : : {
4374 : 417 : if (side_effects_p (op0))
4375 : 0 : return simplify_gen_binary (AND, mode, op0, CONST0_RTX (mode));
4376 : 417 : return CONST0_RTX (mode);
4377 : : }
4378 : : break;
4379 : :
4380 : 130941 : case ROTATERT:
4381 : 130941 : case ROTATE:
4382 : 130941 : if (trueop1 == CONST0_RTX (mode))
4383 : : return op0;
4384 : : /* Canonicalize rotates by constant amount. If the condition of
4385 : : reversing direction is met, then reverse the direction. */
4386 : : #if defined(HAVE_rotate) && defined(HAVE_rotatert)
4387 : 130845 : if (reverse_rotate_by_imm_p (mode, (code == ROTATE), trueop1))
4388 : : {
4389 : 11466 : int new_amount = GET_MODE_UNIT_PRECISION (mode) - INTVAL (trueop1);
4390 : 11466 : rtx new_amount_rtx = gen_int_shift_amount (mode, new_amount);
4391 : 11788 : return simplify_gen_binary (code == ROTATE ? ROTATERT : ROTATE,
4392 : : mode, op0, new_amount_rtx);
4393 : : }
4394 : : #endif
4395 : : /* ROTATE/ROTATERT:HI (X:HI, 8) is BSWAP:HI (X). Other combinations
4396 : : such as SImode with a count of 16 do not correspond to RTL BSWAP
4397 : : semantics. */
4398 : 119379 : tem = unwrap_const_vec_duplicate (trueop1);
4399 : 119379 : if (GET_MODE_UNIT_BITSIZE (mode) == (2 * BITS_PER_UNIT)
4400 : 119379 : && CONST_INT_P (tem) && INTVAL (tem) == BITS_PER_UNIT)
4401 : 381 : return simplify_gen_unary (BSWAP, mode, op0, mode);
4402 : :
4403 : : /* FALLTHRU */
4404 : 5085105 : case ASHIFTRT:
4405 : 5085105 : if (trueop1 == CONST0_RTX (mode))
4406 : : return op0;
4407 : 5083933 : if (trueop0 == CONST0_RTX (mode) && ! side_effects_p (op1))
4408 : : return op0;
4409 : : /* Rotating ~0 always results in ~0. */
4410 : 5083780 : if (CONST_INT_P (trueop0)
4411 : 15644 : && HWI_COMPUTABLE_MODE_P (mode)
4412 : 15596 : && UINTVAL (trueop0) == GET_MODE_MASK (mode)
4413 : 5083780 : && ! side_effects_p (op1))
4414 : : return op0;
4415 : :
4416 : 29274910 : canonicalize_shift:
4417 : : /* Given:
4418 : : scalar modes M1, M2
4419 : : scalar constants c1, c2
4420 : : size (M2) > size (M1)
4421 : : c1 == size (M2) - size (M1)
4422 : : optimize:
4423 : : ([a|l]shiftrt:M1 (subreg:M1 (lshiftrt:M2 (reg:M2) (const_int <c1>))
4424 : : <low_part>)
4425 : : (const_int <c2>))
4426 : : to:
4427 : : (subreg:M1 ([a|l]shiftrt:M2 (reg:M2) (const_int <c1 + c2>))
4428 : : <low_part>). */
4429 : 29274910 : if ((code == ASHIFTRT || code == LSHIFTRT)
4430 : 11300368 : && is_a <scalar_int_mode> (mode, &int_mode)
4431 : 10563829 : && SUBREG_P (op0)
4432 : 1017043 : && CONST_INT_P (op1)
4433 : 1016070 : && GET_CODE (SUBREG_REG (op0)) == LSHIFTRT
4434 : 20737 : && is_a <scalar_int_mode> (GET_MODE (SUBREG_REG (op0)),
4435 : : &inner_mode)
4436 : 20737 : && CONST_INT_P (XEXP (SUBREG_REG (op0), 1))
4437 : 41168 : && GET_MODE_BITSIZE (inner_mode) > GET_MODE_BITSIZE (int_mode)
4438 : 20582 : && (INTVAL (XEXP (SUBREG_REG (op0), 1))
4439 : 41164 : == GET_MODE_BITSIZE (inner_mode) - GET_MODE_BITSIZE (int_mode))
4440 : 29295252 : && subreg_lowpart_p (op0))
4441 : : {
4442 : 20342 : rtx tmp = gen_int_shift_amount
4443 : 20342 : (inner_mode, INTVAL (XEXP (SUBREG_REG (op0), 1)) + INTVAL (op1));
4444 : :
4445 : : /* Combine would usually zero out the value when combining two
4446 : : local shifts and the range becomes larger or equal to the mode.
4447 : : However since we fold away one of the shifts here combine won't
4448 : : see it so we should immediately zero the result if it's out of
4449 : : range. */
4450 : 20342 : if (code == LSHIFTRT
4451 : 37362 : && INTVAL (tmp) >= GET_MODE_BITSIZE (inner_mode))
4452 : 0 : tmp = const0_rtx;
4453 : : else
4454 : 20342 : tmp = simplify_gen_binary (code,
4455 : : inner_mode,
4456 : 20342 : XEXP (SUBREG_REG (op0), 0),
4457 : : tmp);
4458 : :
4459 : 20342 : return lowpart_subreg (int_mode, tmp, inner_mode);
4460 : : }
4461 : :
4462 : : if (SHIFT_COUNT_TRUNCATED && CONST_INT_P (op1))
4463 : : {
4464 : : val = INTVAL (op1) & (GET_MODE_UNIT_PRECISION (mode) - 1);
4465 : : if (val != INTVAL (op1))
4466 : : return simplify_gen_binary (code, mode, op0,
4467 : : gen_int_shift_amount (mode, val));
4468 : : }
4469 : : break;
4470 : :
4471 : 0 : case SS_ASHIFT:
4472 : 0 : if (CONST_INT_P (trueop0)
4473 : 0 : && HWI_COMPUTABLE_MODE_P (mode)
4474 : 0 : && (UINTVAL (trueop0) == (GET_MODE_MASK (mode) >> 1)
4475 : 0 : || mode_signbit_p (mode, trueop0))
4476 : 0 : && ! side_effects_p (op1))
4477 : : return op0;
4478 : 0 : goto simplify_ashift;
4479 : :
4480 : 0 : case US_ASHIFT:
4481 : 0 : if (CONST_INT_P (trueop0)
4482 : 0 : && HWI_COMPUTABLE_MODE_P (mode)
4483 : 0 : && UINTVAL (trueop0) == GET_MODE_MASK (mode)
4484 : 0 : && ! side_effects_p (op1))
4485 : : return op0;
4486 : : /* FALLTHRU */
4487 : :
4488 : 18245989 : case ASHIFT:
4489 : 18245989 : simplify_ashift:
4490 : 18245989 : if (trueop1 == CONST0_RTX (mode))
4491 : : return op0;
4492 : 18081261 : if (trueop0 == CONST0_RTX (mode) && ! side_effects_p (op1))
4493 : : return op0;
4494 : 18058030 : if (mem_depth
4495 : 202471 : && code == ASHIFT
4496 : 202471 : && CONST_INT_P (trueop1)
4497 : 202463 : && is_a <scalar_int_mode> (mode, &int_mode)
4498 : 18260481 : && IN_RANGE (UINTVAL (trueop1),
4499 : : 1, GET_MODE_PRECISION (int_mode) - 1))
4500 : : {
4501 : 202451 : auto c = (wi::one (GET_MODE_PRECISION (int_mode))
4502 : 202451 : << UINTVAL (trueop1));
4503 : 202451 : rtx new_op1 = immed_wide_int_const (c, int_mode);
4504 : 202451 : return simplify_gen_binary (MULT, int_mode, op0, new_op1);
4505 : 202451 : }
4506 : 17855579 : goto canonicalize_shift;
4507 : :
4508 : 8008603 : case LSHIFTRT:
4509 : 8008603 : if (trueop1 == CONST0_RTX (mode))
4510 : : return op0;
4511 : 6336878 : if (trueop0 == CONST0_RTX (mode) && ! side_effects_p (op1))
4512 : : return op0;
4513 : : /* Optimize (lshiftrt (clz X) C) as (eq X 0). */
4514 : 6335551 : if (GET_CODE (op0) == CLZ
4515 : 0 : && is_a <scalar_int_mode> (GET_MODE (XEXP (op0, 0)), &inner_mode)
4516 : 0 : && CONST_INT_P (trueop1)
4517 : : && STORE_FLAG_VALUE == 1
4518 : 6335551 : && INTVAL (trueop1) < GET_MODE_UNIT_PRECISION (mode))
4519 : : {
4520 : 0 : unsigned HOST_WIDE_INT zero_val = 0;
4521 : :
4522 : 0 : if (CLZ_DEFINED_VALUE_AT_ZERO (inner_mode, zero_val)
4523 : 0 : && zero_val == GET_MODE_PRECISION (inner_mode)
4524 : 0 : && INTVAL (trueop1) == exact_log2 (zero_val))
4525 : 0 : return simplify_gen_relational (EQ, mode, inner_mode,
4526 : 0 : XEXP (op0, 0), const0_rtx);
4527 : : }
4528 : 6335551 : goto canonicalize_shift;
4529 : :
4530 : 189191 : case SMIN:
4531 : 189191 : if (HWI_COMPUTABLE_MODE_P (mode)
4532 : 170009 : && mode_signbit_p (mode, trueop1)
4533 : 0 : && ! side_effects_p (op0))
4534 : : return op1;
4535 : 189191 : if (rtx_equal_p (trueop0, trueop1) && ! side_effects_p (op0))
4536 : : return op0;
4537 : 189054 : tem = simplify_associative_operation (code, mode, op0, op1);
4538 : 189054 : if (tem)
4539 : : return tem;
4540 : : break;
4541 : :
4542 : 436226 : case SMAX:
4543 : 436226 : if (HWI_COMPUTABLE_MODE_P (mode)
4544 : 410146 : && CONST_INT_P (trueop1)
4545 : 385584 : && (UINTVAL (trueop1) == GET_MODE_MASK (mode) >> 1)
4546 : 0 : && ! side_effects_p (op0))
4547 : : return op1;
4548 : 436226 : if (rtx_equal_p (trueop0, trueop1) && ! side_effects_p (op0))
4549 : : return op0;
4550 : 436121 : tem = simplify_associative_operation (code, mode, op0, op1);
4551 : 436121 : if (tem)
4552 : : return tem;
4553 : : break;
4554 : :
4555 : 212124 : case UMIN:
4556 : 212124 : if (trueop1 == CONST0_RTX (mode) && ! side_effects_p (op0))
4557 : : return op1;
4558 : 212104 : if (rtx_equal_p (trueop0, trueop1) && ! side_effects_p (op0))
4559 : : return op0;
4560 : 212005 : tem = simplify_associative_operation (code, mode, op0, op1);
4561 : 212005 : if (tem)
4562 : : return tem;
4563 : : break;
4564 : :
4565 : 198219 : case UMAX:
4566 : 198219 : if (trueop1 == constm1_rtx && ! side_effects_p (op0))
4567 : : return op1;
4568 : 198219 : if (rtx_equal_p (trueop0, trueop1) && ! side_effects_p (op0))
4569 : : return op0;
4570 : 198129 : tem = simplify_associative_operation (code, mode, op0, op1);
4571 : 198129 : if (tem)
4572 : : return tem;
4573 : : break;
4574 : :
4575 : 10804 : case SS_PLUS:
4576 : 10804 : case US_PLUS:
4577 : 10804 : case SS_MINUS:
4578 : 10804 : case US_MINUS:
4579 : : /* Simplify x +/- 0 to x, if possible. */
4580 : 10804 : if (trueop1 == CONST0_RTX (mode))
4581 : : return op0;
4582 : : return 0;
4583 : :
4584 : 0 : case SS_MULT:
4585 : 0 : case US_MULT:
4586 : : /* Simplify x * 0 to 0, if possible. */
4587 : 0 : if (trueop1 == CONST0_RTX (mode)
4588 : 0 : && !side_effects_p (op0))
4589 : : return op1;
4590 : :
4591 : : /* Simplify x * 1 to x, if possible. */
4592 : 0 : if (trueop1 == CONST1_RTX (mode))
4593 : : return op0;
4594 : : return 0;
4595 : :
4596 : 588898 : case SMUL_HIGHPART:
4597 : 588898 : case UMUL_HIGHPART:
4598 : : /* Simplify x * 0 to 0, if possible. */
4599 : 588898 : if (trueop1 == CONST0_RTX (mode)
4600 : 588898 : && !side_effects_p (op0))
4601 : : return op1;
4602 : : return 0;
4603 : :
4604 : 0 : case SS_DIV:
4605 : 0 : case US_DIV:
4606 : : /* Simplify x / 1 to x, if possible. */
4607 : 0 : if (trueop1 == CONST1_RTX (mode))
4608 : : return op0;
4609 : : return 0;
4610 : :
4611 : 0 : case COPYSIGN:
4612 : 0 : if (rtx_equal_p (trueop0, trueop1) && ! side_effects_p (op0))
4613 : : return op0;
4614 : 0 : if (CONST_DOUBLE_AS_FLOAT_P (trueop1))
4615 : : {
4616 : 0 : REAL_VALUE_TYPE f1;
4617 : 0 : real_convert (&f1, mode, CONST_DOUBLE_REAL_VALUE (trueop1));
4618 : 0 : rtx tmp = simplify_gen_unary (ABS, mode, op0, mode);
4619 : 0 : if (REAL_VALUE_NEGATIVE (f1))
4620 : 0 : tmp = simplify_unary_operation (NEG, mode, tmp, mode);
4621 : 0 : return tmp;
4622 : : }
4623 : 0 : if (GET_CODE (op0) == NEG || GET_CODE (op0) == ABS)
4624 : 0 : return simplify_gen_binary (COPYSIGN, mode, XEXP (op0, 0), op1);
4625 : 0 : if (GET_CODE (op1) == ABS
4626 : 0 : && ! side_effects_p (op1))
4627 : 0 : return simplify_gen_unary (ABS, mode, op0, mode);
4628 : 0 : if (GET_CODE (op0) == COPYSIGN
4629 : 0 : && ! side_effects_p (XEXP (op0, 1)))
4630 : 0 : return simplify_gen_binary (COPYSIGN, mode, XEXP (op0, 0), op1);
4631 : 0 : if (GET_CODE (op1) == COPYSIGN
4632 : 0 : && ! side_effects_p (XEXP (op1, 0)))
4633 : 0 : return simplify_gen_binary (COPYSIGN, mode, op0, XEXP (op1, 1));
4634 : : return 0;
4635 : :
4636 : 1067 : case VEC_SERIES:
4637 : 2134 : if (op1 == CONST0_RTX (GET_MODE_INNER (mode)))
4638 : 96 : return gen_vec_duplicate (mode, op0);
4639 : 971 : if (valid_for_const_vector_p (mode, op0)
4640 : 971 : && valid_for_const_vector_p (mode, op1))
4641 : 96 : return gen_const_vec_series (mode, op0, op1);
4642 : : return 0;
4643 : :
4644 : 3173721 : case VEC_SELECT:
4645 : 3173721 : if (!VECTOR_MODE_P (mode))
4646 : : {
4647 : 842041 : gcc_assert (VECTOR_MODE_P (GET_MODE (trueop0)));
4648 : 1684082 : gcc_assert (mode == GET_MODE_INNER (GET_MODE (trueop0)));
4649 : 842041 : gcc_assert (GET_CODE (trueop1) == PARALLEL);
4650 : 842041 : gcc_assert (XVECLEN (trueop1, 0) == 1);
4651 : :
4652 : : /* We can't reason about selections made at runtime. */
4653 : 842041 : if (!CONST_INT_P (XVECEXP (trueop1, 0, 0)))
4654 : 398706673 : return 0;
4655 : :
4656 : 842041 : if (vec_duplicate_p (trueop0, &elt0))
4657 : 2281 : return elt0;
4658 : :
4659 : 839760 : if (GET_CODE (trueop0) == CONST_VECTOR)
4660 : 6995 : return CONST_VECTOR_ELT (trueop0, INTVAL (XVECEXP
4661 : : (trueop1, 0, 0)));
4662 : :
4663 : : /* Extract a scalar element from a nested VEC_SELECT expression
4664 : : (with optional nested VEC_CONCAT expression). Some targets
4665 : : (i386) extract scalar element from a vector using chain of
4666 : : nested VEC_SELECT expressions. When input operand is a memory
4667 : : operand, this operation can be simplified to a simple scalar
4668 : : load from an offseted memory address. */
4669 : 832765 : int n_elts;
4670 : 832765 : if (GET_CODE (trueop0) == VEC_SELECT
4671 : 897620 : && (GET_MODE_NUNITS (GET_MODE (XEXP (trueop0, 0)))
4672 : 64855 : .is_constant (&n_elts)))
4673 : : {
4674 : 64855 : rtx op0 = XEXP (trueop0, 0);
4675 : 64855 : rtx op1 = XEXP (trueop0, 1);
4676 : :
4677 : 64855 : int i = INTVAL (XVECEXP (trueop1, 0, 0));
4678 : 64855 : int elem;
4679 : :
4680 : 64855 : rtvec vec;
4681 : 64855 : rtx tmp_op, tmp;
4682 : :
4683 : 64855 : gcc_assert (GET_CODE (op1) == PARALLEL);
4684 : 64855 : gcc_assert (i < n_elts);
4685 : :
4686 : : /* Select element, pointed by nested selector. */
4687 : 64855 : elem = INTVAL (XVECEXP (op1, 0, i));
4688 : :
4689 : : /* Handle the case when nested VEC_SELECT wraps VEC_CONCAT. */
4690 : 64855 : if (GET_CODE (op0) == VEC_CONCAT)
4691 : : {
4692 : 26667 : rtx op00 = XEXP (op0, 0);
4693 : 26667 : rtx op01 = XEXP (op0, 1);
4694 : :
4695 : 26667 : machine_mode mode00, mode01;
4696 : 26667 : int n_elts00, n_elts01;
4697 : :
4698 : 26667 : mode00 = GET_MODE (op00);
4699 : 26667 : mode01 = GET_MODE (op01);
4700 : :
4701 : : /* Find out the number of elements of each operand.
4702 : : Since the concatenated result has a constant number
4703 : : of elements, the operands must too. */
4704 : 26667 : n_elts00 = GET_MODE_NUNITS (mode00).to_constant ();
4705 : 26667 : n_elts01 = GET_MODE_NUNITS (mode01).to_constant ();
4706 : :
4707 : 26667 : gcc_assert (n_elts == n_elts00 + n_elts01);
4708 : :
4709 : : /* Select correct operand of VEC_CONCAT
4710 : : and adjust selector. */
4711 : 26667 : if (elem < n_elts01)
4712 : : tmp_op = op00;
4713 : : else
4714 : : {
4715 : 32 : tmp_op = op01;
4716 : 32 : elem -= n_elts00;
4717 : : }
4718 : : }
4719 : : else
4720 : : tmp_op = op0;
4721 : :
4722 : 64855 : vec = rtvec_alloc (1);
4723 : 64855 : RTVEC_ELT (vec, 0) = GEN_INT (elem);
4724 : :
4725 : 64855 : tmp = gen_rtx_fmt_ee (code, mode,
4726 : : tmp_op, gen_rtx_PARALLEL (VOIDmode, vec));
4727 : 64855 : return tmp;
4728 : : }
4729 : : }
4730 : : else
4731 : : {
4732 : 2331680 : gcc_assert (VECTOR_MODE_P (GET_MODE (trueop0)));
4733 : 6995040 : gcc_assert (GET_MODE_INNER (mode)
4734 : : == GET_MODE_INNER (GET_MODE (trueop0)));
4735 : 2331680 : gcc_assert (GET_CODE (trueop1) == PARALLEL);
4736 : :
4737 : 2331680 : if (vec_duplicate_p (trueop0, &elt0))
4738 : : /* It doesn't matter which elements are selected by trueop1,
4739 : : because they are all the same. */
4740 : 14154 : return gen_vec_duplicate (mode, elt0);
4741 : :
4742 : 2317526 : if (GET_CODE (trueop0) == CONST_VECTOR)
4743 : : {
4744 : 16620 : unsigned n_elts = XVECLEN (trueop1, 0);
4745 : 16620 : rtvec v = rtvec_alloc (n_elts);
4746 : 16620 : unsigned int i;
4747 : :
4748 : 33240 : gcc_assert (known_eq (n_elts, GET_MODE_NUNITS (mode)));
4749 : 86348 : for (i = 0; i < n_elts; i++)
4750 : : {
4751 : 69728 : rtx x = XVECEXP (trueop1, 0, i);
4752 : :
4753 : 69728 : if (!CONST_INT_P (x))
4754 : : return 0;
4755 : :
4756 : 69728 : RTVEC_ELT (v, i) = CONST_VECTOR_ELT (trueop0,
4757 : : INTVAL (x));
4758 : : }
4759 : :
4760 : 16620 : return gen_rtx_CONST_VECTOR (mode, v);
4761 : : }
4762 : :
4763 : : /* Recognize the identity. */
4764 : 2300906 : if (GET_MODE (trueop0) == mode)
4765 : : {
4766 : 522525 : bool maybe_ident = true;
4767 : 522525 : for (int i = 0; i < XVECLEN (trueop1, 0); i++)
4768 : : {
4769 : 522163 : rtx j = XVECEXP (trueop1, 0, i);
4770 : 522163 : if (!CONST_INT_P (j) || INTVAL (j) != i)
4771 : : {
4772 : : maybe_ident = false;
4773 : : break;
4774 : : }
4775 : : }
4776 : 310475 : if (maybe_ident)
4777 : : return trueop0;
4778 : : }
4779 : :
4780 : : /* If we select a low-part subreg, return that. */
4781 : 2300544 : if (vec_series_lowpart_p (mode, GET_MODE (trueop0), trueop1))
4782 : : {
4783 : 0 : rtx new_rtx = lowpart_subreg (mode, trueop0,
4784 : 0 : GET_MODE (trueop0));
4785 : 0 : if (new_rtx != NULL_RTX)
4786 : : return new_rtx;
4787 : : }
4788 : :
4789 : : /* If we build {a,b} then permute it, build the result directly. */
4790 : 2300544 : if (XVECLEN (trueop1, 0) == 2
4791 : 533832 : && CONST_INT_P (XVECEXP (trueop1, 0, 0))
4792 : 533832 : && CONST_INT_P (XVECEXP (trueop1, 0, 1))
4793 : 533832 : && GET_CODE (trueop0) == VEC_CONCAT
4794 : 165531 : && GET_CODE (XEXP (trueop0, 0)) == VEC_CONCAT
4795 : 73 : && GET_MODE (XEXP (trueop0, 0)) == mode
4796 : 73 : && GET_CODE (XEXP (trueop0, 1)) == VEC_CONCAT
4797 : 50 : && GET_MODE (XEXP (trueop0, 1)) == mode)
4798 : : {
4799 : 50 : unsigned int i0 = INTVAL (XVECEXP (trueop1, 0, 0));
4800 : 50 : unsigned int i1 = INTVAL (XVECEXP (trueop1, 0, 1));
4801 : 50 : rtx subop0, subop1;
4802 : :
4803 : 50 : gcc_assert (i0 < 4 && i1 < 4);
4804 : 50 : subop0 = XEXP (XEXP (trueop0, i0 / 2), i0 % 2);
4805 : 50 : subop1 = XEXP (XEXP (trueop0, i1 / 2), i1 % 2);
4806 : :
4807 : 50 : return simplify_gen_binary (VEC_CONCAT, mode, subop0, subop1);
4808 : : }
4809 : :
4810 : 2300494 : if (XVECLEN (trueop1, 0) == 2
4811 : 533782 : && CONST_INT_P (XVECEXP (trueop1, 0, 0))
4812 : 533782 : && CONST_INT_P (XVECEXP (trueop1, 0, 1))
4813 : 533782 : && GET_CODE (trueop0) == VEC_CONCAT
4814 : 165481 : && GET_MODE (trueop0) == mode)
4815 : : {
4816 : 2 : unsigned int i0 = INTVAL (XVECEXP (trueop1, 0, 0));
4817 : 2 : unsigned int i1 = INTVAL (XVECEXP (trueop1, 0, 1));
4818 : 2 : rtx subop0, subop1;
4819 : :
4820 : 2 : gcc_assert (i0 < 2 && i1 < 2);
4821 : 2 : subop0 = XEXP (trueop0, i0);
4822 : 2 : subop1 = XEXP (trueop0, i1);
4823 : :
4824 : 2 : return simplify_gen_binary (VEC_CONCAT, mode, subop0, subop1);
4825 : : }
4826 : :
4827 : : /* If we select one half of a vec_concat, return that. */
4828 : 2300492 : int l0, l1;
4829 : 2300492 : if (GET_CODE (trueop0) == VEC_CONCAT
4830 : 2877046 : && (GET_MODE_NUNITS (GET_MODE (XEXP (trueop0, 0)))
4831 : 1438523 : .is_constant (&l0))
4832 : 2877046 : && (GET_MODE_NUNITS (GET_MODE (XEXP (trueop0, 1)))
4833 : 1438523 : .is_constant (&l1))
4834 : 3739015 : && CONST_INT_P (XVECEXP (trueop1, 0, 0)))
4835 : : {
4836 : 1438523 : rtx subop0 = XEXP (trueop0, 0);
4837 : 1438523 : rtx subop1 = XEXP (trueop0, 1);
4838 : 1438523 : machine_mode mode0 = GET_MODE (subop0);
4839 : 1438523 : machine_mode mode1 = GET_MODE (subop1);
4840 : 1438523 : int i0 = INTVAL (XVECEXP (trueop1, 0, 0));
4841 : 1438523 : if (i0 == 0 && !side_effects_p (op1) && mode == mode0)
4842 : : {
4843 : 919289 : bool success = true;
4844 : 919289 : for (int i = 1; i < l0; ++i)
4845 : : {
4846 : 918999 : rtx j = XVECEXP (trueop1, 0, i);
4847 : 918999 : if (!CONST_INT_P (j) || INTVAL (j) != i)
4848 : : {
4849 : : success = false;
4850 : : break;
4851 : : }
4852 : : }
4853 : 838193 : if (success)
4854 : : return subop0;
4855 : : }
4856 : 1438233 : if (i0 == l0 && !side_effects_p (op0) && mode == mode1)
4857 : : {
4858 : 444 : bool success = true;
4859 : 444 : for (int i = 1; i < l1; ++i)
4860 : : {
4861 : 407 : rtx j = XVECEXP (trueop1, 0, i);
4862 : 407 : if (!CONST_INT_P (j) || INTVAL (j) != i0 + i)
4863 : : {
4864 : : success = false;
4865 : : break;
4866 : : }
4867 : : }
4868 : 66 : if (success)
4869 : : return subop1;
4870 : : }
4871 : : }
4872 : :
4873 : : /* Simplify vec_select of a subreg of X to just a vec_select of X
4874 : : when X has same component mode as vec_select. */
4875 : 2300165 : unsigned HOST_WIDE_INT subreg_offset = 0;
4876 : 2300165 : if (GET_CODE (trueop0) == SUBREG
4877 : 345110 : && GET_MODE_INNER (mode)
4878 : 690220 : == GET_MODE_INNER (GET_MODE (SUBREG_REG (trueop0)))
4879 : 26868 : && GET_MODE_NUNITS (mode).is_constant (&l1)
4880 : 2645275 : && constant_multiple_p (subreg_memory_offset (trueop0),
4881 : 26868 : GET_MODE_UNIT_BITSIZE (mode),
4882 : : &subreg_offset))
4883 : : {
4884 : 13434 : poly_uint64 nunits
4885 : 26868 : = GET_MODE_NUNITS (GET_MODE (SUBREG_REG (trueop0)));
4886 : 13434 : bool success = true;
4887 : 78122 : for (int i = 0; i != l1; i++)
4888 : : {
4889 : 74941 : rtx idx = XVECEXP (trueop1, 0, i);
4890 : 74941 : if (!CONST_INT_P (idx)
4891 : 74941 : || maybe_ge (UINTVAL (idx) + subreg_offset, nunits))
4892 : : {
4893 : : success = false;
4894 : : break;
4895 : : }
4896 : : }
4897 : :
4898 : 13434 : if (success)
4899 : : {
4900 : 3181 : rtx par = trueop1;
4901 : 3181 : if (subreg_offset)
4902 : : {
4903 : 0 : rtvec vec = rtvec_alloc (l1);
4904 : 0 : for (int i = 0; i < l1; i++)
4905 : 0 : RTVEC_ELT (vec, i)
4906 : 0 : = GEN_INT (INTVAL (XVECEXP (trueop1, 0, i))
4907 : : + subreg_offset);
4908 : 0 : par = gen_rtx_PARALLEL (VOIDmode, vec);
4909 : : }
4910 : 3181 : return gen_rtx_VEC_SELECT (mode, SUBREG_REG (trueop0), par);
4911 : : }
4912 : : }
4913 : : }
4914 : :
4915 : 3064894 : if (XVECLEN (trueop1, 0) == 1
4916 : 767994 : && CONST_INT_P (XVECEXP (trueop1, 0, 0))
4917 : 767994 : && GET_CODE (trueop0) == VEC_CONCAT)
4918 : : {
4919 : 1078 : rtx vec = trueop0;
4920 : 2156 : offset = INTVAL (XVECEXP (trueop1, 0, 0)) * GET_MODE_SIZE (mode);
4921 : :
4922 : : /* Try to find the element in the VEC_CONCAT. */
4923 : 1078 : while (GET_MODE (vec) != mode
4924 : 2156 : && GET_CODE (vec) == VEC_CONCAT)
4925 : : {
4926 : 1078 : poly_int64 vec_size;
4927 : :
4928 : 1078 : if (CONST_INT_P (XEXP (vec, 0)))
4929 : : {
4930 : : /* vec_concat of two const_ints doesn't make sense with
4931 : : respect to modes. */
4932 : 1 : if (CONST_INT_P (XEXP (vec, 1)))
4933 : 342007117 : return 0;
4934 : :
4935 : 1 : vec_size = GET_MODE_SIZE (GET_MODE (trueop0))
4936 : 3 : - GET_MODE_SIZE (GET_MODE (XEXP (vec, 1)));
4937 : : }
4938 : : else
4939 : 2154 : vec_size = GET_MODE_SIZE (GET_MODE (XEXP (vec, 0)));
4940 : :
4941 : 1078 : if (known_lt (offset, vec_size))
4942 : : vec = XEXP (vec, 0);
4943 : 273 : else if (known_ge (offset, vec_size))
4944 : : {
4945 : 273 : offset -= vec_size;
4946 : 273 : vec = XEXP (vec, 1);
4947 : : }
4948 : : else
4949 : : break;
4950 : 1078 : vec = avoid_constant_pool_reference (vec);
4951 : : }
4952 : :
4953 : 1078 : if (GET_MODE (vec) == mode)
4954 : : return vec;
4955 : : }
4956 : :
4957 : : /* If we select elements in a vec_merge that all come from the same
4958 : : operand, select from that operand directly. */
4959 : 3063990 : if (GET_CODE (op0) == VEC_MERGE)
4960 : : {
4961 : 7244 : rtx trueop02 = avoid_constant_pool_reference (XEXP (op0, 2));
4962 : 7244 : if (CONST_INT_P (trueop02))
4963 : : {
4964 : 2464 : unsigned HOST_WIDE_INT sel = UINTVAL (trueop02);
4965 : 2464 : bool all_operand0 = true;
4966 : 2464 : bool all_operand1 = true;
4967 : 9042 : for (int i = 0; i < XVECLEN (trueop1, 0); i++)
4968 : : {
4969 : 6578 : rtx j = XVECEXP (trueop1, 0, i);
4970 : 6578 : if (sel & (HOST_WIDE_INT_1U << UINTVAL (j)))
4971 : : all_operand1 = false;
4972 : : else
4973 : 3230 : all_operand0 = false;
4974 : : }
4975 : 2464 : if (all_operand0 && !side_effects_p (XEXP (op0, 1)))
4976 : 731 : return simplify_gen_binary (VEC_SELECT, mode, XEXP (op0, 0), op1);
4977 : 1733 : if (all_operand1 && !side_effects_p (XEXP (op0, 0)))
4978 : 22 : return simplify_gen_binary (VEC_SELECT, mode, XEXP (op0, 1), op1);
4979 : : }
4980 : : }
4981 : :
4982 : : /* If we have two nested selects that are inverses of each
4983 : : other, replace them with the source operand. */
4984 : 3063237 : if (GET_CODE (trueop0) == VEC_SELECT
4985 : 67881 : && GET_MODE (XEXP (trueop0, 0)) == mode)
4986 : : {
4987 : 1275 : rtx op0_subop1 = XEXP (trueop0, 1);
4988 : 1275 : gcc_assert (GET_CODE (op0_subop1) == PARALLEL);
4989 : 2550 : gcc_assert (known_eq (XVECLEN (trueop1, 0), GET_MODE_NUNITS (mode)));
4990 : :
4991 : : /* Apply the outer ordering vector to the inner one. (The inner
4992 : : ordering vector is expressly permitted to be of a different
4993 : : length than the outer one.) If the result is { 0, 1, ..., n-1 }
4994 : : then the two VEC_SELECTs cancel. */
4995 : 1581 : for (int i = 0; i < XVECLEN (trueop1, 0); ++i)
4996 : : {
4997 : 1581 : rtx x = XVECEXP (trueop1, 0, i);
4998 : 1581 : if (!CONST_INT_P (x))
4999 : : return 0;
5000 : 1581 : rtx y = XVECEXP (op0_subop1, 0, INTVAL (x));
5001 : 1581 : if (!CONST_INT_P (y) || i != INTVAL (y))
5002 : : return 0;
5003 : : }
5004 : : return XEXP (trueop0, 0);
5005 : : }
5006 : :
5007 : : return 0;
5008 : 4098772 : case VEC_CONCAT:
5009 : 4098772 : {
5010 : 4098772 : machine_mode op0_mode = (GET_MODE (trueop0) != VOIDmode
5011 : 4098772 : ? GET_MODE (trueop0)
5012 : 151790 : : GET_MODE_INNER (mode));
5013 : 4098772 : machine_mode op1_mode = (GET_MODE (trueop1) != VOIDmode
5014 : 4098772 : ? GET_MODE (trueop1)
5015 : 216993 : : GET_MODE_INNER (mode));
5016 : :
5017 : 4098772 : gcc_assert (VECTOR_MODE_P (mode));
5018 : 16395088 : gcc_assert (known_eq (GET_MODE_SIZE (op0_mode)
5019 : : + GET_MODE_SIZE (op1_mode),
5020 : : GET_MODE_SIZE (mode)));
5021 : :
5022 : 4098772 : if (VECTOR_MODE_P (op0_mode))
5023 : 5425422 : gcc_assert (GET_MODE_INNER (mode)
5024 : : == GET_MODE_INNER (op0_mode));
5025 : : else
5026 : 4580596 : gcc_assert (GET_MODE_INNER (mode) == op0_mode);
5027 : :
5028 : 4098772 : if (VECTOR_MODE_P (op1_mode))
5029 : 5425422 : gcc_assert (GET_MODE_INNER (mode)
5030 : : == GET_MODE_INNER (op1_mode));
5031 : : else
5032 : 4580596 : gcc_assert (GET_MODE_INNER (mode) == op1_mode);
5033 : :
5034 : 4098772 : unsigned int n_elts, in_n_elts;
5035 : 4098772 : if ((GET_CODE (trueop0) == CONST_VECTOR
5036 : 4098772 : || CONST_SCALAR_INT_P (trueop0)
5037 : 3926134 : || CONST_DOUBLE_AS_FLOAT_P (trueop0))
5038 : 173791 : && (GET_CODE (trueop1) == CONST_VECTOR
5039 : 173791 : || CONST_SCALAR_INT_P (trueop1)
5040 : 166814 : || CONST_DOUBLE_AS_FLOAT_P (trueop1))
5041 : 13954 : && GET_MODE_NUNITS (mode).is_constant (&n_elts)
5042 : 4105749 : && GET_MODE_NUNITS (op0_mode).is_constant (&in_n_elts))
5043 : : {
5044 : 6977 : rtvec v = rtvec_alloc (n_elts);
5045 : 6977 : unsigned int i;
5046 : 120670 : for (i = 0; i < n_elts; i++)
5047 : : {
5048 : 106716 : if (i < in_n_elts)
5049 : : {
5050 : 53262 : if (!VECTOR_MODE_P (op0_mode))
5051 : 0 : RTVEC_ELT (v, i) = trueop0;
5052 : : else
5053 : 53262 : RTVEC_ELT (v, i) = CONST_VECTOR_ELT (trueop0, i);
5054 : : }
5055 : : else
5056 : : {
5057 : 53454 : if (!VECTOR_MODE_P (op1_mode))
5058 : 0 : RTVEC_ELT (v, i) = trueop1;
5059 : : else
5060 : 53454 : RTVEC_ELT (v, i) = CONST_VECTOR_ELT (trueop1,
5061 : : i - in_n_elts);
5062 : : }
5063 : : }
5064 : :
5065 : 6977 : return gen_rtx_CONST_VECTOR (mode, v);
5066 : : }
5067 : :
5068 : : /* Try to merge two VEC_SELECTs from the same vector into a single one.
5069 : : Restrict the transformation to avoid generating a VEC_SELECT with a
5070 : : mode unrelated to its operand. */
5071 : 4091795 : if (GET_CODE (trueop0) == VEC_SELECT
5072 : 114390 : && GET_CODE (trueop1) == VEC_SELECT
5073 : 23170 : && rtx_equal_p (XEXP (trueop0, 0), XEXP (trueop1, 0))
5074 : 4108037 : && GET_MODE_INNER (GET_MODE (XEXP (trueop0, 0)))
5075 : 32484 : == GET_MODE_INNER(mode))
5076 : : {
5077 : 16242 : rtx par0 = XEXP (trueop0, 1);
5078 : 16242 : rtx par1 = XEXP (trueop1, 1);
5079 : 16242 : int len0 = XVECLEN (par0, 0);
5080 : 16242 : int len1 = XVECLEN (par1, 0);
5081 : 16242 : rtvec vec = rtvec_alloc (len0 + len1);
5082 : 98480 : for (int i = 0; i < len0; i++)
5083 : 82238 : RTVEC_ELT (vec, i) = XVECEXP (par0, 0, i);
5084 : 98480 : for (int i = 0; i < len1; i++)
5085 : 82238 : RTVEC_ELT (vec, len0 + i) = XVECEXP (par1, 0, i);
5086 : 16242 : return simplify_gen_binary (VEC_SELECT, mode, XEXP (trueop0, 0),
5087 : 16242 : gen_rtx_PARALLEL (VOIDmode, vec));
5088 : : }
5089 : : /* (vec_concat:
5090 : : (subreg_lowpart:N OP)
5091 : : (vec_select:N OP P)) --> OP when P selects the high half
5092 : : of the OP. */
5093 : 4075553 : if (GET_CODE (trueop0) == SUBREG
5094 : 457165 : && subreg_lowpart_p (trueop0)
5095 : 456321 : && GET_CODE (trueop1) == VEC_SELECT
5096 : 5 : && SUBREG_REG (trueop0) == XEXP (trueop1, 0)
5097 : 0 : && !side_effects_p (XEXP (trueop1, 0))
5098 : 4075553 : && vec_series_highpart_p (op1_mode, mode, XEXP (trueop1, 1)))
5099 : 0 : return XEXP (trueop1, 0);
5100 : : }
5101 : : return 0;
5102 : :
5103 : 0 : default:
5104 : 0 : gcc_unreachable ();
5105 : : }
5106 : :
5107 : 334267838 : if (mode == GET_MODE (op0)
5108 : 289623644 : && mode == GET_MODE (op1)
5109 : 88022095 : && vec_duplicate_p (op0, &elt0)
5110 : 334361683 : && vec_duplicate_p (op1, &elt1))
5111 : : {
5112 : : /* Try applying the operator to ELT and see if that simplifies.
5113 : : We can duplicate the result if so.
5114 : :
5115 : : The reason we don't use simplify_gen_binary is that it isn't
5116 : : necessarily a win to convert things like:
5117 : :
5118 : : (plus:V (vec_duplicate:V (reg:S R1))
5119 : : (vec_duplicate:V (reg:S R2)))
5120 : :
5121 : : to:
5122 : :
5123 : : (vec_duplicate:V (plus:S (reg:S R1) (reg:S R2)))
5124 : :
5125 : : The first might be done entirely in vector registers while the
5126 : : second might need a move between register files. */
5127 : 82 : tem = simplify_binary_operation (code, GET_MODE_INNER (mode),
5128 : : elt0, elt1);
5129 : 41 : if (tem)
5130 : 2 : return gen_vec_duplicate (mode, tem);
5131 : : }
5132 : :
5133 : : return 0;
5134 : : }
5135 : :
5136 : : /* Return true if binary operation OP distributes over addition in operand
5137 : : OPNO, with the other operand being held constant. OPNO counts from 1. */
5138 : :
5139 : : static bool
5140 : 24913 : distributes_over_addition_p (rtx_code op, int opno)
5141 : : {
5142 : 0 : switch (op)
5143 : : {
5144 : : case PLUS:
5145 : : case MINUS:
5146 : : case MULT:
5147 : : return true;
5148 : :
5149 : 0 : case ASHIFT:
5150 : 0 : return opno == 1;
5151 : :
5152 : 0 : default:
5153 : 0 : return false;
5154 : : }
5155 : : }
5156 : :
5157 : : rtx
5158 : 429531899 : simplify_const_binary_operation (enum rtx_code code, machine_mode mode,
5159 : : rtx op0, rtx op1)
5160 : : {
5161 : 429531899 : if (VECTOR_MODE_P (mode)
5162 : 13744610 : && code != VEC_CONCAT
5163 : 9642350 : && GET_CODE (op0) == CONST_VECTOR
5164 : 203651 : && GET_CODE (op1) == CONST_VECTOR)
5165 : : {
5166 : 25641 : bool step_ok_p;
5167 : 25641 : if (CONST_VECTOR_STEPPED_P (op0)
5168 : 25641 : && CONST_VECTOR_STEPPED_P (op1))
5169 : : /* We can operate directly on the encoding if:
5170 : :
5171 : : a3 - a2 == a2 - a1 && b3 - b2 == b2 - b1
5172 : : implies
5173 : : (a3 op b3) - (a2 op b2) == (a2 op b2) - (a1 op b1)
5174 : :
5175 : : Addition and subtraction are the supported operators
5176 : : for which this is true. */
5177 : 728 : step_ok_p = (code == PLUS || code == MINUS);
5178 : 24913 : else if (CONST_VECTOR_STEPPED_P (op0))
5179 : : /* We can operate directly on stepped encodings if:
5180 : :
5181 : : a3 - a2 == a2 - a1
5182 : : implies:
5183 : : (a3 op c) - (a2 op c) == (a2 op c) - (a1 op c)
5184 : :
5185 : : which is true if (x -> x op c) distributes over addition. */
5186 : 1005 : step_ok_p = distributes_over_addition_p (code, 1);
5187 : : else
5188 : : /* Similarly in reverse. */
5189 : 23908 : step_ok_p = distributes_over_addition_p (code, 2);
5190 : 25641 : rtx_vector_builder builder;
5191 : 25641 : if (!builder.new_binary_operation (mode, op0, op1, step_ok_p))
5192 : : return 0;
5193 : :
5194 : 25641 : unsigned int count = builder.encoded_nelts ();
5195 : 102204 : for (unsigned int i = 0; i < count; i++)
5196 : : {
5197 : 153392 : rtx x = simplify_binary_operation (code, GET_MODE_INNER (mode),
5198 : : CONST_VECTOR_ELT (op0, i),
5199 : 76696 : CONST_VECTOR_ELT (op1, i));
5200 : 76696 : if (!x || !valid_for_const_vector_p (mode, x))
5201 : 133 : return 0;
5202 : 76563 : builder.quick_push (x);
5203 : : }
5204 : 25508 : return builder.build ();
5205 : 25641 : }
5206 : :
5207 : 429506258 : if (VECTOR_MODE_P (mode)
5208 : 13718969 : && code == VEC_CONCAT
5209 : 4102260 : && (CONST_SCALAR_INT_P (op0)
5210 : 3948310 : || CONST_FIXED_P (op0)
5211 : 3948310 : || CONST_DOUBLE_AS_FLOAT_P (op0))
5212 : 156431 : && (CONST_SCALAR_INT_P (op1)
5213 : 154271 : || CONST_DOUBLE_AS_FLOAT_P (op1)
5214 : 152943 : || CONST_FIXED_P (op1)))
5215 : : {
5216 : : /* Both inputs have a constant number of elements, so the result
5217 : : must too. */
5218 : 3488 : unsigned n_elts = GET_MODE_NUNITS (mode).to_constant ();
5219 : 3488 : rtvec v = rtvec_alloc (n_elts);
5220 : :
5221 : 3488 : gcc_assert (n_elts >= 2);
5222 : 3488 : if (n_elts == 2)
5223 : : {
5224 : 3488 : gcc_assert (GET_CODE (op0) != CONST_VECTOR);
5225 : 3488 : gcc_assert (GET_CODE (op1) != CONST_VECTOR);
5226 : :
5227 : 3488 : RTVEC_ELT (v, 0) = op0;
5228 : 3488 : RTVEC_ELT (v, 1) = op1;
5229 : : }
5230 : : else
5231 : : {
5232 : 0 : unsigned op0_n_elts = GET_MODE_NUNITS (GET_MODE (op0)).to_constant ();
5233 : 0 : unsigned op1_n_elts = GET_MODE_NUNITS (GET_MODE (op1)).to_constant ();
5234 : 0 : unsigned i;
5235 : :
5236 : 0 : gcc_assert (GET_CODE (op0) == CONST_VECTOR);
5237 : 0 : gcc_assert (GET_CODE (op1) == CONST_VECTOR);
5238 : 0 : gcc_assert (op0_n_elts + op1_n_elts == n_elts);
5239 : :
5240 : 0 : for (i = 0; i < op0_n_elts; ++i)
5241 : 0 : RTVEC_ELT (v, i) = CONST_VECTOR_ELT (op0, i);
5242 : 0 : for (i = 0; i < op1_n_elts; ++i)
5243 : 0 : RTVEC_ELT (v, op0_n_elts+i) = CONST_VECTOR_ELT (op1, i);
5244 : : }
5245 : :
5246 : 3488 : return gen_rtx_CONST_VECTOR (mode, v);
5247 : : }
5248 : :
5249 : 418600117 : if (VECTOR_MODE_P (mode)
5250 : 13715481 : && GET_CODE (op0) == CONST_VECTOR
5251 : 198858 : && (CONST_SCALAR_INT_P (op1) || CONST_DOUBLE_AS_FLOAT_P (op1))
5252 : 429502770 : && (CONST_VECTOR_DUPLICATE_P (op0)
5253 : : || CONST_VECTOR_NUNITS (op0).is_constant ()))
5254 : : {
5255 : 138725 : switch (code)
5256 : : {
5257 : 138725 : case PLUS:
5258 : 138725 : case MINUS:
5259 : 138725 : case MULT:
5260 : 138725 : case DIV:
5261 : 138725 : case MOD:
5262 : 138725 : case UDIV:
5263 : 138725 : case UMOD:
5264 : 138725 : case AND:
5265 : 138725 : case IOR:
5266 : 138725 : case XOR:
5267 : 138725 : case SMIN:
5268 : 138725 : case SMAX:
5269 : 138725 : case UMIN:
5270 : 138725 : case UMAX:
5271 : 138725 : case LSHIFTRT:
5272 : 138725 : case ASHIFTRT:
5273 : 138725 : case ASHIFT:
5274 : 138725 : case ROTATE:
5275 : 138725 : case ROTATERT:
5276 : 138725 : case SS_PLUS:
5277 : 138725 : case US_PLUS:
5278 : 138725 : case SS_MINUS:
5279 : 138725 : case US_MINUS:
5280 : 138725 : case SS_ASHIFT:
5281 : 138725 : case US_ASHIFT:
5282 : 138725 : case COPYSIGN:
5283 : 138725 : break;
5284 : : default:
5285 : : return NULL_RTX;
5286 : : }
5287 : :
5288 : 138725 : unsigned int npatterns = (CONST_VECTOR_DUPLICATE_P (op0)
5289 : 138725 : ? CONST_VECTOR_NPATTERNS (op0)
5290 : 14792 : : CONST_VECTOR_NUNITS (op0).to_constant ());
5291 : 138725 : rtx_vector_builder builder (mode, npatterns, 1);
5292 : 289568 : for (unsigned i = 0; i < npatterns; i++)
5293 : : {
5294 : 301686 : rtx x = simplify_binary_operation (code, GET_MODE_INNER (mode),
5295 : 150843 : CONST_VECTOR_ELT (op0, i), op1);
5296 : 150843 : if (!x || !valid_for_const_vector_p (mode, x))
5297 : 0 : return 0;
5298 : 150843 : builder.quick_push (x);
5299 : : }
5300 : 138725 : return builder.build ();
5301 : : }
5302 : :
5303 : 429364045 : if (SCALAR_FLOAT_MODE_P (mode)
5304 : 6411163 : && CONST_DOUBLE_AS_FLOAT_P (op0)
5305 : 109482 : && CONST_DOUBLE_AS_FLOAT_P (op1)
5306 : 47854 : && mode == GET_MODE (op0) && mode == GET_MODE (op1))
5307 : : {
5308 : 47854 : if (code == AND
5309 : : || code == IOR
5310 : 47854 : || code == XOR)
5311 : : {
5312 : 38464 : long tmp0[4];
5313 : 38464 : long tmp1[4];
5314 : 38464 : REAL_VALUE_TYPE r;
5315 : 38464 : int i;
5316 : :
5317 : 38464 : real_to_target (tmp0, CONST_DOUBLE_REAL_VALUE (op0),
5318 : 38464 : GET_MODE (op0));
5319 : 38464 : real_to_target (tmp1, CONST_DOUBLE_REAL_VALUE (op1),
5320 : 38464 : GET_MODE (op1));
5321 : 192320 : for (i = 0; i < 4; i++)
5322 : : {
5323 : 153856 : switch (code)
5324 : : {
5325 : 149496 : case AND:
5326 : 149496 : tmp0[i] &= tmp1[i];
5327 : 149496 : break;
5328 : 2416 : case IOR:
5329 : 2416 : tmp0[i] |= tmp1[i];
5330 : 2416 : break;
5331 : 1944 : case XOR:
5332 : 1944 : tmp0[i] ^= tmp1[i];
5333 : 1944 : break;
5334 : : default:
5335 : : gcc_unreachable ();
5336 : : }
5337 : : }
5338 : 38464 : real_from_target (&r, tmp0, mode);
5339 : 38464 : return const_double_from_real_value (r, mode);
5340 : : }
5341 : 9390 : else if (code == COPYSIGN)
5342 : : {
5343 : 0 : REAL_VALUE_TYPE f0, f1;
5344 : 0 : real_convert (&f0, mode, CONST_DOUBLE_REAL_VALUE (op0));
5345 : 0 : real_convert (&f1, mode, CONST_DOUBLE_REAL_VALUE (op1));
5346 : 0 : real_copysign (&f0, &f1);
5347 : 0 : return const_double_from_real_value (f0, mode);
5348 : : }
5349 : : else
5350 : : {
5351 : 9390 : REAL_VALUE_TYPE f0, f1, value, result;
5352 : 9390 : const REAL_VALUE_TYPE *opr0, *opr1;
5353 : 9390 : bool inexact;
5354 : :
5355 : 9390 : opr0 = CONST_DOUBLE_REAL_VALUE (op0);
5356 : 9390 : opr1 = CONST_DOUBLE_REAL_VALUE (op1);
5357 : :
5358 : 9390 : if (HONOR_SNANS (mode)
5359 : 9390 : && (REAL_VALUE_ISSIGNALING_NAN (*opr0)
5360 : 803 : || REAL_VALUE_ISSIGNALING_NAN (*opr1)))
5361 : 10 : return 0;
5362 : :
5363 : 9380 : real_convert (&f0, mode, opr0);
5364 : 9380 : real_convert (&f1, mode, opr1);
5365 : :
5366 : 9380 : if (code == DIV
5367 : 4235 : && real_equal (&f1, &dconst0)
5368 : 13130 : && (flag_trapping_math || ! MODE_HAS_INFINITIES (mode)))
5369 : 3746 : return 0;
5370 : :
5371 : 28066 : if (MODE_HAS_INFINITIES (mode) && HONOR_NANS (mode)
5372 : 5541 : && flag_trapping_math
5373 : 5465 : && REAL_VALUE_ISINF (f0) && REAL_VALUE_ISINF (f1))
5374 : : {
5375 : 9 : int s0 = REAL_VALUE_NEGATIVE (f0);
5376 : 9 : int s1 = REAL_VALUE_NEGATIVE (f1);
5377 : :
5378 : 9 : switch (code)
5379 : : {
5380 : 0 : case PLUS:
5381 : : /* Inf + -Inf = NaN plus exception. */
5382 : 0 : if (s0 != s1)
5383 : : return 0;
5384 : : break;
5385 : 0 : case MINUS:
5386 : : /* Inf - Inf = NaN plus exception. */
5387 : 0 : if (s0 == s1)
5388 : : return 0;
5389 : : break;
5390 : : case DIV:
5391 : : /* Inf / Inf = NaN plus exception. */
5392 : : return 0;
5393 : : default:
5394 : : break;
5395 : : }
5396 : : }
5397 : :
5398 : 8158 : if (code == MULT && MODE_HAS_INFINITIES (mode) && HONOR_NANS (mode)
5399 : 2005 : && flag_trapping_math
5400 : 7584 : && ((REAL_VALUE_ISINF (f0) && real_equal (&f1, &dconst0))
5401 : 1951 : || (REAL_VALUE_ISINF (f1)
5402 : 10 : && real_equal (&f0, &dconst0))))
5403 : : /* Inf * 0 = NaN plus exception. */
5404 : 18 : return 0;
5405 : :
5406 : 5607 : inexact = real_arithmetic (&value, rtx_to_tree_code (code),
5407 : : &f0, &f1);
5408 : 5607 : real_convert (&result, mode, &value);
5409 : :
5410 : : /* Don't constant fold this floating point operation if
5411 : : the result has overflowed and flag_trapping_math. */
5412 : :
5413 : 5607 : if (flag_trapping_math
5414 : 21750 : && MODE_HAS_INFINITIES (mode)
5415 : 5438 : && REAL_VALUE_ISINF (result)
5416 : 1112 : && !REAL_VALUE_ISINF (f0)
5417 : 6705 : && !REAL_VALUE_ISINF (f1))
5418 : : /* Overflow plus exception. */
5419 : 1098 : return 0;
5420 : :
5421 : : /* Don't constant fold this floating point operation if the
5422 : : result may dependent upon the run-time rounding mode and
5423 : : flag_rounding_math is set, or if GCC's software emulation
5424 : : is unable to accurately represent the result. */
5425 : :
5426 : 4509 : if ((flag_rounding_math
5427 : 28878 : || (MODE_COMPOSITE_P (mode) && !flag_unsafe_math_optimizations))
5428 : 4509 : && (inexact || !real_identical (&result, &value)))
5429 : 378 : return NULL_RTX;
5430 : :
5431 : 4131 : return const_double_from_real_value (result, mode);
5432 : : }
5433 : : }
5434 : :
5435 : : /* We can fold some multi-word operations. */
5436 : 429316191 : scalar_int_mode int_mode;
5437 : 429316191 : if (is_a <scalar_int_mode> (mode, &int_mode)
5438 : 369553692 : && CONST_SCALAR_INT_P (op0)
5439 : 36372184 : && CONST_SCALAR_INT_P (op1)
5440 : 30615562 : && GET_MODE_PRECISION (int_mode) <= MAX_BITSIZE_MODE_ANY_INT)
5441 : : {
5442 : 30615562 : wide_int result;
5443 : 30615562 : wi::overflow_type overflow;
5444 : 30615562 : rtx_mode_t pop0 = rtx_mode_t (op0, int_mode);
5445 : 30615562 : rtx_mode_t pop1 = rtx_mode_t (op1, int_mode);
5446 : :
5447 : : #if TARGET_SUPPORTS_WIDE_INT == 0
5448 : : /* This assert keeps the simplification from producing a result
5449 : : that cannot be represented in a CONST_DOUBLE but a lot of
5450 : : upstream callers expect that this function never fails to
5451 : : simplify something and so you if you added this to the test
5452 : : above the code would die later anyway. If this assert
5453 : : happens, you just need to make the port support wide int. */
5454 : : gcc_assert (GET_MODE_PRECISION (int_mode) <= HOST_BITS_PER_DOUBLE_INT);
5455 : : #endif
5456 : 30615562 : switch (code)
5457 : : {
5458 : 988162 : case MINUS:
5459 : 988162 : result = wi::sub (pop0, pop1);
5460 : 988162 : break;
5461 : :
5462 : 23841257 : case PLUS:
5463 : 23841257 : result = wi::add (pop0, pop1);
5464 : 23841257 : break;
5465 : :
5466 : 328135 : case MULT:
5467 : 328135 : result = wi::mul (pop0, pop1);
5468 : 328135 : break;
5469 : :
5470 : 4447 : case DIV:
5471 : 4447 : result = wi::div_trunc (pop0, pop1, SIGNED, &overflow);
5472 : 4447 : if (overflow)
5473 : : return NULL_RTX;
5474 : : break;
5475 : :
5476 : 224 : case MOD:
5477 : 224 : result = wi::mod_trunc (pop0, pop1, SIGNED, &overflow);
5478 : 224 : if (overflow)
5479 : : return NULL_RTX;
5480 : : break;
5481 : :
5482 : 6548 : case UDIV:
5483 : 6548 : result = wi::div_trunc (pop0, pop1, UNSIGNED, &overflow);
5484 : 6548 : if (overflow)
5485 : : return NULL_RTX;
5486 : : break;
5487 : :
5488 : 7478 : case UMOD:
5489 : 7478 : result = wi::mod_trunc (pop0, pop1, UNSIGNED, &overflow);
5490 : 7478 : if (overflow)
5491 : : return NULL_RTX;
5492 : : break;
5493 : :
5494 : 487870 : case AND:
5495 : 487870 : result = wi::bit_and (pop0, pop1);
5496 : 487870 : break;
5497 : :
5498 : 207181 : case IOR:
5499 : 207181 : result = wi::bit_or (pop0, pop1);
5500 : 207181 : break;
5501 : :
5502 : 32247 : case XOR:
5503 : 32247 : result = wi::bit_xor (pop0, pop1);
5504 : 32247 : break;
5505 : :
5506 : 1759 : case SMIN:
5507 : 1759 : result = wi::smin (pop0, pop1);
5508 : 1759 : break;
5509 : :
5510 : 1751 : case SMAX:
5511 : 1751 : result = wi::smax (pop0, pop1);
5512 : 1751 : break;
5513 : :
5514 : 2960 : case UMIN:
5515 : 2960 : result = wi::umin (pop0, pop1);
5516 : 2960 : break;
5517 : :
5518 : 2568 : case UMAX:
5519 : 2568 : result = wi::umax (pop0, pop1);
5520 : 2568 : break;
5521 : :
5522 : 4663250 : case LSHIFTRT:
5523 : 4663250 : case ASHIFTRT:
5524 : 4663250 : case ASHIFT:
5525 : 4663250 : case SS_ASHIFT:
5526 : 4663250 : case US_ASHIFT:
5527 : 4663250 : {
5528 : : /* The shift count might be in SImode while int_mode might
5529 : : be narrower. On IA-64 it is even DImode. If the shift
5530 : : count is too large and doesn't fit into int_mode, we'd
5531 : : ICE. So, if int_mode is narrower than word, use
5532 : : word_mode for the shift count. */
5533 : 4663250 : if (GET_MODE (op1) == VOIDmode
5534 : 5135608 : && GET_MODE_PRECISION (int_mode) < BITS_PER_WORD)
5535 : 1390968 : pop1 = rtx_mode_t (op1, word_mode);
5536 : :
5537 : 4663250 : wide_int wop1 = pop1;
5538 : 4663250 : if (SHIFT_COUNT_TRUNCATED)
5539 : : wop1 = wi::umod_trunc (wop1, GET_MODE_PRECISION (int_mode));
5540 : 4663250 : else if (wi::geu_p (wop1, GET_MODE_PRECISION (int_mode)))
5541 : 30 : return NULL_RTX;
5542 : :
5543 : 4663220 : switch (code)
5544 : : {
5545 : 2492811 : case LSHIFTRT:
5546 : 2492811 : result = wi::lrshift (pop0, wop1);
5547 : 2492811 : break;
5548 : :
5549 : 50800 : case ASHIFTRT:
5550 : 50800 : result = wi::arshift (pop0, wop1);
5551 : 50800 : break;
5552 : :
5553 : 2119609 : case ASHIFT:
5554 : 2119609 : result = wi::lshift (pop0, wop1);
5555 : 2119609 : break;
5556 : :
5557 : 0 : case SS_ASHIFT:
5558 : 0 : if (wi::leu_p (wop1, wi::clrsb (pop0)))
5559 : 0 : result = wi::lshift (pop0, wop1);
5560 : 0 : else if (wi::neg_p (pop0))
5561 : 0 : result = wi::min_value (int_mode, SIGNED);
5562 : : else
5563 : 0 : result = wi::max_value (int_mode, SIGNED);
5564 : : break;
5565 : :
5566 : 0 : case US_ASHIFT:
5567 : 0 : if (wi::eq_p (pop0, 0))
5568 : 0 : result = pop0;
5569 : 0 : else if (wi::leu_p (wop1, wi::clz (pop0)))
5570 : 0 : result = wi::lshift (pop0, wop1);
5571 : : else
5572 : 0 : result = wi::max_value (int_mode, UNSIGNED);
5573 : : break;
5574 : :
5575 : 0 : default:
5576 : 0 : gcc_unreachable ();
5577 : : }
5578 : 4663220 : break;
5579 : 4663250 : }
5580 : 32577 : case ROTATE:
5581 : 32577 : case ROTATERT:
5582 : 32577 : {
5583 : : /* The rotate count might be in SImode while int_mode might
5584 : : be narrower. On IA-64 it is even DImode. If the shift
5585 : : count is too large and doesn't fit into int_mode, we'd
5586 : : ICE. So, if int_mode is narrower than word, use
5587 : : word_mode for the shift count. */
5588 : 32577 : if (GET_MODE (op1) == VOIDmode
5589 : 41440 : && GET_MODE_PRECISION (int_mode) < BITS_PER_WORD)
5590 : 19153 : pop1 = rtx_mode_t (op1, word_mode);
5591 : :
5592 : 32577 : if (wi::neg_p (pop1))
5593 : : return NULL_RTX;
5594 : :
5595 : 32507 : switch (code)
5596 : : {
5597 : 11254 : case ROTATE:
5598 : 11254 : result = wi::lrotate (pop0, pop1);
5599 : 11254 : break;
5600 : :
5601 : 21253 : case ROTATERT:
5602 : 21253 : result = wi::rrotate (pop0, pop1);
5603 : 21253 : break;
5604 : :
5605 : 0 : default:
5606 : 0 : gcc_unreachable ();
5607 : : }
5608 : : break;
5609 : : }
5610 : :
5611 : 1910 : case SS_PLUS:
5612 : 1910 : result = wi::add (pop0, pop1, SIGNED, &overflow);
5613 : 3764 : clamp_signed_saturation:
5614 : 3764 : if (overflow == wi::OVF_OVERFLOW)
5615 : 252 : result = wi::max_value (GET_MODE_PRECISION (int_mode), SIGNED);
5616 : 3512 : else if (overflow == wi::OVF_UNDERFLOW)
5617 : 227 : result = wi::min_value (GET_MODE_PRECISION (int_mode), SIGNED);
5618 : 3285 : else if (overflow != wi::OVF_NONE)
5619 : : return NULL_RTX;
5620 : : break;
5621 : :
5622 : 1860 : case US_PLUS:
5623 : 1860 : result = wi::add (pop0, pop1, UNSIGNED, &overflow);
5624 : 1860 : clamp_unsigned_saturation:
5625 : 1860 : if (overflow != wi::OVF_NONE)
5626 : 378 : result = wi::max_value (GET_MODE_PRECISION (int_mode), UNSIGNED);
5627 : : break;
5628 : :
5629 : 1854 : case SS_MINUS:
5630 : 1854 : result = wi::sub (pop0, pop1, SIGNED, &overflow);
5631 : 1854 : goto clamp_signed_saturation;
5632 : :
5633 : 1516 : case US_MINUS:
5634 : 1516 : result = wi::sub (pop0, pop1, UNSIGNED, &overflow);
5635 : 1516 : if (overflow != wi::OVF_NONE)
5636 : 966 : result = wi::min_value (GET_MODE_PRECISION (int_mode), UNSIGNED);
5637 : : break;
5638 : :
5639 : 0 : case SS_MULT:
5640 : 0 : result = wi::mul (pop0, pop1, SIGNED, &overflow);
5641 : 0 : goto clamp_signed_saturation;
5642 : :
5643 : 0 : case US_MULT:
5644 : 0 : result = wi::mul (pop0, pop1, UNSIGNED, &overflow);
5645 : 0 : goto clamp_unsigned_saturation;
5646 : :
5647 : 8 : case SMUL_HIGHPART:
5648 : 8 : result = wi::mul_high (pop0, pop1, SIGNED);
5649 : 8 : break;
5650 : :
5651 : 0 : case UMUL_HIGHPART:
5652 : 0 : result = wi::mul_high (pop0, pop1, UNSIGNED);
5653 : 0 : break;
5654 : :
5655 : : default:
5656 : : return NULL_RTX;
5657 : : }
5658 : 30614910 : return immed_wide_int_const (result, int_mode);
5659 : 30615562 : }
5660 : :
5661 : : /* Handle polynomial integers. */
5662 : : if (NUM_POLY_INT_COEFFS > 1
5663 : : && is_a <scalar_int_mode> (mode, &int_mode)
5664 : : && poly_int_rtx_p (op0)
5665 : : && poly_int_rtx_p (op1))
5666 : : {
5667 : : poly_wide_int result;
5668 : : switch (code)
5669 : : {
5670 : : case PLUS:
5671 : : result = wi::to_poly_wide (op0, mode) + wi::to_poly_wide (op1, mode);
5672 : : break;
5673 : :
5674 : : case MINUS:
5675 : : result = wi::to_poly_wide (op0, mode) - wi::to_poly_wide (op1, mode);
5676 : : break;
5677 : :
5678 : : case MULT:
5679 : : if (CONST_SCALAR_INT_P (op1))
5680 : : result = wi::to_poly_wide (op0, mode) * rtx_mode_t (op1, mode);
5681 : : else
5682 : : return NULL_RTX;
5683 : : break;
5684 : :
5685 : : case ASHIFT:
5686 : : if (CONST_SCALAR_INT_P (op1))
5687 : : {
5688 : : wide_int shift
5689 : : = rtx_mode_t (op1,
5690 : : GET_MODE (op1) == VOIDmode
5691 : : && GET_MODE_PRECISION (int_mode) < BITS_PER_WORD
5692 : : ? word_mode : mode);
5693 : : if (SHIFT_COUNT_TRUNCATED)
5694 : : shift = wi::umod_trunc (shift, GET_MODE_PRECISION (int_mode));
5695 : : else if (wi::geu_p (shift, GET_MODE_PRECISION (int_mode)))
5696 : : return NULL_RTX;
5697 : : result = wi::to_poly_wide (op0, mode) << shift;
5698 : : }
5699 : : else
5700 : : return NULL_RTX;
5701 : : break;
5702 : :
5703 : : case IOR:
5704 : : if (!CONST_SCALAR_INT_P (op1)
5705 : : || !can_ior_p (wi::to_poly_wide (op0, mode),
5706 : : rtx_mode_t (op1, mode), &result))
5707 : : return NULL_RTX;
5708 : : break;
5709 : :
5710 : : default:
5711 : : return NULL_RTX;
5712 : : }
5713 : : return immed_wide_int_const (result, int_mode);
5714 : : }
5715 : :
5716 : : return NULL_RTX;
5717 : : }
5718 : :
5719 : :
5720 : :
5721 : : /* Return a positive integer if X should sort after Y. The value
5722 : : returned is 1 if and only if X and Y are both regs. */
5723 : :
5724 : : static int
5725 : 99837157 : simplify_plus_minus_op_data_cmp (rtx x, rtx y)
5726 : : {
5727 : 99837157 : int result;
5728 : :
5729 : 99837157 : result = (commutative_operand_precedence (y)
5730 : 99837157 : - commutative_operand_precedence (x));
5731 : 99837157 : if (result)
5732 : 68488358 : return result + result;
5733 : :
5734 : : /* Group together equal REGs to do more simplification. */
5735 : 31348799 : if (REG_P (x) && REG_P (y))
5736 : 7914320 : return REGNO (x) > REGNO (y);
5737 : :
5738 : : return 0;
5739 : : }
5740 : :
5741 : : /* Simplify and canonicalize a PLUS or MINUS, at least one of whose
5742 : : operands may be another PLUS or MINUS.
5743 : :
5744 : : Rather than test for specific case, we do this by a brute-force method
5745 : : and do all possible simplifications until no more changes occur. Then
5746 : : we rebuild the operation.
5747 : :
5748 : : May return NULL_RTX when no changes were made. */
5749 : :
5750 : : rtx
5751 : 33784333 : simplify_context::simplify_plus_minus (rtx_code code, machine_mode mode,
5752 : : rtx op0, rtx op1)
5753 : : {
5754 : 33784333 : struct simplify_plus_minus_op_data
5755 : : {
5756 : : rtx op;
5757 : : short neg;
5758 : : } ops[16];
5759 : 33784333 : rtx result, tem;
5760 : 33784333 : int n_ops = 2;
5761 : 33784333 : int changed, n_constants, canonicalized = 0;
5762 : 33784333 : int i, j;
5763 : :
5764 : 33784333 : memset (ops, 0, sizeof ops);
5765 : :
5766 : : /* Set up the two operands and then expand them until nothing has been
5767 : : changed. If we run out of room in our array, give up; this should
5768 : : almost never happen. */
5769 : :
5770 : 33784333 : ops[0].op = op0;
5771 : 33784333 : ops[0].neg = 0;
5772 : 33784333 : ops[1].op = op1;
5773 : 33784333 : ops[1].neg = (code == MINUS);
5774 : :
5775 : 68531345 : do
5776 : : {
5777 : 68531345 : changed = 0;
5778 : 68531345 : n_constants = 0;
5779 : :
5780 : 277098447 : for (i = 0; i < n_ops; i++)
5781 : : {
5782 : 208567128 : rtx this_op = ops[i].op;
5783 : 208567128 : int this_neg = ops[i].neg;
5784 : 208567128 : enum rtx_code this_code = GET_CODE (this_op);
5785 : :
5786 : 208567128 : switch (this_code)
5787 : : {
5788 : 34021150 : case PLUS:
5789 : 34021150 : case MINUS:
5790 : 34021150 : if (n_ops == ARRAY_SIZE (ops))
5791 : : return NULL_RTX;
5792 : :
5793 : 34021124 : ops[n_ops].op = XEXP (this_op, 1);
5794 : 34021124 : ops[n_ops].neg = (this_code == MINUS) ^ this_neg;
5795 : 34021124 : n_ops++;
5796 : :
5797 : 34021124 : ops[i].op = XEXP (this_op, 0);
5798 : 34021124 : changed = 1;
5799 : : /* If this operand was negated then we will potentially
5800 : : canonicalize the expression. Similarly if we don't
5801 : : place the operands adjacent we're re-ordering the
5802 : : expression and thus might be performing a
5803 : : canonicalization. Ignore register re-ordering.
5804 : : ??? It might be better to shuffle the ops array here,
5805 : : but then (plus (plus (A, B), plus (C, D))) wouldn't
5806 : : be seen as non-canonical. */
5807 : 34021124 : if (this_neg
5808 : 33367740 : || (i != n_ops - 2
5809 : 32746911 : && !(REG_P (ops[i].op) && REG_P (ops[n_ops - 1].op))))
5810 : 208567102 : canonicalized = 1;
5811 : : break;
5812 : :
5813 : 1983 : case NEG:
5814 : 1983 : ops[i].op = XEXP (this_op, 0);
5815 : 1983 : ops[i].neg = ! this_neg;
5816 : 1983 : changed = 1;
5817 : 1983 : canonicalized = 1;
5818 : 1983 : break;
5819 : :
5820 : 1282018 : case CONST:
5821 : 1282018 : if (n_ops != ARRAY_SIZE (ops)
5822 : 1282018 : && GET_CODE (XEXP (this_op, 0)) == PLUS
5823 : 1166502 : && CONSTANT_P (XEXP (XEXP (this_op, 0), 0))
5824 : 1142904 : && CONSTANT_P (XEXP (XEXP (this_op, 0), 1)))
5825 : : {
5826 : 1142904 : ops[i].op = XEXP (XEXP (this_op, 0), 0);
5827 : 1142904 : ops[n_ops].op = XEXP (XEXP (this_op, 0), 1);
5828 : 1142904 : ops[n_ops].neg = this_neg;
5829 : 1142904 : n_ops++;
5830 : 1142904 : changed = 1;
5831 : 1142904 : canonicalized = 1;
5832 : : }
5833 : : break;
5834 : :
5835 : 38867 : case NOT:
5836 : : /* ~a -> (-a - 1) */
5837 : 38867 : if (n_ops != ARRAY_SIZE (ops))
5838 : : {
5839 : 38867 : ops[n_ops].op = CONSTM1_RTX (mode);
5840 : 38867 : ops[n_ops++].neg = this_neg;
5841 : 38867 : ops[i].op = XEXP (this_op, 0);
5842 : 38867 : ops[i].neg = !this_neg;
5843 : 38867 : changed = 1;
5844 : 38867 : canonicalized = 1;
5845 : : }
5846 : : break;
5847 : :
5848 : 105471436 : CASE_CONST_SCALAR_INT:
5849 : 105471436 : case CONST_POLY_INT:
5850 : 105471436 : n_constants++;
5851 : 105471436 : if (this_neg)
5852 : : {
5853 : 1039035 : ops[i].op = neg_poly_int_rtx (mode, this_op);
5854 : 1039035 : ops[i].neg = 0;
5855 : 1039035 : changed = 1;
5856 : 1039035 : canonicalized = 1;
5857 : : }
5858 : : break;
5859 : :
5860 : : default:
5861 : : break;
5862 : : }
5863 : : }
5864 : : }
5865 : 68531319 : while (changed);
5866 : :
5867 : 33784307 : if (n_constants > 1)
5868 : 21608410 : canonicalized = 1;
5869 : :
5870 : 33784307 : gcc_assert (n_ops >= 2);
5871 : :
5872 : : /* If we only have two operands, we can avoid the loops. */
5873 : 33784307 : if (n_ops == 2)
5874 : : {
5875 : 0 : enum rtx_code code = ops[0].neg || ops[1].neg ? MINUS : PLUS;
5876 : 0 : rtx lhs, rhs;
5877 : :
5878 : : /* Get the two operands. Be careful with the order, especially for
5879 : : the cases where code == MINUS. */
5880 : 0 : if (ops[0].neg && ops[1].neg)
5881 : : {
5882 : 0 : lhs = gen_rtx_NEG (mode, ops[0].op);
5883 : 0 : rhs = ops[1].op;
5884 : : }
5885 : 0 : else if (ops[0].neg)
5886 : : {
5887 : 0 : lhs = ops[1].op;
5888 : 0 : rhs = ops[0].op;
5889 : : }
5890 : : else
5891 : : {
5892 : 0 : lhs = ops[0].op;
5893 : 0 : rhs = ops[1].op;
5894 : : }
5895 : :
5896 : 0 : return simplify_const_binary_operation (code, mode, lhs, rhs);
5897 : : }
5898 : :
5899 : : /* Now simplify each pair of operands until nothing changes. */
5900 : 56111384 : while (1)
5901 : : {
5902 : : /* Insertion sort is good enough for a small array. */
5903 : 147469636 : for (i = 1; i < n_ops; i++)
5904 : : {
5905 : 91358252 : struct simplify_plus_minus_op_data save;
5906 : 91358252 : int cmp;
5907 : :
5908 : 91358252 : j = i - 1;
5909 : 91358252 : cmp = simplify_plus_minus_op_data_cmp (ops[j].op, ops[i].op);
5910 : 91358252 : if (cmp <= 0)
5911 : 81006876 : continue;
5912 : : /* Just swapping registers doesn't count as canonicalization. */
5913 : 10351376 : if (cmp != 1)
5914 : 7587678 : canonicalized = 1;
5915 : :
5916 : 10351376 : save = ops[i];
5917 : 12333146 : do
5918 : 12333146 : ops[j + 1] = ops[j];
5919 : 12333146 : while (j--
5920 : 22684522 : && simplify_plus_minus_op_data_cmp (ops[j].op, save.op) > 0);
5921 : 10351376 : ops[j + 1] = save;
5922 : : }
5923 : :
5924 : 56111384 : changed = 0;
5925 : 147469636 : for (i = n_ops - 1; i > 0; i--)
5926 : 218722439 : for (j = i - 1; j >= 0; j--)
5927 : : {
5928 : 128025486 : rtx lhs = ops[j].op, rhs = ops[i].op;
5929 : 128025486 : int lneg = ops[j].neg, rneg = ops[i].neg;
5930 : :
5931 : 128025486 : if (lhs != 0 && rhs != 0)
5932 : : {
5933 : 105348274 : enum rtx_code ncode = PLUS;
5934 : :
5935 : 105348274 : if (lneg != rneg)
5936 : : {
5937 : 9293795 : ncode = MINUS;
5938 : 9293795 : if (lneg)
5939 : 5963760 : std::swap (lhs, rhs);
5940 : : }
5941 : 96054479 : else if (swap_commutative_operands_p (lhs, rhs))
5942 : 190793 : std::swap (lhs, rhs);
5943 : :
5944 : 105348274 : if ((GET_CODE (lhs) == CONST || CONST_INT_P (lhs))
5945 : 25473025 : && (GET_CODE (rhs) == CONST || CONST_INT_P (rhs)))
5946 : : {
5947 : 21746794 : rtx tem_lhs, tem_rhs;
5948 : :
5949 : 21746794 : tem_lhs = GET_CODE (lhs) == CONST ? XEXP (lhs, 0) : lhs;
5950 : 21746794 : tem_rhs = GET_CODE (rhs) == CONST ? XEXP (rhs, 0) : rhs;
5951 : 21746794 : tem = simplify_binary_operation (ncode, mode, tem_lhs,
5952 : : tem_rhs);
5953 : :
5954 : 21746794 : if (tem && !CONSTANT_P (tem))
5955 : 1813 : tem = gen_rtx_CONST (GET_MODE (tem), tem);
5956 : : }
5957 : : else
5958 : 83601480 : tem = simplify_binary_operation (ncode, mode, lhs, rhs);
5959 : :
5960 : 83603293 : if (tem)
5961 : : {
5962 : : /* Reject "simplifications" that just wrap the two
5963 : : arguments in a CONST. Failure to do so can result
5964 : : in infinite recursion with simplify_binary_operation
5965 : : when it calls us to simplify CONST operations.
5966 : : Also, if we find such a simplification, don't try
5967 : : any more combinations with this rhs: We must have
5968 : : something like symbol+offset, ie. one of the
5969 : : trivial CONST expressions we handle later. */
5970 : 23425663 : if (GET_CODE (tem) == CONST
5971 : 663112 : && GET_CODE (XEXP (tem, 0)) == ncode
5972 : 662545 : && XEXP (XEXP (tem, 0), 0) == lhs
5973 : 661299 : && XEXP (XEXP (tem, 0), 1) == rhs)
5974 : : break;
5975 : 22764364 : lneg &= rneg;
5976 : 22764364 : if (GET_CODE (tem) == NEG)
5977 : 41958 : tem = XEXP (tem, 0), lneg = !lneg;
5978 : 22764364 : if (poly_int_rtx_p (tem) && lneg)
5979 : 0 : tem = neg_poly_int_rtx (mode, tem), lneg = 0;
5980 : :
5981 : 22764364 : ops[i].op = tem;
5982 : 22764364 : ops[i].neg = lneg;
5983 : 22764364 : ops[j].op = NULL_RTX;
5984 : 22764364 : changed = 1;
5985 : 22764364 : canonicalized = 1;
5986 : : }
5987 : : }
5988 : : }
5989 : :
5990 : 56111384 : if (!changed)
5991 : : break;
5992 : :
5993 : : /* Pack all the operands to the lower-numbered entries. */
5994 : 89789932 : for (i = 0, j = 0; j < n_ops; j++)
5995 : 67462855 : if (ops[j].op)
5996 : : {
5997 : 44698491 : ops[i] = ops[j];
5998 : 44698491 : i++;
5999 : : }
6000 : : n_ops = i;
6001 : : }
6002 : :
6003 : : /* If nothing changed, check that rematerialization of rtl instructions
6004 : : is still required. */
6005 : 33784307 : if (!canonicalized)
6006 : : {
6007 : : /* Perform rematerialization if only all operands are registers and
6008 : : all operations are PLUS. */
6009 : : /* ??? Also disallow (non-global, non-frame) fixed registers to work
6010 : : around rs6000 and how it uses the CA register. See PR67145. */
6011 : 4778019 : for (i = 0; i < n_ops; i++)
6012 : 3843441 : if (ops[i].neg
6013 : 3594817 : || !REG_P (ops[i].op)
6014 : 6911259 : || (REGNO (ops[i].op) < FIRST_PSEUDO_REGISTER
6015 : 303059 : && fixed_regs[REGNO (ops[i].op)]
6016 : 240 : && !global_regs[REGNO (ops[i].op)]
6017 : 240 : && ops[i].op != frame_pointer_rtx
6018 : 138 : && ops[i].op != arg_pointer_rtx
6019 : 135 : && ops[i].op != stack_pointer_rtx))
6020 : : return NULL_RTX;
6021 : 934578 : goto gen_result;
6022 : : }
6023 : :
6024 : : /* Create (minus -C X) instead of (neg (const (plus X C))). */
6025 : 32074106 : if (n_ops == 2
6026 : 21146936 : && CONST_INT_P (ops[1].op)
6027 : 20746257 : && CONSTANT_P (ops[0].op)
6028 : 132 : && ops[0].neg)
6029 : 103 : return gen_rtx_fmt_ee (MINUS, mode, ops[1].op, ops[0].op);
6030 : :
6031 : : /* We suppressed creation of trivial CONST expressions in the
6032 : : combination loop to avoid recursion. Create one manually now.
6033 : : The combination loop should have ensured that there is exactly
6034 : : one CONST_INT, and the sort will have ensured that it is last
6035 : : in the array and that any other constant will be next-to-last. */
6036 : :
6037 : 32074003 : if (n_ops > 1
6038 : 31568018 : && poly_int_rtx_p (ops[n_ops - 1].op)
6039 : 61481890 : && CONSTANT_P (ops[n_ops - 2].op))
6040 : : {
6041 : 1197254 : rtx value = ops[n_ops - 1].op;
6042 : 1197254 : if (ops[n_ops - 1].neg ^ ops[n_ops - 2].neg)
6043 : 603829 : value = neg_poly_int_rtx (mode, value);
6044 : 1197254 : if (CONST_INT_P (value))
6045 : : {
6046 : 2394508 : ops[n_ops - 2].op = plus_constant (mode, ops[n_ops - 2].op,
6047 : 1197254 : INTVAL (value));
6048 : 1197254 : n_ops--;
6049 : : }
6050 : : }
6051 : :
6052 : : /* Put a non-negated operand first, if possible. */
6053 : :
6054 : 33584517 : for (i = 0; i < n_ops && ops[i].neg; i++)
6055 : 1510514 : continue;
6056 : 32074003 : if (i == n_ops)
6057 : 9647 : ops[0].op = gen_rtx_NEG (mode, ops[0].op);
6058 : 32064356 : else if (i != 0)
6059 : : {
6060 : 1415185 : tem = ops[0].op;
6061 : 1415185 : ops[0] = ops[i];
6062 : 1415185 : ops[i].op = tem;
6063 : 1415185 : ops[i].neg = 1;
6064 : : }
6065 : :
6066 : : /* Now make the result by performing the requested operations. */
6067 : 30649171 : gen_result:
6068 : 33008581 : result = ops[0].op;
6069 : 76480713 : for (i = 1; i < n_ops; i++)
6070 : 86944264 : result = gen_rtx_fmt_ee (ops[i].neg ? MINUS : PLUS,
6071 : : mode, result, ops[i].op);
6072 : :
6073 : : return result;
6074 : 1510514 : }
6075 : :
6076 : : /* Check whether an operand is suitable for calling simplify_plus_minus. */
6077 : : static bool
6078 : 460863530 : plus_minus_operand_p (const_rtx x)
6079 : : {
6080 : 460863530 : return GET_CODE (x) == PLUS
6081 : 460863530 : || GET_CODE (x) == MINUS
6082 : 460863530 : || (GET_CODE (x) == CONST
6083 : 1662599 : && GET_CODE (XEXP (x, 0)) == PLUS
6084 : 1085495 : && CONSTANT_P (XEXP (XEXP (x, 0), 0))
6085 : 1010489 : && CONSTANT_P (XEXP (XEXP (x, 0), 1)));
6086 : : }
6087 : :
6088 : : /* Like simplify_binary_operation except used for relational operators.
6089 : : MODE is the mode of the result. If MODE is VOIDmode, both operands must
6090 : : not also be VOIDmode.
6091 : :
6092 : : CMP_MODE specifies in which mode the comparison is done in, so it is
6093 : : the mode of the operands. If CMP_MODE is VOIDmode, it is taken from
6094 : : the operands or, if both are VOIDmode, the operands are compared in
6095 : : "infinite precision". */
6096 : : rtx
6097 : 116857847 : simplify_context::simplify_relational_operation (rtx_code code,
6098 : : machine_mode mode,
6099 : : machine_mode cmp_mode,
6100 : : rtx op0, rtx op1)
6101 : : {
6102 : 116857847 : rtx tem, trueop0, trueop1;
6103 : :
6104 : 116857847 : if (cmp_mode == VOIDmode)
6105 : 25730167 : cmp_mode = GET_MODE (op0);
6106 : 25730167 : if (cmp_mode == VOIDmode)
6107 : 423173 : cmp_mode = GET_MODE (op1);
6108 : :
6109 : 116857847 : tem = simplify_const_relational_operation (code, cmp_mode, op0, op1);
6110 : 116857847 : if (tem)
6111 : 770326 : return relational_result (mode, cmp_mode, tem);
6112 : :
6113 : : /* For the following tests, ensure const0_rtx is op1. */
6114 : 116087521 : if (swap_commutative_operands_p (op0, op1)
6115 : 116087521 : || (op0 == const0_rtx && op1 != const0_rtx))
6116 : 2311056 : std::swap (op0, op1), code = swap_condition (code);
6117 : :
6118 : : /* If op0 is a compare, extract the comparison arguments from it. */
6119 : 116087521 : if (GET_CODE (op0) == COMPARE && op1 == const0_rtx)
6120 : 12528729 : return simplify_gen_relational (code, mode, VOIDmode,
6121 : 12528729 : XEXP (op0, 0), XEXP (op0, 1));
6122 : :
6123 : 103558792 : if (GET_MODE_CLASS (cmp_mode) == MODE_CC)
6124 : : return NULL_RTX;
6125 : :
6126 : 76029873 : trueop0 = avoid_constant_pool_reference (op0);
6127 : 76029873 : trueop1 = avoid_constant_pool_reference (op1);
6128 : 76029873 : return simplify_relational_operation_1 (code, mode, cmp_mode,
6129 : 76029873 : trueop0, trueop1);
6130 : : }
6131 : :
6132 : : /* This part of simplify_relational_operation is only used when CMP_MODE
6133 : : is not in class MODE_CC (i.e. it is a real comparison).
6134 : :
6135 : : MODE is the mode of the result, while CMP_MODE specifies in which
6136 : : mode the comparison is done in, so it is the mode of the operands. */
6137 : :
6138 : : rtx
6139 : 76029873 : simplify_context::simplify_relational_operation_1 (rtx_code code,
6140 : : machine_mode mode,
6141 : : machine_mode cmp_mode,
6142 : : rtx op0, rtx op1)
6143 : : {
6144 : 76029873 : enum rtx_code op0code = GET_CODE (op0);
6145 : :
6146 : 76029873 : if (op1 == const0_rtx && COMPARISON_P (op0))
6147 : : {
6148 : : /* If op0 is a comparison, extract the comparison arguments
6149 : : from it. */
6150 : 433013 : if (code == NE)
6151 : : {
6152 : 212061 : if (GET_MODE (op0) == mode)
6153 : 180 : return simplify_rtx (op0);
6154 : : else
6155 : 211881 : return simplify_gen_relational (GET_CODE (op0), mode, VOIDmode,
6156 : 211881 : XEXP (op0, 0), XEXP (op0, 1));
6157 : : }
6158 : 220952 : else if (code == EQ)
6159 : : {
6160 : 97679 : enum rtx_code new_code = reversed_comparison_code (op0, NULL);
6161 : 97679 : if (new_code != UNKNOWN)
6162 : 97363 : return simplify_gen_relational (new_code, mode, VOIDmode,
6163 : 97363 : XEXP (op0, 0), XEXP (op0, 1));
6164 : : }
6165 : : }
6166 : :
6167 : : /* (LTU/GEU (PLUS a C) C), where C is constant, can be simplified to
6168 : : (GEU/LTU a -C). Likewise for (LTU/GEU (PLUS a C) a). */
6169 : 75720449 : if ((code == LTU || code == GEU)
6170 : 3998462 : && GET_CODE (op0) == PLUS
6171 : 584204 : && CONST_INT_P (XEXP (op0, 1))
6172 : 375946 : && (rtx_equal_p (op1, XEXP (op0, 0))
6173 : 264845 : || rtx_equal_p (op1, XEXP (op0, 1)))
6174 : : /* (LTU/GEU (PLUS a 0) 0) is not the same as (GEU/LTU a 0). */
6175 : 75892833 : && XEXP (op0, 1) != const0_rtx)
6176 : : {
6177 : 172384 : rtx new_cmp
6178 : 172384 : = simplify_gen_unary (NEG, cmp_mode, XEXP (op0, 1), cmp_mode);
6179 : 173922 : return simplify_gen_relational ((code == LTU ? GEU : LTU), mode,
6180 : 172384 : cmp_mode, XEXP (op0, 0), new_cmp);
6181 : : }
6182 : :
6183 : : /* (GTU (PLUS a C) (C - 1)) where C is a non-zero constant can be
6184 : : transformed into (LTU a -C). */
6185 : 75548065 : if (code == GTU && GET_CODE (op0) == PLUS && CONST_INT_P (op1)
6186 : 320482 : && CONST_INT_P (XEXP (op0, 1))
6187 : 252304 : && (UINTVAL (op1) == UINTVAL (XEXP (op0, 1)) - 1)
6188 : 24840 : && XEXP (op0, 1) != const0_rtx)
6189 : : {
6190 : 24840 : rtx new_cmp
6191 : 24840 : = simplify_gen_unary (NEG, cmp_mode, XEXP (op0, 1), cmp_mode);
6192 : 24840 : return simplify_gen_relational (LTU, mode, cmp_mode,
6193 : 24840 : XEXP (op0, 0), new_cmp);
6194 : : }
6195 : :
6196 : : /* Canonicalize (LTU/GEU (PLUS a b) b) as (LTU/GEU (PLUS a b) a). */
6197 : 75523225 : if ((code == LTU || code == GEU)
6198 : 3826078 : && GET_CODE (op0) == PLUS
6199 : 411820 : && rtx_equal_p (op1, XEXP (op0, 1))
6200 : : /* Don't recurse "infinitely" for (LTU/GEU (PLUS b b) b). */
6201 : 75528854 : && !rtx_equal_p (op1, XEXP (op0, 0)))
6202 : 5629 : return simplify_gen_relational (code, mode, cmp_mode, op0,
6203 : 5629 : copy_rtx (XEXP (op0, 0)));
6204 : :
6205 : 75517596 : if (op1 == const0_rtx)
6206 : : {
6207 : : /* Canonicalize (GTU x 0) as (NE x 0). */
6208 : 34738240 : if (code == GTU)
6209 : 162883 : return simplify_gen_relational (NE, mode, cmp_mode, op0, op1);
6210 : : /* Canonicalize (LEU x 0) as (EQ x 0). */
6211 : 34575357 : if (code == LEU)
6212 : 41871 : return simplify_gen_relational (EQ, mode, cmp_mode, op0, op1);
6213 : : }
6214 : 40779356 : else if (op1 == const1_rtx)
6215 : : {
6216 : 2742188 : switch (code)
6217 : : {
6218 : 7414 : case GE:
6219 : : /* Canonicalize (GE x 1) as (GT x 0). */
6220 : 7414 : return simplify_gen_relational (GT, mode, cmp_mode,
6221 : 7414 : op0, const0_rtx);
6222 : 162359 : case GEU:
6223 : : /* Canonicalize (GEU x 1) as (NE x 0). */
6224 : 162359 : return simplify_gen_relational (NE, mode, cmp_mode,
6225 : 162359 : op0, const0_rtx);
6226 : 9693 : case LT:
6227 : : /* Canonicalize (LT x 1) as (LE x 0). */
6228 : 9693 : return simplify_gen_relational (LE, mode, cmp_mode,
6229 : 9693 : op0, const0_rtx);
6230 : 32716 : case LTU:
6231 : : /* Canonicalize (LTU x 1) as (EQ x 0). */
6232 : 32716 : return simplify_gen_relational (EQ, mode, cmp_mode,
6233 : 32716 : op0, const0_rtx);
6234 : : default:
6235 : : break;
6236 : : }
6237 : : }
6238 : 38037168 : else if (op1 == constm1_rtx)
6239 : : {
6240 : : /* Canonicalize (LE x -1) as (LT x 0). */
6241 : 1020647 : if (code == LE)
6242 : 1572 : return simplify_gen_relational (LT, mode, cmp_mode, op0, const0_rtx);
6243 : : /* Canonicalize (GT x -1) as (GE x 0). */
6244 : 1019075 : if (code == GT)
6245 : 5140 : return simplify_gen_relational (GE, mode, cmp_mode, op0, const0_rtx);
6246 : : }
6247 : :
6248 : : /* (eq/ne (plus x cst1) cst2) simplifies to (eq/ne x (cst2 - cst1)) */
6249 : 75093948 : if ((code == EQ || code == NE)
6250 : 56742285 : && (op0code == PLUS || op0code == MINUS)
6251 : 2001190 : && CONSTANT_P (op1)
6252 : 823092 : && CONSTANT_P (XEXP (op0, 1))
6253 : 461016 : && (INTEGRAL_MODE_P (cmp_mode) || flag_unsafe_math_optimizations))
6254 : : {
6255 : 460984 : rtx x = XEXP (op0, 0);
6256 : 460984 : rtx c = XEXP (op0, 1);
6257 : 460984 : enum rtx_code invcode = op0code == PLUS ? MINUS : PLUS;
6258 : 460984 : rtx tem = simplify_gen_binary (invcode, cmp_mode, op1, c);
6259 : :
6260 : : /* Detect an infinite recursive condition, where we oscillate at this
6261 : : simplification case between:
6262 : : A + B == C <---> C - B == A,
6263 : : where A, B, and C are all constants with non-simplifiable expressions,
6264 : : usually SYMBOL_REFs. */
6265 : 460984 : if (GET_CODE (tem) == invcode
6266 : 56 : && CONSTANT_P (x)
6267 : 461002 : && rtx_equal_p (c, XEXP (tem, 1)))
6268 : : return NULL_RTX;
6269 : :
6270 : 460966 : return simplify_gen_relational (code, mode, cmp_mode, x, tem);
6271 : : }
6272 : :
6273 : : /* (ne:SI (zero_extract:SI FOO (const_int 1) BAR) (const_int 0))) is
6274 : : the same as (zero_extract:SI FOO (const_int 1) BAR). */
6275 : 56281301 : scalar_int_mode int_mode, int_cmp_mode;
6276 : 56281301 : if (code == NE
6277 : 30018133 : && op1 == const0_rtx
6278 : 1971739 : && is_int_mode (mode, &int_mode)
6279 : 74586208 : && is_a <scalar_int_mode> (cmp_mode, &int_cmp_mode)
6280 : : /* ??? Work-around BImode bugs in the ia64 backend. */
6281 : 1971739 : && int_mode != BImode
6282 : 1971715 : && int_cmp_mode != BImode
6283 : 1971715 : && nonzero_bits (op0, int_cmp_mode) == 1
6284 : 56281301 : && STORE_FLAG_VALUE == 1)
6285 : 93512 : return GET_MODE_SIZE (int_mode) > GET_MODE_SIZE (int_cmp_mode)
6286 : 46756 : ? simplify_gen_unary (ZERO_EXTEND, int_mode, op0, int_cmp_mode)
6287 : 14796 : : lowpart_subreg (int_mode, op0, int_cmp_mode);
6288 : :
6289 : : /* (eq/ne (xor x y) 0) simplifies to (eq/ne x y). */
6290 : 74586208 : if ((code == EQ || code == NE)
6291 : 56234545 : && op1 == const0_rtx
6292 : 30939964 : && op0code == XOR)
6293 : 15749 : return simplify_gen_relational (code, mode, cmp_mode,
6294 : 15749 : XEXP (op0, 0), XEXP (op0, 1));
6295 : :
6296 : : /* (eq/ne (xor x y) x) simplifies to (eq/ne y 0). */
6297 : 56218796 : if ((code == EQ || code == NE)
6298 : 56218796 : && op0code == XOR
6299 : 6216 : && rtx_equal_p (XEXP (op0, 0), op1)
6300 : 0 : && !side_effects_p (XEXP (op0, 0)))
6301 : 0 : return simplify_gen_relational (code, mode, cmp_mode, XEXP (op0, 1),
6302 : 0 : CONST0_RTX (mode));
6303 : :
6304 : : /* Likewise (eq/ne (xor x y) y) simplifies to (eq/ne x 0). */
6305 : 74570459 : if ((code == EQ || code == NE)
6306 : 56218796 : && op0code == XOR
6307 : 6216 : && rtx_equal_p (XEXP (op0, 1), op1)
6308 : 74570593 : && !side_effects_p (XEXP (op0, 1)))
6309 : 134 : return simplify_gen_relational (code, mode, cmp_mode, XEXP (op0, 0),
6310 : 134 : CONST0_RTX (mode));
6311 : :
6312 : : /* (eq/ne (xor x C1) C2) simplifies to (eq/ne x (C1^C2)). */
6313 : 74570325 : if ((code == EQ || code == NE)
6314 : 56218662 : && op0code == XOR
6315 : 6082 : && CONST_SCALAR_INT_P (op1)
6316 : 2909 : && CONST_SCALAR_INT_P (XEXP (op0, 1)))
6317 : 2379 : return simplify_gen_relational (code, mode, cmp_mode, XEXP (op0, 0),
6318 : : simplify_gen_binary (XOR, cmp_mode,
6319 : 2379 : XEXP (op0, 1), op1));
6320 : :
6321 : : /* Simplify eq/ne (and/ior x y) x/y) for targets with a BICS instruction or
6322 : : constant folding if x/y is a constant. */
6323 : 56216283 : if ((code == EQ || code == NE)
6324 : 56216283 : && (op0code == AND || op0code == IOR)
6325 : 3488684 : && !side_effects_p (op1)
6326 : 3488640 : && op1 != CONST0_RTX (cmp_mode))
6327 : : {
6328 : : /* Both (eq/ne (and x y) x) and (eq/ne (ior x y) y) simplify to
6329 : : (eq/ne (and (not y) x) 0). */
6330 : 497477 : if ((op0code == AND && rtx_equal_p (XEXP (op0, 0), op1))
6331 : 988634 : || (op0code == IOR && rtx_equal_p (XEXP (op0, 1), op1)))
6332 : : {
6333 : 26613 : rtx not_y = simplify_gen_unary (NOT, cmp_mode, XEXP (op0, 1),
6334 : : cmp_mode);
6335 : 26613 : rtx lhs = simplify_gen_binary (AND, cmp_mode, not_y, XEXP (op0, 0));
6336 : :
6337 : 26613 : return simplify_gen_relational (code, mode, cmp_mode, lhs,
6338 : 26613 : CONST0_RTX (cmp_mode));
6339 : : }
6340 : :
6341 : : /* Both (eq/ne (and x y) y) and (eq/ne (ior x y) x) simplify to
6342 : : (eq/ne (and (not x) y) 0). */
6343 : 470934 : if ((op0code == AND && rtx_equal_p (XEXP (op0, 1), op1))
6344 : 920682 : || (op0code == IOR && rtx_equal_p (XEXP (op0, 0), op1)))
6345 : : {
6346 : 41357 : rtx not_x = simplify_gen_unary (NOT, cmp_mode, XEXP (op0, 0),
6347 : : cmp_mode);
6348 : 41357 : rtx lhs = simplify_gen_binary (AND, cmp_mode, not_x, XEXP (op0, 1));
6349 : :
6350 : 41357 : return simplify_gen_relational (code, mode, cmp_mode, lhs,
6351 : 41357 : CONST0_RTX (cmp_mode));
6352 : : }
6353 : : }
6354 : :
6355 : : /* (eq/ne (bswap x) C1) simplifies to (eq/ne x C2) with C2 swapped. */
6356 : 74499976 : if ((code == EQ || code == NE)
6357 : 56148313 : && GET_CODE (op0) == BSWAP
6358 : 118 : && CONST_SCALAR_INT_P (op1))
6359 : 31 : return simplify_gen_relational (code, mode, cmp_mode, XEXP (op0, 0),
6360 : : simplify_gen_unary (BSWAP, cmp_mode,
6361 : 31 : op1, cmp_mode));
6362 : :
6363 : : /* (eq/ne (bswap x) (bswap y)) simplifies to (eq/ne x y). */
6364 : 56148282 : if ((code == EQ || code == NE)
6365 : 56148282 : && GET_CODE (op0) == BSWAP
6366 : 87 : && GET_CODE (op1) == BSWAP)
6367 : 0 : return simplify_gen_relational (code, mode, cmp_mode,
6368 : 0 : XEXP (op0, 0), XEXP (op1, 0));
6369 : :
6370 : 74499945 : if (op0code == POPCOUNT && op1 == const0_rtx)
6371 : 0 : switch (code)
6372 : : {
6373 : 0 : case EQ:
6374 : 0 : case LE:
6375 : 0 : case LEU:
6376 : : /* (eq (popcount x) (const_int 0)) -> (eq x (const_int 0)). */
6377 : 0 : return simplify_gen_relational (EQ, mode, GET_MODE (XEXP (op0, 0)),
6378 : 0 : XEXP (op0, 0), const0_rtx);
6379 : :
6380 : 0 : case NE:
6381 : 0 : case GT:
6382 : 0 : case GTU:
6383 : : /* (ne (popcount x) (const_int 0)) -> (ne x (const_int 0)). */
6384 : 0 : return simplify_gen_relational (NE, mode, GET_MODE (XEXP (op0, 0)),
6385 : 0 : XEXP (op0, 0), const0_rtx);
6386 : :
6387 : : default:
6388 : : break;
6389 : : }
6390 : :
6391 : : /* (ne:SI (subreg:QI (ashift:SI x 7) 0) 0) -> (and:SI x 1). */
6392 : 74499945 : if (code == NE
6393 : 29927066 : && op1 == const0_rtx
6394 : 15611979 : && (op0code == TRUNCATE
6395 : 15611979 : || (partial_subreg_p (op0)
6396 : 209339 : && subreg_lowpart_p (op0)))
6397 : 185985 : && SCALAR_INT_MODE_P (mode)
6398 : 74499945 : && STORE_FLAG_VALUE == 1)
6399 : : {
6400 : 36945 : rtx tmp = XEXP (op0, 0);
6401 : 36945 : if (GET_CODE (tmp) == ASHIFT
6402 : 1485 : && GET_MODE (tmp) == mode
6403 : 174 : && CONST_INT_P (XEXP (tmp, 1))
6404 : 174 : && is_int_mode (GET_MODE (op0), &int_mode)
6405 : 37119 : && INTVAL (XEXP (tmp, 1)) == GET_MODE_PRECISION (int_mode) - 1)
6406 : 174 : return simplify_gen_binary (AND, mode, XEXP (tmp, 0), const1_rtx);
6407 : : }
6408 : : return NULL_RTX;
6409 : : }
6410 : :
6411 : : enum
6412 : : {
6413 : : CMP_EQ = 1,
6414 : : CMP_LT = 2,
6415 : : CMP_GT = 4,
6416 : : CMP_LTU = 8,
6417 : : CMP_GTU = 16
6418 : : };
6419 : :
6420 : :
6421 : : /* Convert the known results for EQ, LT, GT, LTU, GTU contained in
6422 : : KNOWN_RESULT to a CONST_INT, based on the requested comparison CODE
6423 : : For KNOWN_RESULT to make sense it should be either CMP_EQ, or the
6424 : : logical OR of one of (CMP_LT, CMP_GT) and one of (CMP_LTU, CMP_GTU).
6425 : : For floating-point comparisons, assume that the operands were ordered. */
6426 : :
6427 : : static rtx
6428 : 542883 : comparison_result (enum rtx_code code, int known_results)
6429 : : {
6430 : 542883 : switch (code)
6431 : : {
6432 : 107096 : case EQ:
6433 : 107096 : case UNEQ:
6434 : 107096 : return (known_results & CMP_EQ) ? const_true_rtx : const0_rtx;
6435 : 405549 : case NE:
6436 : 405549 : case LTGT:
6437 : 405549 : return (known_results & CMP_EQ) ? const0_rtx : const_true_rtx;
6438 : :
6439 : 1212 : case LT:
6440 : 1212 : case UNLT:
6441 : 1212 : return (known_results & CMP_LT) ? const_true_rtx : const0_rtx;
6442 : 234 : case GE:
6443 : 234 : case UNGE:
6444 : 234 : return (known_results & CMP_LT) ? const0_rtx : const_true_rtx;
6445 : :
6446 : 3985 : case GT:
6447 : 3985 : case UNGT:
6448 : 3985 : return (known_results & CMP_GT) ? const_true_rtx : const0_rtx;
6449 : 5890 : case LE:
6450 : 5890 : case UNLE:
6451 : 5890 : return (known_results & CMP_GT) ? const0_rtx : const_true_rtx;
6452 : :
6453 : 1982 : case LTU:
6454 : 1982 : return (known_results & CMP_LTU) ? const_true_rtx : const0_rtx;
6455 : 569 : case GEU:
6456 : 569 : return (known_results & CMP_LTU) ? const0_rtx : const_true_rtx;
6457 : :
6458 : 14468 : case GTU:
6459 : 14468 : return (known_results & CMP_GTU) ? const_true_rtx : const0_rtx;
6460 : 1890 : case LEU:
6461 : 1890 : return (known_results & CMP_GTU) ? const0_rtx : const_true_rtx;
6462 : :
6463 : 0 : case ORDERED:
6464 : 0 : return const_true_rtx;
6465 : 8 : case UNORDERED:
6466 : 8 : return const0_rtx;
6467 : 0 : default:
6468 : 0 : gcc_unreachable ();
6469 : : }
6470 : : }
6471 : :
6472 : : /* Check if the given comparison (done in the given MODE) is actually
6473 : : a tautology or a contradiction. If the mode is VOIDmode, the
6474 : : comparison is done in "infinite precision". If no simplification
6475 : : is possible, this function returns zero. Otherwise, it returns
6476 : : either const_true_rtx or const0_rtx. */
6477 : :
6478 : : rtx
6479 : 116857847 : simplify_const_relational_operation (enum rtx_code code,
6480 : : machine_mode mode,
6481 : : rtx op0, rtx op1)
6482 : : {
6483 : 123031487 : rtx tem;
6484 : 123031487 : rtx trueop0;
6485 : 123031487 : rtx trueop1;
6486 : :
6487 : 123031487 : gcc_assert (mode != VOIDmode
6488 : : || (GET_MODE (op0) == VOIDmode
6489 : : && GET_MODE (op1) == VOIDmode));
6490 : :
6491 : : /* We only handle MODE_CC comparisons that are COMPARE against zero. */
6492 : 123031487 : if (GET_MODE_CLASS (mode) == MODE_CC
6493 : 40062263 : && (op1 != const0_rtx
6494 : 40062263 : || GET_CODE (op0) != COMPARE))
6495 : : return NULL_RTX;
6496 : :
6497 : : /* If op0 is a compare, extract the comparison arguments from it. */
6498 : 95502568 : if (GET_CODE (op0) == COMPARE && op1 == const0_rtx)
6499 : : {
6500 : 12533344 : op1 = XEXP (op0, 1);
6501 : 12533344 : op0 = XEXP (op0, 0);
6502 : :
6503 : 12533344 : if (GET_MODE (op0) != VOIDmode)
6504 : 12438513 : mode = GET_MODE (op0);
6505 : 94831 : else if (GET_MODE (op1) != VOIDmode)
6506 : 85624 : mode = GET_MODE (op1);
6507 : : else
6508 : : return 0;
6509 : : }
6510 : :
6511 : : /* We can't simplify MODE_CC values since we don't know what the
6512 : : actual comparison is. */
6513 : 95493361 : if (GET_MODE_CLASS (GET_MODE (op0)) == MODE_CC)
6514 : : return 0;
6515 : :
6516 : : /* Make sure the constant is second. */
6517 : 95493361 : if (swap_commutative_operands_p (op0, op1))
6518 : : {
6519 : 2751921 : std::swap (op0, op1);
6520 : 2751921 : code = swap_condition (code);
6521 : : }
6522 : :
6523 : 95493361 : trueop0 = avoid_constant_pool_reference (op0);
6524 : 95493361 : trueop1 = avoid_constant_pool_reference (op1);
6525 : :
6526 : : /* For integer comparisons of A and B maybe we can simplify A - B and can
6527 : : then simplify a comparison of that with zero. If A and B are both either
6528 : : a register or a CONST_INT, this can't help; testing for these cases will
6529 : : prevent infinite recursion here and speed things up.
6530 : :
6531 : : We can only do this for EQ and NE comparisons as otherwise we may
6532 : : lose or introduce overflow which we cannot disregard as undefined as
6533 : : we do not know the signedness of the operation on either the left or
6534 : : the right hand side of the comparison. */
6535 : :
6536 : 95493361 : if (INTEGRAL_MODE_P (mode) && trueop1 != const0_rtx
6537 : 46269131 : && (code == EQ || code == NE)
6538 : 29750914 : && ! ((REG_P (op0) || CONST_INT_P (trueop0))
6539 : 21444933 : && (REG_P (op1) || CONST_INT_P (trueop1)))
6540 : 11118603 : && (tem = simplify_binary_operation (MINUS, mode, op0, op1)) != 0
6541 : : /* We cannot do this if tem is a nonzero address. */
6542 : 6173642 : && ! nonzero_address_p (tem))
6543 : 6173640 : return simplify_const_relational_operation (signed_condition (code),
6544 : 6173640 : mode, tem, const0_rtx);
6545 : :
6546 : 89319721 : if (! HONOR_NANS (mode) && code == ORDERED)
6547 : 0 : return const_true_rtx;
6548 : :
6549 : 89319721 : if (! HONOR_NANS (mode) && code == UNORDERED)
6550 : 8 : return const0_rtx;
6551 : :
6552 : : /* For modes without NaNs, if the two operands are equal, we know the
6553 : : result except if they have side-effects. Even with NaNs we know
6554 : : the result of unordered comparisons and, if signaling NaNs are
6555 : : irrelevant, also the result of LT/GT/LTGT. */
6556 : 89319713 : if ((! HONOR_NANS (trueop0)
6557 : 2015216 : || code == UNEQ || code == UNLE || code == UNGE
6558 : : || ((code == LT || code == GT || code == LTGT)
6559 : 767482 : && ! HONOR_SNANS (trueop0)))
6560 : 88180817 : && rtx_equal_p (trueop0, trueop1)
6561 : 89745671 : && ! side_effects_p (trueop0))
6562 : 425958 : return comparison_result (code, CMP_EQ);
6563 : :
6564 : : /* If the operands are floating-point constants, see if we can fold
6565 : : the result. */
6566 : 88893755 : if (CONST_DOUBLE_AS_FLOAT_P (trueop0)
6567 : 1258 : && CONST_DOUBLE_AS_FLOAT_P (trueop1)
6568 : 1258 : && SCALAR_FLOAT_MODE_P (GET_MODE (trueop0)))
6569 : : {
6570 : 1258 : const REAL_VALUE_TYPE *d0 = CONST_DOUBLE_REAL_VALUE (trueop0);
6571 : 1258 : const REAL_VALUE_TYPE *d1 = CONST_DOUBLE_REAL_VALUE (trueop1);
6572 : :
6573 : : /* Comparisons are unordered iff at least one of the values is NaN. */
6574 : 1258 : if (REAL_VALUE_ISNAN (*d0) || REAL_VALUE_ISNAN (*d1))
6575 : 180 : switch (code)
6576 : : {
6577 : 0 : case UNEQ:
6578 : 0 : case UNLT:
6579 : 0 : case UNGT:
6580 : 0 : case UNLE:
6581 : 0 : case UNGE:
6582 : 0 : case NE:
6583 : 0 : case UNORDERED:
6584 : 0 : return const_true_rtx;
6585 : 180 : case EQ:
6586 : 180 : case LT:
6587 : 180 : case GT:
6588 : 180 : case LE:
6589 : 180 : case GE:
6590 : 180 : case LTGT:
6591 : 180 : case ORDERED:
6592 : 180 : return const0_rtx;
6593 : : default:
6594 : : return 0;
6595 : : }
6596 : :
6597 : 1133 : return comparison_result (code,
6598 : 1133 : (real_equal (d0, d1) ? CMP_EQ :
6599 : 1133 : real_less (d0, d1) ? CMP_LT : CMP_GT));
6600 : : }
6601 : :
6602 : : /* Otherwise, see if the operands are both integers. */
6603 : 88892497 : if ((GET_MODE_CLASS (mode) == MODE_INT || mode == VOIDmode)
6604 : 86318669 : && CONST_SCALAR_INT_P (trueop0) && CONST_SCALAR_INT_P (trueop1))
6605 : : {
6606 : : /* It would be nice if we really had a mode here. However, the
6607 : : largest int representable on the target is as good as
6608 : : infinite. */
6609 : 115847 : machine_mode cmode = (mode == VOIDmode) ? MAX_MODE_INT : mode;
6610 : 115847 : rtx_mode_t ptrueop0 = rtx_mode_t (trueop0, cmode);
6611 : 115847 : rtx_mode_t ptrueop1 = rtx_mode_t (trueop1, cmode);
6612 : :
6613 : 115847 : if (wi::eq_p (ptrueop0, ptrueop1))
6614 : 0 : return comparison_result (code, CMP_EQ);
6615 : : else
6616 : : {
6617 : 115847 : int cr = wi::lts_p (ptrueop0, ptrueop1) ? CMP_LT : CMP_GT;
6618 : 115847 : cr |= wi::ltu_p (ptrueop0, ptrueop1) ? CMP_LTU : CMP_GTU;
6619 : 115847 : return comparison_result (code, cr);
6620 : : }
6621 : : }
6622 : :
6623 : : /* Optimize comparisons with upper and lower bounds. */
6624 : 88776650 : scalar_int_mode int_mode;
6625 : 88776650 : if (CONST_INT_P (trueop1)
6626 : 63659026 : && is_a <scalar_int_mode> (mode, &int_mode)
6627 : 63659026 : && HWI_COMPUTABLE_MODE_P (int_mode)
6628 : 151897416 : && !side_effects_p (trueop0))
6629 : : {
6630 : 63034637 : int sign;
6631 : 63034637 : unsigned HOST_WIDE_INT nonzero = nonzero_bits (trueop0, int_mode);
6632 : 63034637 : HOST_WIDE_INT val = INTVAL (trueop1);
6633 : 63034637 : HOST_WIDE_INT mmin, mmax;
6634 : :
6635 : 63034637 : if (code == GEU
6636 : 63034637 : || code == LEU
6637 : 60406376 : || code == GTU
6638 : 60406376 : || code == LTU)
6639 : : sign = 0;
6640 : : else
6641 : 63034637 : sign = 1;
6642 : :
6643 : : /* Get a reduced range if the sign bit is zero. */
6644 : 63034637 : if (nonzero <= (GET_MODE_MASK (int_mode) >> 1))
6645 : : {
6646 : 6029632 : mmin = 0;
6647 : 6029632 : mmax = nonzero;
6648 : : }
6649 : : else
6650 : : {
6651 : 57005005 : rtx mmin_rtx, mmax_rtx;
6652 : 57005005 : get_mode_bounds (int_mode, sign, int_mode, &mmin_rtx, &mmax_rtx);
6653 : :
6654 : 57005005 : mmin = INTVAL (mmin_rtx);
6655 : 57005005 : mmax = INTVAL (mmax_rtx);
6656 : 57005005 : if (sign)
6657 : : {
6658 : 52135700 : unsigned int sign_copies
6659 : 52135700 : = num_sign_bit_copies (trueop0, int_mode);
6660 : :
6661 : 52135700 : mmin >>= (sign_copies - 1);
6662 : 52135700 : mmax >>= (sign_copies - 1);
6663 : : }
6664 : : }
6665 : :
6666 : 63034637 : switch (code)
6667 : : {
6668 : : /* x >= y is always true for y <= mmin, always false for y > mmax. */
6669 : 384627 : case GEU:
6670 : 384627 : if ((unsigned HOST_WIDE_INT) val <= (unsigned HOST_WIDE_INT) mmin)
6671 : 10758 : return const_true_rtx;
6672 : 373869 : if ((unsigned HOST_WIDE_INT) val > (unsigned HOST_WIDE_INT) mmax)
6673 : 54 : return const0_rtx;
6674 : : break;
6675 : 944531 : case GE:
6676 : 944531 : if (val <= mmin)
6677 : 1709 : return const_true_rtx;
6678 : 942822 : if (val > mmax)
6679 : 0 : return const0_rtx;
6680 : : break;
6681 : :
6682 : : /* x <= y is always true for y >= mmax, always false for y < mmin. */
6683 : 2243634 : case LEU:
6684 : 2243634 : if ((unsigned HOST_WIDE_INT) val >= (unsigned HOST_WIDE_INT) mmax)
6685 : 10897 : return const_true_rtx;
6686 : 2232737 : if ((unsigned HOST_WIDE_INT) val < (unsigned HOST_WIDE_INT) mmin)
6687 : 0 : return const0_rtx;
6688 : : break;
6689 : 1989163 : case LE:
6690 : 1989163 : if (val >= mmax)
6691 : 217 : return const_true_rtx;
6692 : 1988946 : if (val < mmin)
6693 : 0 : return const0_rtx;
6694 : : break;
6695 : :
6696 : 23601673 : case EQ:
6697 : : /* x == y is always false for y out of range. */
6698 : 23601673 : if (val < mmin || val > mmax)
6699 : 399 : return const0_rtx;
6700 : : break;
6701 : :
6702 : : /* x > y is always false for y >= mmax, always true for y < mmin. */
6703 : 2178232 : case GTU:
6704 : 2178232 : if ((unsigned HOST_WIDE_INT) val >= (unsigned HOST_WIDE_INT) mmax)
6705 : 126396 : return const0_rtx;
6706 : 2051836 : if ((unsigned HOST_WIDE_INT) val < (unsigned HOST_WIDE_INT) mmin)
6707 : 0 : return const_true_rtx;
6708 : : break;
6709 : 1888170 : case GT:
6710 : 1888170 : if (val >= mmax)
6711 : 92 : return const0_rtx;
6712 : 1888078 : if (val < mmin)
6713 : 5 : return const_true_rtx;
6714 : : break;
6715 : :
6716 : : /* x < y is always false for y <= mmin, always true for y > mmax. */
6717 : 580121 : case LTU:
6718 : 580121 : if ((unsigned HOST_WIDE_INT) val <= (unsigned HOST_WIDE_INT) mmin)
6719 : 2826 : return const0_rtx;
6720 : 577295 : if ((unsigned HOST_WIDE_INT) val > (unsigned HOST_WIDE_INT) mmax)
6721 : 67895 : return const_true_rtx;
6722 : : break;
6723 : 1039102 : case LT:
6724 : 1039102 : if (val <= mmin)
6725 : 2038 : return const0_rtx;
6726 : 1037064 : if (val > mmax)
6727 : 3194 : return const_true_rtx;
6728 : : break;
6729 : :
6730 : 28185384 : case NE:
6731 : : /* x != y is always true for y out of range. */
6732 : 28185384 : if (val < mmin || val > mmax)
6733 : 140 : return const_true_rtx;
6734 : : break;
6735 : :
6736 : : default:
6737 : : break;
6738 : : }
6739 : : }
6740 : :
6741 : : /* Optimize integer comparisons with zero. */
6742 : 88550030 : if (is_a <scalar_int_mode> (mode, &int_mode)
6743 : 86018734 : && trueop1 == const0_rtx
6744 : 46390147 : && !side_effects_p (trueop0))
6745 : : {
6746 : : /* Some addresses are known to be nonzero. We don't know
6747 : : their sign, but equality comparisons are known. */
6748 : 46302309 : if (nonzero_address_p (trueop0))
6749 : : {
6750 : 435 : if (code == EQ || code == LEU)
6751 : 279 : return const0_rtx;
6752 : 156 : if (code == NE || code == GTU)
6753 : 156 : return const_true_rtx;
6754 : : }
6755 : :
6756 : : /* See if the first operand is an IOR with a constant. If so, we
6757 : : may be able to determine the result of this comparison. */
6758 : 46301874 : if (GET_CODE (op0) == IOR)
6759 : : {
6760 : 582907 : rtx inner_const = avoid_constant_pool_reference (XEXP (op0, 1));
6761 : 582907 : if (CONST_INT_P (inner_const) && inner_const != const0_rtx)
6762 : : {
6763 : 276 : int sign_bitnum = GET_MODE_PRECISION (int_mode) - 1;
6764 : 552 : int has_sign = (HOST_BITS_PER_WIDE_INT >= sign_bitnum
6765 : 276 : && (UINTVAL (inner_const)
6766 : 276 : & (HOST_WIDE_INT_1U
6767 : : << sign_bitnum)));
6768 : :
6769 : 276 : switch (code)
6770 : : {
6771 : : case EQ:
6772 : : case LEU:
6773 : : return const0_rtx;
6774 : 4 : case NE:
6775 : 4 : case GTU:
6776 : 4 : return const_true_rtx;
6777 : 68 : case LT:
6778 : 68 : case LE:
6779 : 68 : if (has_sign)
6780 : 0 : return const_true_rtx;
6781 : : break;
6782 : 200 : case GT:
6783 : 200 : case GE:
6784 : 200 : if (has_sign)
6785 : : return const0_rtx;
6786 : : break;
6787 : : default:
6788 : : break;
6789 : : }
6790 : : }
6791 : : }
6792 : : }
6793 : :
6794 : : /* Optimize comparison of ABS with zero. */
6795 : 46628053 : if (trueop1 == CONST0_RTX (mode) && !side_effects_p (trueop0)
6796 : 135089381 : && (GET_CODE (trueop0) == ABS
6797 : 46539475 : || (GET_CODE (trueop0) == FLOAT_EXTEND
6798 : 46 : && GET_CODE (XEXP (trueop0, 0)) == ABS)))
6799 : : {
6800 : 511 : switch (code)
6801 : : {
6802 : 36 : case LT:
6803 : : /* Optimize abs(x) < 0.0. */
6804 : 36 : if (!INTEGRAL_MODE_P (mode) && !HONOR_SNANS (mode))
6805 : 0 : return const0_rtx;
6806 : : break;
6807 : :
6808 : 42 : case GE:
6809 : : /* Optimize abs(x) >= 0.0. */
6810 : 42 : if (!INTEGRAL_MODE_P (mode) && !HONOR_NANS (mode))
6811 : 0 : return const_true_rtx;
6812 : : break;
6813 : :
6814 : 0 : case UNGE:
6815 : : /* Optimize ! (abs(x) < 0.0). */
6816 : 0 : return const_true_rtx;
6817 : :
6818 : : default:
6819 : : break;
6820 : : }
6821 : : }
6822 : :
6823 : : return 0;
6824 : : }
6825 : :
6826 : : /* Recognize expressions of the form (X CMP 0) ? VAL : OP (X)
6827 : : where OP is CLZ or CTZ and VAL is the value from CLZ_DEFINED_VALUE_AT_ZERO
6828 : : or CTZ_DEFINED_VALUE_AT_ZERO respectively and return OP (X) if the expression
6829 : : can be simplified to that or NULL_RTX if not.
6830 : : Assume X is compared against zero with CMP_CODE and the true
6831 : : arm is TRUE_VAL and the false arm is FALSE_VAL. */
6832 : :
6833 : : rtx
6834 : 28171273 : simplify_context::simplify_cond_clz_ctz (rtx x, rtx_code cmp_code,
6835 : : rtx true_val, rtx false_val)
6836 : : {
6837 : 28171273 : if (cmp_code != EQ && cmp_code != NE)
6838 : : return NULL_RTX;
6839 : :
6840 : : /* Result on X == 0 and X !=0 respectively. */
6841 : 20464219 : rtx on_zero, on_nonzero;
6842 : 20464219 : if (cmp_code == EQ)
6843 : : {
6844 : : on_zero = true_val;
6845 : : on_nonzero = false_val;
6846 : : }
6847 : : else
6848 : : {
6849 : 10950013 : on_zero = false_val;
6850 : 10950013 : on_nonzero = true_val;
6851 : : }
6852 : :
6853 : 20464219 : rtx_code op_code = GET_CODE (on_nonzero);
6854 : 20464219 : if ((op_code != CLZ && op_code != CTZ)
6855 : 1799 : || !rtx_equal_p (XEXP (on_nonzero, 0), x)
6856 : 20465132 : || !CONST_INT_P (on_zero))
6857 : 20463938 : return NULL_RTX;
6858 : :
6859 : 281 : HOST_WIDE_INT op_val;
6860 : 281 : scalar_int_mode mode ATTRIBUTE_UNUSED
6861 : 281 : = as_a <scalar_int_mode> (GET_MODE (XEXP (on_nonzero, 0)));
6862 : 0 : if (((op_code == CLZ && CLZ_DEFINED_VALUE_AT_ZERO (mode, op_val))
6863 : 562 : || (op_code == CTZ && CTZ_DEFINED_VALUE_AT_ZERO (mode, op_val)))
6864 : 305 : && op_val == INTVAL (on_zero))
6865 : : return on_nonzero;
6866 : :
6867 : : return NULL_RTX;
6868 : : }
6869 : :
6870 : : /* Try to simplify X given that it appears within operand OP of a
6871 : : VEC_MERGE operation whose mask is MASK. X need not use the same
6872 : : vector mode as the VEC_MERGE, but it must have the same number of
6873 : : elements.
6874 : :
6875 : : Return the simplified X on success, otherwise return NULL_RTX. */
6876 : :
6877 : : rtx
6878 : 1389751 : simplify_context::simplify_merge_mask (rtx x, rtx mask, int op)
6879 : : {
6880 : 1389751 : gcc_assert (VECTOR_MODE_P (GET_MODE (x)));
6881 : 2779502 : poly_uint64 nunits = GET_MODE_NUNITS (GET_MODE (x));
6882 : 1389751 : if (GET_CODE (x) == VEC_MERGE && rtx_equal_p (XEXP (x, 2), mask))
6883 : : {
6884 : 5436 : if (side_effects_p (XEXP (x, 1 - op)))
6885 : : return NULL_RTX;
6886 : :
6887 : 5188 : return XEXP (x, op);
6888 : : }
6889 : 1384315 : if (UNARY_P (x)
6890 : 175149 : && VECTOR_MODE_P (GET_MODE (XEXP (x, 0)))
6891 : 1445991 : && known_eq (GET_MODE_NUNITS (GET_MODE (XEXP (x, 0))), nunits))
6892 : : {
6893 : 25959 : rtx top0 = simplify_merge_mask (XEXP (x, 0), mask, op);
6894 : 25959 : if (top0)
6895 : 496 : return simplify_gen_unary (GET_CODE (x), GET_MODE (x), top0,
6896 : 496 : GET_MODE (XEXP (x, 0)));
6897 : : }
6898 : 1383819 : if (BINARY_P (x)
6899 : 149635 : && VECTOR_MODE_P (GET_MODE (XEXP (x, 0)))
6900 : 295996 : && known_eq (GET_MODE_NUNITS (GET_MODE (XEXP (x, 0))), nunits)
6901 : 121290 : && VECTOR_MODE_P (GET_MODE (XEXP (x, 1)))
6902 : 1562477 : && known_eq (GET_MODE_NUNITS (GET_MODE (XEXP (x, 1))), nunits))
6903 : : {
6904 : 89329 : rtx top0 = simplify_merge_mask (XEXP (x, 0), mask, op);
6905 : 89329 : rtx top1 = simplify_merge_mask (XEXP (x, 1), mask, op);
6906 : 89329 : if (top0 || top1)
6907 : : {
6908 : 767 : if (COMPARISON_P (x))
6909 : 0 : return simplify_gen_relational (GET_CODE (x), GET_MODE (x),
6910 : 0 : GET_MODE (XEXP (x, 0)) != VOIDmode
6911 : : ? GET_MODE (XEXP (x, 0))
6912 : 0 : : GET_MODE (XEXP (x, 1)),
6913 : : top0 ? top0 : XEXP (x, 0),
6914 : 0 : top1 ? top1 : XEXP (x, 1));
6915 : : else
6916 : 767 : return simplify_gen_binary (GET_CODE (x), GET_MODE (x),
6917 : : top0 ? top0 : XEXP (x, 0),
6918 : 767 : top1 ? top1 : XEXP (x, 1));
6919 : : }
6920 : : }
6921 : 1383052 : if (GET_RTX_CLASS (GET_CODE (x)) == RTX_TERNARY
6922 : 26284 : && VECTOR_MODE_P (GET_MODE (XEXP (x, 0)))
6923 : 52568 : && known_eq (GET_MODE_NUNITS (GET_MODE (XEXP (x, 0))), nunits)
6924 : 26284 : && VECTOR_MODE_P (GET_MODE (XEXP (x, 1)))
6925 : 52568 : && known_eq (GET_MODE_NUNITS (GET_MODE (XEXP (x, 1))), nunits)
6926 : 26284 : && VECTOR_MODE_P (GET_MODE (XEXP (x, 2)))
6927 : 1391054 : && known_eq (GET_MODE_NUNITS (GET_MODE (XEXP (x, 2))), nunits))
6928 : : {
6929 : 4001 : rtx top0 = simplify_merge_mask (XEXP (x, 0), mask, op);
6930 : 4001 : rtx top1 = simplify_merge_mask (XEXP (x, 1), mask, op);
6931 : 4001 : rtx top2 = simplify_merge_mask (XEXP (x, 2), mask, op);
6932 : 4001 : if (top0 || top1 || top2)
6933 : 496 : return simplify_gen_ternary (GET_CODE (x), GET_MODE (x),
6934 : 496 : GET_MODE (XEXP (x, 0)),
6935 : : top0 ? top0 : XEXP (x, 0),
6936 : : top1 ? top1 : XEXP (x, 1),
6937 : 496 : top2 ? top2 : XEXP (x, 2));
6938 : : }
6939 : : return NULL_RTX;
6940 : : }
6941 : :
6942 : :
6943 : : /* Simplify CODE, an operation with result mode MODE and three operands,
6944 : : OP0, OP1, and OP2. OP0_MODE was the mode of OP0 before it became
6945 : : a constant. Return 0 if no simplifications is possible. */
6946 : :
6947 : : rtx
6948 : 38151724 : simplify_context::simplify_ternary_operation (rtx_code code, machine_mode mode,
6949 : : machine_mode op0_mode,
6950 : : rtx op0, rtx op1, rtx op2)
6951 : : {
6952 : 38151724 : bool any_change = false;
6953 : 38151724 : rtx tem, trueop2;
6954 : 38151724 : scalar_int_mode int_mode, int_op0_mode;
6955 : 38151724 : unsigned int n_elts;
6956 : :
6957 : 38151724 : switch (code)
6958 : : {
6959 : 328938 : case FMA:
6960 : : /* Simplify negations around the multiplication. */
6961 : : /* -a * -b + c => a * b + c. */
6962 : 328938 : if (GET_CODE (op0) == NEG)
6963 : : {
6964 : 86615 : tem = simplify_unary_operation (NEG, mode, op1, mode);
6965 : 86615 : if (tem)
6966 : 231 : op1 = tem, op0 = XEXP (op0, 0), any_change = true;
6967 : : }
6968 : 242323 : else if (GET_CODE (op1) == NEG)
6969 : : {
6970 : 1094 : tem = simplify_unary_operation (NEG, mode, op0, mode);
6971 : 1094 : if (tem)
6972 : 0 : op0 = tem, op1 = XEXP (op1, 0), any_change = true;
6973 : : }
6974 : :
6975 : : /* Canonicalize the two multiplication operands. */
6976 : : /* a * -b + c => -b * a + c. */
6977 : 328938 : if (swap_commutative_operands_p (op0, op1))
6978 : : std::swap (op0, op1), any_change = true;
6979 : :
6980 : 303479 : if (any_change)
6981 : 25680 : return gen_rtx_FMA (mode, op0, op1, op2);
6982 : : return NULL_RTX;
6983 : :
6984 : 561657 : case SIGN_EXTRACT:
6985 : 561657 : case ZERO_EXTRACT:
6986 : 561657 : if (CONST_INT_P (op0)
6987 : 15674 : && CONST_INT_P (op1)
6988 : 15674 : && CONST_INT_P (op2)
6989 : 38151767 : && is_a <scalar_int_mode> (mode, &int_mode)
6990 : 43 : && INTVAL (op1) + INTVAL (op2) <= GET_MODE_PRECISION (int_mode)
6991 : 561700 : && HWI_COMPUTABLE_MODE_P (int_mode))
6992 : : {
6993 : : /* Extracting a bit-field from a constant */
6994 : 43 : unsigned HOST_WIDE_INT val = UINTVAL (op0);
6995 : 43 : HOST_WIDE_INT op1val = INTVAL (op1);
6996 : 43 : HOST_WIDE_INT op2val = INTVAL (op2);
6997 : 43 : if (!BITS_BIG_ENDIAN)
6998 : 43 : val >>= op2val;
6999 : : else if (is_a <scalar_int_mode> (op0_mode, &int_op0_mode))
7000 : : val >>= GET_MODE_PRECISION (int_op0_mode) - op2val - op1val;
7001 : : else
7002 : : /* Not enough information to calculate the bit position. */
7003 : : break;
7004 : :
7005 : 43 : if (HOST_BITS_PER_WIDE_INT != op1val)
7006 : : {
7007 : : /* First zero-extend. */
7008 : 40 : val &= (HOST_WIDE_INT_1U << op1val) - 1;
7009 : : /* If desired, propagate sign bit. */
7010 : 40 : if (code == SIGN_EXTRACT
7011 : 5 : && (val & (HOST_WIDE_INT_1U << (op1val - 1)))
7012 : 5 : != 0)
7013 : 1 : val |= ~ ((HOST_WIDE_INT_1U << op1val) - 1);
7014 : : }
7015 : :
7016 : 43 : return gen_int_mode (val, int_mode);
7017 : : }
7018 : : break;
7019 : :
7020 : 36596174 : case IF_THEN_ELSE:
7021 : 36596174 : if (CONST_INT_P (op0))
7022 : 283863 : return op0 != const0_rtx ? op1 : op2;
7023 : :
7024 : : /* Convert c ? a : a into "a". */
7025 : 36403913 : if (rtx_equal_p (op1, op2) && ! side_effects_p (op0))
7026 : : return op1;
7027 : :
7028 : : /* Convert a != b ? a : b into "a". */
7029 : 36401022 : if (GET_CODE (op0) == NE
7030 : 14292588 : && ! side_effects_p (op0)
7031 : 14254868 : && ! HONOR_NANS (mode)
7032 : 14251037 : && ! HONOR_SIGNED_ZEROS (mode)
7033 : 50652059 : && ((rtx_equal_p (XEXP (op0, 0), op1)
7034 : 74157 : && rtx_equal_p (XEXP (op0, 1), op2))
7035 : 14251018 : || (rtx_equal_p (XEXP (op0, 0), op2)
7036 : 3342 : && rtx_equal_p (XEXP (op0, 1), op1))))
7037 : 161 : return op1;
7038 : :
7039 : : /* Convert a == b ? a : b into "b". */
7040 : 36400861 : if (GET_CODE (op0) == EQ
7041 : 11591057 : && ! side_effects_p (op0)
7042 : 11581021 : && ! HONOR_NANS (mode)
7043 : 11479930 : && ! HONOR_SIGNED_ZEROS (mode)
7044 : 47880791 : && ((rtx_equal_p (XEXP (op0, 0), op1)
7045 : 14382 : && rtx_equal_p (XEXP (op0, 1), op2))
7046 : 11479912 : || (rtx_equal_p (XEXP (op0, 0), op2)
7047 : 6622 : && rtx_equal_p (XEXP (op0, 1), op1))))
7048 : 29 : return op2;
7049 : :
7050 : : /* Convert a != 0 ? -a : 0 into "-a". */
7051 : 36400832 : if (GET_CODE (op0) == NE
7052 : 14292427 : && ! side_effects_p (op0)
7053 : 14254707 : && ! HONOR_NANS (mode)
7054 : 14250876 : && ! HONOR_SIGNED_ZEROS (mode)
7055 : 14250876 : && XEXP (op0, 1) == CONST0_RTX (mode)
7056 : 10946174 : && op2 == CONST0_RTX (mode)
7057 : 75907 : && GET_CODE (op1) == NEG
7058 : 36400880 : && rtx_equal_p (XEXP (op0, 0), XEXP (op1, 0)))
7059 : : return op1;
7060 : :
7061 : : /* Convert a == 0 ? 0 : -a into "-a". */
7062 : 36400827 : if (GET_CODE (op0) == EQ
7063 : 11591028 : && ! side_effects_p (op0)
7064 : 11580992 : && ! HONOR_NANS (mode)
7065 : 11479901 : && ! HONOR_SIGNED_ZEROS (mode)
7066 : 11479901 : && op1 == CONST0_RTX (mode)
7067 : 38555 : && XEXP (op0, 1) == CONST0_RTX (mode)
7068 : 19933 : && GET_CODE (op2) == NEG
7069 : 36400831 : && rtx_equal_p (XEXP (op0, 0), XEXP (op2, 0)))
7070 : : return op2;
7071 : :
7072 : : /* Convert (!c) != {0,...,0} ? a : b into
7073 : : c != {0,...,0} ? b : a for vector modes. */
7074 : 36400823 : if (VECTOR_MODE_P (GET_MODE (op1))
7075 : 11439 : && GET_CODE (op0) == NE
7076 : 459 : && GET_CODE (XEXP (op0, 0)) == NOT
7077 : 0 : && GET_CODE (XEXP (op0, 1)) == CONST_VECTOR)
7078 : : {
7079 : 0 : rtx cv = XEXP (op0, 1);
7080 : 0 : int nunits;
7081 : 0 : bool ok = true;
7082 : 0 : if (!CONST_VECTOR_NUNITS (cv).is_constant (&nunits))
7083 : : ok = false;
7084 : : else
7085 : 0 : for (int i = 0; i < nunits; ++i)
7086 : 0 : if (CONST_VECTOR_ELT (cv, i) != const0_rtx)
7087 : : {
7088 : : ok = false;
7089 : : break;
7090 : : }
7091 : 0 : if (ok)
7092 : : {
7093 : 0 : rtx new_op0 = gen_rtx_NE (GET_MODE (op0),
7094 : : XEXP (XEXP (op0, 0), 0),
7095 : : XEXP (op0, 1));
7096 : 0 : rtx retval = gen_rtx_IF_THEN_ELSE (mode, new_op0, op2, op1);
7097 : 0 : return retval;
7098 : : }
7099 : : }
7100 : :
7101 : : /* Convert x == 0 ? N : clz (x) into clz (x) when
7102 : : CLZ_DEFINED_VALUE_AT_ZERO is defined to N for the mode of x.
7103 : : Similarly for ctz (x). */
7104 : 36399874 : if (COMPARISON_P (op0) && !side_effects_p (op0)
7105 : 72716296 : && XEXP (op0, 1) == const0_rtx)
7106 : : {
7107 : 28171273 : rtx simplified
7108 : 28171273 : = simplify_cond_clz_ctz (XEXP (op0, 0), GET_CODE (op0),
7109 : : op1, op2);
7110 : 28171273 : if (simplified)
7111 : : return simplified;
7112 : : }
7113 : :
7114 : 36400823 : if (COMPARISON_P (op0) && ! side_effects_p (op0))
7115 : : {
7116 : 72630946 : machine_mode cmp_mode = (GET_MODE (XEXP (op0, 0)) == VOIDmode
7117 : 36315473 : ? GET_MODE (XEXP (op0, 1))
7118 : : : GET_MODE (XEXP (op0, 0)));
7119 : 36315473 : rtx temp;
7120 : :
7121 : : /* Look for happy constants in op1 and op2. */
7122 : 36315473 : if (CONST_INT_P (op1) && CONST_INT_P (op2))
7123 : : {
7124 : 166015 : HOST_WIDE_INT t = INTVAL (op1);
7125 : 166015 : HOST_WIDE_INT f = INTVAL (op2);
7126 : :
7127 : 166015 : if (t == STORE_FLAG_VALUE && f == 0)
7128 : 30252 : code = GET_CODE (op0);
7129 : 135763 : else if (t == 0 && f == STORE_FLAG_VALUE)
7130 : : {
7131 : 31454 : enum rtx_code tmp;
7132 : 31454 : tmp = reversed_comparison_code (op0, NULL);
7133 : 31454 : if (tmp == UNKNOWN)
7134 : : break;
7135 : : code = tmp;
7136 : : }
7137 : : else
7138 : : break;
7139 : :
7140 : 56351 : return simplify_gen_relational (code, mode, cmp_mode,
7141 : 56351 : XEXP (op0, 0), XEXP (op0, 1));
7142 : : }
7143 : :
7144 : 36149458 : temp = simplify_relational_operation (GET_CODE (op0), op0_mode,
7145 : : cmp_mode, XEXP (op0, 0),
7146 : : XEXP (op0, 1));
7147 : :
7148 : : /* See if any simplifications were possible. */
7149 : 36149458 : if (temp)
7150 : : {
7151 : 5731 : if (CONST_INT_P (temp))
7152 : 92 : return temp == const0_rtx ? op2 : op1;
7153 : 5682 : else if (temp)
7154 : 5682 : return gen_rtx_IF_THEN_ELSE (mode, temp, op1, op2);
7155 : : }
7156 : : }
7157 : : break;
7158 : :
7159 : 664955 : case VEC_MERGE:
7160 : 664955 : gcc_assert (GET_MODE (op0) == mode);
7161 : 664955 : gcc_assert (GET_MODE (op1) == mode);
7162 : 664955 : gcc_assert (VECTOR_MODE_P (mode));
7163 : 664955 : trueop2 = avoid_constant_pool_reference (op2);
7164 : 664955 : if (CONST_INT_P (trueop2)
7165 : 1009157 : && GET_MODE_NUNITS (mode).is_constant (&n_elts))
7166 : : {
7167 : 344202 : unsigned HOST_WIDE_INT sel = UINTVAL (trueop2);
7168 : 344202 : unsigned HOST_WIDE_INT mask;
7169 : 344202 : if (n_elts == HOST_BITS_PER_WIDE_INT)
7170 : : mask = -1;
7171 : : else
7172 : 343028 : mask = (HOST_WIDE_INT_1U << n_elts) - 1;
7173 : :
7174 : 344202 : if (!(sel & mask) && !side_effects_p (op0))
7175 : : return op1;
7176 : 343663 : if ((sel & mask) == mask && !side_effects_p (op1))
7177 : : return op0;
7178 : :
7179 : 332802 : rtx trueop0 = avoid_constant_pool_reference (op0);
7180 : 332802 : rtx trueop1 = avoid_constant_pool_reference (op1);
7181 : 332802 : if (GET_CODE (trueop0) == CONST_VECTOR
7182 : 9145 : && GET_CODE (trueop1) == CONST_VECTOR)
7183 : : {
7184 : 4406 : rtvec v = rtvec_alloc (n_elts);
7185 : 4406 : unsigned int i;
7186 : :
7187 : 51534 : for (i = 0; i < n_elts; i++)
7188 : 42722 : RTVEC_ELT (v, i) = ((sel & (HOST_WIDE_INT_1U << i))
7189 : 42722 : ? CONST_VECTOR_ELT (trueop0, i)
7190 : 23791 : : CONST_VECTOR_ELT (trueop1, i));
7191 : 4406 : return gen_rtx_CONST_VECTOR (mode, v);
7192 : : }
7193 : :
7194 : : /* Replace (vec_merge (vec_merge a b m) c n) with (vec_merge b c n)
7195 : : if no element from a appears in the result. */
7196 : 328396 : if (GET_CODE (op0) == VEC_MERGE)
7197 : : {
7198 : 19496 : tem = avoid_constant_pool_reference (XEXP (op0, 2));
7199 : 19496 : if (CONST_INT_P (tem))
7200 : : {
7201 : 1208 : unsigned HOST_WIDE_INT sel0 = UINTVAL (tem);
7202 : 1208 : if (!(sel & sel0 & mask) && !side_effects_p (XEXP (op0, 0)))
7203 : 106 : return simplify_gen_ternary (code, mode, mode,
7204 : 106 : XEXP (op0, 1), op1, op2);
7205 : 1102 : if (!(sel & ~sel0 & mask) && !side_effects_p (XEXP (op0, 1)))
7206 : 857 : return simplify_gen_ternary (code, mode, mode,
7207 : 857 : XEXP (op0, 0), op1, op2);
7208 : : }
7209 : : }
7210 : 327433 : if (GET_CODE (op1) == VEC_MERGE)
7211 : : {
7212 : 549 : tem = avoid_constant_pool_reference (XEXP (op1, 2));
7213 : 549 : if (CONST_INT_P (tem))
7214 : : {
7215 : 521 : unsigned HOST_WIDE_INT sel1 = UINTVAL (tem);
7216 : 521 : if (!(~sel & sel1 & mask) && !side_effects_p (XEXP (op1, 0)))
7217 : 108 : return simplify_gen_ternary (code, mode, mode,
7218 : 108 : op0, XEXP (op1, 1), op2);
7219 : 413 : if (!(~sel & ~sel1 & mask) && !side_effects_p (XEXP (op1, 1)))
7220 : 1 : return simplify_gen_ternary (code, mode, mode,
7221 : 1 : op0, XEXP (op1, 0), op2);
7222 : : }
7223 : : }
7224 : :
7225 : : /* Replace (vec_merge (vec_duplicate (vec_select a parallel (i))) a 1 << i)
7226 : : with a. */
7227 : 327324 : if (GET_CODE (op0) == VEC_DUPLICATE
7228 : 134043 : && GET_CODE (XEXP (op0, 0)) == VEC_SELECT
7229 : 565 : && GET_CODE (XEXP (XEXP (op0, 0), 1)) == PARALLEL
7230 : 328454 : && known_eq (GET_MODE_NUNITS (GET_MODE (XEXP (op0, 0))), 1))
7231 : : {
7232 : 499 : tem = XVECEXP ((XEXP (XEXP (op0, 0), 1)), 0, 0);
7233 : 499 : if (CONST_INT_P (tem) && CONST_INT_P (op2))
7234 : : {
7235 : 499 : if (XEXP (XEXP (op0, 0), 0) == op1
7236 : 2 : && UINTVAL (op2) == HOST_WIDE_INT_1U << UINTVAL (tem))
7237 : : return op1;
7238 : : }
7239 : : }
7240 : : /* Replace (vec_merge (vec_duplicate (X)) (const_vector [A, B])
7241 : : (const_int N))
7242 : : with (vec_concat (X) (B)) if N == 1 or
7243 : : (vec_concat (A) (X)) if N == 2. */
7244 : 327322 : if (GET_CODE (op0) == VEC_DUPLICATE
7245 : 134041 : && GET_CODE (op1) == CONST_VECTOR
7246 : 129942 : && known_eq (CONST_VECTOR_NUNITS (op1), 2)
7247 : 1228 : && known_eq (GET_MODE_NUNITS (GET_MODE (op0)), 2)
7248 : 327936 : && IN_RANGE (sel, 1, 2))
7249 : : {
7250 : 612 : rtx newop0 = XEXP (op0, 0);
7251 : 612 : rtx newop1 = CONST_VECTOR_ELT (op1, 2 - sel);
7252 : 612 : if (sel == 2)
7253 : 126 : std::swap (newop0, newop1);
7254 : 612 : return simplify_gen_binary (VEC_CONCAT, mode, newop0, newop1);
7255 : : }
7256 : : /* Replace (vec_merge (vec_duplicate x) (vec_concat (y) (z)) (const_int N))
7257 : : with (vec_concat x z) if N == 1, or (vec_concat y x) if N == 2.
7258 : : Only applies for vectors of two elements. */
7259 : 326710 : if (GET_CODE (op0) == VEC_DUPLICATE
7260 : 133429 : && GET_CODE (op1) == VEC_CONCAT
7261 : 0 : && known_eq (GET_MODE_NUNITS (GET_MODE (op0)), 2)
7262 : 0 : && known_eq (GET_MODE_NUNITS (GET_MODE (op1)), 2)
7263 : 326710 : && IN_RANGE (sel, 1, 2))
7264 : : {
7265 : 0 : rtx newop0 = XEXP (op0, 0);
7266 : 0 : rtx newop1 = XEXP (op1, 2 - sel);
7267 : 0 : rtx otherop = XEXP (op1, sel - 1);
7268 : 0 : if (sel == 2)
7269 : 0 : std::swap (newop0, newop1);
7270 : : /* Don't want to throw away the other part of the vec_concat if
7271 : : it has side-effects. */
7272 : 0 : if (!side_effects_p (otherop))
7273 : 0 : return simplify_gen_binary (VEC_CONCAT, mode, newop0, newop1);
7274 : : }
7275 : :
7276 : : /* Replace:
7277 : :
7278 : : (vec_merge:outer (vec_duplicate:outer x:inner)
7279 : : (subreg:outer y:inner 0)
7280 : : (const_int N))
7281 : :
7282 : : with (vec_concat:outer x:inner y:inner) if N == 1,
7283 : : or (vec_concat:outer y:inner x:inner) if N == 2.
7284 : :
7285 : : Implicitly, this means we have a paradoxical subreg, but such
7286 : : a check is cheap, so make it anyway.
7287 : :
7288 : : Only applies for vectors of two elements. */
7289 : 326710 : if (GET_CODE (op0) == VEC_DUPLICATE
7290 : 133429 : && GET_CODE (op1) == SUBREG
7291 : 47812 : && GET_MODE (op1) == GET_MODE (op0)
7292 : 47812 : && GET_MODE (SUBREG_REG (op1)) == GET_MODE (XEXP (op0, 0))
7293 : 0 : && paradoxical_subreg_p (op1)
7294 : 0 : && subreg_lowpart_p (op1)
7295 : 0 : && known_eq (GET_MODE_NUNITS (GET_MODE (op0)), 2)
7296 : 0 : && known_eq (GET_MODE_NUNITS (GET_MODE (op1)), 2)
7297 : 326710 : && IN_RANGE (sel, 1, 2))
7298 : : {
7299 : 0 : rtx newop0 = XEXP (op0, 0);
7300 : 0 : rtx newop1 = SUBREG_REG (op1);
7301 : 0 : if (sel == 2)
7302 : 0 : std::swap (newop0, newop1);
7303 : 0 : return simplify_gen_binary (VEC_CONCAT, mode, newop0, newop1);
7304 : : }
7305 : :
7306 : : /* Same as above but with switched operands:
7307 : : Replace (vec_merge:outer (subreg:outer x:inner 0)
7308 : : (vec_duplicate:outer y:inner)
7309 : : (const_int N))
7310 : :
7311 : : with (vec_concat:outer x:inner y:inner) if N == 1,
7312 : : or (vec_concat:outer y:inner x:inner) if N == 2. */
7313 : 326710 : if (GET_CODE (op1) == VEC_DUPLICATE
7314 : 18765 : && GET_CODE (op0) == SUBREG
7315 : 15997 : && GET_MODE (op0) == GET_MODE (op1)
7316 : 15997 : && GET_MODE (SUBREG_REG (op0)) == GET_MODE (XEXP (op1, 0))
7317 : 0 : && paradoxical_subreg_p (op0)
7318 : 0 : && subreg_lowpart_p (op0)
7319 : 0 : && known_eq (GET_MODE_NUNITS (GET_MODE (op1)), 2)
7320 : 0 : && known_eq (GET_MODE_NUNITS (GET_MODE (op0)), 2)
7321 : 326710 : && IN_RANGE (sel, 1, 2))
7322 : : {
7323 : 0 : rtx newop0 = SUBREG_REG (op0);
7324 : 0 : rtx newop1 = XEXP (op1, 0);
7325 : 0 : if (sel == 2)
7326 : 0 : std::swap (newop0, newop1);
7327 : 0 : return simplify_gen_binary (VEC_CONCAT, mode, newop0, newop1);
7328 : : }
7329 : :
7330 : : /* Replace (vec_merge (vec_duplicate x) (vec_duplicate y)
7331 : : (const_int n))
7332 : : with (vec_concat x y) or (vec_concat y x) depending on value
7333 : : of N. */
7334 : 326710 : if (GET_CODE (op0) == VEC_DUPLICATE
7335 : 133429 : && GET_CODE (op1) == VEC_DUPLICATE
7336 : 194 : && known_eq (GET_MODE_NUNITS (GET_MODE (op0)), 2)
7337 : 0 : && known_eq (GET_MODE_NUNITS (GET_MODE (op1)), 2)
7338 : 326710 : && IN_RANGE (sel, 1, 2))
7339 : : {
7340 : 0 : rtx newop0 = XEXP (op0, 0);
7341 : 0 : rtx newop1 = XEXP (op1, 0);
7342 : 0 : if (sel == 2)
7343 : 0 : std::swap (newop0, newop1);
7344 : :
7345 : 0 : return simplify_gen_binary (VEC_CONCAT, mode, newop0, newop1);
7346 : : }
7347 : : }
7348 : :
7349 : 647463 : if (rtx_equal_p (op0, op1)
7350 : 647463 : && !side_effects_p (op2) && !side_effects_p (op1))
7351 : : return op0;
7352 : :
7353 : 647205 : if (!side_effects_p (op2))
7354 : : {
7355 : 643929 : rtx top0
7356 : 643929 : = may_trap_p (op0) ? NULL_RTX : simplify_merge_mask (op0, op2, 0);
7357 : 643929 : rtx top1
7358 : 643929 : = may_trap_p (op1) ? NULL_RTX : simplify_merge_mask (op1, op2, 1);
7359 : 643929 : if (top0 || top1)
7360 : 762 : return simplify_gen_ternary (code, mode, mode,
7361 : : top0 ? top0 : op0,
7362 : 578 : top1 ? top1 : op1, op2);
7363 : : }
7364 : :
7365 : : break;
7366 : :
7367 : 0 : default:
7368 : 0 : gcc_unreachable ();
7369 : : }
7370 : :
7371 : : return 0;
7372 : : }
7373 : :
7374 : : /* Try to calculate NUM_BYTES bytes of the target memory image of X,
7375 : : starting at byte FIRST_BYTE. Return true on success and add the
7376 : : bytes to BYTES, such that each byte has BITS_PER_UNIT bits and such
7377 : : that the bytes follow target memory order. Leave BYTES unmodified
7378 : : on failure.
7379 : :
7380 : : MODE is the mode of X. The caller must reserve NUM_BYTES bytes in
7381 : : BYTES before calling this function. */
7382 : :
7383 : : bool
7384 : 11524180 : native_encode_rtx (machine_mode mode, rtx x, vec<target_unit> &bytes,
7385 : : unsigned int first_byte, unsigned int num_bytes)
7386 : : {
7387 : : /* Check the mode is sensible. */
7388 : 11524180 : gcc_assert (GET_MODE (x) == VOIDmode
7389 : : ? is_a <scalar_int_mode> (mode)
7390 : : : mode == GET_MODE (x));
7391 : :
7392 : 11524180 : if (GET_CODE (x) == CONST_VECTOR)
7393 : : {
7394 : : /* CONST_VECTOR_ELT follows target memory order, so no shuffling
7395 : : is necessary. The only complication is that MODE_VECTOR_BOOL
7396 : : vectors can have several elements per byte. */
7397 : 765518 : unsigned int elt_bits = vector_element_size (GET_MODE_PRECISION (mode),
7398 : : GET_MODE_NUNITS (mode));
7399 : 382759 : unsigned int elt = first_byte * BITS_PER_UNIT / elt_bits;
7400 : 382759 : if (elt_bits < BITS_PER_UNIT)
7401 : : {
7402 : : /* This is the only case in which elements can be smaller than
7403 : : a byte. */
7404 : 0 : gcc_assert (GET_MODE_CLASS (mode) == MODE_VECTOR_BOOL);
7405 : 0 : auto mask = GET_MODE_MASK (GET_MODE_INNER (mode));
7406 : 0 : for (unsigned int i = 0; i < num_bytes; ++i)
7407 : : {
7408 : 0 : target_unit value = 0;
7409 : 0 : for (unsigned int j = 0; j < BITS_PER_UNIT; j += elt_bits)
7410 : : {
7411 : 0 : if (INTVAL (CONST_VECTOR_ELT (x, elt)))
7412 : 0 : value |= mask << j;
7413 : 0 : elt += 1;
7414 : : }
7415 : 0 : bytes.quick_push (value);
7416 : : }
7417 : : return true;
7418 : : }
7419 : :
7420 : 382759 : unsigned int start = bytes.length ();
7421 : 382759 : unsigned int elt_bytes = GET_MODE_UNIT_SIZE (mode);
7422 : : /* Make FIRST_BYTE relative to ELT. */
7423 : 382759 : first_byte %= elt_bytes;
7424 : 1803573 : while (num_bytes > 0)
7425 : : {
7426 : : /* Work out how many bytes we want from element ELT. */
7427 : 1420814 : unsigned int chunk_bytes = MIN (num_bytes, elt_bytes - first_byte);
7428 : 2841628 : if (!native_encode_rtx (GET_MODE_INNER (mode),
7429 : : CONST_VECTOR_ELT (x, elt), bytes,
7430 : : first_byte, chunk_bytes))
7431 : : {
7432 : 0 : bytes.truncate (start);
7433 : 0 : return false;
7434 : : }
7435 : 1420814 : elt += 1;
7436 : 1420814 : first_byte = 0;
7437 : 1420814 : num_bytes -= chunk_bytes;
7438 : : }
7439 : : return true;
7440 : : }
7441 : :
7442 : : /* All subsequent cases are limited to scalars. */
7443 : 11141421 : scalar_mode smode;
7444 : 11172793 : if (!is_a <scalar_mode> (mode, &smode))
7445 : : return false;
7446 : :
7447 : : /* Make sure that the region is in range. */
7448 : 11141421 : unsigned int end_byte = first_byte + num_bytes;
7449 : 11141421 : unsigned int mode_bytes = GET_MODE_SIZE (smode);
7450 : 11141421 : gcc_assert (end_byte <= mode_bytes);
7451 : :
7452 : 11141421 : if (CONST_SCALAR_INT_P (x))
7453 : : {
7454 : : /* The target memory layout is affected by both BYTES_BIG_ENDIAN
7455 : : and WORDS_BIG_ENDIAN. Use the subreg machinery to get the lsb
7456 : : position of each byte. */
7457 : 10619685 : rtx_mode_t value (x, smode);
7458 : 10619685 : wide_int_ref value_wi (value);
7459 : 47693797 : for (unsigned int byte = first_byte; byte < end_byte; ++byte)
7460 : : {
7461 : : /* Always constant because the inputs are. */
7462 : 37074112 : unsigned int lsb
7463 : 37074112 : = subreg_size_lsb (1, mode_bytes, byte).to_constant ();
7464 : : /* Operate directly on the encoding rather than using
7465 : : wi::extract_uhwi, so that we preserve the sign or zero
7466 : : extension for modes that are not a whole number of bits in
7467 : : size. (Zero extension is only used for the combination of
7468 : : innermode == BImode && STORE_FLAG_VALUE == 1). */
7469 : 37074112 : unsigned int elt = lsb / HOST_BITS_PER_WIDE_INT;
7470 : 37074112 : unsigned int shift = lsb % HOST_BITS_PER_WIDE_INT;
7471 : 37074112 : unsigned HOST_WIDE_INT uhwi = value_wi.elt (elt);
7472 : 37074112 : bytes.quick_push (uhwi >> shift);
7473 : : }
7474 : 10619685 : return true;
7475 : : }
7476 : :
7477 : 521736 : if (CONST_DOUBLE_P (x))
7478 : : {
7479 : : /* real_to_target produces an array of integers in target memory order.
7480 : : All integers before the last one have 32 bits; the last one may
7481 : : have 32 bits or fewer, depending on whether the mode bitsize
7482 : : is divisible by 32. Each of these integers is then laid out
7483 : : in target memory as any other integer would be. */
7484 : 490364 : long el32[MAX_BITSIZE_MODE_ANY_MODE / 32];
7485 : 490364 : real_to_target (el32, CONST_DOUBLE_REAL_VALUE (x), smode);
7486 : :
7487 : : /* The (maximum) number of target bytes per element of el32. */
7488 : 490364 : unsigned int bytes_per_el32 = 32 / BITS_PER_UNIT;
7489 : 490364 : gcc_assert (bytes_per_el32 != 0);
7490 : :
7491 : : /* Build up the integers in a similar way to the CONST_SCALAR_INT_P
7492 : : handling above. */
7493 : 3373625 : for (unsigned int byte = first_byte; byte < end_byte; ++byte)
7494 : : {
7495 : 2883261 : unsigned int index = byte / bytes_per_el32;
7496 : 2883261 : unsigned int subbyte = byte % bytes_per_el32;
7497 : 2883261 : unsigned int int_bytes = MIN (bytes_per_el32,
7498 : : mode_bytes - index * bytes_per_el32);
7499 : : /* Always constant because the inputs are. */
7500 : 2883261 : unsigned int lsb
7501 : 2883261 : = subreg_size_lsb (1, int_bytes, subbyte).to_constant ();
7502 : 2883261 : bytes.quick_push ((unsigned long) el32[index] >> lsb);
7503 : : }
7504 : 490364 : return true;
7505 : : }
7506 : :
7507 : 31372 : if (GET_CODE (x) == CONST_FIXED)
7508 : : {
7509 : 0 : for (unsigned int byte = first_byte; byte < end_byte; ++byte)
7510 : : {
7511 : : /* Always constant because the inputs are. */
7512 : 0 : unsigned int lsb
7513 : 0 : = subreg_size_lsb (1, mode_bytes, byte).to_constant ();
7514 : 0 : unsigned HOST_WIDE_INT piece = CONST_FIXED_VALUE_LOW (x);
7515 : 0 : if (lsb >= HOST_BITS_PER_WIDE_INT)
7516 : : {
7517 : 0 : lsb -= HOST_BITS_PER_WIDE_INT;
7518 : 0 : piece = CONST_FIXED_VALUE_HIGH (x);
7519 : : }
7520 : 0 : bytes.quick_push (piece >> lsb);
7521 : : }
7522 : : return true;
7523 : : }
7524 : :
7525 : : return false;
7526 : : }
7527 : :
7528 : : /* Read a vector of mode MODE from the target memory image given by BYTES,
7529 : : starting at byte FIRST_BYTE. The vector is known to be encodable using
7530 : : NPATTERNS interleaved patterns with NELTS_PER_PATTERN elements each,
7531 : : and BYTES is known to have enough bytes to supply NPATTERNS *
7532 : : NELTS_PER_PATTERN vector elements. Each element of BYTES contains
7533 : : BITS_PER_UNIT bits and the bytes are in target memory order.
7534 : :
7535 : : Return the vector on success, otherwise return NULL_RTX. */
7536 : :
7537 : : rtx
7538 : 106584 : native_decode_vector_rtx (machine_mode mode, const vec<target_unit> &bytes,
7539 : : unsigned int first_byte, unsigned int npatterns,
7540 : : unsigned int nelts_per_pattern)
7541 : : {
7542 : 106584 : rtx_vector_builder builder (mode, npatterns, nelts_per_pattern);
7543 : :
7544 : 213168 : unsigned int elt_bits = vector_element_size (GET_MODE_PRECISION (mode),
7545 : : GET_MODE_NUNITS (mode));
7546 : 106584 : if (elt_bits < BITS_PER_UNIT)
7547 : : {
7548 : : /* This is the only case in which elements can be smaller than a byte.
7549 : : Element 0 is always in the lsb of the containing byte. */
7550 : 0 : gcc_assert (GET_MODE_CLASS (mode) == MODE_VECTOR_BOOL);
7551 : 0 : for (unsigned int i = 0; i < builder.encoded_nelts (); ++i)
7552 : : {
7553 : 0 : unsigned int bit_index = first_byte * BITS_PER_UNIT + i * elt_bits;
7554 : 0 : unsigned int byte_index = bit_index / BITS_PER_UNIT;
7555 : 0 : unsigned int lsb = bit_index % BITS_PER_UNIT;
7556 : 0 : unsigned int value = bytes[byte_index] >> lsb;
7557 : 0 : builder.quick_push (gen_int_mode (value, GET_MODE_INNER (mode)));
7558 : : }
7559 : : }
7560 : : else
7561 : : {
7562 : 462212 : for (unsigned int i = 0; i < builder.encoded_nelts (); ++i)
7563 : : {
7564 : 711256 : rtx x = native_decode_rtx (GET_MODE_INNER (mode), bytes, first_byte);
7565 : 355628 : if (!x)
7566 : 0 : return NULL_RTX;
7567 : 355628 : builder.quick_push (x);
7568 : 355628 : first_byte += elt_bits / BITS_PER_UNIT;
7569 : : }
7570 : : }
7571 : 106584 : return builder.build ();
7572 : 106584 : }
7573 : :
7574 : : /* Read an rtx of mode MODE from the target memory image given by BYTES,
7575 : : starting at byte FIRST_BYTE. Each element of BYTES contains BITS_PER_UNIT
7576 : : bits and the bytes are in target memory order. The image has enough
7577 : : values to specify all bytes of MODE.
7578 : :
7579 : : Return the rtx on success, otherwise return NULL_RTX. */
7580 : :
7581 : : rtx
7582 : 10139172 : native_decode_rtx (machine_mode mode, const vec<target_unit> &bytes,
7583 : : unsigned int first_byte)
7584 : : {
7585 : 10139172 : if (VECTOR_MODE_P (mode))
7586 : : {
7587 : : /* If we know at compile time how many elements there are,
7588 : : pull each element directly from BYTES. */
7589 : 24415 : unsigned int nelts;
7590 : 48830 : if (GET_MODE_NUNITS (mode).is_constant (&nelts))
7591 : 24415 : return native_decode_vector_rtx (mode, bytes, first_byte, nelts, 1);
7592 : : return NULL_RTX;
7593 : : }
7594 : :
7595 : 10114757 : scalar_int_mode imode;
7596 : 10114757 : if (is_a <scalar_int_mode> (mode, &imode)
7597 : 10017116 : && GET_MODE_PRECISION (imode) <= MAX_BITSIZE_MODE_ANY_INT)
7598 : : {
7599 : : /* Pull the bytes msb first, so that we can use simple
7600 : : shift-and-insert wide_int operations. */
7601 : 10017116 : unsigned int size = GET_MODE_SIZE (imode);
7602 : 10017116 : wide_int result (wi::zero (GET_MODE_PRECISION (imode)));
7603 : 47774503 : for (unsigned int i = 0; i < size; ++i)
7604 : : {
7605 : 37757387 : unsigned int lsb = (size - i - 1) * BITS_PER_UNIT;
7606 : : /* Always constant because the inputs are. */
7607 : 37757387 : unsigned int subbyte
7608 : 37757387 : = subreg_size_offset_from_lsb (1, size, lsb).to_constant ();
7609 : 37757387 : result <<= BITS_PER_UNIT;
7610 : 37757387 : result |= bytes[first_byte + subbyte];
7611 : : }
7612 : 10017116 : return immed_wide_int_const (result, imode);
7613 : 10017116 : }
7614 : :
7615 : 97641 : scalar_float_mode fmode;
7616 : 97641 : if (is_a <scalar_float_mode> (mode, &fmode))
7617 : : {
7618 : : /* We need to build an array of integers in target memory order.
7619 : : All integers before the last one have 32 bits; the last one may
7620 : : have 32 bits or fewer, depending on whether the mode bitsize
7621 : : is divisible by 32. */
7622 : 97619 : long el32[MAX_BITSIZE_MODE_ANY_MODE / 32];
7623 : 97619 : unsigned int num_el32 = CEIL (GET_MODE_BITSIZE (fmode), 32);
7624 : 97619 : memset (el32, 0, num_el32 * sizeof (long));
7625 : :
7626 : : /* The (maximum) number of target bytes per element of el32. */
7627 : 97619 : unsigned int bytes_per_el32 = 32 / BITS_PER_UNIT;
7628 : 97619 : gcc_assert (bytes_per_el32 != 0);
7629 : :
7630 : 97619 : unsigned int mode_bytes = GET_MODE_SIZE (fmode);
7631 : 714671 : for (unsigned int byte = 0; byte < mode_bytes; ++byte)
7632 : : {
7633 : 617052 : unsigned int index = byte / bytes_per_el32;
7634 : 617052 : unsigned int subbyte = byte % bytes_per_el32;
7635 : 617052 : unsigned int int_bytes = MIN (bytes_per_el32,
7636 : : mode_bytes - index * bytes_per_el32);
7637 : : /* Always constant because the inputs are. */
7638 : 617052 : unsigned int lsb
7639 : 617052 : = subreg_size_lsb (1, int_bytes, subbyte).to_constant ();
7640 : 617052 : el32[index] |= (unsigned long) bytes[first_byte + byte] << lsb;
7641 : : }
7642 : 97619 : REAL_VALUE_TYPE r;
7643 : 97619 : real_from_target (&r, el32, fmode);
7644 : 97619 : return const_double_from_real_value (r, fmode);
7645 : : }
7646 : :
7647 : 22 : if (ALL_SCALAR_FIXED_POINT_MODE_P (mode))
7648 : : {
7649 : 0 : scalar_mode smode = as_a <scalar_mode> (mode);
7650 : 0 : FIXED_VALUE_TYPE f;
7651 : 0 : f.data.low = 0;
7652 : 0 : f.data.high = 0;
7653 : 0 : f.mode = smode;
7654 : :
7655 : 0 : unsigned int mode_bytes = GET_MODE_SIZE (smode);
7656 : 0 : for (unsigned int byte = 0; byte < mode_bytes; ++byte)
7657 : : {
7658 : : /* Always constant because the inputs are. */
7659 : 0 : unsigned int lsb
7660 : 0 : = subreg_size_lsb (1, mode_bytes, byte).to_constant ();
7661 : 0 : unsigned HOST_WIDE_INT unit = bytes[first_byte + byte];
7662 : 0 : if (lsb >= HOST_BITS_PER_WIDE_INT)
7663 : 0 : f.data.high |= unit << (lsb - HOST_BITS_PER_WIDE_INT);
7664 : : else
7665 : 0 : f.data.low |= unit << lsb;
7666 : : }
7667 : 0 : return CONST_FIXED_FROM_FIXED_VALUE (f, mode);
7668 : : }
7669 : :
7670 : : return NULL_RTX;
7671 : : }
7672 : :
7673 : : /* Simplify a byte offset BYTE into CONST_VECTOR X. The main purpose
7674 : : is to convert a runtime BYTE value into a constant one. */
7675 : :
7676 : : static poly_uint64
7677 : 175506 : simplify_const_vector_byte_offset (rtx x, poly_uint64 byte)
7678 : : {
7679 : : /* Cope with MODE_VECTOR_BOOL by operating on bits rather than bytes. */
7680 : 175506 : machine_mode mode = GET_MODE (x);
7681 : 351012 : unsigned int elt_bits = vector_element_size (GET_MODE_PRECISION (mode),
7682 : : GET_MODE_NUNITS (mode));
7683 : : /* The number of bits needed to encode one element from each pattern. */
7684 : 175506 : unsigned int sequence_bits = CONST_VECTOR_NPATTERNS (x) * elt_bits;
7685 : :
7686 : : /* Identify the start point in terms of a sequence number and a byte offset
7687 : : within that sequence. */
7688 : 175506 : poly_uint64 first_sequence;
7689 : 175506 : unsigned HOST_WIDE_INT subbit;
7690 : 175506 : if (can_div_trunc_p (byte * BITS_PER_UNIT, sequence_bits,
7691 : : &first_sequence, &subbit))
7692 : : {
7693 : 175506 : unsigned int nelts_per_pattern = CONST_VECTOR_NELTS_PER_PATTERN (x);
7694 : 175506 : if (nelts_per_pattern == 1)
7695 : : /* This is a duplicated vector, so the value of FIRST_SEQUENCE
7696 : : doesn't matter. */
7697 : 125529 : byte = subbit / BITS_PER_UNIT;
7698 : 49977 : else if (nelts_per_pattern == 2 && known_gt (first_sequence, 0U))
7699 : : {
7700 : : /* The subreg drops the first element from each pattern and
7701 : : only uses the second element. Find the first sequence
7702 : : that starts on a byte boundary. */
7703 : 6987 : subbit += least_common_multiple (sequence_bits, BITS_PER_UNIT);
7704 : 6987 : byte = subbit / BITS_PER_UNIT;
7705 : : }
7706 : : }
7707 : 175506 : return byte;
7708 : : }
7709 : :
7710 : : /* Subroutine of simplify_subreg in which:
7711 : :
7712 : : - X is known to be a CONST_VECTOR
7713 : : - OUTERMODE is known to be a vector mode
7714 : :
7715 : : Try to handle the subreg by operating on the CONST_VECTOR encoding
7716 : : rather than on each individual element of the CONST_VECTOR.
7717 : :
7718 : : Return the simplified subreg on success, otherwise return NULL_RTX. */
7719 : :
7720 : : static rtx
7721 : 89322 : simplify_const_vector_subreg (machine_mode outermode, rtx x,
7722 : : machine_mode innermode, unsigned int first_byte)
7723 : : {
7724 : : /* Paradoxical subregs of vectors have dubious semantics. */
7725 : 89322 : if (paradoxical_subreg_p (outermode, innermode))
7726 : : return NULL_RTX;
7727 : :
7728 : : /* We can only preserve the semantics of a stepped pattern if the new
7729 : : vector element is the same as the original one. */
7730 : 89250 : if (CONST_VECTOR_STEPPED_P (x)
7731 : 109644 : && GET_MODE_INNER (outermode) != GET_MODE_INNER (innermode))
7732 : : return NULL_RTX;
7733 : :
7734 : : /* Cope with MODE_VECTOR_BOOL by operating on bits rather than bytes. */
7735 : 82169 : unsigned int x_elt_bits
7736 : 82169 : = vector_element_size (GET_MODE_PRECISION (innermode),
7737 : : GET_MODE_NUNITS (innermode));
7738 : 82169 : unsigned int out_elt_bits
7739 : 82169 : = vector_element_size (GET_MODE_PRECISION (outermode),
7740 : : GET_MODE_NUNITS (outermode));
7741 : :
7742 : : /* The number of bits needed to encode one element from every pattern
7743 : : of the original vector. */
7744 : 82169 : unsigned int x_sequence_bits = CONST_VECTOR_NPATTERNS (x) * x_elt_bits;
7745 : :
7746 : : /* The number of bits needed to encode one element from every pattern
7747 : : of the result. */
7748 : 82169 : unsigned int out_sequence_bits
7749 : 82169 : = least_common_multiple (x_sequence_bits, out_elt_bits);
7750 : :
7751 : : /* Work out the number of interleaved patterns in the output vector
7752 : : and the number of encoded elements per pattern. */
7753 : 82169 : unsigned int out_npatterns = out_sequence_bits / out_elt_bits;
7754 : 82169 : unsigned int nelts_per_pattern = CONST_VECTOR_NELTS_PER_PATTERN (x);
7755 : :
7756 : : /* The encoding scheme requires the number of elements to be a multiple
7757 : : of the number of patterns, so that each pattern appears at least once
7758 : : and so that the same number of elements appear from each pattern. */
7759 : 164338 : bool ok_p = multiple_p (GET_MODE_NUNITS (outermode), out_npatterns);
7760 : 82169 : unsigned int const_nunits;
7761 : 164338 : if (GET_MODE_NUNITS (outermode).is_constant (&const_nunits)
7762 : 82169 : && (!ok_p || out_npatterns * nelts_per_pattern > const_nunits))
7763 : : {
7764 : : /* Either the encoding is invalid, or applying it would give us
7765 : : more elements than we need. Just encode each element directly. */
7766 : : out_npatterns = const_nunits;
7767 : : nelts_per_pattern = 1;
7768 : : }
7769 : : else if (!ok_p)
7770 : : return NULL_RTX;
7771 : :
7772 : : /* Get enough bytes of X to form the new encoding. */
7773 : 82169 : unsigned int buffer_bits = out_npatterns * nelts_per_pattern * out_elt_bits;
7774 : 82169 : unsigned int buffer_bytes = CEIL (buffer_bits, BITS_PER_UNIT);
7775 : 82169 : auto_vec<target_unit, 128> buffer (buffer_bytes);
7776 : 82169 : if (!native_encode_rtx (innermode, x, buffer, first_byte, buffer_bytes))
7777 : : return NULL_RTX;
7778 : :
7779 : : /* Reencode the bytes as OUTERMODE. */
7780 : 82169 : return native_decode_vector_rtx (outermode, buffer, 0, out_npatterns,
7781 : 82169 : nelts_per_pattern);
7782 : 82169 : }
7783 : :
7784 : : /* Try to simplify a subreg of a constant by encoding the subreg region
7785 : : as a sequence of target bytes and reading them back in the new mode.
7786 : : Return the new value on success, otherwise return null.
7787 : :
7788 : : The subreg has outer mode OUTERMODE, inner mode INNERMODE, inner value X
7789 : : and byte offset FIRST_BYTE. */
7790 : :
7791 : : static rtx
7792 : 9525098 : simplify_immed_subreg (fixed_size_mode outermode, rtx x,
7793 : : machine_mode innermode, unsigned int first_byte)
7794 : : {
7795 : 9525098 : unsigned int buffer_bytes = GET_MODE_SIZE (outermode);
7796 : 9525098 : auto_vec<target_unit, 128> buffer (buffer_bytes);
7797 : :
7798 : : /* Some ports misuse CCmode. */
7799 : 9525098 : if (GET_MODE_CLASS (outermode) == MODE_CC && CONST_INT_P (x))
7800 : : return x;
7801 : :
7802 : : /* Paradoxical subregs read undefined values for bytes outside of the
7803 : : inner value. However, we have traditionally always sign-extended
7804 : : integer constants and zero-extended others. */
7805 : 9524537 : unsigned int inner_bytes = buffer_bytes;
7806 : 9524537 : if (paradoxical_subreg_p (outermode, innermode))
7807 : : {
7808 : 803426 : if (!GET_MODE_SIZE (innermode).is_constant (&inner_bytes))
7809 : 0 : return NULL_RTX;
7810 : :
7811 : 401713 : target_unit filler = 0;
7812 : 401713 : if (CONST_SCALAR_INT_P (x) && wi::neg_p (rtx_mode_t (x, innermode)))
7813 : 33454 : filler = -1;
7814 : :
7815 : : /* Add any leading bytes due to big-endian layout. The number of
7816 : : bytes must be constant because both modes have constant size. */
7817 : 401713 : unsigned int leading_bytes
7818 : 401713 : = -byte_lowpart_offset (outermode, innermode).to_constant ();
7819 : 401713 : for (unsigned int i = 0; i < leading_bytes; ++i)
7820 : 0 : buffer.quick_push (filler);
7821 : :
7822 : 401713 : if (!native_encode_rtx (innermode, x, buffer, first_byte, inner_bytes))
7823 : 0 : return NULL_RTX;
7824 : :
7825 : : /* Add any trailing bytes due to little-endian layout. */
7826 : 4425984 : while (buffer.length () < buffer_bytes)
7827 : 1811279 : buffer.quick_push (filler);
7828 : : }
7829 : 9122824 : else if (!native_encode_rtx (innermode, x, buffer, first_byte, inner_bytes))
7830 : : return NULL_RTX;
7831 : 9524537 : rtx ret = native_decode_rtx (outermode, buffer, 0);
7832 : 9524537 : if (ret && FLOAT_MODE_P (outermode))
7833 : : {
7834 : 68116 : auto_vec<target_unit, 128> buffer2 (buffer_bytes);
7835 : 68116 : if (!native_encode_rtx (outermode, ret, buffer2, 0, buffer_bytes))
7836 : : return NULL_RTX;
7837 : 654625 : for (unsigned int i = 0; i < buffer_bytes; ++i)
7838 : 586549 : if (buffer[i] != buffer2[i])
7839 : : return NULL_RTX;
7840 : 68116 : }
7841 : : return ret;
7842 : 9525098 : }
7843 : :
7844 : : /* Simplify SUBREG:OUTERMODE(OP:INNERMODE, BYTE)
7845 : : Return 0 if no simplifications are possible. */
7846 : : rtx
7847 : 65819448 : simplify_context::simplify_subreg (machine_mode outermode, rtx op,
7848 : : machine_mode innermode, poly_uint64 byte)
7849 : : {
7850 : : /* Little bit of sanity checking. */
7851 : 65819448 : gcc_assert (innermode != VOIDmode);
7852 : 65819448 : gcc_assert (outermode != VOIDmode);
7853 : 65819448 : gcc_assert (innermode != BLKmode);
7854 : 65819448 : gcc_assert (outermode != BLKmode);
7855 : :
7856 : 65819448 : gcc_assert (GET_MODE (op) == innermode
7857 : : || GET_MODE (op) == VOIDmode);
7858 : :
7859 : 131638896 : poly_uint64 outersize = GET_MODE_SIZE (outermode);
7860 : 65819448 : if (!multiple_p (byte, outersize))
7861 : : return NULL_RTX;
7862 : :
7863 : 131638888 : poly_uint64 innersize = GET_MODE_SIZE (innermode);
7864 : 65819444 : if (maybe_ge (byte, innersize))
7865 : : return NULL_RTX;
7866 : :
7867 : 65819444 : if (outermode == innermode && known_eq (byte, 0U))
7868 : 4223109 : return op;
7869 : :
7870 : 61596335 : if (GET_CODE (op) == CONST_VECTOR)
7871 : 175506 : byte = simplify_const_vector_byte_offset (op, byte);
7872 : :
7873 : 123192670 : if (multiple_p (byte, GET_MODE_UNIT_SIZE (innermode)))
7874 : : {
7875 : 55908204 : rtx elt;
7876 : :
7877 : 48317392 : if (VECTOR_MODE_P (outermode)
7878 : 15181624 : && GET_MODE_INNER (outermode) == GET_MODE_INNER (innermode)
7879 : 57414227 : && vec_duplicate_p (op, &elt))
7880 : 9279 : return gen_vec_duplicate (outermode, elt);
7881 : :
7882 : 55906146 : if (outermode == GET_MODE_INNER (innermode)
7883 : 55906146 : && vec_duplicate_p (op, &elt))
7884 : 7221 : return elt;
7885 : : }
7886 : :
7887 : 61587056 : if (CONST_SCALAR_INT_P (op)
7888 : 52175897 : || CONST_DOUBLE_AS_FLOAT_P (op)
7889 : 52151978 : || CONST_FIXED_P (op)
7890 : 52151978 : || GET_CODE (op) == CONST_VECTOR)
7891 : : {
7892 : 9607267 : unsigned HOST_WIDE_INT cbyte;
7893 : 9607267 : if (byte.is_constant (&cbyte))
7894 : : {
7895 : 9607267 : if (GET_CODE (op) == CONST_VECTOR && VECTOR_MODE_P (outermode))
7896 : : {
7897 : 89322 : rtx tmp = simplify_const_vector_subreg (outermode, op,
7898 : : innermode, cbyte);
7899 : 89322 : if (tmp)
7900 : 9607267 : return tmp;
7901 : : }
7902 : :
7903 : 9525098 : fixed_size_mode fs_outermode;
7904 : 9525098 : if (is_a <fixed_size_mode> (outermode, &fs_outermode))
7905 : 9525098 : return simplify_immed_subreg (fs_outermode, op, innermode, cbyte);
7906 : : }
7907 : : }
7908 : :
7909 : : /* Changing mode twice with SUBREG => just change it once,
7910 : : or not at all if changing back op starting mode. */
7911 : 51979789 : if (GET_CODE (op) == SUBREG)
7912 : : {
7913 : 1265894 : machine_mode innermostmode = GET_MODE (SUBREG_REG (op));
7914 : 2531788 : poly_uint64 innermostsize = GET_MODE_SIZE (innermostmode);
7915 : 1265894 : rtx newx;
7916 : :
7917 : : /* Make sure that the relationship between the two subregs is
7918 : : known at compile time. */
7919 : 1265894 : if (!ordered_p (outersize, innermostsize))
7920 : : return NULL_RTX;
7921 : :
7922 : 1265894 : if (outermode == innermostmode
7923 : 661231 : && known_eq (byte, subreg_lowpart_offset (outermode, innermode))
7924 : 1927123 : && known_eq (SUBREG_BYTE (op),
7925 : : subreg_lowpart_offset (innermode, innermostmode)))
7926 : 661229 : return SUBREG_REG (op);
7927 : :
7928 : : /* Work out the memory offset of the final OUTERMODE value relative
7929 : : to the inner value of OP. */
7930 : 604665 : poly_int64 mem_offset = subreg_memory_offset (outermode,
7931 : : innermode, byte);
7932 : 604665 : poly_int64 op_mem_offset = subreg_memory_offset (op);
7933 : 604665 : poly_int64 final_offset = mem_offset + op_mem_offset;
7934 : :
7935 : : /* See whether resulting subreg will be paradoxical. */
7936 : 604665 : if (!paradoxical_subreg_p (outermode, innermostmode))
7937 : : {
7938 : : /* Bail out in case resulting subreg would be incorrect. */
7939 : 970398 : if (maybe_lt (final_offset, 0)
7940 : 970396 : || maybe_ge (poly_uint64 (final_offset), innermostsize)
7941 : 970396 : || !multiple_p (final_offset, outersize))
7942 : 2 : return NULL_RTX;
7943 : : }
7944 : : else
7945 : : {
7946 : 119466 : poly_int64 required_offset = subreg_memory_offset (outermode,
7947 : 119466 : innermostmode, 0);
7948 : 119466 : if (maybe_ne (final_offset, required_offset))
7949 : 0 : return NULL_RTX;
7950 : : /* Paradoxical subregs always have byte offset 0. */
7951 : 119466 : final_offset = 0;
7952 : : }
7953 : :
7954 : : /* Recurse for further possible simplifications. */
7955 : 604663 : newx = simplify_subreg (outermode, SUBREG_REG (op), innermostmode,
7956 : : final_offset);
7957 : 604663 : if (newx)
7958 : : return newx;
7959 : 1208820 : if (validate_subreg (outermode, innermostmode,
7960 : 604410 : SUBREG_REG (op), final_offset))
7961 : : {
7962 : 556079 : newx = gen_rtx_SUBREG (outermode, SUBREG_REG (op), final_offset);
7963 : 556079 : if (SUBREG_PROMOTED_VAR_P (op)
7964 : 298 : && SUBREG_PROMOTED_SIGN (op) >= 0
7965 : 298 : && GET_MODE_CLASS (outermode) == MODE_INT
7966 : 293 : && known_ge (outersize, innersize)
7967 : 292 : && known_le (outersize, innermostsize)
7968 : 556083 : && subreg_lowpart_p (newx))
7969 : : {
7970 : 4 : SUBREG_PROMOTED_VAR_P (newx) = 1;
7971 : 4 : SUBREG_PROMOTED_SET (newx, SUBREG_PROMOTED_GET (op));
7972 : : }
7973 : 556079 : return newx;
7974 : : }
7975 : : return NULL_RTX;
7976 : : }
7977 : :
7978 : : /* SUBREG of a hard register => just change the register number
7979 : : and/or mode. If the hard register is not valid in that mode,
7980 : : suppress this simplification. If the hard register is the stack,
7981 : : frame, or argument pointer, leave this as a SUBREG. */
7982 : :
7983 : 50713895 : if (REG_P (op) && HARD_REGISTER_P (op))
7984 : : {
7985 : 10499570 : unsigned int regno, final_regno;
7986 : :
7987 : 10499570 : regno = REGNO (op);
7988 : 10499570 : final_regno = simplify_subreg_regno (regno, innermode, byte, outermode);
7989 : 10499570 : if (HARD_REGISTER_NUM_P (final_regno))
7990 : : {
7991 : 10485356 : rtx x = gen_rtx_REG_offset (op, outermode, final_regno,
7992 : : subreg_memory_offset (outermode,
7993 : : innermode, byte));
7994 : :
7995 : : /* Propagate original regno. We don't have any way to specify
7996 : : the offset inside original regno, so do so only for lowpart.
7997 : : The information is used only by alias analysis that cannot
7998 : : grog partial register anyway. */
7999 : :
8000 : 10485356 : if (known_eq (subreg_lowpart_offset (outermode, innermode), byte))
8001 : 7875517 : ORIGINAL_REGNO (x) = ORIGINAL_REGNO (op);
8002 : 10485356 : return x;
8003 : : }
8004 : : }
8005 : :
8006 : : /* If we have a SUBREG of a register that we are replacing and we are
8007 : : replacing it with a MEM, make a new MEM and try replacing the
8008 : : SUBREG with it. Don't do this if the MEM has a mode-dependent address
8009 : : or if we would be widening it. */
8010 : :
8011 : 40228539 : if (MEM_P (op)
8012 : 1619990 : && ! mode_dependent_address_p (XEXP (op, 0), MEM_ADDR_SPACE (op))
8013 : : /* Allow splitting of volatile memory references in case we don't
8014 : : have instruction to move the whole thing. */
8015 : 1619987 : && (! MEM_VOLATILE_P (op)
8016 : 44191 : || ! have_insn_for (SET, innermode))
8017 : : && !(STRICT_ALIGNMENT && MEM_ALIGN (op) < GET_MODE_ALIGNMENT (outermode))
8018 : 41804335 : && known_le (outersize, innersize))
8019 : 819452 : return adjust_address_nv (op, outermode, byte);
8020 : :
8021 : : /* Handle complex or vector values represented as CONCAT or VEC_CONCAT
8022 : : of two parts. */
8023 : 39409087 : if (GET_CODE (op) == CONCAT
8024 : 39409087 : || GET_CODE (op) == VEC_CONCAT)
8025 : : {
8026 : 186695 : poly_uint64 final_offset;
8027 : 186695 : rtx part, res;
8028 : :
8029 : 186695 : machine_mode part_mode = GET_MODE (XEXP (op, 0));
8030 : 186695 : if (part_mode == VOIDmode)
8031 : 100 : part_mode = GET_MODE_INNER (GET_MODE (op));
8032 : 373390 : poly_uint64 part_size = GET_MODE_SIZE (part_mode);
8033 : 186695 : if (known_lt (byte, part_size))
8034 : : {
8035 : 185411 : part = XEXP (op, 0);
8036 : 185411 : final_offset = byte;
8037 : : }
8038 : 1284 : else if (known_ge (byte, part_size))
8039 : : {
8040 : 1284 : part = XEXP (op, 1);
8041 : 1284 : final_offset = byte - part_size;
8042 : : }
8043 : : else
8044 : : return NULL_RTX;
8045 : :
8046 : 186695 : if (maybe_gt (final_offset + outersize, part_size))
8047 : : return NULL_RTX;
8048 : :
8049 : 130004 : part_mode = GET_MODE (part);
8050 : 130004 : if (part_mode == VOIDmode)
8051 : 0 : part_mode = GET_MODE_INNER (GET_MODE (op));
8052 : 130004 : res = simplify_subreg (outermode, part, part_mode, final_offset);
8053 : 130004 : if (res)
8054 : : return res;
8055 : 215 : if (validate_subreg (outermode, part_mode, part, final_offset))
8056 : 209 : return gen_rtx_SUBREG (outermode, part, final_offset);
8057 : : return NULL_RTX;
8058 : : }
8059 : :
8060 : : /* Simplify
8061 : : (subreg (vec_merge (X)
8062 : : (vector)
8063 : : (const_int ((1 << N) | M)))
8064 : : (N * sizeof (outermode)))
8065 : : to
8066 : : (subreg (X) (N * sizeof (outermode)))
8067 : : */
8068 : 39222392 : unsigned int idx;
8069 : 78444784 : if (constant_multiple_p (byte, GET_MODE_SIZE (outermode), &idx)
8070 : 39222392 : && idx < HOST_BITS_PER_WIDE_INT
8071 : 39222392 : && GET_CODE (op) == VEC_MERGE
8072 : 297306 : && GET_MODE_INNER (innermode) == outermode
8073 : 5877 : && CONST_INT_P (XEXP (op, 2))
8074 : 39227796 : && (UINTVAL (XEXP (op, 2)) & (HOST_WIDE_INT_1U << idx)) != 0)
8075 : 5398 : return simplify_gen_subreg (outermode, XEXP (op, 0), innermode, byte);
8076 : :
8077 : : /* A SUBREG resulting from a zero extension may fold to zero if
8078 : : it extracts higher bits that the ZERO_EXTEND's source bits. */
8079 : 39216994 : if (GET_CODE (op) == ZERO_EXTEND && SCALAR_INT_MODE_P (innermode))
8080 : : {
8081 : 248280 : poly_uint64 bitpos = subreg_lsb_1 (outermode, innermode, byte);
8082 : 248280 : if (known_ge (bitpos, GET_MODE_PRECISION (GET_MODE (XEXP (op, 0)))))
8083 : 52955 : return CONST0_RTX (outermode);
8084 : : }
8085 : :
8086 : : /* Optimize SUBREGS of scalar integral ASHIFT by a valid constant. */
8087 : 39164039 : if (GET_CODE (op) == ASHIFT
8088 : 974180 : && SCALAR_INT_MODE_P (innermode)
8089 : 947377 : && CONST_INT_P (XEXP (op, 1))
8090 : 881646 : && INTVAL (XEXP (op, 1)) > 0
8091 : 41019864 : && known_gt (GET_MODE_BITSIZE (innermode), INTVAL (XEXP (op, 1))))
8092 : : {
8093 : 881644 : HOST_WIDE_INT val = INTVAL (XEXP (op, 1));
8094 : : /* A lowpart SUBREG of a ASHIFT by a constant may fold to zero. */
8095 : 881644 : if (known_eq (subreg_lowpart_offset (outermode, innermode), byte)
8096 : 1719081 : && known_le (GET_MODE_BITSIZE (outermode), val))
8097 : 251303 : return CONST0_RTX (outermode);
8098 : : /* Optimize the highpart SUBREG of a suitable ASHIFT (ZERO_EXTEND). */
8099 : 672699 : if (GET_CODE (XEXP (op, 0)) == ZERO_EXTEND
8100 : 43412 : && GET_MODE (XEXP (XEXP (op, 0), 0)) == outermode
8101 : 43221 : && known_eq (GET_MODE_BITSIZE (outermode), val)
8102 : 84716 : && known_eq (GET_MODE_BITSIZE (innermode), 2 * val)
8103 : 716111 : && known_eq (subreg_highpart_offset (outermode, innermode), byte))
8104 : 42358 : return XEXP (XEXP (op, 0), 0);
8105 : : }
8106 : :
8107 : : /* Attempt to simplify WORD_MODE SUBREGs of bitwise expressions. */
8108 : 38912736 : if (outermode == word_mode
8109 : 13577439 : && (GET_CODE (op) == IOR || GET_CODE (op) == XOR || GET_CODE (op) == AND)
8110 : 39413802 : && SCALAR_INT_MODE_P (innermode))
8111 : : {
8112 : 500048 : rtx op0 = simplify_subreg (outermode, XEXP (op, 0), innermode, byte);
8113 : 500048 : rtx op1 = simplify_subreg (outermode, XEXP (op, 1), innermode, byte);
8114 : 500048 : if (op0 && op1)
8115 : 140873 : return simplify_gen_binary (GET_CODE (op), outermode, op0, op1);
8116 : : }
8117 : :
8118 : 38771863 : scalar_int_mode int_outermode, int_innermode;
8119 : 38771863 : if (is_a <scalar_int_mode> (outermode, &int_outermode)
8120 : 32777859 : && is_a <scalar_int_mode> (innermode, &int_innermode)
8121 : 71549722 : && known_eq (byte, subreg_lowpart_offset (int_outermode, int_innermode)))
8122 : : {
8123 : : /* Handle polynomial integers. The upper bits of a paradoxical
8124 : : subreg are undefined, so this is safe regardless of whether
8125 : : we're truncating or extending. */
8126 : 29706245 : if (CONST_POLY_INT_P (op))
8127 : : {
8128 : : poly_wide_int val
8129 : : = poly_wide_int::from (const_poly_int_value (op),
8130 : : GET_MODE_PRECISION (int_outermode),
8131 : : SIGNED);
8132 : : return immed_wide_int_const (val, int_outermode);
8133 : : }
8134 : :
8135 : 29706245 : if (GET_MODE_PRECISION (int_outermode)
8136 : 29706245 : < GET_MODE_PRECISION (int_innermode))
8137 : : {
8138 : 18345838 : rtx tem = simplify_truncation (int_outermode, op, int_innermode);
8139 : 18345838 : if (tem)
8140 : : return tem;
8141 : : }
8142 : : }
8143 : :
8144 : : /* If the outer mode is not integral, try taking a subreg with the equivalent
8145 : : integer outer mode and then bitcasting the result.
8146 : : Other simplifications rely on integer to integer subregs and we'd
8147 : : potentially miss out on optimizations otherwise. */
8148 : 75440876 : if (known_gt (GET_MODE_SIZE (innermode),
8149 : : GET_MODE_SIZE (outermode))
8150 : 20337668 : && SCALAR_INT_MODE_P (innermode)
8151 : 19470853 : && !SCALAR_INT_MODE_P (outermode)
8152 : 58129514 : && int_mode_for_size (GET_MODE_BITSIZE (outermode),
8153 : 71408 : 0).exists (&int_outermode))
8154 : : {
8155 : 71408 : rtx tem = simplify_subreg (int_outermode, op, innermode, byte);
8156 : 71408 : if (tem)
8157 : 967 : return lowpart_subreg (outermode, tem, int_outermode);
8158 : : }
8159 : :
8160 : : /* If OP is a vector comparison and the subreg is not changing the
8161 : : number of elements or the size of the elements, change the result
8162 : : of the comparison to the new mode. */
8163 : 37719471 : if (COMPARISON_P (op)
8164 : 218749 : && VECTOR_MODE_P (outermode)
8165 : 158139 : && VECTOR_MODE_P (innermode)
8166 : 316262 : && known_eq (GET_MODE_NUNITS (outermode), GET_MODE_NUNITS (innermode))
8167 : 38052379 : && known_eq (GET_MODE_UNIT_SIZE (outermode),
8168 : : GET_MODE_UNIT_SIZE (innermode)))
8169 : 113815 : return simplify_gen_relational (GET_CODE (op), outermode, innermode,
8170 : 113815 : XEXP (op, 0), XEXP (op, 1));
8171 : : return NULL_RTX;
8172 : : }
8173 : :
8174 : : /* Make a SUBREG operation or equivalent if it folds. */
8175 : :
8176 : : rtx
8177 : 41450548 : simplify_context::simplify_gen_subreg (machine_mode outermode, rtx op,
8178 : : machine_mode innermode,
8179 : : poly_uint64 byte)
8180 : : {
8181 : 41450548 : rtx newx;
8182 : :
8183 : 41450548 : newx = simplify_subreg (outermode, op, innermode, byte);
8184 : 41450548 : if (newx)
8185 : : return newx;
8186 : :
8187 : 19506212 : if (GET_CODE (op) == SUBREG
8188 : 19506212 : || GET_CODE (op) == CONCAT
8189 : 19479491 : || GET_MODE (op) == VOIDmode)
8190 : : return NULL_RTX;
8191 : :
8192 : 21499157 : if (MODE_COMPOSITE_P (outermode)
8193 : 0 : && (CONST_SCALAR_INT_P (op)
8194 : 0 : || CONST_DOUBLE_AS_FLOAT_P (op)
8195 : 0 : || CONST_FIXED_P (op)
8196 : 0 : || GET_CODE (op) == CONST_VECTOR))
8197 : 0 : return NULL_RTX;
8198 : :
8199 : 19479473 : if (validate_subreg (outermode, innermode, op, byte))
8200 : 19460695 : return gen_rtx_SUBREG (outermode, op, byte);
8201 : :
8202 : : return NULL_RTX;
8203 : : }
8204 : :
8205 : : /* Generates a subreg to get the least significant part of EXPR (in mode
8206 : : INNER_MODE) to OUTER_MODE. */
8207 : :
8208 : : rtx
8209 : 31004451 : simplify_context::lowpart_subreg (machine_mode outer_mode, rtx expr,
8210 : : machine_mode inner_mode)
8211 : : {
8212 : 31004451 : return simplify_gen_subreg (outer_mode, expr, inner_mode,
8213 : 31004451 : subreg_lowpart_offset (outer_mode, inner_mode));
8214 : : }
8215 : :
8216 : : /* Generate RTX to select element at INDEX out of vector OP. */
8217 : :
8218 : : rtx
8219 : 529524 : simplify_context::simplify_gen_vec_select (rtx op, unsigned int index)
8220 : : {
8221 : 529524 : gcc_assert (VECTOR_MODE_P (GET_MODE (op)));
8222 : :
8223 : 529524 : scalar_mode imode = GET_MODE_INNER (GET_MODE (op));
8224 : :
8225 : 1059048 : if (known_eq (index * GET_MODE_SIZE (imode),
8226 : : subreg_lowpart_offset (imode, GET_MODE (op))))
8227 : : {
8228 : 529374 : rtx res = lowpart_subreg (imode, op, GET_MODE (op));
8229 : 529374 : if (res)
8230 : : return res;
8231 : : }
8232 : :
8233 : 184 : rtx tmp = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (1, GEN_INT (index)));
8234 : 184 : return gen_rtx_VEC_SELECT (imode, op, tmp);
8235 : : }
8236 : :
8237 : :
8238 : : /* Simplify X, an rtx expression.
8239 : :
8240 : : Return the simplified expression or NULL if no simplifications
8241 : : were possible.
8242 : :
8243 : : This is the preferred entry point into the simplification routines;
8244 : : however, we still allow passes to call the more specific routines.
8245 : :
8246 : : Right now GCC has three (yes, three) major bodies of RTL simplification
8247 : : code that need to be unified.
8248 : :
8249 : : 1. fold_rtx in cse.cc. This code uses various CSE specific
8250 : : information to aid in RTL simplification.
8251 : :
8252 : : 2. simplify_rtx in combine.cc. Similar to fold_rtx, except that
8253 : : it uses combine specific information to aid in RTL
8254 : : simplification.
8255 : :
8256 : : 3. The routines in this file.
8257 : :
8258 : :
8259 : : Long term we want to only have one body of simplification code; to
8260 : : get to that state I recommend the following steps:
8261 : :
8262 : : 1. Pour over fold_rtx & simplify_rtx and move any simplifications
8263 : : which are not pass dependent state into these routines.
8264 : :
8265 : : 2. As code is moved by #1, change fold_rtx & simplify_rtx to
8266 : : use this routine whenever possible.
8267 : :
8268 : : 3. Allow for pass dependent state to be provided to these
8269 : : routines and add simplifications based on the pass dependent
8270 : : state. Remove code from cse.cc & combine.cc that becomes
8271 : : redundant/dead.
8272 : :
8273 : : It will take time, but ultimately the compiler will be easier to
8274 : : maintain and improve. It's totally silly that when we add a
8275 : : simplification that it needs to be added to 4 places (3 for RTL
8276 : : simplification and 1 for tree simplification. */
8277 : :
8278 : : rtx
8279 : 42554204 : simplify_rtx (const_rtx x)
8280 : : {
8281 : 42554204 : const enum rtx_code code = GET_CODE (x);
8282 : 42554204 : const machine_mode mode = GET_MODE (x);
8283 : :
8284 : 42554204 : switch (GET_RTX_CLASS (code))
8285 : : {
8286 : 738864 : case RTX_UNARY:
8287 : 1477728 : return simplify_unary_operation (code, mode,
8288 : 738864 : XEXP (x, 0), GET_MODE (XEXP (x, 0)));
8289 : 23887646 : case RTX_COMM_ARITH:
8290 : 23887646 : if (swap_commutative_operands_p (XEXP (x, 0), XEXP (x, 1)))
8291 : 391383 : return simplify_gen_binary (code, mode, XEXP (x, 1), XEXP (x, 0));
8292 : :
8293 : : /* Fall through. */
8294 : :
8295 : 29029290 : case RTX_BIN_ARITH:
8296 : 29029290 : return simplify_binary_operation (code, mode, XEXP (x, 0), XEXP (x, 1));
8297 : :
8298 : 53956 : case RTX_TERNARY:
8299 : 53956 : case RTX_BITFIELD_OPS:
8300 : 53956 : return simplify_ternary_operation (code, mode, GET_MODE (XEXP (x, 0)),
8301 : 53956 : XEXP (x, 0), XEXP (x, 1),
8302 : 53956 : XEXP (x, 2));
8303 : :
8304 : 175054 : case RTX_COMPARE:
8305 : 175054 : case RTX_COMM_COMPARE:
8306 : 175054 : return simplify_relational_operation (code, mode,
8307 : 175054 : ((GET_MODE (XEXP (x, 0))
8308 : : != VOIDmode)
8309 : : ? GET_MODE (XEXP (x, 0))
8310 : 340 : : GET_MODE (XEXP (x, 1))),
8311 : 175054 : XEXP (x, 0),
8312 : 350108 : XEXP (x, 1));
8313 : :
8314 : 222598 : case RTX_EXTRA:
8315 : 222598 : if (code == SUBREG)
8316 : 1794 : return simplify_subreg (mode, SUBREG_REG (x),
8317 : 1794 : GET_MODE (SUBREG_REG (x)),
8318 : 1794 : SUBREG_BYTE (x));
8319 : : break;
8320 : :
8321 : 6114812 : case RTX_OBJ:
8322 : 6114812 : if (code == LO_SUM)
8323 : : {
8324 : : /* Convert (lo_sum (high FOO) FOO) to FOO. */
8325 : 0 : if (GET_CODE (XEXP (x, 0)) == HIGH
8326 : 0 : && rtx_equal_p (XEXP (XEXP (x, 0), 0), XEXP (x, 1)))
8327 : 0 : return XEXP (x, 1);
8328 : : }
8329 : : break;
8330 : :
8331 : : default:
8332 : : break;
8333 : : }
8334 : : return NULL;
8335 : : }
8336 : :
8337 : : #if CHECKING_P
8338 : :
8339 : : namespace selftest {
8340 : :
8341 : : /* Make a unique pseudo REG of mode MODE for use by selftests. */
8342 : :
8343 : : static rtx
8344 : 2880 : make_test_reg (machine_mode mode)
8345 : : {
8346 : 2880 : static int test_reg_num = LAST_VIRTUAL_REGISTER + 1;
8347 : :
8348 : 2880 : return gen_rtx_REG (mode, test_reg_num++);
8349 : : }
8350 : :
8351 : : static void
8352 : 40 : test_scalar_int_ops (machine_mode mode)
8353 : : {
8354 : 40 : rtx op0 = make_test_reg (mode);
8355 : 40 : rtx op1 = make_test_reg (mode);
8356 : 40 : rtx six = GEN_INT (6);
8357 : :
8358 : 40 : rtx neg_op0 = simplify_gen_unary (NEG, mode, op0, mode);
8359 : 40 : rtx not_op0 = simplify_gen_unary (NOT, mode, op0, mode);
8360 : 40 : rtx bswap_op0 = simplify_gen_unary (BSWAP, mode, op0, mode);
8361 : :
8362 : 40 : rtx and_op0_op1 = simplify_gen_binary (AND, mode, op0, op1);
8363 : 40 : rtx ior_op0_op1 = simplify_gen_binary (IOR, mode, op0, op1);
8364 : 40 : rtx xor_op0_op1 = simplify_gen_binary (XOR, mode, op0, op1);
8365 : :
8366 : 40 : rtx and_op0_6 = simplify_gen_binary (AND, mode, op0, six);
8367 : 40 : rtx and_op1_6 = simplify_gen_binary (AND, mode, op1, six);
8368 : :
8369 : : /* Test some binary identities. */
8370 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (PLUS, mode, op0, const0_rtx));
8371 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (PLUS, mode, const0_rtx, op0));
8372 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (MINUS, mode, op0, const0_rtx));
8373 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (MULT, mode, op0, const1_rtx));
8374 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (MULT, mode, const1_rtx, op0));
8375 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (DIV, mode, op0, const1_rtx));
8376 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (AND, mode, op0, constm1_rtx));
8377 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (AND, mode, constm1_rtx, op0));
8378 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (IOR, mode, op0, const0_rtx));
8379 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (IOR, mode, const0_rtx, op0));
8380 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (XOR, mode, op0, const0_rtx));
8381 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (XOR, mode, const0_rtx, op0));
8382 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (ASHIFT, mode, op0, const0_rtx));
8383 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (ROTATE, mode, op0, const0_rtx));
8384 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (ASHIFTRT, mode, op0, const0_rtx));
8385 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (LSHIFTRT, mode, op0, const0_rtx));
8386 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (ROTATERT, mode, op0, const0_rtx));
8387 : :
8388 : : /* Test some self-inverse operations. */
8389 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_unary (NEG, mode, neg_op0, mode));
8390 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_unary (NOT, mode, not_op0, mode));
8391 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_unary (BSWAP, mode, bswap_op0, mode));
8392 : :
8393 : : /* Test some reflexive operations. */
8394 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (AND, mode, op0, op0));
8395 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (IOR, mode, op0, op0));
8396 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (SMIN, mode, op0, op0));
8397 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (SMAX, mode, op0, op0));
8398 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (UMIN, mode, op0, op0));
8399 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_binary (UMAX, mode, op0, op0));
8400 : :
8401 : 40 : ASSERT_RTX_EQ (const0_rtx, simplify_gen_binary (MINUS, mode, op0, op0));
8402 : 40 : ASSERT_RTX_EQ (const0_rtx, simplify_gen_binary (XOR, mode, op0, op0));
8403 : :
8404 : : /* Test simplify_distributive_operation. */
8405 : 40 : ASSERT_RTX_EQ (simplify_gen_binary (AND, mode, xor_op0_op1, six),
8406 : : simplify_gen_binary (XOR, mode, and_op0_6, and_op1_6));
8407 : 40 : ASSERT_RTX_EQ (simplify_gen_binary (AND, mode, ior_op0_op1, six),
8408 : : simplify_gen_binary (IOR, mode, and_op0_6, and_op1_6));
8409 : 40 : ASSERT_RTX_EQ (simplify_gen_binary (AND, mode, and_op0_op1, six),
8410 : : simplify_gen_binary (AND, mode, and_op0_6, and_op1_6));
8411 : :
8412 : : /* Test useless extensions are eliminated. */
8413 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_unary (TRUNCATE, mode, op0, mode));
8414 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_unary (ZERO_EXTEND, mode, op0, mode));
8415 : 40 : ASSERT_RTX_EQ (op0, simplify_gen_unary (SIGN_EXTEND, mode, op0, mode));
8416 : 40 : ASSERT_RTX_EQ (op0, lowpart_subreg (mode, op0, mode));
8417 : 40 : }
8418 : :
8419 : : /* Verify some simplifications of integer extension/truncation.
8420 : : Machine mode BMODE is the guaranteed wider than SMODE. */
8421 : :
8422 : : static void
8423 : 24 : test_scalar_int_ext_ops (machine_mode bmode, machine_mode smode)
8424 : : {
8425 : 24 : rtx sreg = make_test_reg (smode);
8426 : :
8427 : : /* Check truncation of extension. */
8428 : 24 : ASSERT_RTX_EQ (simplify_gen_unary (TRUNCATE, smode,
8429 : : simplify_gen_unary (ZERO_EXTEND, bmode,
8430 : : sreg, smode),
8431 : : bmode),
8432 : : sreg);
8433 : 24 : ASSERT_RTX_EQ (simplify_gen_unary (TRUNCATE, smode,
8434 : : simplify_gen_unary (SIGN_EXTEND, bmode,
8435 : : sreg, smode),
8436 : : bmode),
8437 : : sreg);
8438 : 24 : ASSERT_RTX_EQ (simplify_gen_unary (TRUNCATE, smode,
8439 : : lowpart_subreg (bmode, sreg, smode),
8440 : : bmode),
8441 : : sreg);
8442 : 24 : }
8443 : :
8444 : : /* Verify more simplifications of integer extension/truncation.
8445 : : BMODE is wider than MMODE which is wider than SMODE. */
8446 : :
8447 : : static void
8448 : 16 : test_scalar_int_ext_ops2 (machine_mode bmode, machine_mode mmode,
8449 : : machine_mode smode)
8450 : : {
8451 : 16 : rtx breg = make_test_reg (bmode);
8452 : 16 : rtx mreg = make_test_reg (mmode);
8453 : 16 : rtx sreg = make_test_reg (smode);
8454 : :
8455 : : /* Check truncate of truncate. */
8456 : 16 : ASSERT_RTX_EQ (simplify_gen_unary (TRUNCATE, smode,
8457 : : simplify_gen_unary (TRUNCATE, mmode,
8458 : : breg, bmode),
8459 : : mmode),
8460 : : simplify_gen_unary (TRUNCATE, smode, breg, bmode));
8461 : :
8462 : : /* Check extension of extension. */
8463 : 16 : ASSERT_RTX_EQ (simplify_gen_unary (ZERO_EXTEND, bmode,
8464 : : simplify_gen_unary (ZERO_EXTEND, mmode,
8465 : : sreg, smode),
8466 : : mmode),
8467 : : simplify_gen_unary (ZERO_EXTEND, bmode, sreg, smode));
8468 : 16 : ASSERT_RTX_EQ (simplify_gen_unary (SIGN_EXTEND, bmode,
8469 : : simplify_gen_unary (SIGN_EXTEND, mmode,
8470 : : sreg, smode),
8471 : : mmode),
8472 : : simplify_gen_unary (SIGN_EXTEND, bmode, sreg, smode));
8473 : 16 : ASSERT_RTX_EQ (simplify_gen_unary (SIGN_EXTEND, bmode,
8474 : : simplify_gen_unary (ZERO_EXTEND, mmode,
8475 : : sreg, smode),
8476 : : mmode),
8477 : : simplify_gen_unary (ZERO_EXTEND, bmode, sreg, smode));
8478 : :
8479 : : /* Check truncation of extension. */
8480 : 16 : ASSERT_RTX_EQ (simplify_gen_unary (TRUNCATE, smode,
8481 : : simplify_gen_unary (ZERO_EXTEND, bmode,
8482 : : mreg, mmode),
8483 : : bmode),
8484 : : simplify_gen_unary (TRUNCATE, smode, mreg, mmode));
8485 : 16 : ASSERT_RTX_EQ (simplify_gen_unary (TRUNCATE, smode,
8486 : : simplify_gen_unary (SIGN_EXTEND, bmode,
8487 : : mreg, mmode),
8488 : : bmode),
8489 : : simplify_gen_unary (TRUNCATE, smode, mreg, mmode));
8490 : 16 : ASSERT_RTX_EQ (simplify_gen_unary (TRUNCATE, smode,
8491 : : lowpart_subreg (bmode, mreg, mmode),
8492 : : bmode),
8493 : : simplify_gen_unary (TRUNCATE, smode, mreg, mmode));
8494 : 16 : }
8495 : :
8496 : :
8497 : : /* Verify some simplifications involving scalar expressions. */
8498 : :
8499 : : static void
8500 : 4 : test_scalar_ops ()
8501 : : {
8502 : 524 : for (unsigned int i = 0; i < NUM_MACHINE_MODES; ++i)
8503 : : {
8504 : 520 : machine_mode mode = (machine_mode) i;
8505 : 520 : if (SCALAR_INT_MODE_P (mode) && mode != BImode)
8506 : 40 : test_scalar_int_ops (mode);
8507 : : }
8508 : :
8509 : 4 : test_scalar_int_ext_ops (HImode, QImode);
8510 : 4 : test_scalar_int_ext_ops (SImode, QImode);
8511 : 4 : test_scalar_int_ext_ops (SImode, HImode);
8512 : 4 : test_scalar_int_ext_ops (DImode, QImode);
8513 : 4 : test_scalar_int_ext_ops (DImode, HImode);
8514 : 4 : test_scalar_int_ext_ops (DImode, SImode);
8515 : :
8516 : 4 : test_scalar_int_ext_ops2 (SImode, HImode, QImode);
8517 : 4 : test_scalar_int_ext_ops2 (DImode, HImode, QImode);
8518 : 4 : test_scalar_int_ext_ops2 (DImode, SImode, QImode);
8519 : 4 : test_scalar_int_ext_ops2 (DImode, SImode, HImode);
8520 : 4 : }
8521 : :
8522 : : /* Test vector simplifications involving VEC_DUPLICATE in which the
8523 : : operands and result have vector mode MODE. SCALAR_REG is a pseudo
8524 : : register that holds one element of MODE. */
8525 : :
8526 : : static void
8527 : 248 : test_vector_ops_duplicate (machine_mode mode, rtx scalar_reg)
8528 : : {
8529 : 248 : scalar_mode inner_mode = GET_MODE_INNER (mode);
8530 : 248 : rtx duplicate = gen_rtx_VEC_DUPLICATE (mode, scalar_reg);
8531 : 496 : poly_uint64 nunits = GET_MODE_NUNITS (mode);
8532 : 248 : if (GET_MODE_CLASS (mode) == MODE_VECTOR_INT)
8533 : : {
8534 : : /* Test some simple unary cases with VEC_DUPLICATE arguments. */
8535 : 128 : rtx not_scalar_reg = gen_rtx_NOT (inner_mode, scalar_reg);
8536 : 128 : rtx duplicate_not = gen_rtx_VEC_DUPLICATE (mode, not_scalar_reg);
8537 : 128 : ASSERT_RTX_EQ (duplicate,
8538 : : simplify_unary_operation (NOT, mode,
8539 : : duplicate_not, mode));
8540 : :
8541 : 128 : rtx neg_scalar_reg = gen_rtx_NEG (inner_mode, scalar_reg);
8542 : 128 : rtx duplicate_neg = gen_rtx_VEC_DUPLICATE (mode, neg_scalar_reg);
8543 : 128 : ASSERT_RTX_EQ (duplicate,
8544 : : simplify_unary_operation (NEG, mode,
8545 : : duplicate_neg, mode));
8546 : :
8547 : : /* Test some simple binary cases with VEC_DUPLICATE arguments. */
8548 : 128 : ASSERT_RTX_EQ (duplicate,
8549 : : simplify_binary_operation (PLUS, mode, duplicate,
8550 : : CONST0_RTX (mode)));
8551 : :
8552 : 128 : ASSERT_RTX_EQ (duplicate,
8553 : : simplify_binary_operation (MINUS, mode, duplicate,
8554 : : CONST0_RTX (mode)));
8555 : :
8556 : 128 : ASSERT_RTX_PTR_EQ (CONST0_RTX (mode),
8557 : : simplify_binary_operation (MINUS, mode, duplicate,
8558 : : duplicate));
8559 : : }
8560 : :
8561 : : /* Test a scalar VEC_SELECT of a VEC_DUPLICATE. */
8562 : 248 : rtx zero_par = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (1, const0_rtx));
8563 : 248 : ASSERT_RTX_PTR_EQ (scalar_reg,
8564 : : simplify_binary_operation (VEC_SELECT, inner_mode,
8565 : : duplicate, zero_par));
8566 : :
8567 : 248 : unsigned HOST_WIDE_INT const_nunits;
8568 : 248 : if (nunits.is_constant (&const_nunits))
8569 : : {
8570 : : /* And again with the final element. */
8571 : 248 : rtx last_index = gen_int_mode (const_nunits - 1, word_mode);
8572 : 248 : rtx last_par = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (1, last_index));
8573 : 248 : ASSERT_RTX_PTR_EQ (scalar_reg,
8574 : : simplify_binary_operation (VEC_SELECT, inner_mode,
8575 : : duplicate, last_par));
8576 : :
8577 : : /* Test a scalar subreg of a VEC_MERGE of a VEC_DUPLICATE. */
8578 : : /* Skip this test for vectors of booleans, because offset is in bytes,
8579 : : while vec_merge indices are in elements (usually bits). */
8580 : 248 : if (GET_MODE_CLASS (mode) != MODE_VECTOR_BOOL)
8581 : : {
8582 : 248 : rtx vector_reg = make_test_reg (mode);
8583 : 4748 : for (unsigned HOST_WIDE_INT i = 0; i < const_nunits; i++)
8584 : : {
8585 : 4512 : if (i >= HOST_BITS_PER_WIDE_INT)
8586 : : break;
8587 : 4500 : rtx mask = GEN_INT ((HOST_WIDE_INT_1U << i) | (i + 1));
8588 : 4500 : rtx vm = gen_rtx_VEC_MERGE (mode, duplicate, vector_reg, mask);
8589 : 9000 : poly_uint64 offset = i * GET_MODE_SIZE (inner_mode);
8590 : :
8591 : 4500 : ASSERT_RTX_EQ (scalar_reg,
8592 : : simplify_gen_subreg (inner_mode, vm,
8593 : : mode, offset));
8594 : : }
8595 : : }
8596 : : }
8597 : :
8598 : : /* Test a scalar subreg of a VEC_DUPLICATE. */
8599 : 248 : poly_uint64 offset = subreg_lowpart_offset (inner_mode, mode);
8600 : 248 : ASSERT_RTX_EQ (scalar_reg,
8601 : : simplify_gen_subreg (inner_mode, duplicate,
8602 : : mode, offset));
8603 : :
8604 : 248 : machine_mode narrower_mode;
8605 : 248 : if (maybe_ne (nunits, 2U)
8606 : 208 : && multiple_p (nunits, 2)
8607 : 444 : && mode_for_vector (inner_mode, 2).exists (&narrower_mode)
8608 : 444 : && VECTOR_MODE_P (narrower_mode))
8609 : : {
8610 : : /* Test VEC_DUPLICATE of a vector. */
8611 : 196 : rtx_vector_builder nbuilder (narrower_mode, 2, 1);
8612 : 196 : nbuilder.quick_push (const0_rtx);
8613 : 196 : nbuilder.quick_push (const1_rtx);
8614 : 196 : rtx_vector_builder builder (mode, 2, 1);
8615 : 196 : builder.quick_push (const0_rtx);
8616 : 196 : builder.quick_push (const1_rtx);
8617 : 196 : ASSERT_RTX_EQ (builder.build (),
8618 : : simplify_unary_operation (VEC_DUPLICATE, mode,
8619 : : nbuilder.build (),
8620 : : narrower_mode));
8621 : :
8622 : : /* Test VEC_SELECT of a vector. */
8623 : 196 : rtx vec_par
8624 : 196 : = gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, const1_rtx, const0_rtx));
8625 : 196 : rtx narrower_duplicate
8626 : 196 : = gen_rtx_VEC_DUPLICATE (narrower_mode, scalar_reg);
8627 : 196 : ASSERT_RTX_EQ (narrower_duplicate,
8628 : : simplify_binary_operation (VEC_SELECT, narrower_mode,
8629 : : duplicate, vec_par));
8630 : :
8631 : : /* Test a vector subreg of a VEC_DUPLICATE. */
8632 : 196 : poly_uint64 offset = subreg_lowpart_offset (narrower_mode, mode);
8633 : 196 : ASSERT_RTX_EQ (narrower_duplicate,
8634 : : simplify_gen_subreg (narrower_mode, duplicate,
8635 : : mode, offset));
8636 : 196 : }
8637 : 248 : }
8638 : :
8639 : : /* Test vector simplifications involving VEC_SERIES in which the
8640 : : operands and result have vector mode MODE. SCALAR_REG is a pseudo
8641 : : register that holds one element of MODE. */
8642 : :
8643 : : static void
8644 : 96 : test_vector_ops_series (machine_mode mode, rtx scalar_reg)
8645 : : {
8646 : : /* Test unary cases with VEC_SERIES arguments. */
8647 : 96 : scalar_mode inner_mode = GET_MODE_INNER (mode);
8648 : 96 : rtx duplicate = gen_rtx_VEC_DUPLICATE (mode, scalar_reg);
8649 : 96 : rtx neg_scalar_reg = gen_rtx_NEG (inner_mode, scalar_reg);
8650 : 96 : rtx series_0_r = gen_rtx_VEC_SERIES (mode, const0_rtx, scalar_reg);
8651 : 96 : rtx series_0_nr = gen_rtx_VEC_SERIES (mode, const0_rtx, neg_scalar_reg);
8652 : 96 : rtx series_nr_1 = gen_rtx_VEC_SERIES (mode, neg_scalar_reg, const1_rtx);
8653 : 96 : rtx series_r_m1 = gen_rtx_VEC_SERIES (mode, scalar_reg, constm1_rtx);
8654 : 96 : rtx series_r_r = gen_rtx_VEC_SERIES (mode, scalar_reg, scalar_reg);
8655 : 96 : rtx series_nr_nr = gen_rtx_VEC_SERIES (mode, neg_scalar_reg,
8656 : : neg_scalar_reg);
8657 : 96 : ASSERT_RTX_EQ (series_0_r,
8658 : : simplify_unary_operation (NEG, mode, series_0_nr, mode));
8659 : 96 : ASSERT_RTX_EQ (series_r_m1,
8660 : : simplify_unary_operation (NEG, mode, series_nr_1, mode));
8661 : 96 : ASSERT_RTX_EQ (series_r_r,
8662 : : simplify_unary_operation (NEG, mode, series_nr_nr, mode));
8663 : :
8664 : : /* Test that a VEC_SERIES with a zero step is simplified away. */
8665 : 96 : ASSERT_RTX_EQ (duplicate,
8666 : : simplify_binary_operation (VEC_SERIES, mode,
8667 : : scalar_reg, const0_rtx));
8668 : :
8669 : : /* Test PLUS and MINUS with VEC_SERIES. */
8670 : 96 : rtx series_0_1 = gen_const_vec_series (mode, const0_rtx, const1_rtx);
8671 : 96 : rtx series_0_m1 = gen_const_vec_series (mode, const0_rtx, constm1_rtx);
8672 : 96 : rtx series_r_1 = gen_rtx_VEC_SERIES (mode, scalar_reg, const1_rtx);
8673 : 96 : ASSERT_RTX_EQ (series_r_r,
8674 : : simplify_binary_operation (PLUS, mode, series_0_r,
8675 : : duplicate));
8676 : 96 : ASSERT_RTX_EQ (series_r_1,
8677 : : simplify_binary_operation (PLUS, mode, duplicate,
8678 : : series_0_1));
8679 : 96 : ASSERT_RTX_EQ (series_r_m1,
8680 : : simplify_binary_operation (PLUS, mode, duplicate,
8681 : : series_0_m1));
8682 : 96 : ASSERT_RTX_EQ (series_0_r,
8683 : : simplify_binary_operation (MINUS, mode, series_r_r,
8684 : : duplicate));
8685 : 96 : ASSERT_RTX_EQ (series_r_m1,
8686 : : simplify_binary_operation (MINUS, mode, duplicate,
8687 : : series_0_1));
8688 : 96 : ASSERT_RTX_EQ (series_r_1,
8689 : : simplify_binary_operation (MINUS, mode, duplicate,
8690 : : series_0_m1));
8691 : 96 : ASSERT_RTX_EQ (series_0_m1,
8692 : : simplify_binary_operation (VEC_SERIES, mode, const0_rtx,
8693 : : constm1_rtx));
8694 : :
8695 : : /* Test NEG on constant vector series. */
8696 : 96 : ASSERT_RTX_EQ (series_0_m1,
8697 : : simplify_unary_operation (NEG, mode, series_0_1, mode));
8698 : 96 : ASSERT_RTX_EQ (series_0_1,
8699 : : simplify_unary_operation (NEG, mode, series_0_m1, mode));
8700 : :
8701 : : /* Test PLUS and MINUS on constant vector series. */
8702 : 96 : rtx scalar2 = gen_int_mode (2, inner_mode);
8703 : 96 : rtx scalar3 = gen_int_mode (3, inner_mode);
8704 : 96 : rtx series_1_1 = gen_const_vec_series (mode, const1_rtx, const1_rtx);
8705 : 96 : rtx series_0_2 = gen_const_vec_series (mode, const0_rtx, scalar2);
8706 : 96 : rtx series_1_3 = gen_const_vec_series (mode, const1_rtx, scalar3);
8707 : 96 : ASSERT_RTX_EQ (series_1_1,
8708 : : simplify_binary_operation (PLUS, mode, series_0_1,
8709 : : CONST1_RTX (mode)));
8710 : 96 : ASSERT_RTX_EQ (series_0_m1,
8711 : : simplify_binary_operation (PLUS, mode, CONST0_RTX (mode),
8712 : : series_0_m1));
8713 : 96 : ASSERT_RTX_EQ (series_1_3,
8714 : : simplify_binary_operation (PLUS, mode, series_1_1,
8715 : : series_0_2));
8716 : 96 : ASSERT_RTX_EQ (series_0_1,
8717 : : simplify_binary_operation (MINUS, mode, series_1_1,
8718 : : CONST1_RTX (mode)));
8719 : 96 : ASSERT_RTX_EQ (series_1_1,
8720 : : simplify_binary_operation (MINUS, mode, CONST1_RTX (mode),
8721 : : series_0_m1));
8722 : 96 : ASSERT_RTX_EQ (series_1_1,
8723 : : simplify_binary_operation (MINUS, mode, series_1_3,
8724 : : series_0_2));
8725 : :
8726 : : /* Test MULT between constant vectors. */
8727 : 96 : rtx vec2 = gen_const_vec_duplicate (mode, scalar2);
8728 : 96 : rtx vec3 = gen_const_vec_duplicate (mode, scalar3);
8729 : 96 : rtx scalar9 = gen_int_mode (9, inner_mode);
8730 : 96 : rtx series_3_9 = gen_const_vec_series (mode, scalar3, scalar9);
8731 : 96 : ASSERT_RTX_EQ (series_0_2,
8732 : : simplify_binary_operation (MULT, mode, series_0_1, vec2));
8733 : 96 : ASSERT_RTX_EQ (series_3_9,
8734 : : simplify_binary_operation (MULT, mode, vec3, series_1_3));
8735 : 96 : if (!GET_MODE_NUNITS (mode).is_constant ())
8736 : : ASSERT_FALSE (simplify_binary_operation (MULT, mode, series_0_1,
8737 : : series_0_1));
8738 : :
8739 : : /* Test ASHIFT between constant vectors. */
8740 : 96 : ASSERT_RTX_EQ (series_0_2,
8741 : : simplify_binary_operation (ASHIFT, mode, series_0_1,
8742 : : CONST1_RTX (mode)));
8743 : 96 : if (!GET_MODE_NUNITS (mode).is_constant ())
8744 : : ASSERT_FALSE (simplify_binary_operation (ASHIFT, mode, CONST1_RTX (mode),
8745 : : series_0_1));
8746 : 96 : }
8747 : :
8748 : : static rtx
8749 : 3472 : simplify_merge_mask (rtx x, rtx mask, int op)
8750 : : {
8751 : 0 : return simplify_context ().simplify_merge_mask (x, mask, op);
8752 : : }
8753 : :
8754 : : /* Verify simplify_merge_mask works correctly. */
8755 : :
8756 : : static void
8757 : 248 : test_vec_merge (machine_mode mode)
8758 : : {
8759 : 248 : rtx op0 = make_test_reg (mode);
8760 : 248 : rtx op1 = make_test_reg (mode);
8761 : 248 : rtx op2 = make_test_reg (mode);
8762 : 248 : rtx op3 = make_test_reg (mode);
8763 : 248 : rtx op4 = make_test_reg (mode);
8764 : 248 : rtx op5 = make_test_reg (mode);
8765 : 248 : rtx mask1 = make_test_reg (SImode);
8766 : 248 : rtx mask2 = make_test_reg (SImode);
8767 : 248 : rtx vm1 = gen_rtx_VEC_MERGE (mode, op0, op1, mask1);
8768 : 248 : rtx vm2 = gen_rtx_VEC_MERGE (mode, op2, op3, mask1);
8769 : 248 : rtx vm3 = gen_rtx_VEC_MERGE (mode, op4, op5, mask1);
8770 : :
8771 : : /* Simple vec_merge. */
8772 : 248 : ASSERT_EQ (op0, simplify_merge_mask (vm1, mask1, 0));
8773 : 248 : ASSERT_EQ (op1, simplify_merge_mask (vm1, mask1, 1));
8774 : 248 : ASSERT_EQ (NULL_RTX, simplify_merge_mask (vm1, mask2, 0));
8775 : 248 : ASSERT_EQ (NULL_RTX, simplify_merge_mask (vm1, mask2, 1));
8776 : :
8777 : : /* Nested vec_merge.
8778 : : It's tempting to make this simplify right down to opN, but we don't
8779 : : because all the simplify_* functions assume that the operands have
8780 : : already been simplified. */
8781 : 248 : rtx nvm = gen_rtx_VEC_MERGE (mode, vm1, vm2, mask1);
8782 : 248 : ASSERT_EQ (vm1, simplify_merge_mask (nvm, mask1, 0));
8783 : 248 : ASSERT_EQ (vm2, simplify_merge_mask (nvm, mask1, 1));
8784 : :
8785 : : /* Intermediate unary op. */
8786 : 248 : rtx unop = gen_rtx_NOT (mode, vm1);
8787 : 248 : ASSERT_RTX_EQ (gen_rtx_NOT (mode, op0),
8788 : : simplify_merge_mask (unop, mask1, 0));
8789 : 248 : ASSERT_RTX_EQ (gen_rtx_NOT (mode, op1),
8790 : : simplify_merge_mask (unop, mask1, 1));
8791 : :
8792 : : /* Intermediate binary op. */
8793 : 248 : rtx binop = gen_rtx_PLUS (mode, vm1, vm2);
8794 : 248 : ASSERT_RTX_EQ (gen_rtx_PLUS (mode, op0, op2),
8795 : : simplify_merge_mask (binop, mask1, 0));
8796 : 248 : ASSERT_RTX_EQ (gen_rtx_PLUS (mode, op1, op3),
8797 : : simplify_merge_mask (binop, mask1, 1));
8798 : :
8799 : : /* Intermediate ternary op. */
8800 : 248 : rtx tenop = gen_rtx_FMA (mode, vm1, vm2, vm3);
8801 : 248 : ASSERT_RTX_EQ (gen_rtx_FMA (mode, op0, op2, op4),
8802 : : simplify_merge_mask (tenop, mask1, 0));
8803 : 248 : ASSERT_RTX_EQ (gen_rtx_FMA (mode, op1, op3, op5),
8804 : : simplify_merge_mask (tenop, mask1, 1));
8805 : :
8806 : : /* Side effects. */
8807 : 248 : rtx badop0 = gen_rtx_PRE_INC (mode, op0);
8808 : 248 : rtx badvm = gen_rtx_VEC_MERGE (mode, badop0, op1, mask1);
8809 : 248 : ASSERT_EQ (badop0, simplify_merge_mask (badvm, mask1, 0));
8810 : 248 : ASSERT_EQ (NULL_RTX, simplify_merge_mask (badvm, mask1, 1));
8811 : :
8812 : : /* Called indirectly. */
8813 : 248 : ASSERT_RTX_EQ (gen_rtx_VEC_MERGE (mode, op0, op3, mask1),
8814 : : simplify_rtx (nvm));
8815 : 248 : }
8816 : :
8817 : : /* Test that vector rotate formation works at RTL level. Try various
8818 : : combinations of (REG << C) [|,^,+] (REG >> (<bitwidth> - C)). */
8819 : :
8820 : : static void
8821 : 96 : test_vector_rotate (rtx reg)
8822 : : {
8823 : 96 : machine_mode mode = GET_MODE (reg);
8824 : 96 : unsigned bitwidth = GET_MODE_UNIT_SIZE (mode) * BITS_PER_UNIT;
8825 : 96 : rtx plus_rtx = gen_rtx_PLUS (mode, reg, reg);
8826 : 96 : rtx lshftrt_amnt = GEN_INT (bitwidth - 1);
8827 : 96 : lshftrt_amnt = gen_const_vec_duplicate (mode, lshftrt_amnt);
8828 : 96 : rtx lshiftrt_rtx = gen_rtx_LSHIFTRT (mode, reg, lshftrt_amnt);
8829 : 96 : rtx rotate_rtx = gen_rtx_ROTATE (mode, reg, CONST1_RTX (mode));
8830 : : /* Test explicitly the case where ASHIFT (x, 1) is a PLUS (x, x). */
8831 : 96 : ASSERT_RTX_EQ (rotate_rtx,
8832 : : simplify_rtx (gen_rtx_IOR (mode, plus_rtx, lshiftrt_rtx)));
8833 : 96 : ASSERT_RTX_EQ (rotate_rtx,
8834 : : simplify_rtx (gen_rtx_XOR (mode, plus_rtx, lshiftrt_rtx)));
8835 : 96 : ASSERT_RTX_EQ (rotate_rtx,
8836 : : simplify_rtx (gen_rtx_PLUS (mode, plus_rtx, lshiftrt_rtx)));
8837 : :
8838 : : /* Don't go through every possible rotate amount to save execution time.
8839 : : Multiple of BITS_PER_UNIT amounts could conceivably be simplified to
8840 : : other bswap operations sometimes. Go through just the odd amounts. */
8841 : 1440 : for (unsigned i = 3; i < bitwidth - 2; i += 2)
8842 : : {
8843 : 1344 : rtx rot_amnt = gen_const_vec_duplicate (mode, GEN_INT (i));
8844 : 1344 : rtx ashift_rtx = gen_rtx_ASHIFT (mode, reg, rot_amnt);
8845 : 1344 : lshftrt_amnt = gen_const_vec_duplicate (mode, GEN_INT (bitwidth - i));
8846 : 1344 : lshiftrt_rtx = gen_rtx_LSHIFTRT (mode, reg, lshftrt_amnt);
8847 : 1344 : rotate_rtx = gen_rtx_ROTATE (mode, reg, rot_amnt);
8848 : 1344 : ASSERT_RTX_EQ (rotate_rtx,
8849 : : simplify_rtx (gen_rtx_IOR (mode, ashift_rtx, lshiftrt_rtx)));
8850 : 1344 : ASSERT_RTX_EQ (rotate_rtx,
8851 : : simplify_rtx (gen_rtx_XOR (mode, ashift_rtx, lshiftrt_rtx)));
8852 : 1344 : ASSERT_RTX_EQ (rotate_rtx,
8853 : : simplify_rtx (gen_rtx_PLUS (mode, ashift_rtx, lshiftrt_rtx)));
8854 : : }
8855 : 96 : }
8856 : :
8857 : : /* Test subregs of integer vector constant X, trying elements in
8858 : : the range [ELT_BIAS, ELT_BIAS + constant_lower_bound (NELTS)),
8859 : : where NELTS is the number of elements in X. Subregs involving
8860 : : elements [ELT_BIAS, ELT_BIAS + FIRST_VALID) are expected to fail. */
8861 : :
8862 : : static void
8863 : 288 : test_vector_subregs_modes (rtx x, poly_uint64 elt_bias = 0,
8864 : : unsigned int first_valid = 0)
8865 : : {
8866 : 288 : machine_mode inner_mode = GET_MODE (x);
8867 : 288 : scalar_mode int_mode = GET_MODE_INNER (inner_mode);
8868 : :
8869 : 37728 : for (unsigned int modei = 0; modei < NUM_MACHINE_MODES; ++modei)
8870 : : {
8871 : 37440 : machine_mode outer_mode = (machine_mode) modei;
8872 : 37440 : if (!VECTOR_MODE_P (outer_mode))
8873 : 19584 : continue;
8874 : :
8875 : 17856 : unsigned int outer_nunits;
8876 : 17856 : if (GET_MODE_INNER (outer_mode) == int_mode
8877 : 2064 : && GET_MODE_NUNITS (outer_mode).is_constant (&outer_nunits)
8878 : 23160 : && multiple_p (GET_MODE_NUNITS (inner_mode), outer_nunits))
8879 : : {
8880 : : /* Test subregs in which the outer mode is a smaller,
8881 : : constant-sized vector of the same element type. */
8882 : 1176 : unsigned int limit
8883 : 1176 : = constant_lower_bound (GET_MODE_NUNITS (inner_mode));
8884 : 9636 : for (unsigned int elt = 0; elt < limit; elt += outer_nunits)
8885 : : {
8886 : 8460 : rtx expected = NULL_RTX;
8887 : 8460 : if (elt >= first_valid)
8888 : : {
8889 : 8460 : rtx_vector_builder builder (outer_mode, outer_nunits, 1);
8890 : 46668 : for (unsigned int i = 0; i < outer_nunits; ++i)
8891 : 38208 : builder.quick_push (CONST_VECTOR_ELT (x, elt + i));
8892 : 8460 : expected = builder.build ();
8893 : 8460 : }
8894 : 16920 : poly_uint64 byte = (elt_bias + elt) * GET_MODE_SIZE (int_mode);
8895 : 8460 : ASSERT_RTX_EQ (expected,
8896 : : simplify_subreg (outer_mode, x,
8897 : : inner_mode, byte));
8898 : : }
8899 : : }
8900 : 33360 : else if (known_eq (GET_MODE_SIZE (outer_mode),
8901 : : GET_MODE_SIZE (inner_mode))
8902 : 2100 : && known_eq (elt_bias, 0U)
8903 : 2100 : && (GET_MODE_CLASS (outer_mode) != MODE_VECTOR_BOOL
8904 : 0 : || known_eq (GET_MODE_BITSIZE (outer_mode),
8905 : : GET_MODE_NUNITS (outer_mode)))
8906 : 2100 : && (!FLOAT_MODE_P (outer_mode)
8907 : 18324 : || (FLOAT_MODE_FORMAT (outer_mode)->ieee_bits
8908 : 1164 : == GET_MODE_UNIT_PRECISION (outer_mode)))
8909 : 16680 : && (GET_MODE_SIZE (inner_mode).is_constant ()
8910 : : || !CONST_VECTOR_STEPPED_P (x)))
8911 : : {
8912 : : /* Try converting to OUTER_MODE and back. */
8913 : 1848 : rtx outer_x = simplify_subreg (outer_mode, x, inner_mode, 0);
8914 : 1848 : ASSERT_TRUE (outer_x != NULL_RTX);
8915 : 1848 : ASSERT_RTX_EQ (x, simplify_subreg (inner_mode, outer_x,
8916 : : outer_mode, 0));
8917 : : }
8918 : : }
8919 : :
8920 : 288 : if (BYTES_BIG_ENDIAN == WORDS_BIG_ENDIAN)
8921 : : {
8922 : : /* Test each byte in the element range. */
8923 : 288 : unsigned int limit
8924 : 288 : = constant_lower_bound (GET_MODE_SIZE (inner_mode));
8925 : 17688 : for (unsigned int i = 0; i < limit; ++i)
8926 : : {
8927 : 17400 : unsigned int elt = i / GET_MODE_SIZE (int_mode);
8928 : 17400 : rtx expected = NULL_RTX;
8929 : 17400 : if (elt >= first_valid)
8930 : : {
8931 : 17400 : unsigned int byte_shift = i % GET_MODE_SIZE (int_mode);
8932 : 17400 : if (BYTES_BIG_ENDIAN)
8933 : : byte_shift = GET_MODE_SIZE (int_mode) - byte_shift - 1;
8934 : 17400 : rtx_mode_t vec_elt (CONST_VECTOR_ELT (x, elt), int_mode);
8935 : 17400 : wide_int shifted_elt
8936 : 17400 : = wi::lrshift (vec_elt, byte_shift * BITS_PER_UNIT);
8937 : 17400 : expected = immed_wide_int_const (shifted_elt, QImode);
8938 : 17400 : }
8939 : 34800 : poly_uint64 byte = elt_bias * GET_MODE_SIZE (int_mode) + i;
8940 : 17400 : ASSERT_RTX_EQ (expected,
8941 : : simplify_subreg (QImode, x, inner_mode, byte));
8942 : : }
8943 : : }
8944 : 288 : }
8945 : :
8946 : : /* Test constant subregs of integer vector mode INNER_MODE, using 1
8947 : : element per pattern. */
8948 : :
8949 : : static void
8950 : 96 : test_vector_subregs_repeating (machine_mode inner_mode)
8951 : : {
8952 : 192 : poly_uint64 nunits = GET_MODE_NUNITS (inner_mode);
8953 : 96 : unsigned int min_nunits = constant_lower_bound (nunits);
8954 : 96 : scalar_mode int_mode = GET_MODE_INNER (inner_mode);
8955 : 96 : unsigned int count = gcd (min_nunits, 8);
8956 : :
8957 : 96 : rtx_vector_builder builder (inner_mode, count, 1);
8958 : 720 : for (unsigned int i = 0; i < count; ++i)
8959 : 624 : builder.quick_push (gen_int_mode (8 - i, int_mode));
8960 : 96 : rtx x = builder.build ();
8961 : :
8962 : 96 : test_vector_subregs_modes (x);
8963 : 96 : if (!nunits.is_constant ())
8964 : : test_vector_subregs_modes (x, nunits - min_nunits);
8965 : 96 : }
8966 : :
8967 : : /* Test constant subregs of integer vector mode INNER_MODE, using 2
8968 : : elements per pattern. */
8969 : :
8970 : : static void
8971 : 96 : test_vector_subregs_fore_back (machine_mode inner_mode)
8972 : : {
8973 : 192 : poly_uint64 nunits = GET_MODE_NUNITS (inner_mode);
8974 : 96 : unsigned int min_nunits = constant_lower_bound (nunits);
8975 : 96 : scalar_mode int_mode = GET_MODE_INNER (inner_mode);
8976 : 96 : unsigned int count = gcd (min_nunits, 4);
8977 : :
8978 : 96 : rtx_vector_builder builder (inner_mode, count, 2);
8979 : 464 : for (unsigned int i = 0; i < count; ++i)
8980 : 368 : builder.quick_push (gen_int_mode (i, int_mode));
8981 : 464 : for (unsigned int i = 0; i < count; ++i)
8982 : 368 : builder.quick_push (gen_int_mode (-1 - (int) i, int_mode));
8983 : 96 : rtx x = builder.build ();
8984 : :
8985 : 96 : test_vector_subregs_modes (x);
8986 : 96 : if (!nunits.is_constant ())
8987 : : test_vector_subregs_modes (x, nunits - min_nunits, count);
8988 : 96 : }
8989 : :
8990 : : /* Test constant subregs of integer vector mode INNER_MODE, using 3
8991 : : elements per pattern. */
8992 : :
8993 : : static void
8994 : 96 : test_vector_subregs_stepped (machine_mode inner_mode)
8995 : : {
8996 : : /* Build { 0, 1, 2, 3, ... }. */
8997 : 96 : scalar_mode int_mode = GET_MODE_INNER (inner_mode);
8998 : 96 : rtx_vector_builder builder (inner_mode, 1, 3);
8999 : 384 : for (unsigned int i = 0; i < 3; ++i)
9000 : 288 : builder.quick_push (gen_int_mode (i, int_mode));
9001 : 96 : rtx x = builder.build ();
9002 : :
9003 : 96 : test_vector_subregs_modes (x);
9004 : 96 : }
9005 : :
9006 : : /* Test constant subregs of integer vector mode INNER_MODE. */
9007 : :
9008 : : static void
9009 : 96 : test_vector_subregs (machine_mode inner_mode)
9010 : : {
9011 : 96 : test_vector_subregs_repeating (inner_mode);
9012 : 96 : test_vector_subregs_fore_back (inner_mode);
9013 : 96 : test_vector_subregs_stepped (inner_mode);
9014 : 96 : }
9015 : :
9016 : : /* Verify some simplifications involving vectors. */
9017 : :
9018 : : static void
9019 : 4 : test_vector_ops ()
9020 : : {
9021 : 524 : for (unsigned int i = 0; i < NUM_MACHINE_MODES; ++i)
9022 : : {
9023 : 520 : machine_mode mode = (machine_mode) i;
9024 : 520 : if (VECTOR_MODE_P (mode))
9025 : : {
9026 : 496 : rtx scalar_reg = make_test_reg (GET_MODE_INNER (mode));
9027 : 248 : test_vector_ops_duplicate (mode, scalar_reg);
9028 : 248 : rtx vector_reg = make_test_reg (mode);
9029 : 248 : if (GET_MODE_CLASS (mode) == MODE_VECTOR_INT
9030 : 376 : && maybe_gt (GET_MODE_NUNITS (mode), 2))
9031 : : {
9032 : 96 : test_vector_ops_series (mode, scalar_reg);
9033 : 96 : test_vector_subregs (mode);
9034 : 96 : test_vector_rotate (vector_reg);
9035 : : }
9036 : 248 : test_vec_merge (mode);
9037 : : }
9038 : : }
9039 : 4 : }
9040 : :
9041 : : template<unsigned int N>
9042 : : struct simplify_const_poly_int_tests
9043 : : {
9044 : : static void run ();
9045 : : };
9046 : :
9047 : : template<>
9048 : : struct simplify_const_poly_int_tests<1>
9049 : : {
9050 : : static void run () {}
9051 : : };
9052 : :
9053 : : /* Test various CONST_POLY_INT properties. */
9054 : :
9055 : : template<unsigned int N>
9056 : : void
9057 : : simplify_const_poly_int_tests<N>::run ()
9058 : : {
9059 : : using poly_int64 = poly_int<N, HOST_WIDE_INT>;
9060 : : rtx x1 = gen_int_mode (poly_int64 (1, 1), QImode);
9061 : : rtx x2 = gen_int_mode (poly_int64 (-80, 127), QImode);
9062 : : rtx x3 = gen_int_mode (poly_int64 (-79, -128), QImode);
9063 : : rtx x4 = gen_int_mode (poly_int64 (5, 4), QImode);
9064 : : rtx x5 = gen_int_mode (poly_int64 (30, 24), QImode);
9065 : : rtx x6 = gen_int_mode (poly_int64 (20, 16), QImode);
9066 : : rtx x7 = gen_int_mode (poly_int64 (7, 4), QImode);
9067 : : rtx x8 = gen_int_mode (poly_int64 (30, 24), HImode);
9068 : : rtx x9 = gen_int_mode (poly_int64 (-30, -24), HImode);
9069 : : rtx x10 = gen_int_mode (poly_int64 (-31, -24), HImode);
9070 : : rtx two = GEN_INT (2);
9071 : : rtx six = GEN_INT (6);
9072 : : poly_uint64 offset = subreg_lowpart_offset (QImode, HImode);
9073 : :
9074 : : /* These tests only try limited operation combinations. Fuller arithmetic
9075 : : testing is done directly on poly_ints. */
9076 : : ASSERT_EQ (simplify_unary_operation (NEG, HImode, x8, HImode), x9);
9077 : : ASSERT_EQ (simplify_unary_operation (NOT, HImode, x8, HImode), x10);
9078 : : ASSERT_EQ (simplify_unary_operation (TRUNCATE, QImode, x8, HImode), x5);
9079 : : ASSERT_EQ (simplify_binary_operation (PLUS, QImode, x1, x2), x3);
9080 : : ASSERT_EQ (simplify_binary_operation (MINUS, QImode, x3, x1), x2);
9081 : : ASSERT_EQ (simplify_binary_operation (MULT, QImode, x4, six), x5);
9082 : : ASSERT_EQ (simplify_binary_operation (MULT, QImode, six, x4), x5);
9083 : : ASSERT_EQ (simplify_binary_operation (ASHIFT, QImode, x4, two), x6);
9084 : : ASSERT_EQ (simplify_binary_operation (IOR, QImode, x4, two), x7);
9085 : : ASSERT_EQ (simplify_subreg (HImode, x5, QImode, 0), x8);
9086 : : ASSERT_EQ (simplify_subreg (QImode, x8, HImode, offset), x5);
9087 : : }
9088 : :
9089 : : /* Run all of the selftests within this file. */
9090 : :
9091 : : void
9092 : 4 : simplify_rtx_cc_tests ()
9093 : : {
9094 : 4 : test_scalar_ops ();
9095 : 4 : test_vector_ops ();
9096 : 4 : simplify_const_poly_int_tests<NUM_POLY_INT_COEFFS>::run ();
9097 : 4 : }
9098 : :
9099 : : } // namespace selftest
9100 : :
9101 : : #endif /* CHECKING_P */
|
