Line data Source code
1 : /* Generated automatically by gengenrtl from rtl.def. */
2 :
3 : #ifndef GCC_GENRTL_H
4 : #define GCC_GENRTL_H
5 :
6 : #include "statistics.h"
7 :
8 : static inline rtx
9 2116628 : init_rtx_fmt_0 (rtx rt, machine_mode mode)
10 : {
11 2116628 : PUT_MODE_RAW (rt, mode);
12 2116628 : X0EXP (rt, 0) = NULL_RTX;
13 2116628 : return rt;
14 : }
15 :
16 : static inline rtx
17 2116628 : gen_rtx_fmt_0_stat (RTX_CODE code, machine_mode mode MEM_STAT_DECL)
18 : {
19 2116628 : rtx rt;
20 :
21 2116628 : rt = rtx_alloc (code PASS_MEM_STAT);
22 2116628 : return init_rtx_fmt_0 (rt, mode);
23 : }
24 :
25 : #define gen_rtx_fmt_0(c, m) \
26 : gen_rtx_fmt_0_stat ((c), (m) MEM_STAT_INFO)
27 :
28 : #define alloca_rtx_fmt_0(c, m) \
29 : init_rtx_fmt_0 (rtx_alloca ((c)), (m))
30 :
31 : static inline rtx
32 999685429 : init_rtx_fmt_ee (rtx rt, machine_mode mode,
33 : rtx arg0,
34 : rtx arg1)
35 : {
36 999685429 : PUT_MODE_RAW (rt, mode);
37 999685429 : XEXP (rt, 0) = arg0;
38 999685429 : XEXP (rt, 1) = arg1;
39 974410343 : return rt;
40 : }
41 :
42 : static inline rtx
43 998688815 : gen_rtx_fmt_ee_stat (RTX_CODE code, machine_mode mode,
44 : rtx arg0,
45 : rtx arg1 MEM_STAT_DECL)
46 : {
47 655383221 : rtx rt;
48 :
49 980423840 : rt = rtx_alloc (code PASS_MEM_STAT);
50 972708070 : return init_rtx_fmt_ee (rt, mode, arg0, arg1);
51 : }
52 :
53 : #define gen_rtx_fmt_ee(c, m, arg0, arg1) \
54 : gen_rtx_fmt_ee_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
55 :
56 : #define alloca_rtx_fmt_ee(c, m, arg0, arg1) \
57 : init_rtx_fmt_ee (rtx_alloca ((c)), (m), (arg0), (arg1))
58 :
59 : static inline rtx
60 93547024 : init_rtx_fmt_ue (rtx rt, machine_mode mode,
61 : rtx arg0,
62 : rtx arg1)
63 : {
64 93547024 : PUT_MODE_RAW (rt, mode);
65 93547024 : XEXP (rt, 0) = arg0;
66 93547024 : XEXP (rt, 1) = arg1;
67 93547024 : return rt;
68 : }
69 :
70 : static inline rtx
71 93547024 : gen_rtx_fmt_ue_stat (RTX_CODE code, machine_mode mode,
72 : rtx arg0,
73 : rtx arg1 MEM_STAT_DECL)
74 : {
75 93547024 : rtx rt;
76 :
77 93547024 : rt = rtx_alloc (code PASS_MEM_STAT);
78 93547024 : return init_rtx_fmt_ue (rt, mode, arg0, arg1);
79 : }
80 :
81 : #define gen_rtx_fmt_ue(c, m, arg0, arg1) \
82 : gen_rtx_fmt_ue_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
83 :
84 : #define alloca_rtx_fmt_ue(c, m, arg0, arg1) \
85 : init_rtx_fmt_ue (rtx_alloca ((c)), (m), (arg0), (arg1))
86 :
87 : static inline rtx
88 5506174 : init_rtx_fmt_ie (rtx rt, machine_mode mode,
89 : int arg0,
90 : rtx arg1)
91 : {
92 5506174 : PUT_MODE_RAW (rt, mode);
93 5506174 : XINT (rt, 0) = arg0;
94 5506174 : XEXP (rt, 1) = arg1;
95 5506174 : return rt;
96 : }
97 :
98 : static inline rtx
99 5506174 : gen_rtx_fmt_ie_stat (RTX_CODE code, machine_mode mode,
100 : int arg0,
101 : rtx arg1 MEM_STAT_DECL)
102 : {
103 5506174 : rtx rt;
104 :
105 5506174 : rt = rtx_alloc (code PASS_MEM_STAT);
106 312097 : return init_rtx_fmt_ie (rt, mode, arg0, arg1);
107 : }
108 :
109 : #define gen_rtx_fmt_ie(c, m, arg0, arg1) \
110 : gen_rtx_fmt_ie_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
111 :
112 : #define alloca_rtx_fmt_ie(c, m, arg0, arg1) \
113 : init_rtx_fmt_ie (rtx_alloca ((c)), (m), (arg0), (arg1))
114 :
115 : static inline rtx
116 85382305 : init_rtx_fmt_E (rtx rt, machine_mode mode,
117 : rtvec arg0)
118 : {
119 85382305 : PUT_MODE_RAW (rt, mode);
120 85382305 : XVEC (rt, 0) = arg0;
121 85382305 : return rt;
122 : }
123 :
124 : static inline rtx
125 85382305 : gen_rtx_fmt_E_stat (RTX_CODE code, machine_mode mode,
126 : rtvec arg0 MEM_STAT_DECL)
127 : {
128 85382305 : rtx rt;
129 :
130 85382305 : rt = rtx_alloc (code PASS_MEM_STAT);
131 85088724 : return init_rtx_fmt_E (rt, mode, arg0);
132 : }
133 :
134 : #define gen_rtx_fmt_E(c, m, arg0) \
135 : gen_rtx_fmt_E_stat ((c), (m), (arg0) MEM_STAT_INFO)
136 :
137 : #define alloca_rtx_fmt_E(c, m, arg0) \
138 : init_rtx_fmt_E (rtx_alloca ((c)), (m), (arg0))
139 :
140 : static inline rtx
141 2139508 : init_rtx_fmt_i (rtx rt, machine_mode mode,
142 : int arg0)
143 : {
144 2139508 : PUT_MODE_RAW (rt, mode);
145 2139508 : XINT (rt, 0) = arg0;
146 2139508 : return rt;
147 : }
148 :
149 : static inline rtx
150 2139508 : gen_rtx_fmt_i_stat (RTX_CODE code, machine_mode mode,
151 : int arg0 MEM_STAT_DECL)
152 : {
153 2139508 : rtx rt;
154 :
155 2139508 : rt = rtx_alloc (code PASS_MEM_STAT);
156 216567 : return init_rtx_fmt_i (rt, mode, arg0);
157 : }
158 :
159 : #define gen_rtx_fmt_i(c, m, arg0) \
160 : gen_rtx_fmt_i_stat ((c), (m), (arg0) MEM_STAT_INFO)
161 :
162 : #define alloca_rtx_fmt_i(c, m, arg0) \
163 : init_rtx_fmt_i (rtx_alloca ((c)), (m), (arg0))
164 :
165 : static inline rtx
166 834978 : init_rtx_fmt_uuBeLie (rtx rt, machine_mode mode,
167 : rtx arg0,
168 : rtx arg1,
169 : basic_block arg2,
170 : rtx arg3,
171 : location_t arg4,
172 : int arg5,
173 : rtx arg6)
174 : {
175 834978 : PUT_MODE_RAW (rt, mode);
176 834978 : XEXP (rt, 0) = arg0;
177 834978 : XEXP (rt, 1) = arg1;
178 834978 : XBBDEF (rt, 2) = arg2;
179 834978 : XEXP (rt, 3) = arg3;
180 834978 : XLOC (rt, 4) = arg4;
181 834978 : XINT (rt, 5) = arg5;
182 834978 : XEXP (rt, 6) = arg6;
183 834978 : return rt;
184 : }
185 :
186 : static inline rtx
187 834978 : gen_rtx_fmt_uuBeLie_stat (RTX_CODE code, machine_mode mode,
188 : rtx arg0,
189 : rtx arg1,
190 : basic_block arg2,
191 : rtx arg3,
192 : location_t arg4,
193 : int arg5,
194 : rtx arg6 MEM_STAT_DECL)
195 : {
196 834978 : rtx rt;
197 :
198 834978 : rt = rtx_alloc (code PASS_MEM_STAT);
199 834978 : return init_rtx_fmt_uuBeLie (rt, mode, arg0, arg1, arg2, arg3, arg4, arg5, arg6);
200 : }
201 :
202 : #define gen_rtx_fmt_uuBeLie(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
203 : gen_rtx_fmt_uuBeLie_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6) MEM_STAT_INFO)
204 :
205 : #define alloca_rtx_fmt_uuBeLie(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
206 : init_rtx_fmt_uuBeLie (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6))
207 :
208 : static inline rtx
209 : init_rtx_fmt_uuBeLie0 (rtx rt, machine_mode mode,
210 : rtx arg0,
211 : rtx arg1,
212 : basic_block arg2,
213 : rtx arg3,
214 : location_t arg4,
215 : int arg5,
216 : rtx arg6)
217 : {
218 : PUT_MODE_RAW (rt, mode);
219 : XEXP (rt, 0) = arg0;
220 : XEXP (rt, 1) = arg1;
221 : XBBDEF (rt, 2) = arg2;
222 : XEXP (rt, 3) = arg3;
223 : XLOC (rt, 4) = arg4;
224 : XINT (rt, 5) = arg5;
225 : XEXP (rt, 6) = arg6;
226 : X0EXP (rt, 7) = NULL_RTX;
227 : return rt;
228 : }
229 :
230 : static inline rtx
231 : gen_rtx_fmt_uuBeLie0_stat (RTX_CODE code, machine_mode mode,
232 : rtx arg0,
233 : rtx arg1,
234 : basic_block arg2,
235 : rtx arg3,
236 : location_t arg4,
237 : int arg5,
238 : rtx arg6 MEM_STAT_DECL)
239 : {
240 : rtx rt;
241 :
242 : rt = rtx_alloc (code PASS_MEM_STAT);
243 : return init_rtx_fmt_uuBeLie0 (rt, mode, arg0, arg1, arg2, arg3, arg4, arg5, arg6);
244 : }
245 :
246 : #define gen_rtx_fmt_uuBeLie0(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
247 : gen_rtx_fmt_uuBeLie0_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6) MEM_STAT_INFO)
248 :
249 : #define alloca_rtx_fmt_uuBeLie0(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
250 : init_rtx_fmt_uuBeLie0 (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6))
251 :
252 : static inline rtx
253 : init_rtx_fmt_uuBeLieei (rtx rt, machine_mode mode,
254 : rtx arg0,
255 : rtx arg1,
256 : basic_block arg2,
257 : rtx arg3,
258 : location_t arg4,
259 : int arg5,
260 : rtx arg6,
261 : rtx arg7,
262 : int arg8)
263 : {
264 : PUT_MODE_RAW (rt, mode);
265 : XEXP (rt, 0) = arg0;
266 : XEXP (rt, 1) = arg1;
267 : XBBDEF (rt, 2) = arg2;
268 : XEXP (rt, 3) = arg3;
269 : XLOC (rt, 4) = arg4;
270 : XINT (rt, 5) = arg5;
271 : XEXP (rt, 6) = arg6;
272 : XEXP (rt, 7) = arg7;
273 : XINT (rt, 8) = arg8;
274 : return rt;
275 : }
276 :
277 : static inline rtx
278 : gen_rtx_fmt_uuBeLieei_stat (RTX_CODE code, machine_mode mode,
279 : rtx arg0,
280 : rtx arg1,
281 : basic_block arg2,
282 : rtx arg3,
283 : location_t arg4,
284 : int arg5,
285 : rtx arg6,
286 : rtx arg7,
287 : int arg8 MEM_STAT_DECL)
288 : {
289 : rtx rt;
290 :
291 : rt = rtx_alloc (code PASS_MEM_STAT);
292 : return init_rtx_fmt_uuBeLieei (rt, mode, arg0, arg1, arg2, arg3, arg4, arg5, arg6, arg7, arg8);
293 : }
294 :
295 : #define gen_rtx_fmt_uuBeLieei(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6, arg7, arg8) \
296 : gen_rtx_fmt_uuBeLieei_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6), (arg7), (arg8) MEM_STAT_INFO)
297 :
298 : #define alloca_rtx_fmt_uuBeLieei(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6, arg7, arg8) \
299 : init_rtx_fmt_uuBeLieei (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6), (arg7), (arg8))
300 :
301 : static inline rtx
302 : init_rtx_fmt_uuBe0000 (rtx rt, machine_mode mode,
303 : rtx arg0,
304 : rtx arg1,
305 : basic_block arg2,
306 : rtx arg3)
307 : {
308 : PUT_MODE_RAW (rt, mode);
309 : XEXP (rt, 0) = arg0;
310 : XEXP (rt, 1) = arg1;
311 : XBBDEF (rt, 2) = arg2;
312 : XEXP (rt, 3) = arg3;
313 : X0EXP (rt, 4) = NULL_RTX;
314 : X0EXP (rt, 5) = NULL_RTX;
315 : X0EXP (rt, 6) = NULL_RTX;
316 : X0EXP (rt, 7) = NULL_RTX;
317 : return rt;
318 : }
319 :
320 : static inline rtx
321 : gen_rtx_fmt_uuBe0000_stat (RTX_CODE code, machine_mode mode,
322 : rtx arg0,
323 : rtx arg1,
324 : basic_block arg2,
325 : rtx arg3 MEM_STAT_DECL)
326 : {
327 : rtx rt;
328 :
329 : rt = rtx_alloc (code PASS_MEM_STAT);
330 : return init_rtx_fmt_uuBe0000 (rt, mode, arg0, arg1, arg2, arg3);
331 : }
332 :
333 : #define gen_rtx_fmt_uuBe0000(c, m, arg0, arg1, arg2, arg3) \
334 : gen_rtx_fmt_uuBe0000_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
335 :
336 : #define alloca_rtx_fmt_uuBe0000(c, m, arg0, arg1, arg2, arg3) \
337 : init_rtx_fmt_uuBe0000 (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
338 :
339 : static inline rtx
340 : init_rtx_fmt_uu00000 (rtx rt, machine_mode mode,
341 : rtx arg0,
342 : rtx arg1)
343 : {
344 : PUT_MODE_RAW (rt, mode);
345 : XEXP (rt, 0) = arg0;
346 : XEXP (rt, 1) = arg1;
347 : X0EXP (rt, 2) = NULL_RTX;
348 : X0EXP (rt, 3) = NULL_RTX;
349 : X0EXP (rt, 4) = NULL_RTX;
350 : X0EXP (rt, 5) = NULL_RTX;
351 : X0EXP (rt, 6) = NULL_RTX;
352 : return rt;
353 : }
354 :
355 : static inline rtx
356 : gen_rtx_fmt_uu00000_stat (RTX_CODE code, machine_mode mode,
357 : rtx arg0,
358 : rtx arg1 MEM_STAT_DECL)
359 : {
360 : rtx rt;
361 :
362 : rt = rtx_alloc (code PASS_MEM_STAT);
363 : return init_rtx_fmt_uu00000 (rt, mode, arg0, arg1);
364 : }
365 :
366 : #define gen_rtx_fmt_uu00000(c, m, arg0, arg1) \
367 : gen_rtx_fmt_uu00000_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
368 :
369 : #define alloca_rtx_fmt_uu00000(c, m, arg0, arg1) \
370 : init_rtx_fmt_uu00000 (rtx_alloca ((c)), (m), (arg0), (arg1))
371 :
372 : static inline rtx
373 15176062 : init_rtx_fmt_uuB00is (rtx rt, machine_mode mode,
374 : rtx arg0,
375 : rtx arg1,
376 : basic_block arg2,
377 : int arg3,
378 : const char *arg4)
379 : {
380 15176062 : PUT_MODE_RAW (rt, mode);
381 15176062 : XEXP (rt, 0) = arg0;
382 15176062 : XEXP (rt, 1) = arg1;
383 15176062 : XBBDEF (rt, 2) = arg2;
384 15176062 : X0EXP (rt, 3) = NULL_RTX;
385 15176062 : X0EXP (rt, 4) = NULL_RTX;
386 15176062 : XINT (rt, 5) = arg3;
387 15176062 : XSTR (rt, 6) = arg4;
388 15176062 : return rt;
389 : }
390 :
391 : static inline rtx
392 15176062 : gen_rtx_fmt_uuB00is_stat (RTX_CODE code, machine_mode mode,
393 : rtx arg0,
394 : rtx arg1,
395 : basic_block arg2,
396 : int arg3,
397 : const char *arg4 MEM_STAT_DECL)
398 : {
399 15176062 : rtx rt;
400 :
401 15176062 : rt = rtx_alloc (code PASS_MEM_STAT);
402 15176062 : return init_rtx_fmt_uuB00is (rt, mode, arg0, arg1, arg2, arg3, arg4);
403 : }
404 :
405 : #define gen_rtx_fmt_uuB00is(c, m, arg0, arg1, arg2, arg3, arg4) \
406 : gen_rtx_fmt_uuB00is_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4) MEM_STAT_INFO)
407 :
408 : #define alloca_rtx_fmt_uuB00is(c, m, arg0, arg1, arg2, arg3, arg4) \
409 : init_rtx_fmt_uuB00is (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4))
410 :
411 : static inline rtx
412 59150 : init_rtx_fmt_sL (rtx rt, machine_mode mode,
413 : const char *arg0,
414 : location_t arg1)
415 : {
416 59150 : PUT_MODE_RAW (rt, mode);
417 59150 : XSTR (rt, 0) = arg0;
418 59150 : XLOC (rt, 1) = arg1;
419 59150 : return rt;
420 : }
421 :
422 : static inline rtx
423 59150 : gen_rtx_fmt_sL_stat (RTX_CODE code, machine_mode mode,
424 : const char *arg0,
425 : location_t arg1 MEM_STAT_DECL)
426 : {
427 59150 : rtx rt;
428 :
429 59150 : rt = rtx_alloc (code PASS_MEM_STAT);
430 59150 : return init_rtx_fmt_sL (rt, mode, arg0, arg1);
431 : }
432 :
433 : #define gen_rtx_fmt_sL(c, m, arg0, arg1) \
434 : gen_rtx_fmt_sL_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
435 :
436 : #define alloca_rtx_fmt_sL(c, m, arg0, arg1) \
437 : init_rtx_fmt_sL (rtx_alloca ((c)), (m), (arg0), (arg1))
438 :
439 : static inline rtx
440 150419 : init_rtx_fmt_ssiEEEL (rtx rt, machine_mode mode,
441 : const char *arg0,
442 : const char *arg1,
443 : int arg2,
444 : rtvec arg3,
445 : rtvec arg4,
446 : rtvec arg5,
447 : location_t arg6)
448 : {
449 150419 : PUT_MODE_RAW (rt, mode);
450 150419 : XSTR (rt, 0) = arg0;
451 150419 : XSTR (rt, 1) = arg1;
452 150419 : XINT (rt, 2) = arg2;
453 150419 : XVEC (rt, 3) = arg3;
454 150419 : XVEC (rt, 4) = arg4;
455 150419 : XVEC (rt, 5) = arg5;
456 150419 : XLOC (rt, 6) = arg6;
457 150419 : return rt;
458 : }
459 :
460 : static inline rtx
461 150419 : gen_rtx_fmt_ssiEEEL_stat (RTX_CODE code, machine_mode mode,
462 : const char *arg0,
463 : const char *arg1,
464 : int arg2,
465 : rtvec arg3,
466 : rtvec arg4,
467 : rtvec arg5,
468 : location_t arg6 MEM_STAT_DECL)
469 : {
470 150419 : rtx rt;
471 :
472 150419 : rt = rtx_alloc (code PASS_MEM_STAT);
473 150419 : return init_rtx_fmt_ssiEEEL (rt, mode, arg0, arg1, arg2, arg3, arg4, arg5, arg6);
474 : }
475 :
476 : #define gen_rtx_fmt_ssiEEEL(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
477 : gen_rtx_fmt_ssiEEEL_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6) MEM_STAT_INFO)
478 :
479 : #define alloca_rtx_fmt_ssiEEEL(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
480 : init_rtx_fmt_ssiEEEL (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6))
481 :
482 : static inline rtx
483 4408857 : init_rtx_fmt_Ei (rtx rt, machine_mode mode,
484 : rtvec arg0,
485 : int arg1)
486 : {
487 4408857 : PUT_MODE_RAW (rt, mode);
488 4408857 : XVEC (rt, 0) = arg0;
489 4408857 : XINT (rt, 1) = arg1;
490 4408857 : return rt;
491 : }
492 :
493 : static inline rtx
494 4408857 : gen_rtx_fmt_Ei_stat (RTX_CODE code, machine_mode mode,
495 : rtvec arg0,
496 : int arg1 MEM_STAT_DECL)
497 : {
498 4408857 : rtx rt;
499 :
500 4408857 : rt = rtx_alloc (code PASS_MEM_STAT);
501 4408857 : return init_rtx_fmt_Ei (rt, mode, arg0, arg1);
502 : }
503 :
504 : #define gen_rtx_fmt_Ei(c, m, arg0, arg1) \
505 : gen_rtx_fmt_Ei_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
506 :
507 : #define alloca_rtx_fmt_Ei(c, m, arg0, arg1) \
508 : init_rtx_fmt_Ei (rtx_alloca ((c)), (m), (arg0), (arg1))
509 :
510 : static inline rtx
511 1215 : init_rtx_fmt_eEee0 (rtx rt, machine_mode mode,
512 : rtx arg0,
513 : rtvec arg1,
514 : rtx arg2,
515 : rtx arg3)
516 : {
517 1215 : PUT_MODE_RAW (rt, mode);
518 1215 : XEXP (rt, 0) = arg0;
519 1215 : XVEC (rt, 1) = arg1;
520 1215 : XEXP (rt, 2) = arg2;
521 1215 : XEXP (rt, 3) = arg3;
522 1215 : X0EXP (rt, 4) = NULL_RTX;
523 1215 : return rt;
524 : }
525 :
526 : static inline rtx
527 1215 : gen_rtx_fmt_eEee0_stat (RTX_CODE code, machine_mode mode,
528 : rtx arg0,
529 : rtvec arg1,
530 : rtx arg2,
531 : rtx arg3 MEM_STAT_DECL)
532 : {
533 1215 : rtx rt;
534 :
535 1215 : rt = rtx_alloc (code PASS_MEM_STAT);
536 1215 : return init_rtx_fmt_eEee0 (rt, mode, arg0, arg1, arg2, arg3);
537 : }
538 :
539 : #define gen_rtx_fmt_eEee0(c, m, arg0, arg1, arg2, arg3) \
540 : gen_rtx_fmt_eEee0_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
541 :
542 : #define alloca_rtx_fmt_eEee0(c, m, arg0, arg1, arg2, arg3) \
543 : init_rtx_fmt_eEee0 (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
544 :
545 : static inline rtx
546 10414048 : init_rtx_fmt_eee (rtx rt, machine_mode mode,
547 : rtx arg0,
548 : rtx arg1,
549 : rtx arg2)
550 : {
551 10414048 : PUT_MODE_RAW (rt, mode);
552 10414048 : XEXP (rt, 0) = arg0;
553 10414048 : XEXP (rt, 1) = arg1;
554 10414048 : XEXP (rt, 2) = arg2;
555 10414048 : return rt;
556 : }
557 :
558 : static inline rtx
559 10414048 : gen_rtx_fmt_eee_stat (RTX_CODE code, machine_mode mode,
560 : rtx arg0,
561 : rtx arg1,
562 : rtx arg2 MEM_STAT_DECL)
563 : {
564 8388899 : rtx rt;
565 :
566 10413600 : rt = rtx_alloc (code PASS_MEM_STAT);
567 10413593 : return init_rtx_fmt_eee (rt, mode, arg0, arg1, arg2);
568 : }
569 :
570 : #define gen_rtx_fmt_eee(c, m, arg0, arg1, arg2) \
571 : gen_rtx_fmt_eee_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
572 :
573 : #define alloca_rtx_fmt_eee(c, m, arg0, arg1, arg2) \
574 : init_rtx_fmt_eee (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
575 :
576 : static inline rtx
577 94105798 : init_rtx_fmt_e (rtx rt, machine_mode mode,
578 : rtx arg0)
579 : {
580 94105798 : PUT_MODE_RAW (rt, mode);
581 94105798 : XEXP (rt, 0) = arg0;
582 94105798 : return rt;
583 : }
584 :
585 : static inline rtx
586 94105798 : gen_rtx_fmt_e_stat (RTX_CODE code, machine_mode mode,
587 : rtx arg0 MEM_STAT_DECL)
588 : {
589 34549824 : rtx rt;
590 :
591 94097775 : rt = rtx_alloc (code PASS_MEM_STAT);
592 94090468 : return init_rtx_fmt_e (rt, mode, arg0);
593 : }
594 :
595 : #define gen_rtx_fmt_e(c, m, arg0) \
596 : gen_rtx_fmt_e_stat ((c), (m), (arg0) MEM_STAT_INFO)
597 :
598 : #define alloca_rtx_fmt_e(c, m, arg0) \
599 : init_rtx_fmt_e (rtx_alloca ((c)), (m), (arg0))
600 :
601 : static inline rtx
602 12518680 : init_rtx_fmt_ (rtx rt, machine_mode mode)
603 : {
604 12518680 : PUT_MODE_RAW (rt, mode);
605 12518680 : return rt;
606 : }
607 :
608 : static inline rtx
609 12518680 : gen_rtx_fmt__stat (RTX_CODE code, machine_mode mode MEM_STAT_DECL)
610 : {
611 11936138 : rtx rt;
612 :
613 11936138 : rt = rtx_alloc (code PASS_MEM_STAT);
614 11935889 : return init_rtx_fmt_ (rt, mode);
615 : }
616 :
617 : #define gen_rtx_fmt_(c, m) \
618 : gen_rtx_fmt__stat ((c), (m) MEM_STAT_INFO)
619 :
620 : #define alloca_rtx_fmt_(c, m) \
621 : init_rtx_fmt_ (rtx_alloca ((c)), (m))
622 :
623 : static inline rtx
624 73158532 : init_rtx_fmt_w (rtx rt, machine_mode mode,
625 : HOST_WIDE_INT arg0)
626 : {
627 73158532 : PUT_MODE_RAW (rt, mode);
628 73158532 : XWINT (rt, 0) = arg0;
629 73158532 : return rt;
630 : }
631 :
632 : static inline rtx
633 73158532 : gen_rtx_fmt_w_stat (RTX_CODE code, machine_mode mode,
634 : HOST_WIDE_INT arg0 MEM_STAT_DECL)
635 : {
636 73158532 : rtx rt;
637 :
638 73158532 : rt = rtx_alloc (code PASS_MEM_STAT);
639 73158532 : return init_rtx_fmt_w (rt, mode, arg0);
640 : }
641 :
642 : #define gen_rtx_fmt_w(c, m, arg0) \
643 : gen_rtx_fmt_w_stat ((c), (m), (arg0) MEM_STAT_INFO)
644 :
645 : #define alloca_rtx_fmt_w(c, m, arg0) \
646 : init_rtx_fmt_w (rtx_alloca ((c)), (m), (arg0))
647 :
648 : static inline rtx
649 : init_rtx_fmt_www (rtx rt, machine_mode mode,
650 : HOST_WIDE_INT arg0,
651 : HOST_WIDE_INT arg1,
652 : HOST_WIDE_INT arg2)
653 : {
654 : PUT_MODE_RAW (rt, mode);
655 : XWINT (rt, 0) = arg0;
656 : XWINT (rt, 1) = arg1;
657 : XWINT (rt, 2) = arg2;
658 : return rt;
659 : }
660 :
661 : static inline rtx
662 : gen_rtx_fmt_www_stat (RTX_CODE code, machine_mode mode,
663 : HOST_WIDE_INT arg0,
664 : HOST_WIDE_INT arg1,
665 : HOST_WIDE_INT arg2 MEM_STAT_DECL)
666 : {
667 : rtx rt;
668 :
669 : rt = rtx_alloc (code PASS_MEM_STAT);
670 : return init_rtx_fmt_www (rt, mode, arg0, arg1, arg2);
671 : }
672 :
673 : #define gen_rtx_fmt_www(c, m, arg0, arg1, arg2) \
674 : gen_rtx_fmt_www_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
675 :
676 : #define alloca_rtx_fmt_www(c, m, arg0, arg1, arg2) \
677 : init_rtx_fmt_www (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
678 :
679 : static inline rtx
680 97837 : init_rtx_fmt_s (rtx rt, machine_mode mode,
681 : const char *arg0)
682 : {
683 97837 : PUT_MODE_RAW (rt, mode);
684 97837 : XSTR (rt, 0) = arg0;
685 97837 : return rt;
686 : }
687 :
688 : static inline rtx
689 97837 : gen_rtx_fmt_s_stat (RTX_CODE code, machine_mode mode,
690 : const char *arg0 MEM_STAT_DECL)
691 : {
692 97837 : rtx rt;
693 :
694 97837 : rt = rtx_alloc (code PASS_MEM_STAT);
695 97837 : return init_rtx_fmt_s (rt, mode, arg0);
696 : }
697 :
698 : #define gen_rtx_fmt_s(c, m, arg0) \
699 : gen_rtx_fmt_s_stat ((c), (m), (arg0) MEM_STAT_INFO)
700 :
701 : #define alloca_rtx_fmt_s(c, m, arg0) \
702 : init_rtx_fmt_s (rtx_alloca ((c)), (m), (arg0))
703 :
704 : static inline rtx
705 24186602 : init_rtx_fmt_ep (rtx rt, machine_mode mode,
706 : rtx arg0,
707 : poly_uint16 arg1)
708 : {
709 24186602 : PUT_MODE_RAW (rt, mode);
710 24186602 : XEXP (rt, 0) = arg0;
711 24186602 : SUBREG_BYTE (rt) = arg1;
712 24186602 : return rt;
713 : }
714 :
715 : static inline rtx
716 24186602 : gen_rtx_fmt_ep_stat (RTX_CODE code, machine_mode mode,
717 : rtx arg0,
718 : poly_uint16 arg1 MEM_STAT_DECL)
719 : {
720 24186602 : rtx rt;
721 :
722 24186602 : rt = rtx_alloc (code PASS_MEM_STAT);
723 24186602 : return init_rtx_fmt_ep (rt, mode, arg0, arg1);
724 : }
725 :
726 : #define gen_rtx_fmt_ep(c, m, arg0, arg1) \
727 : gen_rtx_fmt_ep_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
728 :
729 : #define alloca_rtx_fmt_ep(c, m, arg0, arg1) \
730 : init_rtx_fmt_ep (rtx_alloca ((c)), (m), (arg0), (arg1))
731 :
732 : static inline rtx
733 247927842 : init_rtx_fmt_e0 (rtx rt, machine_mode mode,
734 : rtx arg0)
735 : {
736 247927842 : PUT_MODE_RAW (rt, mode);
737 247927842 : XEXP (rt, 0) = arg0;
738 247927842 : X0EXP (rt, 1) = NULL_RTX;
739 247927842 : return rt;
740 : }
741 :
742 : static inline rtx
743 247927842 : gen_rtx_fmt_e0_stat (RTX_CODE code, machine_mode mode,
744 : rtx arg0 MEM_STAT_DECL)
745 : {
746 247927842 : rtx rt;
747 :
748 247927842 : rt = rtx_alloc (code PASS_MEM_STAT);
749 247927842 : return init_rtx_fmt_e0 (rt, mode, arg0);
750 : }
751 :
752 : #define gen_rtx_fmt_e0(c, m, arg0) \
753 : gen_rtx_fmt_e0_stat ((c), (m), (arg0) MEM_STAT_INFO)
754 :
755 : #define alloca_rtx_fmt_e0(c, m, arg0) \
756 : init_rtx_fmt_e0 (rtx_alloca ((c)), (m), (arg0))
757 :
758 : static inline rtx
759 16357500 : init_rtx_fmt_u (rtx rt, machine_mode mode,
760 : rtx arg0)
761 : {
762 16357500 : PUT_MODE_RAW (rt, mode);
763 16357500 : XEXP (rt, 0) = arg0;
764 16357500 : return rt;
765 : }
766 :
767 : static inline rtx
768 16357500 : gen_rtx_fmt_u_stat (RTX_CODE code, machine_mode mode,
769 : rtx arg0 MEM_STAT_DECL)
770 : {
771 16357500 : rtx rt;
772 :
773 16357500 : rt = rtx_alloc (code PASS_MEM_STAT);
774 16357500 : return init_rtx_fmt_u (rt, mode, arg0);
775 : }
776 :
777 : #define gen_rtx_fmt_u(c, m, arg0) \
778 : gen_rtx_fmt_u_stat ((c), (m), (arg0) MEM_STAT_INFO)
779 :
780 : #define alloca_rtx_fmt_u(c, m, arg0) \
781 : init_rtx_fmt_u (rtx_alloca ((c)), (m), (arg0))
782 :
783 : static inline rtx
784 108778168 : init_rtx_fmt_s0 (rtx rt, machine_mode mode,
785 : const char *arg0)
786 : {
787 108778168 : PUT_MODE_RAW (rt, mode);
788 108778168 : XSTR (rt, 0) = arg0;
789 108778168 : X0EXP (rt, 1) = NULL_RTX;
790 108778168 : return rt;
791 : }
792 :
793 : static inline rtx
794 108778168 : gen_rtx_fmt_s0_stat (RTX_CODE code, machine_mode mode,
795 : const char *arg0 MEM_STAT_DECL)
796 : {
797 108778168 : rtx rt;
798 :
799 108778168 : rt = rtx_alloc (code PASS_MEM_STAT);
800 108771446 : return init_rtx_fmt_s0 (rt, mode, arg0);
801 : }
802 :
803 : #define gen_rtx_fmt_s0(c, m, arg0) \
804 : gen_rtx_fmt_s0_stat ((c), (m), (arg0) MEM_STAT_INFO)
805 :
806 : #define alloca_rtx_fmt_s0(c, m, arg0) \
807 : init_rtx_fmt_s0 (rtx_alloca ((c)), (m), (arg0))
808 :
809 : static inline rtx
810 94319675 : init_rtx_fmt_te (rtx rt, machine_mode mode,
811 : tree arg0,
812 : rtx arg1)
813 : {
814 94319675 : PUT_MODE_RAW (rt, mode);
815 94319675 : XTREE (rt, 0) = arg0;
816 94319675 : XEXP (rt, 1) = arg1;
817 94319675 : return rt;
818 : }
819 :
820 : static inline rtx
821 94319675 : gen_rtx_fmt_te_stat (RTX_CODE code, machine_mode mode,
822 : tree arg0,
823 : rtx arg1 MEM_STAT_DECL)
824 : {
825 94319675 : rtx rt;
826 :
827 94319675 : rt = rtx_alloc (code PASS_MEM_STAT);
828 94319675 : return init_rtx_fmt_te (rt, mode, arg0, arg1);
829 : }
830 :
831 : #define gen_rtx_fmt_te(c, m, arg0, arg1) \
832 : gen_rtx_fmt_te_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
833 :
834 : #define alloca_rtx_fmt_te(c, m, arg0, arg1) \
835 : init_rtx_fmt_te (rtx_alloca ((c)), (m), (arg0), (arg1))
836 :
837 : static inline rtx
838 1549451 : init_rtx_fmt_t (rtx rt, machine_mode mode,
839 : tree arg0)
840 : {
841 1549451 : PUT_MODE_RAW (rt, mode);
842 1549451 : XTREE (rt, 0) = arg0;
843 1549451 : return rt;
844 : }
845 :
846 : static inline rtx
847 1549451 : gen_rtx_fmt_t_stat (RTX_CODE code, machine_mode mode,
848 : tree arg0 MEM_STAT_DECL)
849 : {
850 1549451 : rtx rt;
851 :
852 1549451 : rt = rtx_alloc (code PASS_MEM_STAT);
853 1549451 : return init_rtx_fmt_t (rt, mode, arg0);
854 : }
855 :
856 : #define gen_rtx_fmt_t(c, m, arg0) \
857 : gen_rtx_fmt_t_stat ((c), (m), (arg0) MEM_STAT_INFO)
858 :
859 : #define alloca_rtx_fmt_t(c, m, arg0) \
860 : init_rtx_fmt_t (rtx_alloca ((c)), (m), (arg0))
861 :
862 : static inline rtx
863 : init_rtx_fmt_iss (rtx rt, machine_mode mode,
864 : int arg0,
865 : const char *arg1,
866 : const char *arg2)
867 : {
868 : PUT_MODE_RAW (rt, mode);
869 : XINT (rt, 0) = arg0;
870 : XSTR (rt, 1) = arg1;
871 : XSTR (rt, 2) = arg2;
872 : return rt;
873 : }
874 :
875 : static inline rtx
876 : gen_rtx_fmt_iss_stat (RTX_CODE code, machine_mode mode,
877 : int arg0,
878 : const char *arg1,
879 : const char *arg2 MEM_STAT_DECL)
880 : {
881 : rtx rt;
882 :
883 : rt = rtx_alloc (code PASS_MEM_STAT);
884 : return init_rtx_fmt_iss (rt, mode, arg0, arg1, arg2);
885 : }
886 :
887 : #define gen_rtx_fmt_iss(c, m, arg0, arg1, arg2) \
888 : gen_rtx_fmt_iss_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
889 :
890 : #define alloca_rtx_fmt_iss(c, m, arg0, arg1, arg2) \
891 : init_rtx_fmt_iss (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
892 :
893 : static inline rtx
894 : init_rtx_fmt_is (rtx rt, machine_mode mode,
895 : int arg0,
896 : const char *arg1)
897 : {
898 : PUT_MODE_RAW (rt, mode);
899 : XINT (rt, 0) = arg0;
900 : XSTR (rt, 1) = arg1;
901 : return rt;
902 : }
903 :
904 : static inline rtx
905 : gen_rtx_fmt_is_stat (RTX_CODE code, machine_mode mode,
906 : int arg0,
907 : const char *arg1 MEM_STAT_DECL)
908 : {
909 : rtx rt;
910 :
911 : rt = rtx_alloc (code PASS_MEM_STAT);
912 : return init_rtx_fmt_is (rt, mode, arg0, arg1);
913 : }
914 :
915 : #define gen_rtx_fmt_is(c, m, arg0, arg1) \
916 : gen_rtx_fmt_is_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
917 :
918 : #define alloca_rtx_fmt_is(c, m, arg0, arg1) \
919 : init_rtx_fmt_is (rtx_alloca ((c)), (m), (arg0), (arg1))
920 :
921 : static inline rtx
922 : init_rtx_fmt_isE (rtx rt, machine_mode mode,
923 : int arg0,
924 : const char *arg1,
925 : rtvec arg2)
926 : {
927 : PUT_MODE_RAW (rt, mode);
928 : XINT (rt, 0) = arg0;
929 : XSTR (rt, 1) = arg1;
930 : XVEC (rt, 2) = arg2;
931 : return rt;
932 : }
933 :
934 : static inline rtx
935 : gen_rtx_fmt_isE_stat (RTX_CODE code, machine_mode mode,
936 : int arg0,
937 : const char *arg1,
938 : rtvec arg2 MEM_STAT_DECL)
939 : {
940 : rtx rt;
941 :
942 : rt = rtx_alloc (code PASS_MEM_STAT);
943 : return init_rtx_fmt_isE (rt, mode, arg0, arg1, arg2);
944 : }
945 :
946 : #define gen_rtx_fmt_isE(c, m, arg0, arg1, arg2) \
947 : gen_rtx_fmt_isE_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
948 :
949 : #define alloca_rtx_fmt_isE(c, m, arg0, arg1, arg2) \
950 : init_rtx_fmt_isE (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
951 :
952 : static inline rtx
953 : init_rtx_fmt_iE (rtx rt, machine_mode mode,
954 : int arg0,
955 : rtvec arg1)
956 : {
957 : PUT_MODE_RAW (rt, mode);
958 : XINT (rt, 0) = arg0;
959 : XVEC (rt, 1) = arg1;
960 : return rt;
961 : }
962 :
963 : static inline rtx
964 : gen_rtx_fmt_iE_stat (RTX_CODE code, machine_mode mode,
965 : int arg0,
966 : rtvec arg1 MEM_STAT_DECL)
967 : {
968 : rtx rt;
969 :
970 : rt = rtx_alloc (code PASS_MEM_STAT);
971 : return init_rtx_fmt_iE (rt, mode, arg0, arg1);
972 : }
973 :
974 : #define gen_rtx_fmt_iE(c, m, arg0, arg1) \
975 : gen_rtx_fmt_iE_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
976 :
977 : #define alloca_rtx_fmt_iE(c, m, arg0, arg1) \
978 : init_rtx_fmt_iE (rtx_alloca ((c)), (m), (arg0), (arg1))
979 :
980 : static inline rtx
981 : init_rtx_fmt_ss (rtx rt, machine_mode mode,
982 : const char *arg0,
983 : const char *arg1)
984 : {
985 : PUT_MODE_RAW (rt, mode);
986 : XSTR (rt, 0) = arg0;
987 : XSTR (rt, 1) = arg1;
988 : return rt;
989 : }
990 :
991 : static inline rtx
992 : gen_rtx_fmt_ss_stat (RTX_CODE code, machine_mode mode,
993 : const char *arg0,
994 : const char *arg1 MEM_STAT_DECL)
995 : {
996 : rtx rt;
997 :
998 : rt = rtx_alloc (code PASS_MEM_STAT);
999 : return init_rtx_fmt_ss (rt, mode, arg0, arg1);
1000 : }
1001 :
1002 : #define gen_rtx_fmt_ss(c, m, arg0, arg1) \
1003 : gen_rtx_fmt_ss_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1004 :
1005 : #define alloca_rtx_fmt_ss(c, m, arg0, arg1) \
1006 : init_rtx_fmt_ss (rtx_alloca ((c)), (m), (arg0), (arg1))
1007 :
1008 : static inline rtx
1009 : init_rtx_fmt_eE (rtx rt, machine_mode mode,
1010 : rtx arg0,
1011 : rtvec arg1)
1012 : {
1013 : PUT_MODE_RAW (rt, mode);
1014 : XEXP (rt, 0) = arg0;
1015 : XVEC (rt, 1) = arg1;
1016 : return rt;
1017 : }
1018 :
1019 : static inline rtx
1020 : gen_rtx_fmt_eE_stat (RTX_CODE code, machine_mode mode,
1021 : rtx arg0,
1022 : rtvec arg1 MEM_STAT_DECL)
1023 : {
1024 : rtx rt;
1025 :
1026 : rt = rtx_alloc (code PASS_MEM_STAT);
1027 : return init_rtx_fmt_eE (rt, mode, arg0, arg1);
1028 : }
1029 :
1030 : #define gen_rtx_fmt_eE(c, m, arg0, arg1) \
1031 : gen_rtx_fmt_eE_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1032 :
1033 : #define alloca_rtx_fmt_eE(c, m, arg0, arg1) \
1034 : init_rtx_fmt_eE (rtx_alloca ((c)), (m), (arg0), (arg1))
1035 :
1036 : static inline rtx
1037 : init_rtx_fmt_ses (rtx rt, machine_mode mode,
1038 : const char *arg0,
1039 : rtx arg1,
1040 : const char *arg2)
1041 : {
1042 : PUT_MODE_RAW (rt, mode);
1043 : XSTR (rt, 0) = arg0;
1044 : XEXP (rt, 1) = arg1;
1045 : XSTR (rt, 2) = arg2;
1046 : return rt;
1047 : }
1048 :
1049 : static inline rtx
1050 : gen_rtx_fmt_ses_stat (RTX_CODE code, machine_mode mode,
1051 : const char *arg0,
1052 : rtx arg1,
1053 : const char *arg2 MEM_STAT_DECL)
1054 : {
1055 : rtx rt;
1056 :
1057 : rt = rtx_alloc (code PASS_MEM_STAT);
1058 : return init_rtx_fmt_ses (rt, mode, arg0, arg1, arg2);
1059 : }
1060 :
1061 : #define gen_rtx_fmt_ses(c, m, arg0, arg1, arg2) \
1062 : gen_rtx_fmt_ses_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
1063 :
1064 : #define alloca_rtx_fmt_ses(c, m, arg0, arg1, arg2) \
1065 : init_rtx_fmt_ses (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
1066 :
1067 : static inline rtx
1068 : init_rtx_fmt_sse (rtx rt, machine_mode mode,
1069 : const char *arg0,
1070 : const char *arg1,
1071 : rtx arg2)
1072 : {
1073 : PUT_MODE_RAW (rt, mode);
1074 : XSTR (rt, 0) = arg0;
1075 : XSTR (rt, 1) = arg1;
1076 : XEXP (rt, 2) = arg2;
1077 : return rt;
1078 : }
1079 :
1080 : static inline rtx
1081 : gen_rtx_fmt_sse_stat (RTX_CODE code, machine_mode mode,
1082 : const char *arg0,
1083 : const char *arg1,
1084 : rtx arg2 MEM_STAT_DECL)
1085 : {
1086 : rtx rt;
1087 :
1088 : rt = rtx_alloc (code PASS_MEM_STAT);
1089 : return init_rtx_fmt_sse (rt, mode, arg0, arg1, arg2);
1090 : }
1091 :
1092 : #define gen_rtx_fmt_sse(c, m, arg0, arg1, arg2) \
1093 : gen_rtx_fmt_sse_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
1094 :
1095 : #define alloca_rtx_fmt_sse(c, m, arg0, arg1, arg2) \
1096 : init_rtx_fmt_sse (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
1097 :
1098 : static inline rtx
1099 : init_rtx_fmt_sies (rtx rt, machine_mode mode,
1100 : const char *arg0,
1101 : int arg1,
1102 : rtx arg2,
1103 : const char *arg3)
1104 : {
1105 : PUT_MODE_RAW (rt, mode);
1106 : XSTR (rt, 0) = arg0;
1107 : XINT (rt, 1) = arg1;
1108 : XEXP (rt, 2) = arg2;
1109 : XSTR (rt, 3) = arg3;
1110 : return rt;
1111 : }
1112 :
1113 : static inline rtx
1114 : gen_rtx_fmt_sies_stat (RTX_CODE code, machine_mode mode,
1115 : const char *arg0,
1116 : int arg1,
1117 : rtx arg2,
1118 : const char *arg3 MEM_STAT_DECL)
1119 : {
1120 : rtx rt;
1121 :
1122 : rt = rtx_alloc (code PASS_MEM_STAT);
1123 : return init_rtx_fmt_sies (rt, mode, arg0, arg1, arg2, arg3);
1124 : }
1125 :
1126 : #define gen_rtx_fmt_sies(c, m, arg0, arg1, arg2, arg3) \
1127 : gen_rtx_fmt_sies_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
1128 :
1129 : #define alloca_rtx_fmt_sies(c, m, arg0, arg1, arg2, arg3) \
1130 : init_rtx_fmt_sies (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
1131 :
1132 : static inline rtx
1133 : init_rtx_fmt_sE (rtx rt, machine_mode mode,
1134 : const char *arg0,
1135 : rtvec arg1)
1136 : {
1137 : PUT_MODE_RAW (rt, mode);
1138 : XSTR (rt, 0) = arg0;
1139 : XVEC (rt, 1) = arg1;
1140 : return rt;
1141 : }
1142 :
1143 : static inline rtx
1144 : gen_rtx_fmt_sE_stat (RTX_CODE code, machine_mode mode,
1145 : const char *arg0,
1146 : rtvec arg1 MEM_STAT_DECL)
1147 : {
1148 : rtx rt;
1149 :
1150 : rt = rtx_alloc (code PASS_MEM_STAT);
1151 : return init_rtx_fmt_sE (rt, mode, arg0, arg1);
1152 : }
1153 :
1154 : #define gen_rtx_fmt_sE(c, m, arg0, arg1) \
1155 : gen_rtx_fmt_sE_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1156 :
1157 : #define alloca_rtx_fmt_sE(c, m, arg0, arg1) \
1158 : init_rtx_fmt_sE (rtx_alloca ((c)), (m), (arg0), (arg1))
1159 :
1160 : static inline rtx
1161 : init_rtx_fmt_ww (rtx rt, machine_mode mode,
1162 : HOST_WIDE_INT arg0,
1163 : HOST_WIDE_INT arg1)
1164 : {
1165 : PUT_MODE_RAW (rt, mode);
1166 : XWINT (rt, 0) = arg0;
1167 : XWINT (rt, 1) = arg1;
1168 : return rt;
1169 : }
1170 :
1171 : static inline rtx
1172 : gen_rtx_fmt_ww_stat (RTX_CODE code, machine_mode mode,
1173 : HOST_WIDE_INT arg0,
1174 : HOST_WIDE_INT arg1 MEM_STAT_DECL)
1175 : {
1176 : rtx rt;
1177 :
1178 : rt = rtx_alloc (code PASS_MEM_STAT);
1179 : return init_rtx_fmt_ww (rt, mode, arg0, arg1);
1180 : }
1181 :
1182 : #define gen_rtx_fmt_ww(c, m, arg0, arg1) \
1183 : gen_rtx_fmt_ww_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1184 :
1185 : #define alloca_rtx_fmt_ww(c, m, arg0, arg1) \
1186 : init_rtx_fmt_ww (rtx_alloca ((c)), (m), (arg0), (arg1))
1187 :
1188 : static inline rtx
1189 : init_rtx_fmt_Ee (rtx rt, machine_mode mode,
1190 : rtvec arg0,
1191 : rtx arg1)
1192 : {
1193 : PUT_MODE_RAW (rt, mode);
1194 : XVEC (rt, 0) = arg0;
1195 : XEXP (rt, 1) = arg1;
1196 : return rt;
1197 : }
1198 :
1199 : static inline rtx
1200 : gen_rtx_fmt_Ee_stat (RTX_CODE code, machine_mode mode,
1201 : rtvec arg0,
1202 : rtx arg1 MEM_STAT_DECL)
1203 : {
1204 : rtx rt;
1205 :
1206 : rt = rtx_alloc (code PASS_MEM_STAT);
1207 : return init_rtx_fmt_Ee (rt, mode, arg0, arg1);
1208 : }
1209 :
1210 : #define gen_rtx_fmt_Ee(c, m, arg0, arg1) \
1211 : gen_rtx_fmt_Ee_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1212 :
1213 : #define alloca_rtx_fmt_Ee(c, m, arg0, arg1) \
1214 : init_rtx_fmt_Ee (rtx_alloca ((c)), (m), (arg0), (arg1))
1215 :
1216 : static inline rtx
1217 : init_rtx_fmt_sEsE (rtx rt, machine_mode mode,
1218 : const char *arg0,
1219 : rtvec arg1,
1220 : const char *arg2,
1221 : rtvec arg3)
1222 : {
1223 : PUT_MODE_RAW (rt, mode);
1224 : XSTR (rt, 0) = arg0;
1225 : XVEC (rt, 1) = arg1;
1226 : XSTR (rt, 2) = arg2;
1227 : XVEC (rt, 3) = arg3;
1228 : return rt;
1229 : }
1230 :
1231 : static inline rtx
1232 : gen_rtx_fmt_sEsE_stat (RTX_CODE code, machine_mode mode,
1233 : const char *arg0,
1234 : rtvec arg1,
1235 : const char *arg2,
1236 : rtvec arg3 MEM_STAT_DECL)
1237 : {
1238 : rtx rt;
1239 :
1240 : rt = rtx_alloc (code PASS_MEM_STAT);
1241 : return init_rtx_fmt_sEsE (rt, mode, arg0, arg1, arg2, arg3);
1242 : }
1243 :
1244 : #define gen_rtx_fmt_sEsE(c, m, arg0, arg1, arg2, arg3) \
1245 : gen_rtx_fmt_sEsE_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
1246 :
1247 : #define alloca_rtx_fmt_sEsE(c, m, arg0, arg1, arg2, arg3) \
1248 : init_rtx_fmt_sEsE (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
1249 :
1250 : static inline rtx
1251 : init_rtx_fmt_ssss (rtx rt, machine_mode mode,
1252 : const char *arg0,
1253 : const char *arg1,
1254 : const char *arg2,
1255 : const char *arg3)
1256 : {
1257 : PUT_MODE_RAW (rt, mode);
1258 : XSTR (rt, 0) = arg0;
1259 : XSTR (rt, 1) = arg1;
1260 : XSTR (rt, 2) = arg2;
1261 : XSTR (rt, 3) = arg3;
1262 : return rt;
1263 : }
1264 :
1265 : static inline rtx
1266 : gen_rtx_fmt_ssss_stat (RTX_CODE code, machine_mode mode,
1267 : const char *arg0,
1268 : const char *arg1,
1269 : const char *arg2,
1270 : const char *arg3 MEM_STAT_DECL)
1271 : {
1272 : rtx rt;
1273 :
1274 : rt = rtx_alloc (code PASS_MEM_STAT);
1275 : return init_rtx_fmt_ssss (rt, mode, arg0, arg1, arg2, arg3);
1276 : }
1277 :
1278 : #define gen_rtx_fmt_ssss(c, m, arg0, arg1, arg2, arg3) \
1279 : gen_rtx_fmt_ssss_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
1280 :
1281 : #define alloca_rtx_fmt_ssss(c, m, arg0, arg1, arg2, arg3) \
1282 : init_rtx_fmt_ssss (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
1283 :
1284 :
1285 : #define gen_rtx_VALUE(MODE) \
1286 : gen_rtx_fmt_0 (VALUE, (MODE))
1287 : #define gen_rtx_DEBUG_EXPR(MODE) \
1288 : gen_rtx_fmt_0 (DEBUG_EXPR, (MODE))
1289 : #define gen_rtx_raw_EXPR_LIST(MODE, ARG0, ARG1) \
1290 : gen_rtx_fmt_ee (EXPR_LIST, (MODE), (ARG0), (ARG1))
1291 : #define gen_rtx_raw_INSN_LIST(MODE, ARG0, ARG1) \
1292 : gen_rtx_fmt_ue (INSN_LIST, (MODE), (ARG0), (ARG1))
1293 : #define gen_rtx_INT_LIST(MODE, ARG0, ARG1) \
1294 : gen_rtx_fmt_ie (INT_LIST, (MODE), (ARG0), (ARG1))
1295 : #define gen_rtx_SEQUENCE(MODE, ARG0) \
1296 : gen_rtx_fmt_E (SEQUENCE, (MODE), (ARG0))
1297 : #define gen_rtx_ADDRESS(MODE, ARG0) \
1298 : gen_rtx_fmt_i (ADDRESS, (MODE), (ARG0))
1299 : #define gen_rtx_DEBUG_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
1300 : gen_rtx_fmt_uuBeLie (DEBUG_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
1301 : #define gen_rtx_raw_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
1302 : gen_rtx_fmt_uuBeLie (INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
1303 : #define gen_rtx_JUMP_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
1304 : gen_rtx_fmt_uuBeLie0 (JUMP_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
1305 : #define gen_rtx_CALL_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7, ARG8) \
1306 : gen_rtx_fmt_uuBeLieei (CALL_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7), (ARG8))
1307 : #define gen_rtx_JUMP_TABLE_DATA(MODE, ARG0, ARG1, ARG2, ARG3) \
1308 : gen_rtx_fmt_uuBe0000 (JUMP_TABLE_DATA, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1309 : #define gen_rtx_BARRIER(MODE, ARG0, ARG1) \
1310 : gen_rtx_fmt_uu00000 (BARRIER, (MODE), (ARG0), (ARG1))
1311 : #define gen_rtx_CODE_LABEL(MODE, ARG0, ARG1, ARG2, ARG3, ARG4) \
1312 : gen_rtx_fmt_uuB00is (CODE_LABEL, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4))
1313 : #define gen_rtx_COND_EXEC(MODE, ARG0, ARG1) \
1314 : gen_rtx_fmt_ee (COND_EXEC, (MODE), (ARG0), (ARG1))
1315 : #define gen_rtx_PARALLEL(MODE, ARG0) \
1316 : gen_rtx_fmt_E (PARALLEL, (MODE), (ARG0))
1317 : #define gen_rtx_ASM_INPUT(MODE, ARG0, ARG1) \
1318 : gen_rtx_fmt_sL (ASM_INPUT, (MODE), (ARG0), (ARG1))
1319 : #define gen_rtx_ASM_OPERANDS(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
1320 : gen_rtx_fmt_ssiEEEL (ASM_OPERANDS, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
1321 : #define gen_rtx_UNSPEC(MODE, ARG0, ARG1) \
1322 : gen_rtx_fmt_Ei (UNSPEC, (MODE), (ARG0), (ARG1))
1323 : #define gen_rtx_UNSPEC_VOLATILE(MODE, ARG0, ARG1) \
1324 : gen_rtx_fmt_Ei (UNSPEC_VOLATILE, (MODE), (ARG0), (ARG1))
1325 : #define gen_rtx_ADDR_VEC(MODE, ARG0) \
1326 : gen_rtx_fmt_E (ADDR_VEC, (MODE), (ARG0))
1327 : #define gen_rtx_ADDR_DIFF_VEC(MODE, ARG0, ARG1, ARG2, ARG3) \
1328 : gen_rtx_fmt_eEee0 (ADDR_DIFF_VEC, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1329 : #define gen_rtx_PREFETCH(MODE, ARG0, ARG1, ARG2) \
1330 : gen_rtx_fmt_eee (PREFETCH, (MODE), (ARG0), (ARG1), (ARG2))
1331 : #define gen_rtx_SET(ARG0, ARG1) \
1332 : gen_rtx_fmt_ee (SET, VOIDmode, (ARG0), (ARG1))
1333 : #define gen_rtx_USE(MODE, ARG0) \
1334 : gen_rtx_fmt_e (USE, (MODE), (ARG0))
1335 : #define gen_rtx_CLOBBER(MODE, ARG0) \
1336 : gen_rtx_fmt_e (CLOBBER, (MODE), (ARG0))
1337 : #define gen_rtx_CALL(MODE, ARG0, ARG1) \
1338 : gen_rtx_fmt_ee (CALL, (MODE), (ARG0), (ARG1))
1339 : #define gen_rtx_raw_RETURN(MODE) \
1340 : gen_rtx_fmt_ (RETURN, (MODE))
1341 : #define gen_rtx_raw_SIMPLE_RETURN(MODE) \
1342 : gen_rtx_fmt_ (SIMPLE_RETURN, (MODE))
1343 : #define gen_rtx_EH_RETURN(MODE) \
1344 : gen_rtx_fmt_ (EH_RETURN, (MODE))
1345 : #define gen_rtx_TRAP_IF(MODE, ARG0, ARG1) \
1346 : gen_rtx_fmt_ee (TRAP_IF, (MODE), (ARG0), (ARG1))
1347 : #define gen_rtx_raw_CONST_INT(MODE, ARG0) \
1348 : gen_rtx_fmt_w (CONST_INT, (MODE), (ARG0))
1349 : #define gen_rtx_raw_CONST_VECTOR(MODE, ARG0) \
1350 : gen_rtx_fmt_E (CONST_VECTOR, (MODE), (ARG0))
1351 : #define gen_rtx_CONST_STRING(MODE, ARG0) \
1352 : gen_rtx_fmt_s (CONST_STRING, (MODE), (ARG0))
1353 : #define gen_rtx_CONST(MODE, ARG0) \
1354 : gen_rtx_fmt_e (CONST, (MODE), (ARG0))
1355 : #define gen_rtx_raw_PC(MODE) \
1356 : gen_rtx_fmt_ (PC, (MODE))
1357 : #define gen_rtx_SCRATCH(MODE) \
1358 : gen_rtx_fmt_ (SCRATCH, (MODE))
1359 : #define gen_rtx_raw_SUBREG(MODE, ARG0, ARG1) \
1360 : gen_rtx_fmt_ep (SUBREG, (MODE), (ARG0), (ARG1))
1361 : #define gen_rtx_STRICT_LOW_PART(MODE, ARG0) \
1362 : gen_rtx_fmt_e (STRICT_LOW_PART, (MODE), (ARG0))
1363 : #define gen_rtx_CONCAT(MODE, ARG0, ARG1) \
1364 : gen_rtx_fmt_ee (CONCAT, (MODE), (ARG0), (ARG1))
1365 : #define gen_rtx_CONCATN(MODE, ARG0) \
1366 : gen_rtx_fmt_E (CONCATN, (MODE), (ARG0))
1367 : #define gen_rtx_raw_MEM(MODE, ARG0) \
1368 : gen_rtx_fmt_e0 (MEM, (MODE), (ARG0))
1369 : #define gen_rtx_LABEL_REF(MODE, ARG0) \
1370 : gen_rtx_fmt_u (LABEL_REF, (MODE), (ARG0))
1371 : #define gen_rtx_SYMBOL_REF(MODE, ARG0) \
1372 : gen_rtx_fmt_s0 (SYMBOL_REF, (MODE), (ARG0))
1373 : #define gen_rtx_IF_THEN_ELSE(MODE, ARG0, ARG1, ARG2) \
1374 : gen_rtx_fmt_eee (IF_THEN_ELSE, (MODE), (ARG0), (ARG1), (ARG2))
1375 : #define gen_rtx_COMPARE(MODE, ARG0, ARG1) \
1376 : gen_rtx_fmt_ee (COMPARE, (MODE), (ARG0), (ARG1))
1377 : #define gen_rtx_PLUS(MODE, ARG0, ARG1) \
1378 : gen_rtx_fmt_ee (PLUS, (MODE), (ARG0), (ARG1))
1379 : #define gen_rtx_MINUS(MODE, ARG0, ARG1) \
1380 : gen_rtx_fmt_ee (MINUS, (MODE), (ARG0), (ARG1))
1381 : #define gen_rtx_NEG(MODE, ARG0) \
1382 : gen_rtx_fmt_e (NEG, (MODE), (ARG0))
1383 : #define gen_rtx_MULT(MODE, ARG0, ARG1) \
1384 : gen_rtx_fmt_ee (MULT, (MODE), (ARG0), (ARG1))
1385 : #define gen_rtx_SS_MULT(MODE, ARG0, ARG1) \
1386 : gen_rtx_fmt_ee (SS_MULT, (MODE), (ARG0), (ARG1))
1387 : #define gen_rtx_US_MULT(MODE, ARG0, ARG1) \
1388 : gen_rtx_fmt_ee (US_MULT, (MODE), (ARG0), (ARG1))
1389 : #define gen_rtx_SMUL_HIGHPART(MODE, ARG0, ARG1) \
1390 : gen_rtx_fmt_ee (SMUL_HIGHPART, (MODE), (ARG0), (ARG1))
1391 : #define gen_rtx_UMUL_HIGHPART(MODE, ARG0, ARG1) \
1392 : gen_rtx_fmt_ee (UMUL_HIGHPART, (MODE), (ARG0), (ARG1))
1393 : #define gen_rtx_DIV(MODE, ARG0, ARG1) \
1394 : gen_rtx_fmt_ee (DIV, (MODE), (ARG0), (ARG1))
1395 : #define gen_rtx_SS_DIV(MODE, ARG0, ARG1) \
1396 : gen_rtx_fmt_ee (SS_DIV, (MODE), (ARG0), (ARG1))
1397 : #define gen_rtx_US_DIV(MODE, ARG0, ARG1) \
1398 : gen_rtx_fmt_ee (US_DIV, (MODE), (ARG0), (ARG1))
1399 : #define gen_rtx_MOD(MODE, ARG0, ARG1) \
1400 : gen_rtx_fmt_ee (MOD, (MODE), (ARG0), (ARG1))
1401 : #define gen_rtx_UDIV(MODE, ARG0, ARG1) \
1402 : gen_rtx_fmt_ee (UDIV, (MODE), (ARG0), (ARG1))
1403 : #define gen_rtx_UMOD(MODE, ARG0, ARG1) \
1404 : gen_rtx_fmt_ee (UMOD, (MODE), (ARG0), (ARG1))
1405 : #define gen_rtx_AND(MODE, ARG0, ARG1) \
1406 : gen_rtx_fmt_ee (AND, (MODE), (ARG0), (ARG1))
1407 : #define gen_rtx_IOR(MODE, ARG0, ARG1) \
1408 : gen_rtx_fmt_ee (IOR, (MODE), (ARG0), (ARG1))
1409 : #define gen_rtx_XOR(MODE, ARG0, ARG1) \
1410 : gen_rtx_fmt_ee (XOR, (MODE), (ARG0), (ARG1))
1411 : #define gen_rtx_NOT(MODE, ARG0) \
1412 : gen_rtx_fmt_e (NOT, (MODE), (ARG0))
1413 : #define gen_rtx_ASHIFT(MODE, ARG0, ARG1) \
1414 : gen_rtx_fmt_ee (ASHIFT, (MODE), (ARG0), (ARG1))
1415 : #define gen_rtx_ROTATE(MODE, ARG0, ARG1) \
1416 : gen_rtx_fmt_ee (ROTATE, (MODE), (ARG0), (ARG1))
1417 : #define gen_rtx_ASHIFTRT(MODE, ARG0, ARG1) \
1418 : gen_rtx_fmt_ee (ASHIFTRT, (MODE), (ARG0), (ARG1))
1419 : #define gen_rtx_LSHIFTRT(MODE, ARG0, ARG1) \
1420 : gen_rtx_fmt_ee (LSHIFTRT, (MODE), (ARG0), (ARG1))
1421 : #define gen_rtx_ROTATERT(MODE, ARG0, ARG1) \
1422 : gen_rtx_fmt_ee (ROTATERT, (MODE), (ARG0), (ARG1))
1423 : #define gen_rtx_SMIN(MODE, ARG0, ARG1) \
1424 : gen_rtx_fmt_ee (SMIN, (MODE), (ARG0), (ARG1))
1425 : #define gen_rtx_SMAX(MODE, ARG0, ARG1) \
1426 : gen_rtx_fmt_ee (SMAX, (MODE), (ARG0), (ARG1))
1427 : #define gen_rtx_UMIN(MODE, ARG0, ARG1) \
1428 : gen_rtx_fmt_ee (UMIN, (MODE), (ARG0), (ARG1))
1429 : #define gen_rtx_UMAX(MODE, ARG0, ARG1) \
1430 : gen_rtx_fmt_ee (UMAX, (MODE), (ARG0), (ARG1))
1431 : #define gen_rtx_PRE_DEC(MODE, ARG0) \
1432 : gen_rtx_fmt_e (PRE_DEC, (MODE), (ARG0))
1433 : #define gen_rtx_PRE_INC(MODE, ARG0) \
1434 : gen_rtx_fmt_e (PRE_INC, (MODE), (ARG0))
1435 : #define gen_rtx_POST_DEC(MODE, ARG0) \
1436 : gen_rtx_fmt_e (POST_DEC, (MODE), (ARG0))
1437 : #define gen_rtx_POST_INC(MODE, ARG0) \
1438 : gen_rtx_fmt_e (POST_INC, (MODE), (ARG0))
1439 : #define gen_rtx_PRE_MODIFY(MODE, ARG0, ARG1) \
1440 : gen_rtx_fmt_ee (PRE_MODIFY, (MODE), (ARG0), (ARG1))
1441 : #define gen_rtx_POST_MODIFY(MODE, ARG0, ARG1) \
1442 : gen_rtx_fmt_ee (POST_MODIFY, (MODE), (ARG0), (ARG1))
1443 : #define gen_rtx_NE(MODE, ARG0, ARG1) \
1444 : gen_rtx_fmt_ee (NE, (MODE), (ARG0), (ARG1))
1445 : #define gen_rtx_EQ(MODE, ARG0, ARG1) \
1446 : gen_rtx_fmt_ee (EQ, (MODE), (ARG0), (ARG1))
1447 : #define gen_rtx_GE(MODE, ARG0, ARG1) \
1448 : gen_rtx_fmt_ee (GE, (MODE), (ARG0), (ARG1))
1449 : #define gen_rtx_GT(MODE, ARG0, ARG1) \
1450 : gen_rtx_fmt_ee (GT, (MODE), (ARG0), (ARG1))
1451 : #define gen_rtx_LE(MODE, ARG0, ARG1) \
1452 : gen_rtx_fmt_ee (LE, (MODE), (ARG0), (ARG1))
1453 : #define gen_rtx_LT(MODE, ARG0, ARG1) \
1454 : gen_rtx_fmt_ee (LT, (MODE), (ARG0), (ARG1))
1455 : #define gen_rtx_LTGT(MODE, ARG0, ARG1) \
1456 : gen_rtx_fmt_ee (LTGT, (MODE), (ARG0), (ARG1))
1457 : #define gen_rtx_GEU(MODE, ARG0, ARG1) \
1458 : gen_rtx_fmt_ee (GEU, (MODE), (ARG0), (ARG1))
1459 : #define gen_rtx_GTU(MODE, ARG0, ARG1) \
1460 : gen_rtx_fmt_ee (GTU, (MODE), (ARG0), (ARG1))
1461 : #define gen_rtx_LEU(MODE, ARG0, ARG1) \
1462 : gen_rtx_fmt_ee (LEU, (MODE), (ARG0), (ARG1))
1463 : #define gen_rtx_LTU(MODE, ARG0, ARG1) \
1464 : gen_rtx_fmt_ee (LTU, (MODE), (ARG0), (ARG1))
1465 : #define gen_rtx_UNORDERED(MODE, ARG0, ARG1) \
1466 : gen_rtx_fmt_ee (UNORDERED, (MODE), (ARG0), (ARG1))
1467 : #define gen_rtx_ORDERED(MODE, ARG0, ARG1) \
1468 : gen_rtx_fmt_ee (ORDERED, (MODE), (ARG0), (ARG1))
1469 : #define gen_rtx_UNEQ(MODE, ARG0, ARG1) \
1470 : gen_rtx_fmt_ee (UNEQ, (MODE), (ARG0), (ARG1))
1471 : #define gen_rtx_UNGE(MODE, ARG0, ARG1) \
1472 : gen_rtx_fmt_ee (UNGE, (MODE), (ARG0), (ARG1))
1473 : #define gen_rtx_UNGT(MODE, ARG0, ARG1) \
1474 : gen_rtx_fmt_ee (UNGT, (MODE), (ARG0), (ARG1))
1475 : #define gen_rtx_UNLE(MODE, ARG0, ARG1) \
1476 : gen_rtx_fmt_ee (UNLE, (MODE), (ARG0), (ARG1))
1477 : #define gen_rtx_UNLT(MODE, ARG0, ARG1) \
1478 : gen_rtx_fmt_ee (UNLT, (MODE), (ARG0), (ARG1))
1479 : #define gen_rtx_SIGN_EXTEND(MODE, ARG0) \
1480 : gen_rtx_fmt_e (SIGN_EXTEND, (MODE), (ARG0))
1481 : #define gen_rtx_ZERO_EXTEND(MODE, ARG0) \
1482 : gen_rtx_fmt_e (ZERO_EXTEND, (MODE), (ARG0))
1483 : #define gen_rtx_TRUNCATE(MODE, ARG0) \
1484 : gen_rtx_fmt_e (TRUNCATE, (MODE), (ARG0))
1485 : #define gen_rtx_FLOAT_EXTEND(MODE, ARG0) \
1486 : gen_rtx_fmt_e (FLOAT_EXTEND, (MODE), (ARG0))
1487 : #define gen_rtx_FLOAT_TRUNCATE(MODE, ARG0) \
1488 : gen_rtx_fmt_e (FLOAT_TRUNCATE, (MODE), (ARG0))
1489 : #define gen_rtx_FLOAT(MODE, ARG0) \
1490 : gen_rtx_fmt_e (FLOAT, (MODE), (ARG0))
1491 : #define gen_rtx_FIX(MODE, ARG0) \
1492 : gen_rtx_fmt_e (FIX, (MODE), (ARG0))
1493 : #define gen_rtx_UNSIGNED_FLOAT(MODE, ARG0) \
1494 : gen_rtx_fmt_e (UNSIGNED_FLOAT, (MODE), (ARG0))
1495 : #define gen_rtx_UNSIGNED_FIX(MODE, ARG0) \
1496 : gen_rtx_fmt_e (UNSIGNED_FIX, (MODE), (ARG0))
1497 : #define gen_rtx_FRACT_CONVERT(MODE, ARG0) \
1498 : gen_rtx_fmt_e (FRACT_CONVERT, (MODE), (ARG0))
1499 : #define gen_rtx_UNSIGNED_FRACT_CONVERT(MODE, ARG0) \
1500 : gen_rtx_fmt_e (UNSIGNED_FRACT_CONVERT, (MODE), (ARG0))
1501 : #define gen_rtx_SAT_FRACT(MODE, ARG0) \
1502 : gen_rtx_fmt_e (SAT_FRACT, (MODE), (ARG0))
1503 : #define gen_rtx_UNSIGNED_SAT_FRACT(MODE, ARG0) \
1504 : gen_rtx_fmt_e (UNSIGNED_SAT_FRACT, (MODE), (ARG0))
1505 : #define gen_rtx_ABS(MODE, ARG0) \
1506 : gen_rtx_fmt_e (ABS, (MODE), (ARG0))
1507 : #define gen_rtx_SQRT(MODE, ARG0) \
1508 : gen_rtx_fmt_e (SQRT, (MODE), (ARG0))
1509 : #define gen_rtx_BSWAP(MODE, ARG0) \
1510 : gen_rtx_fmt_e (BSWAP, (MODE), (ARG0))
1511 : #define gen_rtx_FFS(MODE, ARG0) \
1512 : gen_rtx_fmt_e (FFS, (MODE), (ARG0))
1513 : #define gen_rtx_CLRSB(MODE, ARG0) \
1514 : gen_rtx_fmt_e (CLRSB, (MODE), (ARG0))
1515 : #define gen_rtx_CLZ(MODE, ARG0) \
1516 : gen_rtx_fmt_e (CLZ, (MODE), (ARG0))
1517 : #define gen_rtx_CTZ(MODE, ARG0) \
1518 : gen_rtx_fmt_e (CTZ, (MODE), (ARG0))
1519 : #define gen_rtx_POPCOUNT(MODE, ARG0) \
1520 : gen_rtx_fmt_e (POPCOUNT, (MODE), (ARG0))
1521 : #define gen_rtx_PARITY(MODE, ARG0) \
1522 : gen_rtx_fmt_e (PARITY, (MODE), (ARG0))
1523 : #define gen_rtx_BITREVERSE(MODE, ARG0) \
1524 : gen_rtx_fmt_e (BITREVERSE, (MODE), (ARG0))
1525 : #define gen_rtx_SIGN_EXTRACT(MODE, ARG0, ARG1, ARG2) \
1526 : gen_rtx_fmt_eee (SIGN_EXTRACT, (MODE), (ARG0), (ARG1), (ARG2))
1527 : #define gen_rtx_ZERO_EXTRACT(MODE, ARG0, ARG1, ARG2) \
1528 : gen_rtx_fmt_eee (ZERO_EXTRACT, (MODE), (ARG0), (ARG1), (ARG2))
1529 : #define gen_rtx_HIGH(MODE, ARG0) \
1530 : gen_rtx_fmt_e (HIGH, (MODE), (ARG0))
1531 : #define gen_rtx_LO_SUM(MODE, ARG0, ARG1) \
1532 : gen_rtx_fmt_ee (LO_SUM, (MODE), (ARG0), (ARG1))
1533 : #define gen_rtx_VEC_MERGE(MODE, ARG0, ARG1, ARG2) \
1534 : gen_rtx_fmt_eee (VEC_MERGE, (MODE), (ARG0), (ARG1), (ARG2))
1535 : #define gen_rtx_VEC_SELECT(MODE, ARG0, ARG1) \
1536 : gen_rtx_fmt_ee (VEC_SELECT, (MODE), (ARG0), (ARG1))
1537 : #define gen_rtx_VEC_CONCAT(MODE, ARG0, ARG1) \
1538 : gen_rtx_fmt_ee (VEC_CONCAT, (MODE), (ARG0), (ARG1))
1539 : #define gen_rtx_VEC_DUPLICATE(MODE, ARG0) \
1540 : gen_rtx_fmt_e (VEC_DUPLICATE, (MODE), (ARG0))
1541 : #define gen_rtx_VEC_SERIES(MODE, ARG0, ARG1) \
1542 : gen_rtx_fmt_ee (VEC_SERIES, (MODE), (ARG0), (ARG1))
1543 : #define gen_rtx_SS_PLUS(MODE, ARG0, ARG1) \
1544 : gen_rtx_fmt_ee (SS_PLUS, (MODE), (ARG0), (ARG1))
1545 : #define gen_rtx_US_PLUS(MODE, ARG0, ARG1) \
1546 : gen_rtx_fmt_ee (US_PLUS, (MODE), (ARG0), (ARG1))
1547 : #define gen_rtx_SS_MINUS(MODE, ARG0, ARG1) \
1548 : gen_rtx_fmt_ee (SS_MINUS, (MODE), (ARG0), (ARG1))
1549 : #define gen_rtx_SS_NEG(MODE, ARG0) \
1550 : gen_rtx_fmt_e (SS_NEG, (MODE), (ARG0))
1551 : #define gen_rtx_US_NEG(MODE, ARG0) \
1552 : gen_rtx_fmt_e (US_NEG, (MODE), (ARG0))
1553 : #define gen_rtx_SS_ABS(MODE, ARG0) \
1554 : gen_rtx_fmt_e (SS_ABS, (MODE), (ARG0))
1555 : #define gen_rtx_SS_ASHIFT(MODE, ARG0, ARG1) \
1556 : gen_rtx_fmt_ee (SS_ASHIFT, (MODE), (ARG0), (ARG1))
1557 : #define gen_rtx_US_ASHIFT(MODE, ARG0, ARG1) \
1558 : gen_rtx_fmt_ee (US_ASHIFT, (MODE), (ARG0), (ARG1))
1559 : #define gen_rtx_US_MINUS(MODE, ARG0, ARG1) \
1560 : gen_rtx_fmt_ee (US_MINUS, (MODE), (ARG0), (ARG1))
1561 : #define gen_rtx_SS_TRUNCATE(MODE, ARG0) \
1562 : gen_rtx_fmt_e (SS_TRUNCATE, (MODE), (ARG0))
1563 : #define gen_rtx_US_TRUNCATE(MODE, ARG0) \
1564 : gen_rtx_fmt_e (US_TRUNCATE, (MODE), (ARG0))
1565 : #define gen_rtx_FMA(MODE, ARG0, ARG1, ARG2) \
1566 : gen_rtx_fmt_eee (FMA, (MODE), (ARG0), (ARG1), (ARG2))
1567 : #define gen_rtx_COPYSIGN(MODE, ARG0, ARG1) \
1568 : gen_rtx_fmt_ee (COPYSIGN, (MODE), (ARG0), (ARG1))
1569 : #define gen_rtx_DEBUG_IMPLICIT_PTR(MODE, ARG0) \
1570 : gen_rtx_fmt_t (DEBUG_IMPLICIT_PTR, (MODE), (ARG0))
1571 : #define gen_rtx_ENTRY_VALUE(MODE) \
1572 : gen_rtx_fmt_0 (ENTRY_VALUE, (MODE))
1573 : #define gen_rtx_DEBUG_PARAMETER_REF(MODE, ARG0) \
1574 : gen_rtx_fmt_t (DEBUG_PARAMETER_REF, (MODE), (ARG0))
1575 : #define gen_rtx_DEBUG_MARKER(MODE) \
1576 : gen_rtx_fmt_ (DEBUG_MARKER, (MODE))
1577 : #define gen_rtx_MATCH_OPERAND(MODE, ARG0, ARG1, ARG2) \
1578 : gen_rtx_fmt_iss (MATCH_OPERAND, (MODE), (ARG0), (ARG1), (ARG2))
1579 : #define gen_rtx_MATCH_SCRATCH(MODE, ARG0, ARG1) \
1580 : gen_rtx_fmt_is (MATCH_SCRATCH, (MODE), (ARG0), (ARG1))
1581 : #define gen_rtx_MATCH_OPERATOR(MODE, ARG0, ARG1, ARG2) \
1582 : gen_rtx_fmt_isE (MATCH_OPERATOR, (MODE), (ARG0), (ARG1), (ARG2))
1583 : #define gen_rtx_MATCH_PARALLEL(MODE, ARG0, ARG1, ARG2) \
1584 : gen_rtx_fmt_isE (MATCH_PARALLEL, (MODE), (ARG0), (ARG1), (ARG2))
1585 : #define gen_rtx_MATCH_DUP(MODE, ARG0) \
1586 : gen_rtx_fmt_i (MATCH_DUP, (MODE), (ARG0))
1587 : #define gen_rtx_MATCH_OP_DUP(MODE, ARG0, ARG1) \
1588 : gen_rtx_fmt_iE (MATCH_OP_DUP, (MODE), (ARG0), (ARG1))
1589 : #define gen_rtx_MATCH_PAR_DUP(MODE, ARG0, ARG1) \
1590 : gen_rtx_fmt_iE (MATCH_PAR_DUP, (MODE), (ARG0), (ARG1))
1591 : #define gen_rtx_MATCH_CODE(MODE, ARG0, ARG1) \
1592 : gen_rtx_fmt_ss (MATCH_CODE, (MODE), (ARG0), (ARG1))
1593 : #define gen_rtx_MATCH_TEST(MODE, ARG0) \
1594 : gen_rtx_fmt_s (MATCH_TEST, (MODE), (ARG0))
1595 : #define gen_rtx_DEFINE_DELAY(MODE, ARG0, ARG1) \
1596 : gen_rtx_fmt_eE (DEFINE_DELAY, (MODE), (ARG0), (ARG1))
1597 : #define gen_rtx_DEFINE_PREDICATE(MODE, ARG0, ARG1, ARG2) \
1598 : gen_rtx_fmt_ses (DEFINE_PREDICATE, (MODE), (ARG0), (ARG1), (ARG2))
1599 : #define gen_rtx_DEFINE_SPECIAL_PREDICATE(MODE, ARG0, ARG1, ARG2) \
1600 : gen_rtx_fmt_ses (DEFINE_SPECIAL_PREDICATE, (MODE), (ARG0), (ARG1), (ARG2))
1601 : #define gen_rtx_DEFINE_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1602 : gen_rtx_fmt_sse (DEFINE_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1603 : #define gen_rtx_DEFINE_MEMORY_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1604 : gen_rtx_fmt_sse (DEFINE_MEMORY_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1605 : #define gen_rtx_DEFINE_SPECIAL_MEMORY_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1606 : gen_rtx_fmt_sse (DEFINE_SPECIAL_MEMORY_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1607 : #define gen_rtx_DEFINE_RELAXED_MEMORY_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1608 : gen_rtx_fmt_sse (DEFINE_RELAXED_MEMORY_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1609 : #define gen_rtx_DEFINE_ADDRESS_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1610 : gen_rtx_fmt_sse (DEFINE_ADDRESS_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1611 : #define gen_rtx_EXCLUSION_SET(MODE, ARG0, ARG1) \
1612 : gen_rtx_fmt_ss (EXCLUSION_SET, (MODE), (ARG0), (ARG1))
1613 : #define gen_rtx_PRESENCE_SET(MODE, ARG0, ARG1) \
1614 : gen_rtx_fmt_ss (PRESENCE_SET, (MODE), (ARG0), (ARG1))
1615 : #define gen_rtx_FINAL_PRESENCE_SET(MODE, ARG0, ARG1) \
1616 : gen_rtx_fmt_ss (FINAL_PRESENCE_SET, (MODE), (ARG0), (ARG1))
1617 : #define gen_rtx_ABSENCE_SET(MODE, ARG0, ARG1) \
1618 : gen_rtx_fmt_ss (ABSENCE_SET, (MODE), (ARG0), (ARG1))
1619 : #define gen_rtx_FINAL_ABSENCE_SET(MODE, ARG0, ARG1) \
1620 : gen_rtx_fmt_ss (FINAL_ABSENCE_SET, (MODE), (ARG0), (ARG1))
1621 : #define gen_rtx_DEFINE_AUTOMATON(MODE, ARG0) \
1622 : gen_rtx_fmt_s (DEFINE_AUTOMATON, (MODE), (ARG0))
1623 : #define gen_rtx_AUTOMATA_OPTION(MODE, ARG0) \
1624 : gen_rtx_fmt_s (AUTOMATA_OPTION, (MODE), (ARG0))
1625 : #define gen_rtx_DEFINE_RESERVATION(MODE, ARG0, ARG1) \
1626 : gen_rtx_fmt_ss (DEFINE_RESERVATION, (MODE), (ARG0), (ARG1))
1627 : #define gen_rtx_DEFINE_INSN_RESERVATION(MODE, ARG0, ARG1, ARG2, ARG3) \
1628 : gen_rtx_fmt_sies (DEFINE_INSN_RESERVATION, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1629 : #define gen_rtx_DEFINE_ATTR(MODE, ARG0, ARG1, ARG2) \
1630 : gen_rtx_fmt_sse (DEFINE_ATTR, (MODE), (ARG0), (ARG1), (ARG2))
1631 : #define gen_rtx_DEFINE_ENUM_ATTR(MODE, ARG0, ARG1, ARG2) \
1632 : gen_rtx_fmt_sse (DEFINE_ENUM_ATTR, (MODE), (ARG0), (ARG1), (ARG2))
1633 : #define gen_rtx_ATTR(MODE, ARG0) \
1634 : gen_rtx_fmt_s (ATTR, (MODE), (ARG0))
1635 : #define gen_rtx_SET_ATTR(MODE, ARG0, ARG1) \
1636 : gen_rtx_fmt_ss (SET_ATTR, (MODE), (ARG0), (ARG1))
1637 : #define gen_rtx_SET_ATTR_ALTERNATIVE(MODE, ARG0, ARG1) \
1638 : gen_rtx_fmt_sE (SET_ATTR_ALTERNATIVE, (MODE), (ARG0), (ARG1))
1639 : #define gen_rtx_EQ_ATTR(MODE, ARG0, ARG1) \
1640 : gen_rtx_fmt_ss (EQ_ATTR, (MODE), (ARG0), (ARG1))
1641 : #define gen_rtx_EQ_ATTR_ALT(MODE, ARG0, ARG1) \
1642 : gen_rtx_fmt_ww (EQ_ATTR_ALT, (MODE), (ARG0), (ARG1))
1643 : #define gen_rtx_ATTR_FLAG(MODE, ARG0) \
1644 : gen_rtx_fmt_s (ATTR_FLAG, (MODE), (ARG0))
1645 : #define gen_rtx_COND(MODE, ARG0, ARG1) \
1646 : gen_rtx_fmt_Ee (COND, (MODE), (ARG0), (ARG1))
1647 : #define gen_rtx_DEFINE_SUBST(MODE, ARG0, ARG1, ARG2, ARG3) \
1648 : gen_rtx_fmt_sEsE (DEFINE_SUBST, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1649 : #define gen_rtx_DEFINE_SUBST_ATTR(MODE, ARG0, ARG1, ARG2, ARG3) \
1650 : gen_rtx_fmt_ssss (DEFINE_SUBST_ATTR, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1651 :
1652 : #endif /* GCC_GENRTL_H */
|
