Branch data Line data Source code
1 : : /* Generated automatically by gengenrtl from rtl.def. */
2 : :
3 : : #ifndef GCC_GENRTL_H
4 : : #define GCC_GENRTL_H
5 : :
6 : : #include "statistics.h"
7 : :
8 : : static inline rtx
9 : 1908827 : init_rtx_fmt_0 (rtx rt, machine_mode mode)
10 : : {
11 : 1908827 : PUT_MODE_RAW (rt, mode);
12 : 1908827 : X0EXP (rt, 0) = NULL_RTX;
13 : 1908827 : return rt;
14 : : }
15 : :
16 : : static inline rtx
17 : 1908827 : gen_rtx_fmt_0_stat (RTX_CODE code, machine_mode mode MEM_STAT_DECL)
18 : : {
19 : 1908827 : rtx rt;
20 : :
21 : 1908827 : rt = rtx_alloc (code PASS_MEM_STAT);
22 : 972027 : return init_rtx_fmt_0 (rt, mode);
23 : : }
24 : :
25 : : #define gen_rtx_fmt_0(c, m) \
26 : : gen_rtx_fmt_0_stat ((c), (m) MEM_STAT_INFO)
27 : :
28 : : #define alloca_rtx_fmt_0(c, m) \
29 : : init_rtx_fmt_0 (rtx_alloca ((c)), (m))
30 : :
31 : : static inline rtx
32 : 930940915 : init_rtx_fmt_ee (rtx rt, machine_mode mode,
33 : : rtx arg0,
34 : : rtx arg1)
35 : : {
36 : 930940915 : PUT_MODE_RAW (rt, mode);
37 : 930940915 : XEXP (rt, 0) = arg0;
38 : 930940915 : XEXP (rt, 1) = arg1;
39 : 908291749 : return rt;
40 : : }
41 : :
42 : : static inline rtx
43 : 930146854 : gen_rtx_fmt_ee_stat (RTX_CODE code, machine_mode mode,
44 : : rtx arg0,
45 : : rtx arg1 MEM_STAT_DECL)
46 : : {
47 : 614684336 : rtx rt;
48 : :
49 : 906507096 : rt = rtx_alloc (code PASS_MEM_STAT);
50 : 877660535 : return init_rtx_fmt_ee (rt, mode, arg0, arg1);
51 : : }
52 : :
53 : : #define gen_rtx_fmt_ee(c, m, arg0, arg1) \
54 : : gen_rtx_fmt_ee_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
55 : :
56 : : #define alloca_rtx_fmt_ee(c, m, arg0, arg1) \
57 : : init_rtx_fmt_ee (rtx_alloca ((c)), (m), (arg0), (arg1))
58 : :
59 : : static inline rtx
60 : 88403236 : init_rtx_fmt_ue (rtx rt, machine_mode mode,
61 : : rtx arg0,
62 : : rtx arg1)
63 : : {
64 : 88403236 : PUT_MODE_RAW (rt, mode);
65 : 88403236 : XEXP (rt, 0) = arg0;
66 : 88403236 : XEXP (rt, 1) = arg1;
67 : 88403236 : return rt;
68 : : }
69 : :
70 : : static inline rtx
71 : 88403236 : gen_rtx_fmt_ue_stat (RTX_CODE code, machine_mode mode,
72 : : rtx arg0,
73 : : rtx arg1 MEM_STAT_DECL)
74 : : {
75 : 88403236 : rtx rt;
76 : :
77 : 88403236 : rt = rtx_alloc (code PASS_MEM_STAT);
78 : 88403236 : return init_rtx_fmt_ue (rt, mode, arg0, arg1);
79 : : }
80 : :
81 : : #define gen_rtx_fmt_ue(c, m, arg0, arg1) \
82 : : gen_rtx_fmt_ue_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
83 : :
84 : : #define alloca_rtx_fmt_ue(c, m, arg0, arg1) \
85 : : init_rtx_fmt_ue (rtx_alloca ((c)), (m), (arg0), (arg1))
86 : :
87 : : static inline rtx
88 : 4914076 : init_rtx_fmt_ie (rtx rt, machine_mode mode,
89 : : int arg0,
90 : : rtx arg1)
91 : : {
92 : 4914076 : PUT_MODE_RAW (rt, mode);
93 : 4914076 : XINT (rt, 0) = arg0;
94 : 4914076 : XEXP (rt, 1) = arg1;
95 : 4914076 : return rt;
96 : : }
97 : :
98 : : static inline rtx
99 : 4914076 : gen_rtx_fmt_ie_stat (RTX_CODE code, machine_mode mode,
100 : : int arg0,
101 : : rtx arg1 MEM_STAT_DECL)
102 : : {
103 : 4914076 : rtx rt;
104 : :
105 : 4914076 : rt = rtx_alloc (code PASS_MEM_STAT);
106 : 245840 : return init_rtx_fmt_ie (rt, mode, arg0, arg1);
107 : : }
108 : :
109 : : #define gen_rtx_fmt_ie(c, m, arg0, arg1) \
110 : : gen_rtx_fmt_ie_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
111 : :
112 : : #define alloca_rtx_fmt_ie(c, m, arg0, arg1) \
113 : : init_rtx_fmt_ie (rtx_alloca ((c)), (m), (arg0), (arg1))
114 : :
115 : : static inline rtx
116 : 86837132 : init_rtx_fmt_E (rtx rt, machine_mode mode,
117 : : rtvec arg0)
118 : : {
119 : 86837132 : PUT_MODE_RAW (rt, mode);
120 : 86837132 : XVEC (rt, 0) = arg0;
121 : 86837132 : return rt;
122 : : }
123 : :
124 : : static inline rtx
125 : 86837132 : gen_rtx_fmt_E_stat (RTX_CODE code, machine_mode mode,
126 : : rtvec arg0 MEM_STAT_DECL)
127 : : {
128 : 86837132 : rtx rt;
129 : :
130 : 86837132 : rt = rtx_alloc (code PASS_MEM_STAT);
131 : 86162156 : return init_rtx_fmt_E (rt, mode, arg0);
132 : : }
133 : :
134 : : #define gen_rtx_fmt_E(c, m, arg0) \
135 : : gen_rtx_fmt_E_stat ((c), (m), (arg0) MEM_STAT_INFO)
136 : :
137 : : #define alloca_rtx_fmt_E(c, m, arg0) \
138 : : init_rtx_fmt_E (rtx_alloca ((c)), (m), (arg0))
139 : :
140 : : static inline rtx
141 : 1996868 : init_rtx_fmt_i (rtx rt, machine_mode mode,
142 : : int arg0)
143 : : {
144 : 1996868 : PUT_MODE_RAW (rt, mode);
145 : 1996868 : XINT (rt, 0) = arg0;
146 : 1996868 : return rt;
147 : : }
148 : :
149 : : static inline rtx
150 : 1996868 : gen_rtx_fmt_i_stat (RTX_CODE code, machine_mode mode,
151 : : int arg0 MEM_STAT_DECL)
152 : : {
153 : 1996868 : rtx rt;
154 : :
155 : 1996868 : rt = rtx_alloc (code PASS_MEM_STAT);
156 : 206833 : return init_rtx_fmt_i (rt, mode, arg0);
157 : : }
158 : :
159 : : #define gen_rtx_fmt_i(c, m, arg0) \
160 : : gen_rtx_fmt_i_stat ((c), (m), (arg0) MEM_STAT_INFO)
161 : :
162 : : #define alloca_rtx_fmt_i(c, m, arg0) \
163 : : init_rtx_fmt_i (rtx_alloca ((c)), (m), (arg0))
164 : :
165 : : static inline rtx
166 : 790847 : init_rtx_fmt_uuBeiie (rtx rt, machine_mode mode,
167 : : rtx arg0,
168 : : rtx arg1,
169 : : basic_block arg2,
170 : : rtx arg3,
171 : : int arg4,
172 : : int arg5,
173 : : rtx arg6)
174 : : {
175 : 790847 : PUT_MODE_RAW (rt, mode);
176 : 790847 : XEXP (rt, 0) = arg0;
177 : 790847 : XEXP (rt, 1) = arg1;
178 : 790847 : XBBDEF (rt, 2) = arg2;
179 : 790847 : XEXP (rt, 3) = arg3;
180 : 790847 : XINT (rt, 4) = arg4;
181 : 790847 : XINT (rt, 5) = arg5;
182 : 790847 : XEXP (rt, 6) = arg6;
183 : 790847 : return rt;
184 : : }
185 : :
186 : : static inline rtx
187 : 790847 : gen_rtx_fmt_uuBeiie_stat (RTX_CODE code, machine_mode mode,
188 : : rtx arg0,
189 : : rtx arg1,
190 : : basic_block arg2,
191 : : rtx arg3,
192 : : int arg4,
193 : : int arg5,
194 : : rtx arg6 MEM_STAT_DECL)
195 : : {
196 : 790847 : rtx rt;
197 : :
198 : 790847 : rt = rtx_alloc (code PASS_MEM_STAT);
199 : 790847 : return init_rtx_fmt_uuBeiie (rt, mode, arg0, arg1, arg2, arg3, arg4, arg5, arg6);
200 : : }
201 : :
202 : : #define gen_rtx_fmt_uuBeiie(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
203 : : gen_rtx_fmt_uuBeiie_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6) MEM_STAT_INFO)
204 : :
205 : : #define alloca_rtx_fmt_uuBeiie(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
206 : : init_rtx_fmt_uuBeiie (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6))
207 : :
208 : : static inline rtx
209 : : init_rtx_fmt_uuBeiie0 (rtx rt, machine_mode mode,
210 : : rtx arg0,
211 : : rtx arg1,
212 : : basic_block arg2,
213 : : rtx arg3,
214 : : int arg4,
215 : : int arg5,
216 : : rtx arg6)
217 : : {
218 : : PUT_MODE_RAW (rt, mode);
219 : : XEXP (rt, 0) = arg0;
220 : : XEXP (rt, 1) = arg1;
221 : : XBBDEF (rt, 2) = arg2;
222 : : XEXP (rt, 3) = arg3;
223 : : XINT (rt, 4) = arg4;
224 : : XINT (rt, 5) = arg5;
225 : : XEXP (rt, 6) = arg6;
226 : : X0EXP (rt, 7) = NULL_RTX;
227 : : return rt;
228 : : }
229 : :
230 : : static inline rtx
231 : : gen_rtx_fmt_uuBeiie0_stat (RTX_CODE code, machine_mode mode,
232 : : rtx arg0,
233 : : rtx arg1,
234 : : basic_block arg2,
235 : : rtx arg3,
236 : : int arg4,
237 : : int arg5,
238 : : rtx arg6 MEM_STAT_DECL)
239 : : {
240 : : rtx rt;
241 : :
242 : : rt = rtx_alloc (code PASS_MEM_STAT);
243 : : return init_rtx_fmt_uuBeiie0 (rt, mode, arg0, arg1, arg2, arg3, arg4, arg5, arg6);
244 : : }
245 : :
246 : : #define gen_rtx_fmt_uuBeiie0(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
247 : : gen_rtx_fmt_uuBeiie0_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6) MEM_STAT_INFO)
248 : :
249 : : #define alloca_rtx_fmt_uuBeiie0(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
250 : : init_rtx_fmt_uuBeiie0 (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6))
251 : :
252 : : static inline rtx
253 : : init_rtx_fmt_uuBeiiee (rtx rt, machine_mode mode,
254 : : rtx arg0,
255 : : rtx arg1,
256 : : basic_block arg2,
257 : : rtx arg3,
258 : : int arg4,
259 : : int arg5,
260 : : rtx arg6,
261 : : rtx arg7)
262 : : {
263 : : PUT_MODE_RAW (rt, mode);
264 : : XEXP (rt, 0) = arg0;
265 : : XEXP (rt, 1) = arg1;
266 : : XBBDEF (rt, 2) = arg2;
267 : : XEXP (rt, 3) = arg3;
268 : : XINT (rt, 4) = arg4;
269 : : XINT (rt, 5) = arg5;
270 : : XEXP (rt, 6) = arg6;
271 : : XEXP (rt, 7) = arg7;
272 : : return rt;
273 : : }
274 : :
275 : : static inline rtx
276 : : gen_rtx_fmt_uuBeiiee_stat (RTX_CODE code, machine_mode mode,
277 : : rtx arg0,
278 : : rtx arg1,
279 : : basic_block arg2,
280 : : rtx arg3,
281 : : int arg4,
282 : : int arg5,
283 : : rtx arg6,
284 : : rtx arg7 MEM_STAT_DECL)
285 : : {
286 : : rtx rt;
287 : :
288 : : rt = rtx_alloc (code PASS_MEM_STAT);
289 : : return init_rtx_fmt_uuBeiiee (rt, mode, arg0, arg1, arg2, arg3, arg4, arg5, arg6, arg7);
290 : : }
291 : :
292 : : #define gen_rtx_fmt_uuBeiiee(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6, arg7) \
293 : : gen_rtx_fmt_uuBeiiee_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6), (arg7) MEM_STAT_INFO)
294 : :
295 : : #define alloca_rtx_fmt_uuBeiiee(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6, arg7) \
296 : : init_rtx_fmt_uuBeiiee (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6), (arg7))
297 : :
298 : : static inline rtx
299 : : init_rtx_fmt_uuBe0000 (rtx rt, machine_mode mode,
300 : : rtx arg0,
301 : : rtx arg1,
302 : : basic_block arg2,
303 : : rtx arg3)
304 : : {
305 : : PUT_MODE_RAW (rt, mode);
306 : : XEXP (rt, 0) = arg0;
307 : : XEXP (rt, 1) = arg1;
308 : : XBBDEF (rt, 2) = arg2;
309 : : XEXP (rt, 3) = arg3;
310 : : X0EXP (rt, 4) = NULL_RTX;
311 : : X0EXP (rt, 5) = NULL_RTX;
312 : : X0EXP (rt, 6) = NULL_RTX;
313 : : X0EXP (rt, 7) = NULL_RTX;
314 : : return rt;
315 : : }
316 : :
317 : : static inline rtx
318 : : gen_rtx_fmt_uuBe0000_stat (RTX_CODE code, machine_mode mode,
319 : : rtx arg0,
320 : : rtx arg1,
321 : : basic_block arg2,
322 : : rtx arg3 MEM_STAT_DECL)
323 : : {
324 : : rtx rt;
325 : :
326 : : rt = rtx_alloc (code PASS_MEM_STAT);
327 : : return init_rtx_fmt_uuBe0000 (rt, mode, arg0, arg1, arg2, arg3);
328 : : }
329 : :
330 : : #define gen_rtx_fmt_uuBe0000(c, m, arg0, arg1, arg2, arg3) \
331 : : gen_rtx_fmt_uuBe0000_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
332 : :
333 : : #define alloca_rtx_fmt_uuBe0000(c, m, arg0, arg1, arg2, arg3) \
334 : : init_rtx_fmt_uuBe0000 (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
335 : :
336 : : static inline rtx
337 : : init_rtx_fmt_uu00000 (rtx rt, machine_mode mode,
338 : : rtx arg0,
339 : : rtx arg1)
340 : : {
341 : : PUT_MODE_RAW (rt, mode);
342 : : XEXP (rt, 0) = arg0;
343 : : XEXP (rt, 1) = arg1;
344 : : X0EXP (rt, 2) = NULL_RTX;
345 : : X0EXP (rt, 3) = NULL_RTX;
346 : : X0EXP (rt, 4) = NULL_RTX;
347 : : X0EXP (rt, 5) = NULL_RTX;
348 : : X0EXP (rt, 6) = NULL_RTX;
349 : : return rt;
350 : : }
351 : :
352 : : static inline rtx
353 : : gen_rtx_fmt_uu00000_stat (RTX_CODE code, machine_mode mode,
354 : : rtx arg0,
355 : : rtx arg1 MEM_STAT_DECL)
356 : : {
357 : : rtx rt;
358 : :
359 : : rt = rtx_alloc (code PASS_MEM_STAT);
360 : : return init_rtx_fmt_uu00000 (rt, mode, arg0, arg1);
361 : : }
362 : :
363 : : #define gen_rtx_fmt_uu00000(c, m, arg0, arg1) \
364 : : gen_rtx_fmt_uu00000_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
365 : :
366 : : #define alloca_rtx_fmt_uu00000(c, m, arg0, arg1) \
367 : : init_rtx_fmt_uu00000 (rtx_alloca ((c)), (m), (arg0), (arg1))
368 : :
369 : : static inline rtx
370 : 14042432 : init_rtx_fmt_uuB00is (rtx rt, machine_mode mode,
371 : : rtx arg0,
372 : : rtx arg1,
373 : : basic_block arg2,
374 : : int arg3,
375 : : const char *arg4)
376 : : {
377 : 14042432 : PUT_MODE_RAW (rt, mode);
378 : 14042432 : XEXP (rt, 0) = arg0;
379 : 14042432 : XEXP (rt, 1) = arg1;
380 : 14042432 : XBBDEF (rt, 2) = arg2;
381 : 14042432 : X0EXP (rt, 3) = NULL_RTX;
382 : 14042432 : X0EXP (rt, 4) = NULL_RTX;
383 : 14042432 : XINT (rt, 5) = arg3;
384 : 14042432 : XSTR (rt, 6) = arg4;
385 : 14042432 : return rt;
386 : : }
387 : :
388 : : static inline rtx
389 : 14042432 : gen_rtx_fmt_uuB00is_stat (RTX_CODE code, machine_mode mode,
390 : : rtx arg0,
391 : : rtx arg1,
392 : : basic_block arg2,
393 : : int arg3,
394 : : const char *arg4 MEM_STAT_DECL)
395 : : {
396 : 14042432 : rtx rt;
397 : :
398 : 14042432 : rt = rtx_alloc (code PASS_MEM_STAT);
399 : 14042432 : return init_rtx_fmt_uuB00is (rt, mode, arg0, arg1, arg2, arg3, arg4);
400 : : }
401 : :
402 : : #define gen_rtx_fmt_uuB00is(c, m, arg0, arg1, arg2, arg3, arg4) \
403 : : gen_rtx_fmt_uuB00is_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4) MEM_STAT_INFO)
404 : :
405 : : #define alloca_rtx_fmt_uuB00is(c, m, arg0, arg1, arg2, arg3, arg4) \
406 : : init_rtx_fmt_uuB00is (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4))
407 : :
408 : : static inline rtx
409 : 62368 : init_rtx_fmt_si (rtx rt, machine_mode mode,
410 : : const char *arg0,
411 : : int arg1)
412 : : {
413 : 62368 : PUT_MODE_RAW (rt, mode);
414 : 62368 : XSTR (rt, 0) = arg0;
415 : 62368 : XINT (rt, 1) = arg1;
416 : 62368 : return rt;
417 : : }
418 : :
419 : : static inline rtx
420 : 62368 : gen_rtx_fmt_si_stat (RTX_CODE code, machine_mode mode,
421 : : const char *arg0,
422 : : int arg1 MEM_STAT_DECL)
423 : : {
424 : 62368 : rtx rt;
425 : :
426 : 62368 : rt = rtx_alloc (code PASS_MEM_STAT);
427 : 62368 : return init_rtx_fmt_si (rt, mode, arg0, arg1);
428 : : }
429 : :
430 : : #define gen_rtx_fmt_si(c, m, arg0, arg1) \
431 : : gen_rtx_fmt_si_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
432 : :
433 : : #define alloca_rtx_fmt_si(c, m, arg0, arg1) \
434 : : init_rtx_fmt_si (rtx_alloca ((c)), (m), (arg0), (arg1))
435 : :
436 : : static inline rtx
437 : 164830 : init_rtx_fmt_ssiEEEi (rtx rt, machine_mode mode,
438 : : const char *arg0,
439 : : const char *arg1,
440 : : int arg2,
441 : : rtvec arg3,
442 : : rtvec arg4,
443 : : rtvec arg5,
444 : : int arg6)
445 : : {
446 : 164830 : PUT_MODE_RAW (rt, mode);
447 : 164830 : XSTR (rt, 0) = arg0;
448 : 164830 : XSTR (rt, 1) = arg1;
449 : 164830 : XINT (rt, 2) = arg2;
450 : 164830 : XVEC (rt, 3) = arg3;
451 : 164830 : XVEC (rt, 4) = arg4;
452 : 164830 : XVEC (rt, 5) = arg5;
453 : 164830 : XINT (rt, 6) = arg6;
454 : 164830 : return rt;
455 : : }
456 : :
457 : : static inline rtx
458 : 164830 : gen_rtx_fmt_ssiEEEi_stat (RTX_CODE code, machine_mode mode,
459 : : const char *arg0,
460 : : const char *arg1,
461 : : int arg2,
462 : : rtvec arg3,
463 : : rtvec arg4,
464 : : rtvec arg5,
465 : : int arg6 MEM_STAT_DECL)
466 : : {
467 : 164830 : rtx rt;
468 : :
469 : 164830 : rt = rtx_alloc (code PASS_MEM_STAT);
470 : 164830 : return init_rtx_fmt_ssiEEEi (rt, mode, arg0, arg1, arg2, arg3, arg4, arg5, arg6);
471 : : }
472 : :
473 : : #define gen_rtx_fmt_ssiEEEi(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
474 : : gen_rtx_fmt_ssiEEEi_stat ((c), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6) MEM_STAT_INFO)
475 : :
476 : : #define alloca_rtx_fmt_ssiEEEi(c, m, arg0, arg1, arg2, arg3, arg4, arg5, arg6) \
477 : : init_rtx_fmt_ssiEEEi (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3), (arg4), (arg5), (arg6))
478 : :
479 : : static inline rtx
480 : 4874999 : init_rtx_fmt_Ei (rtx rt, machine_mode mode,
481 : : rtvec arg0,
482 : : int arg1)
483 : : {
484 : 4874999 : PUT_MODE_RAW (rt, mode);
485 : 4874999 : XVEC (rt, 0) = arg0;
486 : 4874999 : XINT (rt, 1) = arg1;
487 : 4874999 : return rt;
488 : : }
489 : :
490 : : static inline rtx
491 : 4874999 : gen_rtx_fmt_Ei_stat (RTX_CODE code, machine_mode mode,
492 : : rtvec arg0,
493 : : int arg1 MEM_STAT_DECL)
494 : : {
495 : 4874999 : rtx rt;
496 : :
497 : 4874999 : rt = rtx_alloc (code PASS_MEM_STAT);
498 : 1544719 : return init_rtx_fmt_Ei (rt, mode, arg0, arg1);
499 : : }
500 : :
501 : : #define gen_rtx_fmt_Ei(c, m, arg0, arg1) \
502 : : gen_rtx_fmt_Ei_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
503 : :
504 : : #define alloca_rtx_fmt_Ei(c, m, arg0, arg1) \
505 : : init_rtx_fmt_Ei (rtx_alloca ((c)), (m), (arg0), (arg1))
506 : :
507 : : static inline rtx
508 : 1075 : init_rtx_fmt_eEee0 (rtx rt, machine_mode mode,
509 : : rtx arg0,
510 : : rtvec arg1,
511 : : rtx arg2,
512 : : rtx arg3)
513 : : {
514 : 1075 : PUT_MODE_RAW (rt, mode);
515 : 1075 : XEXP (rt, 0) = arg0;
516 : 1075 : XVEC (rt, 1) = arg1;
517 : 1075 : XEXP (rt, 2) = arg2;
518 : 1075 : XEXP (rt, 3) = arg3;
519 : 1075 : X0EXP (rt, 4) = NULL_RTX;
520 : 1075 : return rt;
521 : : }
522 : :
523 : : static inline rtx
524 : 1075 : gen_rtx_fmt_eEee0_stat (RTX_CODE code, machine_mode mode,
525 : : rtx arg0,
526 : : rtvec arg1,
527 : : rtx arg2,
528 : : rtx arg3 MEM_STAT_DECL)
529 : : {
530 : 1075 : rtx rt;
531 : :
532 : 1075 : rt = rtx_alloc (code PASS_MEM_STAT);
533 : 1075 : return init_rtx_fmt_eEee0 (rt, mode, arg0, arg1, arg2, arg3);
534 : : }
535 : :
536 : : #define gen_rtx_fmt_eEee0(c, m, arg0, arg1, arg2, arg3) \
537 : : gen_rtx_fmt_eEee0_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
538 : :
539 : : #define alloca_rtx_fmt_eEee0(c, m, arg0, arg1, arg2, arg3) \
540 : : init_rtx_fmt_eEee0 (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
541 : :
542 : : static inline rtx
543 : 9770817 : init_rtx_fmt_eee (rtx rt, machine_mode mode,
544 : : rtx arg0,
545 : : rtx arg1,
546 : : rtx arg2)
547 : : {
548 : 9770817 : PUT_MODE_RAW (rt, mode);
549 : 9770817 : XEXP (rt, 0) = arg0;
550 : 9770817 : XEXP (rt, 1) = arg1;
551 : 9770817 : XEXP (rt, 2) = arg2;
552 : 9770817 : return rt;
553 : : }
554 : :
555 : : static inline rtx
556 : 9770817 : gen_rtx_fmt_eee_stat (RTX_CODE code, machine_mode mode,
557 : : rtx arg0,
558 : : rtx arg1,
559 : : rtx arg2 MEM_STAT_DECL)
560 : : {
561 : 7471370 : rtx rt;
562 : :
563 : 9762850 : rt = rtx_alloc (code PASS_MEM_STAT);
564 : 9726720 : return init_rtx_fmt_eee (rt, mode, arg0, arg1, arg2);
565 : : }
566 : :
567 : : #define gen_rtx_fmt_eee(c, m, arg0, arg1, arg2) \
568 : : gen_rtx_fmt_eee_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
569 : :
570 : : #define alloca_rtx_fmt_eee(c, m, arg0, arg1, arg2) \
571 : : init_rtx_fmt_eee (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
572 : :
573 : : static inline rtx
574 : 84095197 : init_rtx_fmt_e (rtx rt, machine_mode mode,
575 : : rtx arg0)
576 : : {
577 : 84095197 : PUT_MODE_RAW (rt, mode);
578 : 84095197 : XEXP (rt, 0) = arg0;
579 : 84095197 : return rt;
580 : : }
581 : :
582 : : static inline rtx
583 : 84095197 : gen_rtx_fmt_e_stat (RTX_CODE code, machine_mode mode,
584 : : rtx arg0 MEM_STAT_DECL)
585 : : {
586 : 52083400 : rtx rt;
587 : :
588 : 83761582 : rt = rtx_alloc (code PASS_MEM_STAT);
589 : 77332555 : return init_rtx_fmt_e (rt, mode, arg0);
590 : : }
591 : :
592 : : #define gen_rtx_fmt_e(c, m, arg0) \
593 : : gen_rtx_fmt_e_stat ((c), (m), (arg0) MEM_STAT_INFO)
594 : :
595 : : #define alloca_rtx_fmt_e(c, m, arg0) \
596 : : init_rtx_fmt_e (rtx_alloca ((c)), (m), (arg0))
597 : :
598 : : static inline rtx
599 : 12910337 : init_rtx_fmt_ (rtx rt, machine_mode mode)
600 : : {
601 : 12910337 : PUT_MODE_RAW (rt, mode);
602 : 12910337 : return rt;
603 : : }
604 : :
605 : : static inline rtx
606 : 12910337 : gen_rtx_fmt__stat (RTX_CODE code, machine_mode mode MEM_STAT_DECL)
607 : : {
608 : 12358671 : rtx rt;
609 : :
610 : 12358671 : rt = rtx_alloc (code PASS_MEM_STAT);
611 : 12358643 : return init_rtx_fmt_ (rt, mode);
612 : : }
613 : :
614 : : #define gen_rtx_fmt_(c, m) \
615 : : gen_rtx_fmt__stat ((c), (m) MEM_STAT_INFO)
616 : :
617 : : #define alloca_rtx_fmt_(c, m) \
618 : : init_rtx_fmt_ (rtx_alloca ((c)), (m))
619 : :
620 : : static inline rtx
621 : 69276766 : init_rtx_fmt_w (rtx rt, machine_mode mode,
622 : : HOST_WIDE_INT arg0)
623 : : {
624 : 69276766 : PUT_MODE_RAW (rt, mode);
625 : 69276766 : XWINT (rt, 0) = arg0;
626 : 69276766 : return rt;
627 : : }
628 : :
629 : : static inline rtx
630 : 69276766 : gen_rtx_fmt_w_stat (RTX_CODE code, machine_mode mode,
631 : : HOST_WIDE_INT arg0 MEM_STAT_DECL)
632 : : {
633 : 69276766 : rtx rt;
634 : :
635 : 69276766 : rt = rtx_alloc (code PASS_MEM_STAT);
636 : 69276766 : return init_rtx_fmt_w (rt, mode, arg0);
637 : : }
638 : :
639 : : #define gen_rtx_fmt_w(c, m, arg0) \
640 : : gen_rtx_fmt_w_stat ((c), (m), (arg0) MEM_STAT_INFO)
641 : :
642 : : #define alloca_rtx_fmt_w(c, m, arg0) \
643 : : init_rtx_fmt_w (rtx_alloca ((c)), (m), (arg0))
644 : :
645 : : static inline rtx
646 : : init_rtx_fmt_www (rtx rt, machine_mode mode,
647 : : HOST_WIDE_INT arg0,
648 : : HOST_WIDE_INT arg1,
649 : : HOST_WIDE_INT arg2)
650 : : {
651 : : PUT_MODE_RAW (rt, mode);
652 : : XWINT (rt, 0) = arg0;
653 : : XWINT (rt, 1) = arg1;
654 : : XWINT (rt, 2) = arg2;
655 : : return rt;
656 : : }
657 : :
658 : : static inline rtx
659 : : gen_rtx_fmt_www_stat (RTX_CODE code, machine_mode mode,
660 : : HOST_WIDE_INT arg0,
661 : : HOST_WIDE_INT arg1,
662 : : HOST_WIDE_INT arg2 MEM_STAT_DECL)
663 : : {
664 : : rtx rt;
665 : :
666 : : rt = rtx_alloc (code PASS_MEM_STAT);
667 : : return init_rtx_fmt_www (rt, mode, arg0, arg1, arg2);
668 : : }
669 : :
670 : : #define gen_rtx_fmt_www(c, m, arg0, arg1, arg2) \
671 : : gen_rtx_fmt_www_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
672 : :
673 : : #define alloca_rtx_fmt_www(c, m, arg0, arg1, arg2) \
674 : : init_rtx_fmt_www (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
675 : :
676 : : static inline rtx
677 : 115961 : init_rtx_fmt_s (rtx rt, machine_mode mode,
678 : : const char *arg0)
679 : : {
680 : 115961 : PUT_MODE_RAW (rt, mode);
681 : 115961 : XSTR (rt, 0) = arg0;
682 : 115961 : return rt;
683 : : }
684 : :
685 : : static inline rtx
686 : 115961 : gen_rtx_fmt_s_stat (RTX_CODE code, machine_mode mode,
687 : : const char *arg0 MEM_STAT_DECL)
688 : : {
689 : 115961 : rtx rt;
690 : :
691 : 115961 : rt = rtx_alloc (code PASS_MEM_STAT);
692 : 115961 : return init_rtx_fmt_s (rt, mode, arg0);
693 : : }
694 : :
695 : : #define gen_rtx_fmt_s(c, m, arg0) \
696 : : gen_rtx_fmt_s_stat ((c), (m), (arg0) MEM_STAT_INFO)
697 : :
698 : : #define alloca_rtx_fmt_s(c, m, arg0) \
699 : : init_rtx_fmt_s (rtx_alloca ((c)), (m), (arg0))
700 : :
701 : : static inline rtx
702 : 21859227 : init_rtx_fmt_ep (rtx rt, machine_mode mode,
703 : : rtx arg0,
704 : : poly_uint16 arg1)
705 : : {
706 : 21859227 : PUT_MODE_RAW (rt, mode);
707 : 21859227 : XEXP (rt, 0) = arg0;
708 : 21859227 : SUBREG_BYTE (rt) = arg1;
709 : 21859227 : return rt;
710 : : }
711 : :
712 : : static inline rtx
713 : 21859227 : gen_rtx_fmt_ep_stat (RTX_CODE code, machine_mode mode,
714 : : rtx arg0,
715 : : poly_uint16 arg1 MEM_STAT_DECL)
716 : : {
717 : 21859227 : rtx rt;
718 : :
719 : 21859227 : rt = rtx_alloc (code PASS_MEM_STAT);
720 : 21859227 : return init_rtx_fmt_ep (rt, mode, arg0, arg1);
721 : : }
722 : :
723 : : #define gen_rtx_fmt_ep(c, m, arg0, arg1) \
724 : : gen_rtx_fmt_ep_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
725 : :
726 : : #define alloca_rtx_fmt_ep(c, m, arg0, arg1) \
727 : : init_rtx_fmt_ep (rtx_alloca ((c)), (m), (arg0), (arg1))
728 : :
729 : : static inline rtx
730 : 229207883 : init_rtx_fmt_e0 (rtx rt, machine_mode mode,
731 : : rtx arg0)
732 : : {
733 : 229207883 : PUT_MODE_RAW (rt, mode);
734 : 229207883 : XEXP (rt, 0) = arg0;
735 : 229207883 : X0EXP (rt, 1) = NULL_RTX;
736 : 229207883 : return rt;
737 : : }
738 : :
739 : : static inline rtx
740 : 229207883 : gen_rtx_fmt_e0_stat (RTX_CODE code, machine_mode mode,
741 : : rtx arg0 MEM_STAT_DECL)
742 : : {
743 : 229207883 : rtx rt;
744 : :
745 : 229207883 : rt = rtx_alloc (code PASS_MEM_STAT);
746 : 229207883 : return init_rtx_fmt_e0 (rt, mode, arg0);
747 : : }
748 : :
749 : : #define gen_rtx_fmt_e0(c, m, arg0) \
750 : : gen_rtx_fmt_e0_stat ((c), (m), (arg0) MEM_STAT_INFO)
751 : :
752 : : #define alloca_rtx_fmt_e0(c, m, arg0) \
753 : : init_rtx_fmt_e0 (rtx_alloca ((c)), (m), (arg0))
754 : :
755 : : static inline rtx
756 : 23776737 : init_rtx_fmt_u (rtx rt, machine_mode mode,
757 : : rtx arg0)
758 : : {
759 : 23776737 : PUT_MODE_RAW (rt, mode);
760 : 23776737 : XEXP (rt, 0) = arg0;
761 : 23776737 : return rt;
762 : : }
763 : :
764 : : static inline rtx
765 : 23776737 : gen_rtx_fmt_u_stat (RTX_CODE code, machine_mode mode,
766 : : rtx arg0 MEM_STAT_DECL)
767 : : {
768 : 23776737 : rtx rt;
769 : :
770 : 23776737 : rt = rtx_alloc (code PASS_MEM_STAT);
771 : 23765906 : return init_rtx_fmt_u (rt, mode, arg0);
772 : : }
773 : :
774 : : #define gen_rtx_fmt_u(c, m, arg0) \
775 : : gen_rtx_fmt_u_stat ((c), (m), (arg0) MEM_STAT_INFO)
776 : :
777 : : #define alloca_rtx_fmt_u(c, m, arg0) \
778 : : init_rtx_fmt_u (rtx_alloca ((c)), (m), (arg0))
779 : :
780 : : static inline rtx
781 : 98531421 : init_rtx_fmt_s0 (rtx rt, machine_mode mode,
782 : : const char *arg0)
783 : : {
784 : 98531421 : PUT_MODE_RAW (rt, mode);
785 : 98531421 : XSTR (rt, 0) = arg0;
786 : 98531421 : X0EXP (rt, 1) = NULL_RTX;
787 : 98531421 : return rt;
788 : : }
789 : :
790 : : static inline rtx
791 : 98531421 : gen_rtx_fmt_s0_stat (RTX_CODE code, machine_mode mode,
792 : : const char *arg0 MEM_STAT_DECL)
793 : : {
794 : 98531421 : rtx rt;
795 : :
796 : 98531421 : rt = rtx_alloc (code PASS_MEM_STAT);
797 : 98524422 : return init_rtx_fmt_s0 (rt, mode, arg0);
798 : : }
799 : :
800 : : #define gen_rtx_fmt_s0(c, m, arg0) \
801 : : gen_rtx_fmt_s0_stat ((c), (m), (arg0) MEM_STAT_INFO)
802 : :
803 : : #define alloca_rtx_fmt_s0(c, m, arg0) \
804 : : init_rtx_fmt_s0 (rtx_alloca ((c)), (m), (arg0))
805 : :
806 : : static inline rtx
807 : 76781215 : init_rtx_fmt_te (rtx rt, machine_mode mode,
808 : : tree arg0,
809 : : rtx arg1)
810 : : {
811 : 76781215 : PUT_MODE_RAW (rt, mode);
812 : 76781215 : XTREE (rt, 0) = arg0;
813 : 76781215 : XEXP (rt, 1) = arg1;
814 : 76781215 : return rt;
815 : : }
816 : :
817 : : static inline rtx
818 : 76781215 : gen_rtx_fmt_te_stat (RTX_CODE code, machine_mode mode,
819 : : tree arg0,
820 : : rtx arg1 MEM_STAT_DECL)
821 : : {
822 : 76781215 : rtx rt;
823 : :
824 : 76781215 : rt = rtx_alloc (code PASS_MEM_STAT);
825 : 76781215 : return init_rtx_fmt_te (rt, mode, arg0, arg1);
826 : : }
827 : :
828 : : #define gen_rtx_fmt_te(c, m, arg0, arg1) \
829 : : gen_rtx_fmt_te_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
830 : :
831 : : #define alloca_rtx_fmt_te(c, m, arg0, arg1) \
832 : : init_rtx_fmt_te (rtx_alloca ((c)), (m), (arg0), (arg1))
833 : :
834 : : static inline rtx
835 : 1085236 : init_rtx_fmt_t (rtx rt, machine_mode mode,
836 : : tree arg0)
837 : : {
838 : 1085236 : PUT_MODE_RAW (rt, mode);
839 : 1085236 : XTREE (rt, 0) = arg0;
840 : 1085236 : return rt;
841 : : }
842 : :
843 : : static inline rtx
844 : 1085236 : gen_rtx_fmt_t_stat (RTX_CODE code, machine_mode mode,
845 : : tree arg0 MEM_STAT_DECL)
846 : : {
847 : 1085236 : rtx rt;
848 : :
849 : 1085236 : rt = rtx_alloc (code PASS_MEM_STAT);
850 : 77535 : return init_rtx_fmt_t (rt, mode, arg0);
851 : : }
852 : :
853 : : #define gen_rtx_fmt_t(c, m, arg0) \
854 : : gen_rtx_fmt_t_stat ((c), (m), (arg0) MEM_STAT_INFO)
855 : :
856 : : #define alloca_rtx_fmt_t(c, m, arg0) \
857 : : init_rtx_fmt_t (rtx_alloca ((c)), (m), (arg0))
858 : :
859 : : static inline rtx
860 : : init_rtx_fmt_iss (rtx rt, machine_mode mode,
861 : : int arg0,
862 : : const char *arg1,
863 : : const char *arg2)
864 : : {
865 : : PUT_MODE_RAW (rt, mode);
866 : : XINT (rt, 0) = arg0;
867 : : XSTR (rt, 1) = arg1;
868 : : XSTR (rt, 2) = arg2;
869 : : return rt;
870 : : }
871 : :
872 : : static inline rtx
873 : : gen_rtx_fmt_iss_stat (RTX_CODE code, machine_mode mode,
874 : : int arg0,
875 : : const char *arg1,
876 : : const char *arg2 MEM_STAT_DECL)
877 : : {
878 : : rtx rt;
879 : :
880 : : rt = rtx_alloc (code PASS_MEM_STAT);
881 : : return init_rtx_fmt_iss (rt, mode, arg0, arg1, arg2);
882 : : }
883 : :
884 : : #define gen_rtx_fmt_iss(c, m, arg0, arg1, arg2) \
885 : : gen_rtx_fmt_iss_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
886 : :
887 : : #define alloca_rtx_fmt_iss(c, m, arg0, arg1, arg2) \
888 : : init_rtx_fmt_iss (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
889 : :
890 : : static inline rtx
891 : : init_rtx_fmt_is (rtx rt, machine_mode mode,
892 : : int arg0,
893 : : const char *arg1)
894 : : {
895 : : PUT_MODE_RAW (rt, mode);
896 : : XINT (rt, 0) = arg0;
897 : : XSTR (rt, 1) = arg1;
898 : : return rt;
899 : : }
900 : :
901 : : static inline rtx
902 : : gen_rtx_fmt_is_stat (RTX_CODE code, machine_mode mode,
903 : : int arg0,
904 : : const char *arg1 MEM_STAT_DECL)
905 : : {
906 : : rtx rt;
907 : :
908 : : rt = rtx_alloc (code PASS_MEM_STAT);
909 : : return init_rtx_fmt_is (rt, mode, arg0, arg1);
910 : : }
911 : :
912 : : #define gen_rtx_fmt_is(c, m, arg0, arg1) \
913 : : gen_rtx_fmt_is_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
914 : :
915 : : #define alloca_rtx_fmt_is(c, m, arg0, arg1) \
916 : : init_rtx_fmt_is (rtx_alloca ((c)), (m), (arg0), (arg1))
917 : :
918 : : static inline rtx
919 : : init_rtx_fmt_isE (rtx rt, machine_mode mode,
920 : : int arg0,
921 : : const char *arg1,
922 : : rtvec arg2)
923 : : {
924 : : PUT_MODE_RAW (rt, mode);
925 : : XINT (rt, 0) = arg0;
926 : : XSTR (rt, 1) = arg1;
927 : : XVEC (rt, 2) = arg2;
928 : : return rt;
929 : : }
930 : :
931 : : static inline rtx
932 : : gen_rtx_fmt_isE_stat (RTX_CODE code, machine_mode mode,
933 : : int arg0,
934 : : const char *arg1,
935 : : rtvec arg2 MEM_STAT_DECL)
936 : : {
937 : : rtx rt;
938 : :
939 : : rt = rtx_alloc (code PASS_MEM_STAT);
940 : : return init_rtx_fmt_isE (rt, mode, arg0, arg1, arg2);
941 : : }
942 : :
943 : : #define gen_rtx_fmt_isE(c, m, arg0, arg1, arg2) \
944 : : gen_rtx_fmt_isE_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
945 : :
946 : : #define alloca_rtx_fmt_isE(c, m, arg0, arg1, arg2) \
947 : : init_rtx_fmt_isE (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
948 : :
949 : : static inline rtx
950 : : init_rtx_fmt_iE (rtx rt, machine_mode mode,
951 : : int arg0,
952 : : rtvec arg1)
953 : : {
954 : : PUT_MODE_RAW (rt, mode);
955 : : XINT (rt, 0) = arg0;
956 : : XVEC (rt, 1) = arg1;
957 : : return rt;
958 : : }
959 : :
960 : : static inline rtx
961 : : gen_rtx_fmt_iE_stat (RTX_CODE code, machine_mode mode,
962 : : int arg0,
963 : : rtvec arg1 MEM_STAT_DECL)
964 : : {
965 : : rtx rt;
966 : :
967 : : rt = rtx_alloc (code PASS_MEM_STAT);
968 : : return init_rtx_fmt_iE (rt, mode, arg0, arg1);
969 : : }
970 : :
971 : : #define gen_rtx_fmt_iE(c, m, arg0, arg1) \
972 : : gen_rtx_fmt_iE_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
973 : :
974 : : #define alloca_rtx_fmt_iE(c, m, arg0, arg1) \
975 : : init_rtx_fmt_iE (rtx_alloca ((c)), (m), (arg0), (arg1))
976 : :
977 : : static inline rtx
978 : : init_rtx_fmt_ss (rtx rt, machine_mode mode,
979 : : const char *arg0,
980 : : const char *arg1)
981 : : {
982 : : PUT_MODE_RAW (rt, mode);
983 : : XSTR (rt, 0) = arg0;
984 : : XSTR (rt, 1) = arg1;
985 : : return rt;
986 : : }
987 : :
988 : : static inline rtx
989 : : gen_rtx_fmt_ss_stat (RTX_CODE code, machine_mode mode,
990 : : const char *arg0,
991 : : const char *arg1 MEM_STAT_DECL)
992 : : {
993 : : rtx rt;
994 : :
995 : : rt = rtx_alloc (code PASS_MEM_STAT);
996 : : return init_rtx_fmt_ss (rt, mode, arg0, arg1);
997 : : }
998 : :
999 : : #define gen_rtx_fmt_ss(c, m, arg0, arg1) \
1000 : : gen_rtx_fmt_ss_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1001 : :
1002 : : #define alloca_rtx_fmt_ss(c, m, arg0, arg1) \
1003 : : init_rtx_fmt_ss (rtx_alloca ((c)), (m), (arg0), (arg1))
1004 : :
1005 : : static inline rtx
1006 : : init_rtx_fmt_eE (rtx rt, machine_mode mode,
1007 : : rtx arg0,
1008 : : rtvec arg1)
1009 : : {
1010 : : PUT_MODE_RAW (rt, mode);
1011 : : XEXP (rt, 0) = arg0;
1012 : : XVEC (rt, 1) = arg1;
1013 : : return rt;
1014 : : }
1015 : :
1016 : : static inline rtx
1017 : : gen_rtx_fmt_eE_stat (RTX_CODE code, machine_mode mode,
1018 : : rtx arg0,
1019 : : rtvec arg1 MEM_STAT_DECL)
1020 : : {
1021 : : rtx rt;
1022 : :
1023 : : rt = rtx_alloc (code PASS_MEM_STAT);
1024 : : return init_rtx_fmt_eE (rt, mode, arg0, arg1);
1025 : : }
1026 : :
1027 : : #define gen_rtx_fmt_eE(c, m, arg0, arg1) \
1028 : : gen_rtx_fmt_eE_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1029 : :
1030 : : #define alloca_rtx_fmt_eE(c, m, arg0, arg1) \
1031 : : init_rtx_fmt_eE (rtx_alloca ((c)), (m), (arg0), (arg1))
1032 : :
1033 : : static inline rtx
1034 : : init_rtx_fmt_ses (rtx rt, machine_mode mode,
1035 : : const char *arg0,
1036 : : rtx arg1,
1037 : : const char *arg2)
1038 : : {
1039 : : PUT_MODE_RAW (rt, mode);
1040 : : XSTR (rt, 0) = arg0;
1041 : : XEXP (rt, 1) = arg1;
1042 : : XSTR (rt, 2) = arg2;
1043 : : return rt;
1044 : : }
1045 : :
1046 : : static inline rtx
1047 : : gen_rtx_fmt_ses_stat (RTX_CODE code, machine_mode mode,
1048 : : const char *arg0,
1049 : : rtx arg1,
1050 : : const char *arg2 MEM_STAT_DECL)
1051 : : {
1052 : : rtx rt;
1053 : :
1054 : : rt = rtx_alloc (code PASS_MEM_STAT);
1055 : : return init_rtx_fmt_ses (rt, mode, arg0, arg1, arg2);
1056 : : }
1057 : :
1058 : : #define gen_rtx_fmt_ses(c, m, arg0, arg1, arg2) \
1059 : : gen_rtx_fmt_ses_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
1060 : :
1061 : : #define alloca_rtx_fmt_ses(c, m, arg0, arg1, arg2) \
1062 : : init_rtx_fmt_ses (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
1063 : :
1064 : : static inline rtx
1065 : : init_rtx_fmt_sse (rtx rt, machine_mode mode,
1066 : : const char *arg0,
1067 : : const char *arg1,
1068 : : rtx arg2)
1069 : : {
1070 : : PUT_MODE_RAW (rt, mode);
1071 : : XSTR (rt, 0) = arg0;
1072 : : XSTR (rt, 1) = arg1;
1073 : : XEXP (rt, 2) = arg2;
1074 : : return rt;
1075 : : }
1076 : :
1077 : : static inline rtx
1078 : : gen_rtx_fmt_sse_stat (RTX_CODE code, machine_mode mode,
1079 : : const char *arg0,
1080 : : const char *arg1,
1081 : : rtx arg2 MEM_STAT_DECL)
1082 : : {
1083 : : rtx rt;
1084 : :
1085 : : rt = rtx_alloc (code PASS_MEM_STAT);
1086 : : return init_rtx_fmt_sse (rt, mode, arg0, arg1, arg2);
1087 : : }
1088 : :
1089 : : #define gen_rtx_fmt_sse(c, m, arg0, arg1, arg2) \
1090 : : gen_rtx_fmt_sse_stat ((c), (m), (arg0), (arg1), (arg2) MEM_STAT_INFO)
1091 : :
1092 : : #define alloca_rtx_fmt_sse(c, m, arg0, arg1, arg2) \
1093 : : init_rtx_fmt_sse (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2))
1094 : :
1095 : : static inline rtx
1096 : : init_rtx_fmt_sies (rtx rt, machine_mode mode,
1097 : : const char *arg0,
1098 : : int arg1,
1099 : : rtx arg2,
1100 : : const char *arg3)
1101 : : {
1102 : : PUT_MODE_RAW (rt, mode);
1103 : : XSTR (rt, 0) = arg0;
1104 : : XINT (rt, 1) = arg1;
1105 : : XEXP (rt, 2) = arg2;
1106 : : XSTR (rt, 3) = arg3;
1107 : : return rt;
1108 : : }
1109 : :
1110 : : static inline rtx
1111 : : gen_rtx_fmt_sies_stat (RTX_CODE code, machine_mode mode,
1112 : : const char *arg0,
1113 : : int arg1,
1114 : : rtx arg2,
1115 : : const char *arg3 MEM_STAT_DECL)
1116 : : {
1117 : : rtx rt;
1118 : :
1119 : : rt = rtx_alloc (code PASS_MEM_STAT);
1120 : : return init_rtx_fmt_sies (rt, mode, arg0, arg1, arg2, arg3);
1121 : : }
1122 : :
1123 : : #define gen_rtx_fmt_sies(c, m, arg0, arg1, arg2, arg3) \
1124 : : gen_rtx_fmt_sies_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
1125 : :
1126 : : #define alloca_rtx_fmt_sies(c, m, arg0, arg1, arg2, arg3) \
1127 : : init_rtx_fmt_sies (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
1128 : :
1129 : : static inline rtx
1130 : : init_rtx_fmt_sE (rtx rt, machine_mode mode,
1131 : : const char *arg0,
1132 : : rtvec arg1)
1133 : : {
1134 : : PUT_MODE_RAW (rt, mode);
1135 : : XSTR (rt, 0) = arg0;
1136 : : XVEC (rt, 1) = arg1;
1137 : : return rt;
1138 : : }
1139 : :
1140 : : static inline rtx
1141 : : gen_rtx_fmt_sE_stat (RTX_CODE code, machine_mode mode,
1142 : : const char *arg0,
1143 : : rtvec arg1 MEM_STAT_DECL)
1144 : : {
1145 : : rtx rt;
1146 : :
1147 : : rt = rtx_alloc (code PASS_MEM_STAT);
1148 : : return init_rtx_fmt_sE (rt, mode, arg0, arg1);
1149 : : }
1150 : :
1151 : : #define gen_rtx_fmt_sE(c, m, arg0, arg1) \
1152 : : gen_rtx_fmt_sE_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1153 : :
1154 : : #define alloca_rtx_fmt_sE(c, m, arg0, arg1) \
1155 : : init_rtx_fmt_sE (rtx_alloca ((c)), (m), (arg0), (arg1))
1156 : :
1157 : : static inline rtx
1158 : : init_rtx_fmt_ww (rtx rt, machine_mode mode,
1159 : : HOST_WIDE_INT arg0,
1160 : : HOST_WIDE_INT arg1)
1161 : : {
1162 : : PUT_MODE_RAW (rt, mode);
1163 : : XWINT (rt, 0) = arg0;
1164 : : XWINT (rt, 1) = arg1;
1165 : : return rt;
1166 : : }
1167 : :
1168 : : static inline rtx
1169 : : gen_rtx_fmt_ww_stat (RTX_CODE code, machine_mode mode,
1170 : : HOST_WIDE_INT arg0,
1171 : : HOST_WIDE_INT arg1 MEM_STAT_DECL)
1172 : : {
1173 : : rtx rt;
1174 : :
1175 : : rt = rtx_alloc (code PASS_MEM_STAT);
1176 : : return init_rtx_fmt_ww (rt, mode, arg0, arg1);
1177 : : }
1178 : :
1179 : : #define gen_rtx_fmt_ww(c, m, arg0, arg1) \
1180 : : gen_rtx_fmt_ww_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1181 : :
1182 : : #define alloca_rtx_fmt_ww(c, m, arg0, arg1) \
1183 : : init_rtx_fmt_ww (rtx_alloca ((c)), (m), (arg0), (arg1))
1184 : :
1185 : : static inline rtx
1186 : : init_rtx_fmt_Ee (rtx rt, machine_mode mode,
1187 : : rtvec arg0,
1188 : : rtx arg1)
1189 : : {
1190 : : PUT_MODE_RAW (rt, mode);
1191 : : XVEC (rt, 0) = arg0;
1192 : : XEXP (rt, 1) = arg1;
1193 : : return rt;
1194 : : }
1195 : :
1196 : : static inline rtx
1197 : : gen_rtx_fmt_Ee_stat (RTX_CODE code, machine_mode mode,
1198 : : rtvec arg0,
1199 : : rtx arg1 MEM_STAT_DECL)
1200 : : {
1201 : : rtx rt;
1202 : :
1203 : : rt = rtx_alloc (code PASS_MEM_STAT);
1204 : : return init_rtx_fmt_Ee (rt, mode, arg0, arg1);
1205 : : }
1206 : :
1207 : : #define gen_rtx_fmt_Ee(c, m, arg0, arg1) \
1208 : : gen_rtx_fmt_Ee_stat ((c), (m), (arg0), (arg1) MEM_STAT_INFO)
1209 : :
1210 : : #define alloca_rtx_fmt_Ee(c, m, arg0, arg1) \
1211 : : init_rtx_fmt_Ee (rtx_alloca ((c)), (m), (arg0), (arg1))
1212 : :
1213 : : static inline rtx
1214 : : init_rtx_fmt_sEsE (rtx rt, machine_mode mode,
1215 : : const char *arg0,
1216 : : rtvec arg1,
1217 : : const char *arg2,
1218 : : rtvec arg3)
1219 : : {
1220 : : PUT_MODE_RAW (rt, mode);
1221 : : XSTR (rt, 0) = arg0;
1222 : : XVEC (rt, 1) = arg1;
1223 : : XSTR (rt, 2) = arg2;
1224 : : XVEC (rt, 3) = arg3;
1225 : : return rt;
1226 : : }
1227 : :
1228 : : static inline rtx
1229 : : gen_rtx_fmt_sEsE_stat (RTX_CODE code, machine_mode mode,
1230 : : const char *arg0,
1231 : : rtvec arg1,
1232 : : const char *arg2,
1233 : : rtvec arg3 MEM_STAT_DECL)
1234 : : {
1235 : : rtx rt;
1236 : :
1237 : : rt = rtx_alloc (code PASS_MEM_STAT);
1238 : : return init_rtx_fmt_sEsE (rt, mode, arg0, arg1, arg2, arg3);
1239 : : }
1240 : :
1241 : : #define gen_rtx_fmt_sEsE(c, m, arg0, arg1, arg2, arg3) \
1242 : : gen_rtx_fmt_sEsE_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
1243 : :
1244 : : #define alloca_rtx_fmt_sEsE(c, m, arg0, arg1, arg2, arg3) \
1245 : : init_rtx_fmt_sEsE (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
1246 : :
1247 : : static inline rtx
1248 : : init_rtx_fmt_ssss (rtx rt, machine_mode mode,
1249 : : const char *arg0,
1250 : : const char *arg1,
1251 : : const char *arg2,
1252 : : const char *arg3)
1253 : : {
1254 : : PUT_MODE_RAW (rt, mode);
1255 : : XSTR (rt, 0) = arg0;
1256 : : XSTR (rt, 1) = arg1;
1257 : : XSTR (rt, 2) = arg2;
1258 : : XSTR (rt, 3) = arg3;
1259 : : return rt;
1260 : : }
1261 : :
1262 : : static inline rtx
1263 : : gen_rtx_fmt_ssss_stat (RTX_CODE code, machine_mode mode,
1264 : : const char *arg0,
1265 : : const char *arg1,
1266 : : const char *arg2,
1267 : : const char *arg3 MEM_STAT_DECL)
1268 : : {
1269 : : rtx rt;
1270 : :
1271 : : rt = rtx_alloc (code PASS_MEM_STAT);
1272 : : return init_rtx_fmt_ssss (rt, mode, arg0, arg1, arg2, arg3);
1273 : : }
1274 : :
1275 : : #define gen_rtx_fmt_ssss(c, m, arg0, arg1, arg2, arg3) \
1276 : : gen_rtx_fmt_ssss_stat ((c), (m), (arg0), (arg1), (arg2), (arg3) MEM_STAT_INFO)
1277 : :
1278 : : #define alloca_rtx_fmt_ssss(c, m, arg0, arg1, arg2, arg3) \
1279 : : init_rtx_fmt_ssss (rtx_alloca ((c)), (m), (arg0), (arg1), (arg2), (arg3))
1280 : :
1281 : :
1282 : : #define gen_rtx_VALUE(MODE) \
1283 : : gen_rtx_fmt_0 (VALUE, (MODE))
1284 : : #define gen_rtx_DEBUG_EXPR(MODE) \
1285 : : gen_rtx_fmt_0 (DEBUG_EXPR, (MODE))
1286 : : #define gen_rtx_raw_EXPR_LIST(MODE, ARG0, ARG1) \
1287 : : gen_rtx_fmt_ee (EXPR_LIST, (MODE), (ARG0), (ARG1))
1288 : : #define gen_rtx_raw_INSN_LIST(MODE, ARG0, ARG1) \
1289 : : gen_rtx_fmt_ue (INSN_LIST, (MODE), (ARG0), (ARG1))
1290 : : #define gen_rtx_INT_LIST(MODE, ARG0, ARG1) \
1291 : : gen_rtx_fmt_ie (INT_LIST, (MODE), (ARG0), (ARG1))
1292 : : #define gen_rtx_SEQUENCE(MODE, ARG0) \
1293 : : gen_rtx_fmt_E (SEQUENCE, (MODE), (ARG0))
1294 : : #define gen_rtx_ADDRESS(MODE, ARG0) \
1295 : : gen_rtx_fmt_i (ADDRESS, (MODE), (ARG0))
1296 : : #define gen_rtx_DEBUG_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
1297 : : gen_rtx_fmt_uuBeiie (DEBUG_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
1298 : : #define gen_rtx_raw_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
1299 : : gen_rtx_fmt_uuBeiie (INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
1300 : : #define gen_rtx_JUMP_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
1301 : : gen_rtx_fmt_uuBeiie0 (JUMP_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
1302 : : #define gen_rtx_CALL_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7) \
1303 : : gen_rtx_fmt_uuBeiiee (CALL_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7))
1304 : : #define gen_rtx_JUMP_TABLE_DATA(MODE, ARG0, ARG1, ARG2, ARG3) \
1305 : : gen_rtx_fmt_uuBe0000 (JUMP_TABLE_DATA, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1306 : : #define gen_rtx_BARRIER(MODE, ARG0, ARG1) \
1307 : : gen_rtx_fmt_uu00000 (BARRIER, (MODE), (ARG0), (ARG1))
1308 : : #define gen_rtx_CODE_LABEL(MODE, ARG0, ARG1, ARG2, ARG3, ARG4) \
1309 : : gen_rtx_fmt_uuB00is (CODE_LABEL, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4))
1310 : : #define gen_rtx_COND_EXEC(MODE, ARG0, ARG1) \
1311 : : gen_rtx_fmt_ee (COND_EXEC, (MODE), (ARG0), (ARG1))
1312 : : #define gen_rtx_PARALLEL(MODE, ARG0) \
1313 : : gen_rtx_fmt_E (PARALLEL, (MODE), (ARG0))
1314 : : #define gen_rtx_ASM_INPUT(MODE, ARG0, ARG1) \
1315 : : gen_rtx_fmt_si (ASM_INPUT, (MODE), (ARG0), (ARG1))
1316 : : #define gen_rtx_ASM_OPERANDS(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
1317 : : gen_rtx_fmt_ssiEEEi (ASM_OPERANDS, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
1318 : : #define gen_rtx_UNSPEC(MODE, ARG0, ARG1) \
1319 : : gen_rtx_fmt_Ei (UNSPEC, (MODE), (ARG0), (ARG1))
1320 : : #define gen_rtx_UNSPEC_VOLATILE(MODE, ARG0, ARG1) \
1321 : : gen_rtx_fmt_Ei (UNSPEC_VOLATILE, (MODE), (ARG0), (ARG1))
1322 : : #define gen_rtx_ADDR_VEC(MODE, ARG0) \
1323 : : gen_rtx_fmt_E (ADDR_VEC, (MODE), (ARG0))
1324 : : #define gen_rtx_ADDR_DIFF_VEC(MODE, ARG0, ARG1, ARG2, ARG3) \
1325 : : gen_rtx_fmt_eEee0 (ADDR_DIFF_VEC, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1326 : : #define gen_rtx_PREFETCH(MODE, ARG0, ARG1, ARG2) \
1327 : : gen_rtx_fmt_eee (PREFETCH, (MODE), (ARG0), (ARG1), (ARG2))
1328 : : #define gen_rtx_SET(ARG0, ARG1) \
1329 : : gen_rtx_fmt_ee (SET, VOIDmode, (ARG0), (ARG1))
1330 : : #define gen_rtx_USE(MODE, ARG0) \
1331 : : gen_rtx_fmt_e (USE, (MODE), (ARG0))
1332 : : #define gen_rtx_CLOBBER(MODE, ARG0) \
1333 : : gen_rtx_fmt_e (CLOBBER, (MODE), (ARG0))
1334 : : #define gen_rtx_CALL(MODE, ARG0, ARG1) \
1335 : : gen_rtx_fmt_ee (CALL, (MODE), (ARG0), (ARG1))
1336 : : #define gen_rtx_raw_RETURN(MODE) \
1337 : : gen_rtx_fmt_ (RETURN, (MODE))
1338 : : #define gen_rtx_raw_SIMPLE_RETURN(MODE) \
1339 : : gen_rtx_fmt_ (SIMPLE_RETURN, (MODE))
1340 : : #define gen_rtx_EH_RETURN(MODE) \
1341 : : gen_rtx_fmt_ (EH_RETURN, (MODE))
1342 : : #define gen_rtx_TRAP_IF(MODE, ARG0, ARG1) \
1343 : : gen_rtx_fmt_ee (TRAP_IF, (MODE), (ARG0), (ARG1))
1344 : : #define gen_rtx_raw_CONST_INT(MODE, ARG0) \
1345 : : gen_rtx_fmt_w (CONST_INT, (MODE), (ARG0))
1346 : : #define gen_rtx_raw_CONST_VECTOR(MODE, ARG0) \
1347 : : gen_rtx_fmt_E (CONST_VECTOR, (MODE), (ARG0))
1348 : : #define gen_rtx_CONST_STRING(MODE, ARG0) \
1349 : : gen_rtx_fmt_s (CONST_STRING, (MODE), (ARG0))
1350 : : #define gen_rtx_CONST(MODE, ARG0) \
1351 : : gen_rtx_fmt_e (CONST, (MODE), (ARG0))
1352 : : #define gen_rtx_raw_PC(MODE) \
1353 : : gen_rtx_fmt_ (PC, (MODE))
1354 : : #define gen_rtx_SCRATCH(MODE) \
1355 : : gen_rtx_fmt_ (SCRATCH, (MODE))
1356 : : #define gen_rtx_raw_SUBREG(MODE, ARG0, ARG1) \
1357 : : gen_rtx_fmt_ep (SUBREG, (MODE), (ARG0), (ARG1))
1358 : : #define gen_rtx_STRICT_LOW_PART(MODE, ARG0) \
1359 : : gen_rtx_fmt_e (STRICT_LOW_PART, (MODE), (ARG0))
1360 : : #define gen_rtx_CONCAT(MODE, ARG0, ARG1) \
1361 : : gen_rtx_fmt_ee (CONCAT, (MODE), (ARG0), (ARG1))
1362 : : #define gen_rtx_CONCATN(MODE, ARG0) \
1363 : : gen_rtx_fmt_E (CONCATN, (MODE), (ARG0))
1364 : : #define gen_rtx_raw_MEM(MODE, ARG0) \
1365 : : gen_rtx_fmt_e0 (MEM, (MODE), (ARG0))
1366 : : #define gen_rtx_LABEL_REF(MODE, ARG0) \
1367 : : gen_rtx_fmt_u (LABEL_REF, (MODE), (ARG0))
1368 : : #define gen_rtx_SYMBOL_REF(MODE, ARG0) \
1369 : : gen_rtx_fmt_s0 (SYMBOL_REF, (MODE), (ARG0))
1370 : : #define gen_rtx_IF_THEN_ELSE(MODE, ARG0, ARG1, ARG2) \
1371 : : gen_rtx_fmt_eee (IF_THEN_ELSE, (MODE), (ARG0), (ARG1), (ARG2))
1372 : : #define gen_rtx_COMPARE(MODE, ARG0, ARG1) \
1373 : : gen_rtx_fmt_ee (COMPARE, (MODE), (ARG0), (ARG1))
1374 : : #define gen_rtx_PLUS(MODE, ARG0, ARG1) \
1375 : : gen_rtx_fmt_ee (PLUS, (MODE), (ARG0), (ARG1))
1376 : : #define gen_rtx_MINUS(MODE, ARG0, ARG1) \
1377 : : gen_rtx_fmt_ee (MINUS, (MODE), (ARG0), (ARG1))
1378 : : #define gen_rtx_NEG(MODE, ARG0) \
1379 : : gen_rtx_fmt_e (NEG, (MODE), (ARG0))
1380 : : #define gen_rtx_MULT(MODE, ARG0, ARG1) \
1381 : : gen_rtx_fmt_ee (MULT, (MODE), (ARG0), (ARG1))
1382 : : #define gen_rtx_SS_MULT(MODE, ARG0, ARG1) \
1383 : : gen_rtx_fmt_ee (SS_MULT, (MODE), (ARG0), (ARG1))
1384 : : #define gen_rtx_US_MULT(MODE, ARG0, ARG1) \
1385 : : gen_rtx_fmt_ee (US_MULT, (MODE), (ARG0), (ARG1))
1386 : : #define gen_rtx_SMUL_HIGHPART(MODE, ARG0, ARG1) \
1387 : : gen_rtx_fmt_ee (SMUL_HIGHPART, (MODE), (ARG0), (ARG1))
1388 : : #define gen_rtx_UMUL_HIGHPART(MODE, ARG0, ARG1) \
1389 : : gen_rtx_fmt_ee (UMUL_HIGHPART, (MODE), (ARG0), (ARG1))
1390 : : #define gen_rtx_DIV(MODE, ARG0, ARG1) \
1391 : : gen_rtx_fmt_ee (DIV, (MODE), (ARG0), (ARG1))
1392 : : #define gen_rtx_SS_DIV(MODE, ARG0, ARG1) \
1393 : : gen_rtx_fmt_ee (SS_DIV, (MODE), (ARG0), (ARG1))
1394 : : #define gen_rtx_US_DIV(MODE, ARG0, ARG1) \
1395 : : gen_rtx_fmt_ee (US_DIV, (MODE), (ARG0), (ARG1))
1396 : : #define gen_rtx_MOD(MODE, ARG0, ARG1) \
1397 : : gen_rtx_fmt_ee (MOD, (MODE), (ARG0), (ARG1))
1398 : : #define gen_rtx_UDIV(MODE, ARG0, ARG1) \
1399 : : gen_rtx_fmt_ee (UDIV, (MODE), (ARG0), (ARG1))
1400 : : #define gen_rtx_UMOD(MODE, ARG0, ARG1) \
1401 : : gen_rtx_fmt_ee (UMOD, (MODE), (ARG0), (ARG1))
1402 : : #define gen_rtx_AND(MODE, ARG0, ARG1) \
1403 : : gen_rtx_fmt_ee (AND, (MODE), (ARG0), (ARG1))
1404 : : #define gen_rtx_IOR(MODE, ARG0, ARG1) \
1405 : : gen_rtx_fmt_ee (IOR, (MODE), (ARG0), (ARG1))
1406 : : #define gen_rtx_XOR(MODE, ARG0, ARG1) \
1407 : : gen_rtx_fmt_ee (XOR, (MODE), (ARG0), (ARG1))
1408 : : #define gen_rtx_NOT(MODE, ARG0) \
1409 : : gen_rtx_fmt_e (NOT, (MODE), (ARG0))
1410 : : #define gen_rtx_ASHIFT(MODE, ARG0, ARG1) \
1411 : : gen_rtx_fmt_ee (ASHIFT, (MODE), (ARG0), (ARG1))
1412 : : #define gen_rtx_ROTATE(MODE, ARG0, ARG1) \
1413 : : gen_rtx_fmt_ee (ROTATE, (MODE), (ARG0), (ARG1))
1414 : : #define gen_rtx_ASHIFTRT(MODE, ARG0, ARG1) \
1415 : : gen_rtx_fmt_ee (ASHIFTRT, (MODE), (ARG0), (ARG1))
1416 : : #define gen_rtx_LSHIFTRT(MODE, ARG0, ARG1) \
1417 : : gen_rtx_fmt_ee (LSHIFTRT, (MODE), (ARG0), (ARG1))
1418 : : #define gen_rtx_ROTATERT(MODE, ARG0, ARG1) \
1419 : : gen_rtx_fmt_ee (ROTATERT, (MODE), (ARG0), (ARG1))
1420 : : #define gen_rtx_SMIN(MODE, ARG0, ARG1) \
1421 : : gen_rtx_fmt_ee (SMIN, (MODE), (ARG0), (ARG1))
1422 : : #define gen_rtx_SMAX(MODE, ARG0, ARG1) \
1423 : : gen_rtx_fmt_ee (SMAX, (MODE), (ARG0), (ARG1))
1424 : : #define gen_rtx_UMIN(MODE, ARG0, ARG1) \
1425 : : gen_rtx_fmt_ee (UMIN, (MODE), (ARG0), (ARG1))
1426 : : #define gen_rtx_UMAX(MODE, ARG0, ARG1) \
1427 : : gen_rtx_fmt_ee (UMAX, (MODE), (ARG0), (ARG1))
1428 : : #define gen_rtx_PRE_DEC(MODE, ARG0) \
1429 : : gen_rtx_fmt_e (PRE_DEC, (MODE), (ARG0))
1430 : : #define gen_rtx_PRE_INC(MODE, ARG0) \
1431 : : gen_rtx_fmt_e (PRE_INC, (MODE), (ARG0))
1432 : : #define gen_rtx_POST_DEC(MODE, ARG0) \
1433 : : gen_rtx_fmt_e (POST_DEC, (MODE), (ARG0))
1434 : : #define gen_rtx_POST_INC(MODE, ARG0) \
1435 : : gen_rtx_fmt_e (POST_INC, (MODE), (ARG0))
1436 : : #define gen_rtx_PRE_MODIFY(MODE, ARG0, ARG1) \
1437 : : gen_rtx_fmt_ee (PRE_MODIFY, (MODE), (ARG0), (ARG1))
1438 : : #define gen_rtx_POST_MODIFY(MODE, ARG0, ARG1) \
1439 : : gen_rtx_fmt_ee (POST_MODIFY, (MODE), (ARG0), (ARG1))
1440 : : #define gen_rtx_NE(MODE, ARG0, ARG1) \
1441 : : gen_rtx_fmt_ee (NE, (MODE), (ARG0), (ARG1))
1442 : : #define gen_rtx_EQ(MODE, ARG0, ARG1) \
1443 : : gen_rtx_fmt_ee (EQ, (MODE), (ARG0), (ARG1))
1444 : : #define gen_rtx_GE(MODE, ARG0, ARG1) \
1445 : : gen_rtx_fmt_ee (GE, (MODE), (ARG0), (ARG1))
1446 : : #define gen_rtx_GT(MODE, ARG0, ARG1) \
1447 : : gen_rtx_fmt_ee (GT, (MODE), (ARG0), (ARG1))
1448 : : #define gen_rtx_LE(MODE, ARG0, ARG1) \
1449 : : gen_rtx_fmt_ee (LE, (MODE), (ARG0), (ARG1))
1450 : : #define gen_rtx_LT(MODE, ARG0, ARG1) \
1451 : : gen_rtx_fmt_ee (LT, (MODE), (ARG0), (ARG1))
1452 : : #define gen_rtx_LTGT(MODE, ARG0, ARG1) \
1453 : : gen_rtx_fmt_ee (LTGT, (MODE), (ARG0), (ARG1))
1454 : : #define gen_rtx_GEU(MODE, ARG0, ARG1) \
1455 : : gen_rtx_fmt_ee (GEU, (MODE), (ARG0), (ARG1))
1456 : : #define gen_rtx_GTU(MODE, ARG0, ARG1) \
1457 : : gen_rtx_fmt_ee (GTU, (MODE), (ARG0), (ARG1))
1458 : : #define gen_rtx_LEU(MODE, ARG0, ARG1) \
1459 : : gen_rtx_fmt_ee (LEU, (MODE), (ARG0), (ARG1))
1460 : : #define gen_rtx_LTU(MODE, ARG0, ARG1) \
1461 : : gen_rtx_fmt_ee (LTU, (MODE), (ARG0), (ARG1))
1462 : : #define gen_rtx_UNORDERED(MODE, ARG0, ARG1) \
1463 : : gen_rtx_fmt_ee (UNORDERED, (MODE), (ARG0), (ARG1))
1464 : : #define gen_rtx_ORDERED(MODE, ARG0, ARG1) \
1465 : : gen_rtx_fmt_ee (ORDERED, (MODE), (ARG0), (ARG1))
1466 : : #define gen_rtx_UNEQ(MODE, ARG0, ARG1) \
1467 : : gen_rtx_fmt_ee (UNEQ, (MODE), (ARG0), (ARG1))
1468 : : #define gen_rtx_UNGE(MODE, ARG0, ARG1) \
1469 : : gen_rtx_fmt_ee (UNGE, (MODE), (ARG0), (ARG1))
1470 : : #define gen_rtx_UNGT(MODE, ARG0, ARG1) \
1471 : : gen_rtx_fmt_ee (UNGT, (MODE), (ARG0), (ARG1))
1472 : : #define gen_rtx_UNLE(MODE, ARG0, ARG1) \
1473 : : gen_rtx_fmt_ee (UNLE, (MODE), (ARG0), (ARG1))
1474 : : #define gen_rtx_UNLT(MODE, ARG0, ARG1) \
1475 : : gen_rtx_fmt_ee (UNLT, (MODE), (ARG0), (ARG1))
1476 : : #define gen_rtx_SIGN_EXTEND(MODE, ARG0) \
1477 : : gen_rtx_fmt_e (SIGN_EXTEND, (MODE), (ARG0))
1478 : : #define gen_rtx_ZERO_EXTEND(MODE, ARG0) \
1479 : : gen_rtx_fmt_e (ZERO_EXTEND, (MODE), (ARG0))
1480 : : #define gen_rtx_TRUNCATE(MODE, ARG0) \
1481 : : gen_rtx_fmt_e (TRUNCATE, (MODE), (ARG0))
1482 : : #define gen_rtx_FLOAT_EXTEND(MODE, ARG0) \
1483 : : gen_rtx_fmt_e (FLOAT_EXTEND, (MODE), (ARG0))
1484 : : #define gen_rtx_FLOAT_TRUNCATE(MODE, ARG0) \
1485 : : gen_rtx_fmt_e (FLOAT_TRUNCATE, (MODE), (ARG0))
1486 : : #define gen_rtx_FLOAT(MODE, ARG0) \
1487 : : gen_rtx_fmt_e (FLOAT, (MODE), (ARG0))
1488 : : #define gen_rtx_FIX(MODE, ARG0) \
1489 : : gen_rtx_fmt_e (FIX, (MODE), (ARG0))
1490 : : #define gen_rtx_UNSIGNED_FLOAT(MODE, ARG0) \
1491 : : gen_rtx_fmt_e (UNSIGNED_FLOAT, (MODE), (ARG0))
1492 : : #define gen_rtx_UNSIGNED_FIX(MODE, ARG0) \
1493 : : gen_rtx_fmt_e (UNSIGNED_FIX, (MODE), (ARG0))
1494 : : #define gen_rtx_FRACT_CONVERT(MODE, ARG0) \
1495 : : gen_rtx_fmt_e (FRACT_CONVERT, (MODE), (ARG0))
1496 : : #define gen_rtx_UNSIGNED_FRACT_CONVERT(MODE, ARG0) \
1497 : : gen_rtx_fmt_e (UNSIGNED_FRACT_CONVERT, (MODE), (ARG0))
1498 : : #define gen_rtx_SAT_FRACT(MODE, ARG0) \
1499 : : gen_rtx_fmt_e (SAT_FRACT, (MODE), (ARG0))
1500 : : #define gen_rtx_UNSIGNED_SAT_FRACT(MODE, ARG0) \
1501 : : gen_rtx_fmt_e (UNSIGNED_SAT_FRACT, (MODE), (ARG0))
1502 : : #define gen_rtx_ABS(MODE, ARG0) \
1503 : : gen_rtx_fmt_e (ABS, (MODE), (ARG0))
1504 : : #define gen_rtx_SQRT(MODE, ARG0) \
1505 : : gen_rtx_fmt_e (SQRT, (MODE), (ARG0))
1506 : : #define gen_rtx_BSWAP(MODE, ARG0) \
1507 : : gen_rtx_fmt_e (BSWAP, (MODE), (ARG0))
1508 : : #define gen_rtx_FFS(MODE, ARG0) \
1509 : : gen_rtx_fmt_e (FFS, (MODE), (ARG0))
1510 : : #define gen_rtx_CLRSB(MODE, ARG0) \
1511 : : gen_rtx_fmt_e (CLRSB, (MODE), (ARG0))
1512 : : #define gen_rtx_CLZ(MODE, ARG0) \
1513 : : gen_rtx_fmt_e (CLZ, (MODE), (ARG0))
1514 : : #define gen_rtx_CTZ(MODE, ARG0) \
1515 : : gen_rtx_fmt_e (CTZ, (MODE), (ARG0))
1516 : : #define gen_rtx_POPCOUNT(MODE, ARG0) \
1517 : : gen_rtx_fmt_e (POPCOUNT, (MODE), (ARG0))
1518 : : #define gen_rtx_PARITY(MODE, ARG0) \
1519 : : gen_rtx_fmt_e (PARITY, (MODE), (ARG0))
1520 : : #define gen_rtx_BITREVERSE(MODE, ARG0) \
1521 : : gen_rtx_fmt_e (BITREVERSE, (MODE), (ARG0))
1522 : : #define gen_rtx_SIGN_EXTRACT(MODE, ARG0, ARG1, ARG2) \
1523 : : gen_rtx_fmt_eee (SIGN_EXTRACT, (MODE), (ARG0), (ARG1), (ARG2))
1524 : : #define gen_rtx_ZERO_EXTRACT(MODE, ARG0, ARG1, ARG2) \
1525 : : gen_rtx_fmt_eee (ZERO_EXTRACT, (MODE), (ARG0), (ARG1), (ARG2))
1526 : : #define gen_rtx_HIGH(MODE, ARG0) \
1527 : : gen_rtx_fmt_e (HIGH, (MODE), (ARG0))
1528 : : #define gen_rtx_LO_SUM(MODE, ARG0, ARG1) \
1529 : : gen_rtx_fmt_ee (LO_SUM, (MODE), (ARG0), (ARG1))
1530 : : #define gen_rtx_VEC_MERGE(MODE, ARG0, ARG1, ARG2) \
1531 : : gen_rtx_fmt_eee (VEC_MERGE, (MODE), (ARG0), (ARG1), (ARG2))
1532 : : #define gen_rtx_VEC_SELECT(MODE, ARG0, ARG1) \
1533 : : gen_rtx_fmt_ee (VEC_SELECT, (MODE), (ARG0), (ARG1))
1534 : : #define gen_rtx_VEC_CONCAT(MODE, ARG0, ARG1) \
1535 : : gen_rtx_fmt_ee (VEC_CONCAT, (MODE), (ARG0), (ARG1))
1536 : : #define gen_rtx_VEC_DUPLICATE(MODE, ARG0) \
1537 : : gen_rtx_fmt_e (VEC_DUPLICATE, (MODE), (ARG0))
1538 : : #define gen_rtx_VEC_SERIES(MODE, ARG0, ARG1) \
1539 : : gen_rtx_fmt_ee (VEC_SERIES, (MODE), (ARG0), (ARG1))
1540 : : #define gen_rtx_SS_PLUS(MODE, ARG0, ARG1) \
1541 : : gen_rtx_fmt_ee (SS_PLUS, (MODE), (ARG0), (ARG1))
1542 : : #define gen_rtx_US_PLUS(MODE, ARG0, ARG1) \
1543 : : gen_rtx_fmt_ee (US_PLUS, (MODE), (ARG0), (ARG1))
1544 : : #define gen_rtx_SS_MINUS(MODE, ARG0, ARG1) \
1545 : : gen_rtx_fmt_ee (SS_MINUS, (MODE), (ARG0), (ARG1))
1546 : : #define gen_rtx_SS_NEG(MODE, ARG0) \
1547 : : gen_rtx_fmt_e (SS_NEG, (MODE), (ARG0))
1548 : : #define gen_rtx_US_NEG(MODE, ARG0) \
1549 : : gen_rtx_fmt_e (US_NEG, (MODE), (ARG0))
1550 : : #define gen_rtx_SS_ABS(MODE, ARG0) \
1551 : : gen_rtx_fmt_e (SS_ABS, (MODE), (ARG0))
1552 : : #define gen_rtx_SS_ASHIFT(MODE, ARG0, ARG1) \
1553 : : gen_rtx_fmt_ee (SS_ASHIFT, (MODE), (ARG0), (ARG1))
1554 : : #define gen_rtx_US_ASHIFT(MODE, ARG0, ARG1) \
1555 : : gen_rtx_fmt_ee (US_ASHIFT, (MODE), (ARG0), (ARG1))
1556 : : #define gen_rtx_US_MINUS(MODE, ARG0, ARG1) \
1557 : : gen_rtx_fmt_ee (US_MINUS, (MODE), (ARG0), (ARG1))
1558 : : #define gen_rtx_SS_TRUNCATE(MODE, ARG0) \
1559 : : gen_rtx_fmt_e (SS_TRUNCATE, (MODE), (ARG0))
1560 : : #define gen_rtx_US_TRUNCATE(MODE, ARG0) \
1561 : : gen_rtx_fmt_e (US_TRUNCATE, (MODE), (ARG0))
1562 : : #define gen_rtx_FMA(MODE, ARG0, ARG1, ARG2) \
1563 : : gen_rtx_fmt_eee (FMA, (MODE), (ARG0), (ARG1), (ARG2))
1564 : : #define gen_rtx_COPYSIGN(MODE, ARG0, ARG1) \
1565 : : gen_rtx_fmt_ee (COPYSIGN, (MODE), (ARG0), (ARG1))
1566 : : #define gen_rtx_DEBUG_IMPLICIT_PTR(MODE, ARG0) \
1567 : : gen_rtx_fmt_t (DEBUG_IMPLICIT_PTR, (MODE), (ARG0))
1568 : : #define gen_rtx_ENTRY_VALUE(MODE) \
1569 : : gen_rtx_fmt_0 (ENTRY_VALUE, (MODE))
1570 : : #define gen_rtx_DEBUG_PARAMETER_REF(MODE, ARG0) \
1571 : : gen_rtx_fmt_t (DEBUG_PARAMETER_REF, (MODE), (ARG0))
1572 : : #define gen_rtx_DEBUG_MARKER(MODE) \
1573 : : gen_rtx_fmt_ (DEBUG_MARKER, (MODE))
1574 : : #define gen_rtx_MATCH_OPERAND(MODE, ARG0, ARG1, ARG2) \
1575 : : gen_rtx_fmt_iss (MATCH_OPERAND, (MODE), (ARG0), (ARG1), (ARG2))
1576 : : #define gen_rtx_MATCH_SCRATCH(MODE, ARG0, ARG1) \
1577 : : gen_rtx_fmt_is (MATCH_SCRATCH, (MODE), (ARG0), (ARG1))
1578 : : #define gen_rtx_MATCH_OPERATOR(MODE, ARG0, ARG1, ARG2) \
1579 : : gen_rtx_fmt_isE (MATCH_OPERATOR, (MODE), (ARG0), (ARG1), (ARG2))
1580 : : #define gen_rtx_MATCH_PARALLEL(MODE, ARG0, ARG1, ARG2) \
1581 : : gen_rtx_fmt_isE (MATCH_PARALLEL, (MODE), (ARG0), (ARG1), (ARG2))
1582 : : #define gen_rtx_MATCH_DUP(MODE, ARG0) \
1583 : : gen_rtx_fmt_i (MATCH_DUP, (MODE), (ARG0))
1584 : : #define gen_rtx_MATCH_OP_DUP(MODE, ARG0, ARG1) \
1585 : : gen_rtx_fmt_iE (MATCH_OP_DUP, (MODE), (ARG0), (ARG1))
1586 : : #define gen_rtx_MATCH_PAR_DUP(MODE, ARG0, ARG1) \
1587 : : gen_rtx_fmt_iE (MATCH_PAR_DUP, (MODE), (ARG0), (ARG1))
1588 : : #define gen_rtx_MATCH_CODE(MODE, ARG0, ARG1) \
1589 : : gen_rtx_fmt_ss (MATCH_CODE, (MODE), (ARG0), (ARG1))
1590 : : #define gen_rtx_MATCH_TEST(MODE, ARG0) \
1591 : : gen_rtx_fmt_s (MATCH_TEST, (MODE), (ARG0))
1592 : : #define gen_rtx_DEFINE_DELAY(MODE, ARG0, ARG1) \
1593 : : gen_rtx_fmt_eE (DEFINE_DELAY, (MODE), (ARG0), (ARG1))
1594 : : #define gen_rtx_DEFINE_PREDICATE(MODE, ARG0, ARG1, ARG2) \
1595 : : gen_rtx_fmt_ses (DEFINE_PREDICATE, (MODE), (ARG0), (ARG1), (ARG2))
1596 : : #define gen_rtx_DEFINE_SPECIAL_PREDICATE(MODE, ARG0, ARG1, ARG2) \
1597 : : gen_rtx_fmt_ses (DEFINE_SPECIAL_PREDICATE, (MODE), (ARG0), (ARG1), (ARG2))
1598 : : #define gen_rtx_DEFINE_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1599 : : gen_rtx_fmt_sse (DEFINE_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1600 : : #define gen_rtx_DEFINE_MEMORY_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1601 : : gen_rtx_fmt_sse (DEFINE_MEMORY_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1602 : : #define gen_rtx_DEFINE_SPECIAL_MEMORY_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1603 : : gen_rtx_fmt_sse (DEFINE_SPECIAL_MEMORY_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1604 : : #define gen_rtx_DEFINE_RELAXED_MEMORY_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1605 : : gen_rtx_fmt_sse (DEFINE_RELAXED_MEMORY_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1606 : : #define gen_rtx_DEFINE_ADDRESS_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1607 : : gen_rtx_fmt_sse (DEFINE_ADDRESS_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1608 : : #define gen_rtx_EXCLUSION_SET(MODE, ARG0, ARG1) \
1609 : : gen_rtx_fmt_ss (EXCLUSION_SET, (MODE), (ARG0), (ARG1))
1610 : : #define gen_rtx_PRESENCE_SET(MODE, ARG0, ARG1) \
1611 : : gen_rtx_fmt_ss (PRESENCE_SET, (MODE), (ARG0), (ARG1))
1612 : : #define gen_rtx_FINAL_PRESENCE_SET(MODE, ARG0, ARG1) \
1613 : : gen_rtx_fmt_ss (FINAL_PRESENCE_SET, (MODE), (ARG0), (ARG1))
1614 : : #define gen_rtx_ABSENCE_SET(MODE, ARG0, ARG1) \
1615 : : gen_rtx_fmt_ss (ABSENCE_SET, (MODE), (ARG0), (ARG1))
1616 : : #define gen_rtx_FINAL_ABSENCE_SET(MODE, ARG0, ARG1) \
1617 : : gen_rtx_fmt_ss (FINAL_ABSENCE_SET, (MODE), (ARG0), (ARG1))
1618 : : #define gen_rtx_DEFINE_AUTOMATON(MODE, ARG0) \
1619 : : gen_rtx_fmt_s (DEFINE_AUTOMATON, (MODE), (ARG0))
1620 : : #define gen_rtx_AUTOMATA_OPTION(MODE, ARG0) \
1621 : : gen_rtx_fmt_s (AUTOMATA_OPTION, (MODE), (ARG0))
1622 : : #define gen_rtx_DEFINE_RESERVATION(MODE, ARG0, ARG1) \
1623 : : gen_rtx_fmt_ss (DEFINE_RESERVATION, (MODE), (ARG0), (ARG1))
1624 : : #define gen_rtx_DEFINE_INSN_RESERVATION(MODE, ARG0, ARG1, ARG2, ARG3) \
1625 : : gen_rtx_fmt_sies (DEFINE_INSN_RESERVATION, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1626 : : #define gen_rtx_DEFINE_ATTR(MODE, ARG0, ARG1, ARG2) \
1627 : : gen_rtx_fmt_sse (DEFINE_ATTR, (MODE), (ARG0), (ARG1), (ARG2))
1628 : : #define gen_rtx_DEFINE_ENUM_ATTR(MODE, ARG0, ARG1, ARG2) \
1629 : : gen_rtx_fmt_sse (DEFINE_ENUM_ATTR, (MODE), (ARG0), (ARG1), (ARG2))
1630 : : #define gen_rtx_ATTR(MODE, ARG0) \
1631 : : gen_rtx_fmt_s (ATTR, (MODE), (ARG0))
1632 : : #define gen_rtx_SET_ATTR(MODE, ARG0, ARG1) \
1633 : : gen_rtx_fmt_ss (SET_ATTR, (MODE), (ARG0), (ARG1))
1634 : : #define gen_rtx_SET_ATTR_ALTERNATIVE(MODE, ARG0, ARG1) \
1635 : : gen_rtx_fmt_sE (SET_ATTR_ALTERNATIVE, (MODE), (ARG0), (ARG1))
1636 : : #define gen_rtx_EQ_ATTR(MODE, ARG0, ARG1) \
1637 : : gen_rtx_fmt_ss (EQ_ATTR, (MODE), (ARG0), (ARG1))
1638 : : #define gen_rtx_EQ_ATTR_ALT(MODE, ARG0, ARG1) \
1639 : : gen_rtx_fmt_ww (EQ_ATTR_ALT, (MODE), (ARG0), (ARG1))
1640 : : #define gen_rtx_ATTR_FLAG(MODE, ARG0) \
1641 : : gen_rtx_fmt_s (ATTR_FLAG, (MODE), (ARG0))
1642 : : #define gen_rtx_COND(MODE, ARG0, ARG1) \
1643 : : gen_rtx_fmt_Ee (COND, (MODE), (ARG0), (ARG1))
1644 : : #define gen_rtx_DEFINE_SUBST(MODE, ARG0, ARG1, ARG2, ARG3) \
1645 : : gen_rtx_fmt_sEsE (DEFINE_SUBST, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1646 : : #define gen_rtx_DEFINE_SUBST_ATTR(MODE, ARG0, ARG1, ARG2, ARG3) \
1647 : : gen_rtx_fmt_ssss (DEFINE_SUBST_ATTR, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1648 : :
1649 : : #endif /* GCC_GENRTL_H */
|
