GCC Middle and Back End API Reference
target_ira Struct Reference

#include <ira.h>

Data Fields

enum reg_class x_ira_hard_regno_allocno_class [FIRST_PSEUDO_REGISTER]
 
int x_ira_allocno_classes_num
 
enum reg_class x_ira_allocno_classes [N_REG_CLASSES]
 
enum reg_class x_ira_allocno_class_translate [N_REG_CLASSES]
 
int x_ira_pressure_classes_num
 
enum reg_class x_ira_pressure_classes [N_REG_CLASSES]
 
enum reg_class x_ira_pressure_class_translate [N_REG_CLASSES]
 
enum reg_class x_ira_stack_reg_pressure_class
 
unsigned char x_ira_reg_class_max_nregs [N_REG_CLASSES][MAX_MACHINE_MODE]
 
unsigned char x_ira_reg_class_min_nregs [N_REG_CLASSES][MAX_MACHINE_MODE]
 
short x_ira_memory_move_cost [MAX_MACHINE_MODE][N_REG_CLASSES][2]
 
short x_ira_class_hard_regs [N_REG_CLASSES][FIRST_PSEUDO_REGISTER]
 
int x_ira_class_hard_regs_num [N_REG_CLASSES]
 
int x_ira_class_subset_p [N_REG_CLASSES][N_REG_CLASSES]
 
enum reg_class x_ira_reg_class_subset [N_REG_CLASSES][N_REG_CLASSES]
 
bool x_ira_reg_classes_intersect_p [N_REG_CLASSES][N_REG_CLASSES]
 
short x_ira_class_singleton [N_REG_CLASSES][MAX_MACHINE_MODE]
 
HARD_REG_SET x_ira_no_alloc_regs
 
HARD_REG_SET x_ira_prohibited_class_mode_regs [N_REG_CLASSES][NUM_MACHINE_MODES]
 
HARD_REG_SET x_ira_exclude_class_mode_regs [N_REG_CLASSES][NUM_MACHINE_MODES]
 

Field Documentation

◆ x_ira_allocno_class_translate

enum reg_class target_ira::x_ira_allocno_class_translate[N_REG_CLASSES]

◆ x_ira_allocno_classes

enum reg_class target_ira::x_ira_allocno_classes[N_REG_CLASSES]

◆ x_ira_allocno_classes_num

int target_ira::x_ira_allocno_classes_num

◆ x_ira_class_hard_regs

short target_ira::x_ira_class_hard_regs[N_REG_CLASSES][FIRST_PSEUDO_REGISTER]

◆ x_ira_class_hard_regs_num

int target_ira::x_ira_class_hard_regs_num[N_REG_CLASSES]

◆ x_ira_class_singleton

short target_ira::x_ira_class_singleton[N_REG_CLASSES][MAX_MACHINE_MODE]

◆ x_ira_class_subset_p

int target_ira::x_ira_class_subset_p[N_REG_CLASSES][N_REG_CLASSES]

◆ x_ira_exclude_class_mode_regs

HARD_REG_SET target_ira::x_ira_exclude_class_mode_regs[N_REG_CLASSES][NUM_MACHINE_MODES]

◆ x_ira_hard_regno_allocno_class

enum reg_class target_ira::x_ira_hard_regno_allocno_class[FIRST_PSEUDO_REGISTER]

◆ x_ira_memory_move_cost

short target_ira::x_ira_memory_move_cost[MAX_MACHINE_MODE][N_REG_CLASSES][2]

◆ x_ira_no_alloc_regs

HARD_REG_SET target_ira::x_ira_no_alloc_regs

◆ x_ira_pressure_class_translate

enum reg_class target_ira::x_ira_pressure_class_translate[N_REG_CLASSES]

◆ x_ira_pressure_classes

enum reg_class target_ira::x_ira_pressure_classes[N_REG_CLASSES]

◆ x_ira_pressure_classes_num

int target_ira::x_ira_pressure_classes_num

◆ x_ira_prohibited_class_mode_regs

HARD_REG_SET target_ira::x_ira_prohibited_class_mode_regs[N_REG_CLASSES][NUM_MACHINE_MODES]

◆ x_ira_reg_class_max_nregs

unsigned char target_ira::x_ira_reg_class_max_nregs[N_REG_CLASSES][MAX_MACHINE_MODE]

◆ x_ira_reg_class_min_nregs

unsigned char target_ira::x_ira_reg_class_min_nregs[N_REG_CLASSES][MAX_MACHINE_MODE]

◆ x_ira_reg_class_subset

enum reg_class target_ira::x_ira_reg_class_subset[N_REG_CLASSES][N_REG_CLASSES]

◆ x_ira_reg_classes_intersect_p

bool target_ira::x_ira_reg_classes_intersect_p[N_REG_CLASSES][N_REG_CLASSES]

◆ x_ira_stack_reg_pressure_class

enum reg_class target_ira::x_ira_stack_reg_pressure_class

The documentation for this struct was generated from the following file: